

專題名稱：12-bit 500kS/s Low-Power SAR ADC

Top Cell 名稱：LP\_SAR\_ADC\_TOP\_V1\_FAIL

製程名稱：TSMC 0.18um CMOS

---

## 1 電路概述

1-1. 工作電壓：1.2V (Core) / 3.3V (I/O)

1-2. 工作頻率：500 kS/s sampling rate / 10 MHz SAR clock

1-3. 功率消耗：0.9 mW

1-4. 是否使用 TSRI 提供之 ARM CPU IP？ 否

使用 CPU 之種類為何？ 無

1-5. 此電路架構於貴實驗室是否第一次設計？ 否(接 1-5-1)

1-5-1. 此電路之前量測 work 或 performance 不好的原因為何？

Comparator offset

1-5-2. 對之前的錯誤作何種修改？

已改善電容 layout

---

## 2 電路模擬考量

2-1. 已用 SS,SF,TT,FS,FF 中哪些不同狀態之 spice model 模擬？

TT

2-2. 已模擬過電壓變動 $\pm 10\%$ 中哪些情況對電路工作之影響？

1.2V

2-3. 如何考量溫度變異之影響？

25°C

2-4. 如何考量電阻、電容製程變異之影響？

未特別考量

2-5. 模擬時是否加入 IO PAD、Bonding wire 的效應及考量測試儀器之負載等影響?

否

2-6. 是否作 LPE 及 Post Layout Simulation? 否 使用的軟體為 無

---

### 3 Power Line 佈局考量

3-1. Power Line 畫多寬?

2um

3-2. 是否考量 Power Line Current Density?

否

3-3. 是否考量 Metal Line 之寄生電阻、電容?

否

---

### 4 DRC、LVS

4-1. 是否確認 DRC、LVS Command File 為最新版本?

否

4-2. 是否有作 Whole Chip 的 DRC 及 LVS?

是

4-3. 驗證 DRC 時， Flat DRC 與 Hierarchical DRC 是否都有驗證?

否

4-4. 是否考量 Density Rule?

否

4-5. 除了 PAD 上 DRC 的錯誤之外，內部電路及與 PAD 連接的線路是否有錯?

有

錯誤原因為何? 未修正 minor DRC

4-6. 在作 LVS 的過程中，PIN 腳及元件是否 match?

否

不 match 的原因為何? CDAC net mapping 錯誤

4-7. 檢查 PAD 與 PAD 間是否有移位、短路或斷路的現象?

未檢查

4-8. 檢查裸 PAD 是否面積過小，是否有開窗，量測上是否考慮?

未考量

---

## 5 ESD I/O PAD 考量

5-1 採用 Create Instance 方式加入 I/O Pad，未用 Copy 或 Flatten 破壞 Instance 的結構

否

5-2 由 IC Core 部份拉線到 Pad 只拉到最邊緣部分，未過於覆蓋 Pad

否

5-3 是否有使用 TSMC I/O PAD (D35 製程填寫)?

否

5-3-1 個人設計的 Cell 名稱(Cell-Name)未與 TSMC 所提供之任一 Pad Cell 名稱相同，並作詳細的確認

否

---

## 6 類比-混合訊號電路佈局考量

### 6-1 佈局對稱性及一致性考量

6-1-1 OP(Comparator) Input Stage 是否對稱?

否

6-1-2 佈局中對稱元件是否使用 Dummy Cell 技巧?

否

6-1-3 對稱電容是否採用同心圓佈局?

否

6-1-4 對稱單位電容四周是否切成 45 度斜角?

否

6-1-5 對稱電容的單位面積是否一致?

否

單位電容面積多大? 5um x 4um

單位電容值多大? 0.05 pF

電容的上下極板是否接對?

否

6-1-6 電阻採用哪一材質製作?

Metal

單位電阻值多大?

不固定

---

## 6-2 電路雜訊佈局考量

6-2-1 是否將 Analog 及 Digital 的 power line 分開?

否

6-2-2 Analog area 是否用 guard ring 隔絕?

否

6-2-3 Digital area 是否用 guard ring 隔絕?

否

6-2-4 對於 sensitive line 是否使用 shield 的技巧?

否

6-2-5 Analog guard ring 及 shield 是否接至乾淨之電位?

否

6-2-6 是否將 sensitive line 儘量縮短及避免跨越 noise(clock)line?

否

---

## 7 MEMS 設計考量

7-1 請簡述所進行之後製程： 無

7-2 後製程操作地點： 無

7-3 下線者目前是否有操作該製程設備之合法授權？ 無

7-4 下線者是否有使用該製程設備之經驗？ 無

7-5 是否有該後製程之製程參數（壓力、溫度、流量、……）？ 無

7-6 之前是否有成功實現過該後製程？ 無

7-7 Layout 違反 design rule 的部分是否會影響微結構本身或元件操作？ 無

7-8 Layout 之蝕刻孔尺寸是否足以讓結構懸浮？ 無

7-9 元件驅動電壓範圍？ 無

---

## 8 RF Circuit 電路佈局考量

8-1 電路規格適用何種系統？ 無

8-2 說明被動元件模型的來源？ 無

8-3 模擬軟體（可不只一種）？ 無

8-4 系統整合 chip 裡之各個 block 是否曾下過線且量測符合預期規格 無

8-5-1 元件佈局方式是否與模型提供者所提供的佈局一致？ 無

8-5-2 接地與電壓源是否均勻？ 無

8-5-3 元件與拉線的電流承載能力考量？ 無

8-5-4 拉線是否過長過細？ 無

8-5-5 PAD 的佈局是否配合量測上之考量？ 無

8-5-6 PAD 與 Bond-wire 的效應是否考量？ 無

8-6 DRC 驗證過程中，部分錯誤若為特殊考量，請說明 無

8-7 LVS 驗證過程中，電感電容或其他特殊元件的比對是否做過處理，請說明 無

8-8 量測方式為 on wafer, on PCB or in package? 並說明量測時應該注意事項與量測地點 on wafer

---

## 9 GPD 電路佈局考量

9-1 下針 PAD 之設計已考量提供平坦度較高之下針區進行下針量測，是否已確認？ 否

9-2-1 佈局是否繳交完整檔案且無鏡射翻轉，是否已確認？ 是

9-2-2 所使用 Bumper 佈局檔為 CIC 提供且無修改，是否已確認？ 否

9-2-3 Bumper 數量是否足夠？ 否

9-2-4 面積與 PAD 距離是否符合規範？ 否

9-2-5 Top Metal 對位 Mark 是否完整？ 否

---

## 10 HV 電路設計考量

☐無

---

## 11 UHV 電路設計考量

☐無

---

## 12 U18 電路設計考量

12-1 已通過下列 DRC 驗證？

☐Base Rule

12-2 CMOS 佈局中，是否框選 DMBK Layer？

☐未框選

12-3 MEMS 佈局中是否有框選 M7 DMBK Layer ?

☐不適用

12-4 設計內容電子檔是否條列 DRC 結果 ?

未提供

12-5 是否填寫 DRC 違反申請表 ?

未填寫

12-6 Dummy Layer 使用是否正確 ?

不確定

---

## 13 用 ARM926EJ or ARM7TDMI CPU IP

使用的 CPU 種類：無

---

## 14 其他考量

14-1 是否考量測試時的輸出量測點?

否

14-2 是否考量電路之可修改性(如用 laser cut 設備)

否

設計者姓名：測試用

指導教授姓名：陳教授