三、研究計畫內容

（一）研究計畫之背景

1 研究問題與整體目標

本計畫擬建立面向先進節點與電光異質整合之寄生感知 AI 類比混合訊號佈局平台，以網表分群、鄰接與雜訊關係建模、自動配置繞線，以及後佈局回饋重規劃為四項核心工作。研究由可取得授權之 4nm FinFET 電路出發，延伸至 2nm GAA／nanosheet 之製程描述與可驗證案例，並建立電子積體電路 EIC 與光子積體電路 PIC 的電光熱共同設計介面。平台之決策依據為製程合法性、完整寄生萃取及電路規格達成情形；AI 用於整理設計意圖、產生候選與管理迭代，數值結果由確定性工具計算。

先進節點的器件量化、連續 active 環境、接點與局部互連，使匹配、漏電、寄生及 pin 可達性相互制約 [1], [27]。同一電路即使保持拓樸與器件尺寸，仍可能因 dummy 接法、邊界環境、via 數量、供電回流與繞線鄰接不同而改變性能。現有流程常於繞線、密度填充及 PEX 完成後才發現問題；若缺乏從原網表至萃取網路、操作相位與波形的對照，就難以有效決定應修改配置、路由或電源結構。

本研究將解決三個相連問題。第一，如何由網表辨識功能群組與設計約束，同時保留跨群組敏感連接。第二，如何把匹配、耦合、IR drop、電遷移與熱串擾轉為具有單位、操作條件及來源的模型，導引合法配置與繞線。第三，如何利用完整後佈局結果定位失效機制，選擇可回復的局部 ECO，使有限模擬預算產生可重現的電氣改善。這些問題共同構成本計畫之研究主體。

2 應用需求與研究範圍

AI 運算系統的成長，使研究需求由單一 ADC 擴展至高速 SerDes、CTLE／Gm-TIA 接收前端、DAC／調變器驅動、PLL／時脈單元、記憶體 PHY、SRAM 周邊及安全雜訊電路 [9], [17]–[26], [44], [45], [47], [48]。上述電路的敏感指標不同，不能用總線長或總寄生電容作為唯一目標。例如 TIA 重視輸入節點負載與雜訊增益，PLL 重視供電推頻及相位雜訊，TRNG 則須保留所需熵來源並抑制外部可操控擾動。

CPO 將光引擎與運算／交換晶片置於鄰近封裝環境，縮短高速電氣通道，也使 EIC–PIC 接面、供電、熱源、光纖出口與對位公差成為共同設計問題 [35]–[43], [49]。CoWoS 為封裝整合技術，COUPE 為電光引擎整合方案，SoIC 為高密度晶片堆疊技術；三者的角色與製程節點分別描述。PIC 的波導及光子器件也不以電子晶片的 2nm 節點名稱定義。

兩年期研究採三層執行範圍。核心層完成 4nm 主 SAR ADC 及至少兩類非 ADC 子電路的實際版圖與完整驗證。延伸層完成具光子 PDK／經校正模型之 PIC 小型案例及 EIC–PIC 共同模擬。前瞻層完成 2nm adapter、跨節點約束與模型差異表；取得 2nm PDK 與相應工具權限時，另完成一個 2nm 子電路實作。三層均有可查核輸出，缺乏特定製程或封裝資料時，明列模型條件，不以較成熟節點結果宣稱完成 2nm 或 COUPE 簽核。

研究層級	主要案例	兩年期交付與條件
4nm 核心	SAR ADC；接收前端；時脈單元	具授權 PDK 之 DRC／LVS、完整 PEX 與後模擬
跨電路泛化	比較器、Gm-TIA／CTLE、ring oscillator／clock buffer；TRNG 為候選	至少兩類非 ADC 子電路；各自固定原理圖及負載
PIC 與電光整合	MZI／microring 小型網路；TIA／driver 介面	合法光子版圖、路由損耗及電光熱共同模擬
2nm 前瞻	GAA adapter；PLL／sense amplifier／latch 類單元	必交 adapter 與移植評估；實體版圖依 PDK 授權啟動

3 文獻選取與證據界線

本版引用 50 篇不同研究，其中 42 篇屬 2023–2026 年，包含 41 篇正式期刊／會議論文與 1 篇明列之預印本；另 8 篇保留為製程、比較器與自動化基礎。使用者提供之 10 篇 PDF 均納入 [1]–[10]。會議版、期刊版與 arXiv 屬同一工作的版本時，只以一篇計數；年份原則採正式卷期或會議年度，線上先行年份另記於文獻對照表。

近期文獻涵蓋先進節點實作、類比自動化、供電與熱模型、光子配置繞線及電光封裝。它們不全是 4nm／2nm 電路論文；每一篇的製程、研究層級與可移植範圍均獨立標示。對只能取得公開摘要的研究，本計畫僅採用摘要可支持的架構與研究問題；未讀取全文的設計規則、完整測試條件及量化效益不作推定。公開論文、作者版本及出版 DOI 交叉核對至 2026 年 10 月 16 日。

4 國內外研究與文獻評述

4.1 4nm 與 2nm 製程及局部佈局環境

Yasuda-Masuoka 等人的 Samsung 4LPE 研究說明，接點、MOL 與低層金屬的 DTCO 會影響電阻與電容取捨 [1]。其標準單元平台成果支持將局部互連納入研究，但不代表類比電

路可直接獲得同幅度改善。Goyal 等人則針對 5nm 類比混合訊號設計，討論連續 active 佈局下 dummy 漏電、ring oscillator 寄生及取樣開關的閘極誘發汲極漏電 [27]。這使 dummy 從幾何補邊元件，轉為需同時檢查接法、偏壓、漏電與寄生的研究變因。

Yeap 等人提出之 TSMC N2 平台，涵蓋 nanosheet 元件、MOL／BEOL、SRAM 與 3DIC 協同設計 [23]。Chang 等人之 2nm SRAM，則提供長位元線、預充電、寫入輔助及感測周邊相互作用的電路背景 [24]。本研究據此將器件量化、端點可達性、局部供電與跨群組時序納入 adapter，而不把 4nm 的 fin、finger 或幾何倍率直接映射為 2nm 器件。

Xie 等人比較 2nm 以下 nanosheet 的背面供電方案，指出接點結構、對位及 via 電阻之差異 [25]。Hafez 等人的 PowerVia 工作則於 Intel 4 平台展示背面供電技術 [26]；Intel 4 為製程名稱，本文不將其寫成其他廠商的 4nm。兩者支持前後面供電與訊號路由資源共同規劃，但背面供電是否可用須依目標平台確認，不能把所有 2nm 製程視為同一結構。

Li 等人以假設性 3nm CFET SRAM 進行 MEOL 圖形化研究，說明局部走線方向、接點包覆與圖形化裕度間的制約 [3]。本案保留其前瞻性作為規則描述擴充方向；實際 4nm／2nm 搜尋只使用目標 PDK 允許之幾何，不從文中推定可使用任意 45 度走線或 CFET 堆疊器件。

4.2 超越 SAR ADC 的高速電路與時脈需求

Dickson 等人的 4nm DAC-based transmitter，將高速資料轉換、分段驅動與輸出頻寬結合 [9]。Chen 等人於 4nm 提出 212.5Gb/s PAM4 收發器，面向大型 AI 系統互連 [17]；Park 等人的 4nm 接收器採 LC-resonator CTLE [18]，Kwon 等人則以互感耦合 Gm-TIA 建立 212.5Gb/s 接收前端 [19]。這些工作顯示，配置需兼顧輸入／輸出負載、回流、時脈與高頻耦合，單純最短路由可能無法保持差動頻率響應。

Jung 等人的 4nm ring-oscillator PLL，使振盪節點、取樣鑑相器與偏壓網路成為可獨立研究的單元 [20]。Jin 等人的 4nm 單端 PAM4 並列收發器，則補足同步切換與通道間擾動的需求 [21]。Gu 等人的 3nm chiplet I/O 使用 2.5D CoWoS 與每通道監測，支持將 die-to-die 通道與晶粒邊界端點納入實體設計 [22]。本案將以其中的局部單元及介面負載作研究案例，完整 SerDes／PLL／記憶體 PHY 的系統重製不列為兩年期必要成果。

Datta 等人以 2nm MBCFET 實作 PCIe Gen6 reference PLL，公開摘要同時討論薄氧器件耐壓、溫漂及快速鎖定，並明確涉及進階佈局技巧 [45]。Choi 等人的 2nm LPDDR6 PHY 則以 quarter-rate clocking 與 FIFO-based speculative DFE 處理時序需求 [44]。二者提供 2nm 的實際電路證據，也說明電子介面的可用時序與可靠度需共同規劃；本案的可驗證移植對象將限縮為其中的敏感子單元。

4.3 SAR ADC 與取樣介面的既有研究銜接

Chiang 等人於 28nm 研究 Finger-Cap 陣列之寄生匹配，結合部分交錯共同質心與路由最佳化 [2]。其價值在於同時處理電容比例與寄生；本案延伸至陣列端點、比較器及參考網路。Yonar 等人的 4nm、56GS/s ADC，指出 CDAC 配線對速度的限制 [4]。Nani 等人之 5nm 交錯 ADC、Park 等人之 timing-skew 校正，以及 Liu 等人之 4nm 時間域 ADC，分別補充比較器負載、通道時序與延遲變異議題 [5]–[7]。

Lee 等人於 3nm GAA 提出耐高電壓 bootstrap 取樣器，顯示低額定電壓器件與較大輸入範圍需要逐相位端點保護 [8]。本案不由單一節點對地電壓判定可靠度，而追蹤 VGS、VGD、VDS、接面偏壓及超限持續時間。StrongARM 的再生與踢回機制則以基礎文獻 [16] 說明，與先進節點的實際寄生模型共同驗證。

ADC 將保留為完整系統基準，使配置與繞線改善能由 SNDR、SFDR、INL／DNL 及缺碼檢查判定。新增的 TIA、時脈與雜訊電路則檢驗方法是否能跨電路泛化，避免平台只學會單一 SAR ADC 的幾何規則。

4.4 網表分群與約束學習

ALIGN 與 MAGICAL 建立由網表、器件產生器、階層與設計約束組合版圖的基本流程 [11], [12]。Xu 等人的圖注意力方法辨識類比對稱約束 [29]；Chen 與 Gielen 的 Net-First GNN 及選擇性拓樸搜尋，進一步處理階層 AMS 的分群、阻抗匹配及配置／繞線約束學習與轉移 [50]。後者直接支持本案第一、二階段由網表生成候選關係的研究設計。

這些方法仍須處理一項實體設計界線：網表可確認電氣連接、端點角色及部分功能關係，卻無法在尚未配置繞線時給出真實物理距離、耦合電容或溫度。因此，本案將連通、匹配意圖、期望鄰近、雜訊隔離與實際物理鄰接分別保存。模型提出的關係含來源與不確定性；無法由拓樸確認的功能標註由設計者核對，後續再以路由與模擬更新。

4.5 AI 生成與自動配置繞線

Gao 等人的互動式佈局編輯將配置合法化與繞線調整結合，並以 OTA、LDO 等後佈局結果評估修改 [28]。Chen 等人的強化學習詳細繞線則處理 custom circuit 之路徑匹配及工業規則 [30]。兩者支持本案把局部修改與實際路由可行性共同考慮，並比較規則式、受約束搜尋與學習方法。

Jeong 等人的自監督基礎模型，將接點、via、dummy fingers、N-well 及金屬路由列為下游生成任務 [31]。這些圖樣生成能力提供小資料學習方向，但 DRC／LVS 正確仍不足以證明類比性能合格。本案生成器先輸出目標 PDK 的合法模板參數與工具動作；產生之候選必須再經萃取及電路模擬，不以影像相似度或 token 正確率取代電氣驗證。

LayoutCopilot 以 LLM 多代理將設計意圖轉為佈局指令 [14]，本版改引用 2025 TCAD 正式期刊版。AnalogAgent 以執行回饋與自我演進記憶支援類比電路設計 [15]，目前引用版本為 2026 預印本，亦非 4nm 自動佈局實證。平台之多代理研究將比較相同模型與工具預算下的失敗恢復、人工介入及重跑一致性，代理數量本身不作新穎性證據。

4.6 PEX 與後佈局模型

ParaGraph 以圖神經網路預測寄生及器件參數 [13]，提供幾何之前的快速估測方向。Woonggyu Lee 等人則利用 4nm LVS rule deck 保留必要器件及全區互連寄生，再執行正常 PEX，以降低後佈局模擬成本 [10]。本案承接這兩種層級：預測模型負責排序，選擇性萃取負責經校正之篩選，完整 PEX 負責標籤與最終驗收。

選擇性移除 MOS 並不會由配線 RC 自動補回其非線性端點電容、動態負載或噪聲；對 ADC、TIA、PLL 與 TRNG，必要器件集合也不相同。因此，本研究將 SE 的保留條件與誤差門檻視為待驗證問題，超出校正範圍即回到完整模式。高頻磁耦合與封裝效應另接電磁／S 參數模型，不宣稱標準 RC PEX 已包含所有 EMI、電感或輻射效應。

4.7 IR drop 電遷移與熱感知設計

CircuitNet 2.0 提供 14nm FinFET 設計流程中的可繞性、時序與供電資料 [32]，可供特徵與資料切分方法參考，不能直接作為 4nm 類比標籤。PGAU 以 Attention U-Net 與標籤分布平滑處理靜態 IR drop 預測 [33]；其任務範圍也說明靜態電壓降與切換瞬間 droop 應分別建模。ATPlace2.5D 將熱模型納入 chiplet 解析式配置，則支持熱源、距離與互連共同最佳化 [34]。

本案分別量測直流供電電壓降、操作相位的動態 droop、電流密度與電遷移限制、導體間電磁耦合，以及穩態／暫態溫升。EM 在供電可靠度情境指 electromigration；電磁場求解則使用 electromagnetic 字義，與 EMI 分開標示。溫度模型將回寫器件及互連的可用溫度依存參數，避免只用單一熱點溫度解釋全部性能變化。

4.8 TSMC COUPE CoWoS 與電光整合

Lu 等人的 2024 COUPE 論文，研究以 SoIC bond 結合 EIC 與 PIC，並分析驅動端、TIA 及系統互連的效益 [35]。Chen 等人於 2025 進一步報告 COUPE 晶圓級光電表徵，涉及光學路徑、耦合器損耗及波長分布 [36]。本案據此將 EIC–PIC 接面電容與電阻、光子負載及光學公差納入介面，並區分系統估算與實際量測條件。

Yeh 等人的 TSMC SiPh 平台論文，描述光子器件與製程能力 [37]；Hsia 等人的 EPIC-BOE 將寬頻光引擎連結至 CoWoS 系統 [38]。Lo 等人的 2025 BOE 工作，則結合 COUPE、

光互連及光纖陣列，報告晶圓級製程與量測／模型對照 [49]。這些研究使本案的配置範圍必須包含光纖出口、可接合區域與光學公差，而不只處理 EIC 平面金屬。

TSMC 於 2026 年 4 月官方公告 COUPE on substrate 的 CPO 方案預計於 2026 年開始生產 [O1]；本文將其視為當時公告之時程，不推定所有 COUPE／CoWoS 組合均已量產。Cadence 亦於 2025 年公告與 Samsung 完成 analog cell-based 4nm IP 向 2nm 自動移植 [O2]，提供產業需求背景；官方公告與 50 篇學術文獻分列，不混入篇數。

4.9 PIC 自動配置繞線與共同模擬

Zhou 等人的 LiDAR 詳細繞線處理曲線波導、彎曲、端口方向及交叉 [39]；Apollo 進一步在配置階段納入路由需求 [40]。這些方法顯示 PIC 需要以插入損耗、彎曲與交叉為實際目標，不能直接沿用電子 Manhattan 路由與最短線長假設。Hwang 等人於 2026 提出 Samsung 300mm SiPh 平台與 PDK 背景 [43]，亦支持以可替換光子製程介面研究跨平台適用性。

Gao 等人的 SPIPE 提供可微分 SPICE 級電光共同模擬，將電子與光子模型連結 [46]。本案將其作為共同模擬介面與敏感度分析之參考；實作時確認器件模型、時間步長、相位、頻率響應及數值穩定性，再接入實際萃取網路。Yang 等人的 2026 CPO 熱管理綜述，進一步區分 PIC 內部、EIC 至 PIC 及 ASIC 至光引擎之熱串擾 [41]；Tan 等人的 CPO 綜述則提供整體架構與跨領域問題背景 [42]。

由上述研究可形成具體缺口：目前可分別取得網表約束學習、類比配置繞線、PIC 路由與共同模擬方法，但將電氣敏感度、光學路徑、供電及熱鄰接連到同一可追溯重規劃流程，仍需實驗驗證。本計畫以小型而完整的 EIC–PIC 案例建立證據，再評估向 COUPE 類整合情境擴充的條件。

4.10 TRNG 與雜訊目標的電路相依性

Lee 等人的 4nm latch-based TRNG，以器件與寄生失配抵消及多熵源組合處理隨機性 [48]；Youn 等人的 2nm 亞穩態 TRNG，結合可調失調比較器與環境擾動容忍設計 [47]。二者提供超越資料轉換器的直接案例：部分電路需要放大內在噪聲，並避免外部供電／時脈擾動主導結果。

因此，本案不以「所有雜訊越低越好」作通用目標。ADC 與 TIA 的訊號品質、PLL 的相位誤差，以及 TRNG 的熵與偏置，各使用不同量測腳本。TRNG 若納入驗證，將比較 intrinsic noise、系統性失調及外部注入的貢獻，並記錄後處理條件；小樣本隨機性測試不能替代完整安全認證。

5 先期基礎與本計畫原創性

既有 v6 計畫書記載比較器網表分群、抽象 LEF／APR／GDS 交換示範，以及 TKU 網表分析、布局建議與下線審查的銜接規劃 [S1]。該版同時指出原始比較器模型與 TN16／TSMC16FFC 流程須再核對，尚不能視為 4nm 簽核成果。本次取得之 ZIP 提供 10 篇文獻全文 [S2]，支持文獻與需求整理；實驗室器件、授權與性能仍於 M1–M3 以原始文件重建。新版延續此證據界線，不新增未經量測的先期性能數據。

本計畫之原創性在於四階段的共同表示與實驗閉合。其一，以具端點角色之階層圖，保留分群後的跨群組敏感關係。其二，分別建立連通、匹配、雜訊、供電與熱關係，並由實際路由更新物理鄰接。其三，使生成式建議落在 PDK 合法模板與可執行動作中。其四，以完整後模擬區分失效機制，驅動可回復 ECO，並以跨電路保留測試量化泛化。ILP、GNN、SE、強化學習與代理協作均標示來源；研究增益由配對及消融實驗確認。

（二）研究方法、進行步驟及執行進度

1 四階段流程與資料介面

研究流程由原始 netlist 進入分群與約束，再形成鄰接／雜訊關係，經合法配置與電子／光子繞線，最後以完整驗證結果修正下一輪。每一候選均保留不可變版本 ID、PDK／model／deck hash、工具版本、規格、隨機種子及量測腳本。失敗、逾時、缺模型及未完成情形均保留，不將缺失結果當作零誤差。



圖 1　網表分群至後模擬回饋之四階段流程

階段	主要輸入	主要輸出	可執行驗證
1 網表 AI 分群	SPICE／階層／端點／操作相位	groups、port map、匹配與電壓域約束	連通與跨群組網路對照；標註比較

階段	主要輸入	主要輸出	可執行驗證
2 鄰接與雜訊關係	圖、敏感度、粗路由、供電及熱邊界	多種關係矩陣、隔離與路由預算	單位／來源檢查；與 PEX／注入結果校正
3 配置與繞線	合法模板、矩陣與電路規格	座標、variant、電子路由、光子波導	DRC／LVS、pin 可達性與光子規則
4 後模擬重規劃	全元件 PEX、場／熱／光子模型	失效分類、ECO、接受或回復紀錄	完整 post-sim；候選配對與統計

2 第一階段 網表解析與 AI 佈局分群

建立器件、net、pin 與階層的異質圖。器件節點保存模型家族、端點角色、尺寸量化、multiplicity、額定電壓及可用操作條件；net 節點保存訊號型別、負載、切換相位、時脈及供應屬性。電源與地另建 PDN 表示，避免所有共用 VDD 的器件被錯誤合併成同一功能群組。器件 multiplicity 與實體 finger 的對應依 PDK／LVS 定義解讀。

以拓樸規則與設計者標註形成可追溯基準，候選群組包括差動輸入對、電流鏡、偏壓、再生 latch、取樣開關、CDAC、TIA 回授、CTLE、振盪器、時脈緩衝、driver、sense amplifier 與 TRNG 熵源。再比較圖注意力與 Net-First GNN／選擇性搜尋 [29], [50]。GNN 未見之器件或拓樸不強制分類，改輸出未知及所需核對項目。

分群結果採階層與可重疊語意，不假設一個器件只能屬於一個設計意圖。例如 TIA 的差動匹配與回授迴路，可共享器件但具有不同路由限制。對每個群組輸出 members、external ports、sensitive nets、must-link、cannot-link、電壓域與來源。拆分前後重建 net-to-pin 對照，確認回授、偏壓、跨域與供應連接均未遺失。

分群評估分為三項：功能標註與專家標籤的一致性；硬性匹配／隔離約束的遺漏與誤判；所產生群組進入物理設計後的可行率。F1 僅評估標註品質，不直接代表電氣性能。測試集依拓樸族群、原始設計與節點切分，同源網表、改名版本及近似位移不得跨訓練與保留測試。

3 第二階段 路由鄰接矩陣與雜訊建模

網表首先生成電氣連通與候選匹配關係；尚未配置的物理鄰接、RC 與溫度均為未知或預測，不填入虛構量測值。配置後利用座標、pin、金屬層與粗路由更新預測；詳細路由及萃取後，則以實際 coupling pair、分布網路與場／熱結果取代預測。每一關係附上來源、單位、頻率／相位與精度層級。

關係	定義與單位	來源與用途
Aconn	器件／net／pin 之連通，布林值	原網表；驗證群組邊界與回授
Mmatch	對稱、比值、阻抗或路徑匹配意圖	規則、設計標註與學習候選；硬／軟約束分列
Anear	期望鄰近與實際鄰接，含距離	前者為建議；後者由座標／路由計算
Nnoise	aggressor 至 victim 的有向響應	注入／AC／暫態；依頻率與操作相位保存
RC／Z	R、對地／互耦 C；高頻阻抗或 S 參數	PEX 與場求解；Ω、F 及明列頻率
Kth／Zth	溫度對功率的穩態／暫態響應	熱求解或經校正模型；K/W 與時間

對敏感電氣網路以受控注入辨識 Nnoise(i←j,f,φ)，φ 表示操作相位。有向關係可區分時脈對比較器輸入、driver 對 TIA、heater 對 ring，以及供電支路對振盪器的影響。耦合電容與 aggressor 的 dV/dt 可提供初步風險排序；最終雜訊、安定時間及相位誤差由含器件非線性與真實源阻抗的模擬決定。

路由預算由凍結規格反推，包括差動 RC 差、可用安定時間、skew、最大輸入節點電容、阻抗／群延遲與供電擾動。頻率相關或操作相位相關的矩陣不強制對稱；光路連接與電路耦合亦不共用未定義的權重。若需合成配置成本，先以校正集決定尺度，再保存各原始物理量供取捨分析。

熱關係以可校正之熱阻／暫態網路建立，明列功耗分布、材料、散熱邊界與接觸熱阻。PIC heater、EIC driver／TIA 與鄰近高功率 ASIC 分別作熱源，參照 [41] 的問題分類。若僅有估計材料參數，結果標為敏感度情境；不宣稱其代表特定 CoWoS／COUPE 封裝之已驗證溫度。

4 第三階段 AI 建議與合法自動配置繞線

第一年以受約束 simulated annealing 建立可重現配置基準，並以 ILP／SMT 或等價求解處理有限匹配、朝向及端點分配。第二年比較模型建議排序、主動選樣與生成式候選。LLM 只提出已定義之模板參數、相對位置與工具動作，所有輸出先經 ID、單位、電壓域及約束 schema 檢查，再交由合法化與路由工具執行。

配置分成 L0 與 L1。L0 固定巨集／單元內部，只搜尋座標、朝向、供應端與外部 pin。L1 再選擇已通過基本 DRC／LVS 的合法 variant，允許成對調整 dummy、pin 出口、via 與局部路由。若修改拓樸、器件尺寸或電容值，另建原理圖基準，不與純佈局改善混合統計。

電子繞線優先維持連通、合法層別／方向、端點包覆與 pin 可達性，再比較差動匹配、路徑阻抗、時脈隔離與供電回流。學習式路由以 [30] 為方法參考，與規則式詳細路由在相同候選及工具預算下比較。跨工具介面先以最小案例核對 GDS／OASIS 單位、layer map、via、LEF boundary／obstruction 及實體 pin，再擴大至完整電路。

PIC 採獨立的器件與波導合法化。配置與路由保存端口位置／方向、波導型別、最小彎曲半徑、交叉、長度／相位預算及 keep-out。參照 LiDAR 與 Apollo [39], [40]，比較先配置後路由與路由感知配置，避免產生幾何相近但不可連接或損耗過高的候選。光子網表另保存 optical port；與 EIC 的電氣控制端相連時保持 domain 標記。

5 Dummy 密度填充與局部環境實驗

將 dummy transistor、被動陣列邊緣 dummy、金屬密度 fill 與 decap 分為不同物件。Dummy 器件的端點接法、偏壓及漏電依 PDK 核准模板；金屬 fill 依密度與製程規則插入；MOS decap 則保留其器件模型與供電連接。三者不能由同一幾何填空規則取代。

局部變因包括 matched devices 的同向／交錯排列、邊界距離、相鄰 dummy、接點／via 數量、pin 出口及屏蔽回流。共同質心、guard ring、深井與任意朝向均先確認 PDK 可用性，再納入候選。若缺乏 LDE 或失配模型，僅報告可計算的幾何與 RC，不將未建模效應寫成已驗證的匹配改善。

每一候選先通過電氣連通與合法性檢查，再比較 fill 前、後 PEX，以區分密度處理對耦合、安定與雜訊的影響。最終驗收版圖必須包含完成之 fill、實際屏蔽接地阻抗與供應回流。屏蔽可能增加負載，增加間距可能增加線長，冗餘 via 也可能增加電容；均以配對模擬呈現取捨。

6 供電 電磁與熱模型的整合

靜態 IR drop 以電源網路與平均／指定直流電流求解；動態 droop 以操作相位電流、供應阻抗、decap 與必要封裝電感求解。PGAU 類模型 [33] 作快速熱點預測，最終以可用之 EMIR 工具或明列範圍的電源網路分析驗證。若未取得電流承載與壽命規則，只報告電流密度及電壓降，不聲稱通過 foundry 電遷移簽核。

對 CTLE 電感、Gm-TIA 互感、高速 driver 及 EIC–PIC／封裝介面，採電磁場或經校正 RLGC／S 參數模型。檢查模型頻寬、port 定義、passivity／causality 與參考阻抗，再接入電

路模擬。避免 PEX 與場模型重複計入相同導體，或在交界漏失寄生；每段互連記錄所屬模型與去嵌入邊界。

熱求解先由單一熱源與簡單幾何建立校正，再加入多源及暫態。溫度回寫器件、互連及光子模型時，只使用其支援的依存關係；需迭代求解的電熱回饋，以穩定性與收斂門檻控制。PIC 額外量測熱漂移造成的共振波長、相位及插入損耗變化，並分列維持設定點所需的 heater 功耗。

7 第四階段 後模擬與 AI 佈局重規劃

驗證採三層。快速層以硬性規則、幾何 RC 及模型區間排序；中間層於校正情境執行 SE／子電路模擬；完整層以原始 DRC／LVS、全器件 PEX、電源／場／熱及電路結果驗收。快速預測與 SE 資料各自標記，不寫入完整真值欄位。候選初步合格後仍須重新完成完整模式。

後模擬輸出依敏感網路與操作相位定位失效，包括差動不匹配、比較器踢回殘餘、再生過慢、TIA 輸入負載過大、PLL 供電調變、TRNG 外部擾動、光路損耗超標或熱漂移。AI 根據此分類提出有限鄰域動作，再由搜尋器或設計者核定之規則執行。每次 ECO 保留原因、受影響物件、預測與實際變化及成本，失去合法性或未改善即回復。

失效機制	可控制的 ECO	必須重驗之指標
差動 RC／系統性失調	成對 pin、via、dummy 或路徑調整	完整 RC、失調與操作時序
時脈或輸出耦合	合法隔離、層別、屏蔽與回流	victim 波形、殘餘誤差與新增負載
TIA／CTLE 頻寬不足	輸入端點、回授路徑及高頻互連	增益、BW、群延遲、雜訊與穩定度
供電 droop／熱點	幹線、via、decap 位置或熱源分散	DC／動態供電、電流密度與溫升
PIC 損耗或溫漂	路徑、交叉、端口或 heater 鄰接	插入損耗、相位、波長及調諧功耗
TRNG 偏置或外部同步化	匹配環境、供電隔離及熵源鄰接	原始位元偏置、熵估計與注入敏感度

代理角色分為設計／約束、配置／ECO、模型／選樣、工具執行及性能審查。角色間只交換具版本的物件與實際報告；缺模型、執行失敗或未知規則均回傳明確狀態。比較多代理與單一協調流程時，固定 LLM、提示知識、候選及工具預算，評估約束錯誤攔截、恢復率、人工工時及結果重現性。

8 完整基準與跨電路案例

主案例維持 12-bit SAR ADC、100MS/s 初始目標，M3 依授權器件與原理圖可行性凍結。低頻／近 Nyquist SNDR 初始目標為至少 62／60dB，INL／DNL 絕對值不超過 1LSB 且無缺碼。供應、參考、滿刻度與共模依 PDK 安全範圍決定。功耗及面積以凍結 P0、A0 設定不超過 1.05P0、1.05A0 的比較限制；這些為研究目標，並非先期達成數據。

非 ADC 核心案例至少兩類：一類為差動接收前端，優先 Gm-TIA／CTLE；另一類為 ring oscillator／clock buffer，可選 PLL 敏感子單元。各類先凍結增益、頻寬、負載、供電、輸出及操作條件，再比較版圖。TRNG 作候選跨域案例，若資源允許則以 latch／熵源小單元完成失配及外部注入測試，不增加完整高速系統的設計負擔。

電路類別	主要性能與佈局量測	比較原則
比較器與 ADC	踢回峰值／殘餘、判定、SNDR、INL／DNL	相同源阻抗、CDAC、刺激與校正
Gm-TIA／CTLE	輸入 C、差動 BW、雜訊、穩定度／群延遲	相同光偵測器等效負載及高頻模型
振盪與時脈	頻率、相位／時序、供電推頻及功耗	相同負載與支援的 noise 模擬條件
TRNG 候選	偏置、熵估計、失配與供電注入敏感度	固定種子與後處理；區分內外雜訊
PIC 與 EIC–PIC	插入損耗、相位、光電響應及溫漂	同一模型邊界、波長與光功率預算

9 PEX 資料集與模型校正

第一年目標建立至少 200 組完整 RC 標籤及 48 個局部合法變體；第二年另累積至少 60 組主 ADC 動態性能標籤，並於至少兩類非 ADC 電路各取得 20 組完整 PEX／性能觀察。各觀察值與獨立設計數分別報告，相同版圖之多角落不視為多個獨立電路。候選失敗與工具成本一併保存。

資料以 netlist、PDK／模型、layout、fill、PEX、testbench、波形／輸出碼及腳本版本連結。幾何到寄生、寄生到性能分別建模，先比較幾何 RC 與樹模型，再依資料量評估 GNN。訓練／校正／保留集原則採 60／20／20%，依拓樸與變體族群分組；不得將同一萃取網路的近似修正版分散至不同資料集。

模型同時評估絕對誤差、敏感 coupling pair、候選排序與區間涵蓋率。相對誤差對近零項使用預先凍結的尺度下限；未知製程、負載、幾何或熱邊界提高完整驗證優先序。每輪選樣兼顧預測改善、不確定性與少量隨機候選，所有模型訓練與重訓時間計入成本。

10 選擇性萃取與可信度門檻

SE 由量測目的建立必要器件集合，再沿偏壓、回授、動態負載與耦合路徑擴張。比較器、取樣開關、CDAC 切換、TIA 回授、振盪迴路與相關偏壓原則上保留；MOS 電容、decap 與噪聲來源均須辨識。實作可採授權允許之研究 runset 或完整萃取後之網路選取，與原文 LVS-based 方法分別標記，簽核 deck 保留原始版本。

比較 S0 全器件完整 PEX、S1 工具既有簡化、S2 必要器件與完整互連 RC，以及 S3 加入完整模式校正之邊界負載。被刪除 MOS 的非線性與動態效應需由保留集合或明列邊界模型處理，不能假設均由配線 RC 補回。

以至少 12 組獨立版圖／負載設計及每設計五種操作／PVT 條件建立成對觀察，分校正與保留測試。ADC 初始門檻為判定／安定時間差不超過 5%、決策時刻差動電壓不超過 0.1LSB、SNDR／SFDR 差不超過 0.25／0.5dB、INL／DNL 曲線差各不超過 0.2LSB，並不得漏報任何已定義端點超限。非 ADC 門檻依各自規格於保留測試前凍結，不沿用 LSB。

任一門檻不符即擴大保留集合或回退 S0。記錄 SE 判合格而 S0 失敗的 false pass，依設計群組估計區間；即使未觀察誤判，也報告樣本規模。適用子電路中位模擬加速以至少二倍為研究目標，另列萃取、處理、授權等待、失敗重跑及人工時間。SE 不適用時，核心研究仍以完整模式完成。

11 2nm 移植與 EIC PIC 實驗

2nm adapter 保存器件家族、量化方式、額定電壓、合法朝向、接點／低層金屬、LDE／失配、前後面供電及抽象／萃取介面。M6 完成授權與模型可用性盤點。取得 PDK 時，從 latch、時脈或感測前端選一類小單元，重建原理圖基準與合法變體，再評估跨節點約束轉移與重新校正成本。未取得時交付完整欄位、公開文獻映射、可執行介面測試及缺項表；參數化情境與真實 2nm 結果分列。

PIC 實驗優先採可合法取得之光子 PDK 或經校正模型，建立 MZI／microring 小型網路，至少 12 組配置／路由／熱鄰接組合。固定波長、輸入光功率、器件、端口與調諧目標，比較規則式與路由感知配置之損耗、長度／相位、交叉、可繞性與熱漂移。若只有 compact model、未具版圖規則，該項僅列共同模擬，不能列為已通過光子 DRC。

EIC–PIC 以 photodetector–TIA 與 driver–modulator 其中一條鏈路作主要示範。電子端加入 PEX 與必要場模型；光子端保存振幅、相位、波長依存及熱端口，依 [46] 的共同模擬觀

念整合。接面使用經校正或明列範圍的 R／C、S 參數與熱網路，分析接面距離、bond／via 及 heater 鄰接的敏感度。

系統能耗界線包含 EIC、clock／DSP、PIC 調諧及所需 laser 電功率，分項列示後再計總量。比較情境必須保持資料率、調變、通道與 BER／眼圖判準一致；光功率與電功耗不混用。不具雷射效率或封裝實測時，採參數範圍及敏感度分析，不將名目模型結果宣稱為 COUPE 產品性能。

12 實驗設計與可檢驗假設

E1 以比較器、取樣／CDAC 端點及新增接收／時脈單元之合法變體，估計 dummy／鄰接、via、pin 與隔離的主效應及交互作用。原三類 ADC 局部單元各規劃四個二水準因子，共目標 48 變體；PDK 不可行的組合保留原因，改用可行子矩陣分析。最終變體均以完整 DRC／LVS／PEX 與固定負載驗證。

E2 檢驗分群及矩陣是否改善可繞性與電氣排序；分別移除匹配、noise、PDN 或熱關係，觀察對完整結果的影響。E3 為 SE 對照與誤判分析。E4 比較人工基準 B0、幾何與硬約束搜尋 B1、寄生回饋 B2，以及完整平台 P。E5 為 2nm 移植與 PIC／EIC–PIC 情境，著重 adapter 完整性、模型邊界與跨域路由，不與 4nm 主 ADC 混合成單一性能分數。

主 ADC 的 B1、B2、P 至少採十組配對種子，每種子每方法初始規劃至少三個完整候選，合計至少 90 次完整評估；該預算與訓練標籤分開統計，M3 依單次成本盤點確認。非 ADC 各案例至少五組配對搜尋種子。方法分別在相同完整驗證次數與相同端到端時間下比較，保留工具與生成成本。

假設	研究目標	判定與限制
H1 局部電氣對稱	差動寄生或踢回殘餘中位降低至少 20%	決策時間不劣化超過 5%；面積功耗受限
H2 關係矩陣與泛化	至少兩類非 ADC 有可重現效益	以各自凍結主指標評估；報告無改善及取捨
H3 快速驗證	適用子電路中位加速至少二倍	全部精度門檻通過；最終仍用完整模式
H4 閉迴路效益	主 ADC SNDR 中位改善至少 1dB，或達規率增加至少 10 個百分點	相同驗證預算；完整驗證需求減少 20% 為效率目標

假設	研究目標	判定與限制
H5 電光整合可行性	完成 PIC 與 EIC–PIC 模型閉合及至少 12 組情境	報告損耗、供電、溫漂與能耗取捨，不預設改善比例

最終 ADC 動態測試固定幅度、共模、穩態丟棄區段、FFT 與諧波／alias 處理，至少 8192 輸出碼，涵蓋低頻、約 0.25fs 與近 0.45fs。ENOB 由 SNDR 換算，不重複加權。INL／DNL 依固定 ramp 或 code-density 另行量測，報告缺碼及校正條件。比較器至少 100 組配對失配種子；完整 ADC 先 30 組試跑，再依成本擴充至 100 組。PVT、RC 角落與 noise／失配僅使用工具支援的合法模型。

報告中位差、達規率與依設計群組重抽樣之 95% 區間，單一最佳候選僅作案例。TIA、時脈與 TRNG 各保存獨立量測程序。所有改善門檻為擬檢驗之研究假設，未達成時以原因、適用範圍與反例呈現，不作事後選擇性宣稱。

13 困難與解決途徑

困難	具體處理與查核
4nm／2nm PDK 或模型不完備	M2／M6 分別盤點；核心實作、adapter 與參數情境分列，不混用節點證據
非 ADC 案例增加工作量	以兩類敏感子單元為必要範圍；完整高速系統另列延伸
跨工具抽象不一致	最小片段先驗單位、pin、via 與 layer map，再執行階層 LVS
網表誤判功能或約束	保留來源與未知狀態；專家標註與規則核對，禁止靜默放寬硬約束
電磁與 PEX 重複或漏算	以互連分段及 port／去嵌入邊界核對；確認模型帶寬與穩定性
熱模型缺少材料／封裝條件	單熱源校正、範圍敏感度；不以未校正模型代表商用封裝
SE 無法縮小器件集合	擴大保留範圍或回退完整模式，研究流程不依賴 SE 成功
訓練資料不足或跨節點失效	幾何基準起步、族群保留、區間與隨機選樣；新情境優先完整驗證

14 儀器 軟體與人力資源

使用既有 CPU／GPU 工作站、資料庫、版圖及抽象化工具、APR、DRC／LVS／PEX、SPICE 與可用的 EMIR 工具。Custom Compiler／Virtuoso、Innovus、Calibre 或相容工具依授權配置；不預設已具全部產品。PIC 另需合法器件模型、光子 DRC／連通檢查及電光模擬，電磁與熱分析工具於 M1–M3 盤點並建立簡單校正案例。

主持人統籌規格、研究設計與模型邊界，專任研究助理負責工具、資料與版本，學生分擔電路／版圖及模型／最佳化。核心研究以完整後佈局模擬與可重現原型驗收；MPW、COUPE／CoWoS 實體封裝及高速量測依額外授權、預算與合作條件啟動，未核定前不列已承諾成果。無必要赴國外或大陸地區移地研究，國際會議依投稿與錄取情形編列。

15 分年進度與里程碑

工作項目	第一年 M1–M12	第二年 M13–M24
網表與製程介面	M1–M6 解析、PDK、基準及資料分組	維護 adapter；2nm 條件案例與缺項報告
分群與關係矩陣	M2–M10 規則、標註及初始圖模型	M13–M20 跨電路保留測試及消融
合法變體與完整標籤	M3–M12 48 變體、目標 200 RC 標籤	非 ADC 各 20 觀察、主 ADC 60 標籤
SE 與模型	M4–M12 完整基準及校正	M13–M18 保留測試、誤判及邊界
配置繞線與 ECO	M6–M12 搜尋與局部回復原型	M13–M22 閉迴路、配對及失敗恢復
供電 電磁與熱	M5–M12 最小模型及校正	M13–M22 共同分析與候選回饋
PIC 與 EIC–PIC	M8–M12 PDK／模型與端口定義	M13–M23 小型版圖、12 情境及共同模擬
成果與論文	M10–M12 第一年度報告與投稿	M18–M24 完整對照、文件、投稿及交付

M3 完成主 ADC 與非 ADC 案例選擇、原理圖規格及單次工具成本。M6 凍結資料切分、完整驗證預算及 2nm 授權分支，形成四階段 schema。M12 交付變體、矩陣校正、完整 RC 與 SE 初步報告。M18 完成平台閉迴路、跨電路及 PIC 共同模擬原型。M24 交付完整配

對／消融、PVT／失配、移植與應用報告。若規格或資源需調整，在保留測試前核定並保留原版本，對照期間不任意改動。

（三）預期完成之工作項目及成果

成果	第一年	第二年及驗收依據
四階段資料及平台	網表、groups、矩陣與工具 schema v1	可執行平台一套；版本與失敗恢復紀錄
4nm 變體與資料	目標 48 合法變體、200 完整 RC 標籤	主 ADC 60 性能標籤；非 ADC 兩類各 20 觀察
寄生與快速驗證方法	模型、SE 原型及校正	至少 12 獨立設計之誤判、門檻與成本報告
完整電路方法對照	原理圖與人工／幾何基準	ADC 與兩類非 ADC 的完整配對及消融
2nm 移植	adapter 與公開文獻差異表	移植報告一份；授權成立時附一個實體單元
PIC 及電光共同設計	器件、端口與模型邊界	小型 PIC／共同模擬、至少 12 組情境及取捨報告
人才及學術成果	研討會目標投稿一篇	再投稿期刊或研討會一至二篇；培育碩士生一至二名

參與人員將接受先進節點器件量化、dummy 與匹配、供電與高頻互連、DRC／LVS／PEX、電路性能量測、光子路由與模型、統計及工具代理整合訓練。每月以實際網表、版圖、日誌與可重跑案例檢討，使研究能力涵蓋由設計意圖至電氣／光學結果的完整鏈結。

學術貢獻為可校正的跨電路關係表示、dummy／鄰接／供電／熱對性能之定量關係，以及快速驗證的適用邊界。應用貢獻為可在本地部署之設計與審查介面，支援 AI 高速電子前端、2nm 移植準備與 EIC–PIC 協同設計。公開成果以不含 PDK 機密之 schema、腳本、方法與可再散佈案例為主；受授權限制的模型與版圖依規定管理。合作、專利及技轉依實際研究結果評估，不預設量產或商業收益。

（四）整合型研究計畫說明

本案為個別型兩年期計畫，由主持人整合電路、物理設計、驗證及 AI 工具鏈，非整合型總計畫／子計畫組合。各工作包共用凍結規格、版本及查核文件；整合型 CM04 不適用。行政資料、正式起訖日、主持人著作及經費依申請機構與國科會當年度系統填列。

參考文獻

[1] Y. Yasuda-Masuoka, J. Jeong, K. Son et al., “High Performance 4nm FinFET Platform (4LPE) with Novel Advanced Transistor Level DTCO for Dual-CPP/HP-HD Standard Cells,” 2021 IEEE International Electron Devices Meeting (IEDM), pp. 13.3.1-13.3.4, 2021. DOI: 10.1109/iedm19574.2021.9720656

[2] C. Y. Chiang, C. L. Hu, M. P. H. Lin et al., “On Automating Finger-Cap Array Synthesis with Optimal Parasitic Matching for Custom SAR ADC,” Proceedings of the 28th Asia and South Pacific Design Automation Conference, pp. 352-357, 2023. DOI: 10.1145/3566097.3567878

[3] Y. Li, Q. Wu, X. Liu, “A MEOL logic layout optimization recommendation under 3 nm CFET architecture and beyond,” 2022 IEEE 16th International Conference on Solid-State & Integrated Circuit Technology (ICSICT), pp. 1-4, 2022. DOI: 10.1109/icsict55466.2022.9963470

[4] A. S. Yonar, P. A. Francese, M. Brandli et al., “An 8-bit 56GS/s 64x Time-Interleaved ADC with Bootstrapped Sampler and Class-AB Buffer in 4nm CMOS,” 2022 IEEE Symposium on VLSI Technology and Circuits (VLSI Technology and Circuits), pp. 168-169, 2022. DOI: 10.1109/vlsitechnologyandcir46769.2022.9830308

[5] C. Nani, E. Monaco, N. Ghittori et al., “A 5-nm 60-GS/s 7b 64-Way Time Interleaved Partial Loop Unrolled SAR ADC Achieving 35.2dB SNDR up to 32 GHz,” IEEE Journal of Solid-State Circuits, vol. 60, no. 4, pp. 1210-1222, 2025. DOI: 10.1109/jssc.2024.3517333

[6] J. Park, J. Park, J. Hong et al., “A 12-bit 10GS/s Time-Interleaved SAR ADC with Even/Odd Channel-Correlated Absolute Error-Based Over-Nyquist Timing-Skew Calibration in 5nm FinFET,” 2024 IEEE Symposium on VLSI Technology and Circuits (VLSI Technology and Circuits), pp. 1-2, 2024. DOI: 10.1109/vlsitechnologyandcir46783.2024.10631314

[7] J. Liu, A. Shabra, S. Ho et al., “A 16GS/s 10b Time-domain ADC using Pipelined-SAR TDC with Delay Variability Compensation and Background Calibration Achieving 153.8dB FoM in 4nm CMOS,” 2024 IEEE Symposium on VLSI Technology and Circuits (VLSI Technology and Circuits), pp. 1-2, 2024. DOI: 10.1109/vlsitechnologyandcir46783.2024.10631373

[8] S. Lee, J. Park, J. Park et al., “3.9 A 1.2V High-Voltage-Tolerant Bootstrapped Analog Sampler in 12-bit SAR ADC Using 3nm GAA’s 0.7V Thin-Gate-Oxide Transistor,” 2024 IEEE International Solid-State Circuits Conference (ISSCC), pp. 70-72, 2024. DOI: 10.1109/isscc49657.2024.10454351

[9] T. O. Dickson, Z. T. Deniz, M. Cochet et al., “A 72-GS/s, 8-Bit DAC-Based Wireline Transmitter in 4-nm FinFET CMOS for 200+ Gb/s Serial Links,” IEEE Journal of Solid-State Circuits, vol. 58, no. 4, pp. 1074-1086, 2023. DOI: 10.1109/jssc.2022.3228632

[10] W. Lee, J. Park, J. Park et al., “Fast and Accurate post-layout simulation methodology using 4nm LVS rule deck,” 2022 IEEE 31st Microelectronics Design & Test Symposium (MDTS), pp. 1-5, 2022. DOI: 10.1109/mdts54894.2022.9826968

[11] T. Dhar, K. Kunal, Y. Li et al., “ALIGN: A System for Automating Analog Layout,” IEEE Design & Test, vol. 38, no. 2, pp. 8-18, 2021. DOI: 10.1109/mdat.2020.3042177

[12] B. Xu et al., “MAGICAL: Toward Fully Automated Analog IC Layout Leveraging Human and Machine Intelligence,” ICCAD, 2019. 作者／會議來源

[13] H. Ren et al., “ParaGraph: Layout Parasitics and Device Parameter Prediction Using Graph Neural Networks,” DAC, 2020. 作者／會議來源

[14] B. Liu, H. Zhang, X. Gao et al., “LayoutCopilot: An LLM-Powered Multiagent Collaborative Framework for Interactive Analog Layout Design,” IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, vol. 44, no. 8, pp. 3126-3139, 2025. DOI: 10.1109/tcad.2025.3529805

[15] Z. Bao et al., “AnalogAgent: Self-Improving Analog Circuit Design Automation with LLM Agents,” arXiv:2603.23910v1 預印本, 2026. DOI: 10.48550/arXiv.2603.23910 此處引用預印本。

[16] B. Razavi, “The StrongARM Latch [A Circuit for All Seasons],” IEEE Solid-State Circuits Magazine, vol. 7, no. 2, pp. 12-17, 2015. DOI: 10.1109/mssc.2015.2418155

[17] E. H. Chen, H. Park, M. Abdullatif et al., “7.1 A 212.5Gb/s DSP-Based PAM-4 Transceiver with 50dB Loss Compensation for Large AI System Interconnects in 4nm FinFET,” 2025 IEEE International Solid-State Circuits Conference (ISSCC), pp. 1-3, 2025. DOI: 10.1109/isscc49661.2025.10904601

[18] H. Park, Q. Nehal, M. Gandara et al., “7.4 A 112Gb/s DSP-Based PAM-4 Receiver with an LC-Resonator-Based CTLE for >52dB Loss Compensation in 4nm FinFET,” 2025 IEEE International Solid-State Circuits Conference (ISSCC), pp. 142-144, 2025. DOI: 10.1109/isscc49661.2025.10904638

[19] K. Kwon, H. Roh, K. Kim et al., “A 212.5Gb/s Pam-4 Receiver With Mutual Inductive Coupled Gm-Tia in 4nm Finfet,” 2025 Symposium on VLSI Technology and Circuits (VLSI Technology and Circuits), pp. 1-3, 2025. DOI: 10.23919/vlsitechnologyandcir65189.2025.11074881

[20] J. Jung, K. Lee, G. Kong et al., “A 2.4-to-4.2GHz 440.2fsrms-Integrated-Jitter 4.3mW Ring-Oscillator-Based PLL Using a Switched-Capacitor-Bias-Based Sampling PD in 4nm FinFET CMOS,” 2023 IEEE Symposium on VLSI Technology and Circuits (VLSI Technology and Circuits), pp. 1-2, 2023. DOI: 10.23919/vlsitechnologyandcir57934.2023.10185300

[21] J. Jin, S. M. Lee, K. Min et al., “A 4-nm 16-Gb/s/pin Single-Ended PAM-4 Parallel Transceiver With Switching-Jitter Compensation and Transmitter Optimization,” IEEE Journal of Solid-State Circuits, vol. 59, no. 1, pp. 184-195, 2024. DOI: 10.1109/jssc.2023.3319637

[22] J. Gu, J. Ma, J. Guo et al., “A 32Gb/s 0.36pJ/bit 3nm Chiplet IO Using 2.5D CoWoS Package with Real-Time and Per-Lane CDR and Bathtub Monitoring,” 2024 IEEE Symposium on VLSI Technology and Circuits (VLSI Technology and Circuits), pp. 1-2, 2024. DOI: 10.1109/vlsitechnologyandcir46783.2024.10631527

[23] G. Yeap, S. S. Lin, H. L. Shang et al., “2nm Platform Technology Featuring Energy-Efficient Nanosheet Transistors and Interconnects Co-Optimized with 3DIC for AI, HPC and Mobile SoC Applications,” 2024 IEEE International Electron Devices Meeting (IEDM), pp. 1-4, 2024. DOI: 10.1109/iedm50854.2024.10873475

[24] T. Y. J. Chang, Y. H. Chen, K. V. Reddy et al., “A 38.1Mb/mm2 SRAM in a 2nm-CMOS-Nanosheet Technology for High-Density and Energy-Efficient Compute,” 2025 IEEE International Solid-State Circuits Conference (ISSCC), pp. 492-494, 2025. DOI: 10.1109/isscc49661.2025.10904759

[25] R. Xie, W. Hong, C. Zhang et al., “Backside Power Distribution for Nanosheet Technologies Beyond 2nm,” 2024 IEEE Symposium on VLSI Technology and Circuits (VLSI Technology and Circuits), pp. 1-2, 2024. DOI: 10.1109/vlsitechnologyandcir46783.2024.10631449

[26] W. Hafez, P. Agnihotri, M. Asoro et al., “Intel PowerVia Technology: Backside Power Delivery for High Density and High-Performance Computing,” 2023 IEEE Symposium on VLSI Technology and Circuits (VLSI Technology and Circuits), pp. 1-2, 2023. DOI: 10.23919/vlsitechnologyandcir57934.2023.10185208

[27] S. Goyal, S. K. Wadhwa, D. Tripathi et al., “Design Challenges and Techniques for 5nm FinFET CMOS Analog/Mixed-Signal Circuits,” 2023 36th International Conference on VLSI Design and 2023 22nd International Conference on Embedded Systems (VLSID), 2023. DOI: 10.1109/vlsid57277.2023.00033

[28] X. Gao, H. Zhang, M. Liu et al., “Interactive Analog Layout Editing With Instant Placement and Routing Legalization,” IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, vol. 42, no. 3, pp. 698-711, 2023. DOI: 10.1109/tcad.2022.3190234

[29] Q. Xu, L. Wang, J. Wang et al., “Graph Attention-Based Symmetry Constraint Extraction for Analog Circuits,” IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 71, no. 8, pp. 3754-3763, 2024. DOI: 10.1109/tcsi.2024.3391187

[30] H. Chen, K. C. Hsu, W. J. Turner et al., “Reinforcement Learning Guided Detailed Routing for Custom Circuits,” Proceedings of the 2023 International Symposium on Physical Design, pp. 26-34, 2023. DOI: 10.1145/3569052.3571874

[31] S. Jeong, W. J. Choi, J. Choi et al., “A Self-Supervised Learning of a Foundation Model for Analog Layout Design Automation,” IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 73, no. 2, pp. 1220-1230, 2026. DOI: 10.1109/tcsi.2025.3615646

[32] X. Jiang et al., “CircuitNet 2.0: An Advanced Dataset for Promoting Machine Learning Innovations in Realistic Chip Design Environment,” ICLR, 2024. 作者／會議來源

[33] F. Guo, J. Liu, J. Zhai et al., “PGAU: Static IR Drop Analysis for Power Grid using Attention U-Net Architecture and Label Distribution Smoothing,” Proceedings of the Great Lakes Symposium on VLSI 2024, pp. 452-458, 2024. DOI: 10.1145/3649476.3658711

[34] Q. Wang, X. Li, T. Jia et al., “ATPlace2.5D: Analytical Thermal-Aware Chiplet Placement Framework for Large-Scale 2.5D-IC,” Proceedings of the 43rd IEEE/ACM International Conference on Computer-Aided Design, pp. 1-9, 2024. DOI: 10.1145/3676536.3676648

[35] C. H. Lu, C. C. Lin, T. C. Tang et al., “High Bandwidth and Energy Efficient Electrical-Optical System Integration Using COUPE Technology,” 2024 IEEE 74th Electronic Components and Technology Conference (ECTC), pp. 893-897, 2024. DOI: 10.1109/ectc51529.2024.00144

[36] M. F. Chen, H. T. Cheng, C. H. Tsou et al., “Optical and Electrical Characterization of a Compact Universal Photonic Engine,” 2025 IEEE 75th Electronic Components and Technology Conference (ECTC), pp. 54-58, 2025. DOI: 10.1109/ectc51687.2025.00015

[37] S. K. Yeh, C. T. Shih, F. Yuan et al., “Silicon Photonics Platform for Next Generation Data Communication Technologies,” 2024 IEEE International Electron Devices Meeting (IEDM), pp. 1-4, 2024. DOI: 10.1109/iedm50854.2024.10873369

[38] H. Hsia, J. Y. Wu, S. W. Liang et al., “EPIC-BOE: An Electronic-Photonic Chiplet Integration Technology with IC Processes for Broadband Optical Engine Applications,” 2024 IEEE International Electron Devices Meeting (IEDM), pp. 1-4, 2024. DOI: 10.1109/iedm50854.2024.10873589

[39] H. Zhou, K. Zhu, J. Gu, “LiDAR: Automated Curvy Waveguide Detailed Routing for Large-Scale Photonic Integrated Circuits,” Proceedings of the 2025 International Symposium on Physical Design, pp. 64-72, 2025. DOI: 10.1145/3698364.3705355

[40] H. Zhou, H. Yang, N. Gangi et al., “Apollo: Automated Routing-Informed Placement for Large-Scale Photonic Integrated Circuits,” 2025 IEEE/ACM International Conference On Computer Aided Design (ICCAD), pp. 1-9, 2025. DOI: 10.1109/iccad66269.2025.11240728

[41] Z. Yang, G. He, Y. Li et al., “Thermal management in copackaged optics: from device assembly to system operation,” Advanced Photonics Nexus, vol. 5, no. 03, pp. 1-23, 2026. DOI: 10.1117/1.apn.5.3.034001

[42] M. Tan, J. Xu, S. Liu et al., “Co-packaged optics (CPO): status, challenges, and solutions,” Frontiers of Optoelectronics, vol. 16, no. 1, 2023. DOI: 10.1007/s12200-022-00055-y

[43] S. H. Hwang, S. H. Kim, J. Park et al., “Samsung Foundry 300-mm Silicon Photonics Platform for HPC/AI Applications,” Optical Fiber Communication Conference (OFC) 2026, pp. Tu2D.3, 2026. DOI: 10.1364/ofc.2026.tu2d.3

[44] Y. Choi, D. Kim, M. Kim et al., “37.3 A 2nm All-Digital 14.4Gb/s/pin LPDDR6 PHY with Quarter-Rate Clocking Architecture and Multi-Level FIFO-Based Speculative DFE,” 2026 IEEE International Solid-State Circuits Conference (ISSCC), pp. 628-630, 2026. DOI: 10.1109/isscc49663.2026.11409321

[45] S. Datta, A. Banerjee, A. Tripathi et al., “A 45-fs rms Accumulated Jitter PLL Using Advanced Design Techniques for PCIe Gen6 Reference Clock Generation in 2 nm MBCFET Technology,” 2024 IEEE Asian Solid-State Circuits Conference (A-SSCC), pp. 1-3, 2024. DOI: 10.1109/a-sscc60305.2024.10849120

[46] Z. Gao, J. Gu, L. Daniel et al., “SPIPE: Differentiable SPICE-Level Co-Simulation Program for Integrated Photonics and Electronics,” IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, vol. 45, no. 3, pp. 1487-1498, 2026. DOI: 10.1109/tcad.2025.3597958

[47] Y. Youn, Y. Lim, J. Lee et al., “A PVT Variation- and Attack-Tolerant Metastability-Based TRNG Using Binary Search in 2nm,” 2026 IEEE International Solid-State Circuits Conference (ISSCC), pp. 440-442, 2026. DOI: 10.1109/isscc49663.2026.11409323

[48] J. Lee, J. Lee, Y. Youn et al., “A 1.7 pJ/bit 10 MHz Calibration-Free PVT Variation and Mismatch Tolerant Latch-Based True Random Number Generator in 4 nm FinFET,” 2025 Symposium on VLSI Technology and Circuits (VLSI Technology and Circuits), pp. 1-3, 2025. DOI: 10.23919/vlsitechnologyandcir65189.2025.11075211

[49] K. H. Lo, Y. R. Liang, T. W. Chen et al., “Broadband Optical Engine System Integration by Wafer Level Process in HPC/AI Era,” 2025 IEEE 75th Electronic Components and Technology Conference (ECTC), pp. 1672-1675, 2025. DOI: 10.1109/ectc51687.2025.00284

[50] K. Chen, G. Gielen, “A Generalized Constraint Learning and Transfer Methodology with Net-First Graph Neural Network and Selective Topological Search for Hierarchical Analog / Mixed-Signal Circuit Layout Synthesis,” ACM Transactions on Design Automation of Electronic Systems, vol. 31, no. 3, pp. 1-32, 2026. DOI: 10.1145/3722556

官方資料與計畫來源

[O1] TSMC, “TSMC Debuts A13 Technology at 2026 North America Technology Symposium,” 2026-04-23. COUPE on substrate 時程以該次公告敘述為準。官方來源

[O2] Cadence, “Cadence Accelerates SoC, 3D-IC and Chiplet Design for AI Data Centers, Automotive and Connectivity in Collaboration with Samsung Foundry,” 2025-06.官方來源

[S1] 實驗室既有規劃：116 國科會計畫書 v6 前瞻應用強化版，2026-10-14；v4／v5，2026-10-06。既有網表與 APR 情形依 v6 記錄引用，正式成果以原始網表、版圖、工具日誌及授權文件核對。

[S2] 使用者提供 07_4nm layout.zip，含 10 篇不同論文 PDF，對應本版 [1]–[10]；與先前個別附件重複之檔案只計一次。