國家科學及技術委員會補助專題研究計畫報告

結合大型語言模型與開源 EDA 工具之 AI 驅動物聯網晶片設計自動化版圖資料集產生與驗證平台

報 告 類 別 ：成果報告
計 畫 類 別 ：個別型計畫（技專校院與私立大學校院實務型研究專案計畫－一般研究型）
計 畫 編 號 ：【待填：NSTC 114-XXXX-E-032-XXX-】（申請條碼 114WFD0410548）
執 行 期 間 ：114 年 12 月 01 日至 115 年 11 月 30 日
執 行 單 位 ：淡江大學學校財團法人淡江大學電機工程學系

計 畫 主 持 人 ：李揚漢
共 同 主 持 人 ：劉深淵、許獻聰、陳信良、鍾隆維

計畫參與人員：專任助理：【姓名】
博士班研究生-兼任助理：【姓名】
碩士班研究生-兼任助理：【姓名】
碩士班研究生-兼任助理：【姓名】
碩士班研究生-兼任助理：【姓名】
碩士班研究生-兼任助理：【姓名】

本研究具有政策應用參考價值：■否 □是，建議提供機關
（勾選「是」者，請列舉建議可提供施政參考之業務主管機關）
本研究具影響公共利益之重大發現：□否 □是 【請勾選】

中 華 民 國 115 年 【月】 月 【日】 日

中 文 摘 要 ： 本計畫建構結合大型語言模型（LLM）與開源 EDA 工具之類比／混合訊號 IC 設計自動化平台，以 6/7nm FinFET 之 ADC 電路爲驗證載具，建立「生成—稽核—約束—驗證」之閉環流程。本計畫確立 LLM 主導設計、LLM 與工具協同佈局、以設計規則爲準驗證之三段式架構，取得 ASAP7 預測型 PDK 並評估以 ALIGN 進行自動佈局之可行性。

在網表品質方面，本計畫發展自我演進記憶（SEM）回饋修正方法，並對 5 組 AI 生成或修正之 ADC 網表（4,338 行）進行版圖前稽核，共識別 86 項問題（阻塞級 50 項），平均每千行 19.8 件，其中僅 34%可由程式自動檢出；各報告所列 21 項網表統計經獨立程式重算全部一致，跨 AI 獨立審查之一致率爲 75%。在版圖約束方面，完成 5 份擺放（placement）規劃與審查報告；時間交錯 ADC 之建議配置以增加 13–22%面積換取關鍵路徑縮短 51–78%，共質心 CDAC 高位元質心偏移皆爲 0。

在地化 AI 代理方面，本計畫以「語意＋確定性」雙軌驗證爲共同原則，完成三套完全在地部署之系統，分別對應設計流程之網表、佈局與下線節點：TKU1 網表自然語言檢索系統以分類器（F1 0.941）將查詢分流至語意 RAG 或 SQL 通道，SQL 通道對 11 類結構查詢全數確定性命中；TKU2 類比佈局建議系統以四代理處理 1,042 份網表，分群涵蓋率 98.7%、元件引用準確率 97.2%；TKU3 Tapeout 審查器以 8 位專家代理平行審查，並整合 KLayout 依 ASAP7 規則執行 DRC，全數識別主測試案例之 7 項預設缺失，於 28 份注入錯誤審查表之問題條目偵測率爲 52.8%（實驗室早期版本之錯誤檢出率爲 72.8%、誤判率爲 7.8%）。於 TKU3 早期版本中，以眞實 DRC 報告評測，3 代理架構之原始資料正確引用率爲 34.6%，高於 8 代理架構之 3.8%。本計畫另建立 osiris 語意標註資料集 3 組。結果顯示，LLM 擅長網表架構生成、錯誤診斷與約束產生，但尚無法直接產出 DRC 乾淨之版圖，AI 輸出須以程式、確定性工具與原始資料交叉驗證。

中 文 關 鍵 詞 ： 大型語言模型、類比 IC 設計自動化、開源 EDA、版圖約束產生、網表靜態稽核、共質心佈局、在地化 AI 代理、語意標註資料集、檢索增強生成、Tapeout 審查

英 文 摘 要 ： This project develops an analog/mixed-signal IC design-automation platform that combines large language models (LLMs) with open-source EDA tools, using 6/7-nm FinFET ADC circuits as vehicles and a closed generate–audit–constrain–verify loop. A three-stage architecture (LLM-led design, LLM-plus-tool layout, rule-based verification) was defined, the ASAP7 predictive PDK was obtained, and automatic layout with ALIGN was assessed.

A Self-Evolving Memory (SEM) correction method was developed. A pre-layout audit of five AI-generated or AI-corrected ADC netlists (4,338 lines) found 86 issues (50 blocking), 19.8 per thousand lines, of which only 34% were detectable by script; all 21 netlist statistics quoted in the plans were reproduced by an independent parser, and independent cross-LLM reviews agreed on 75% of the findings. Five placement plans and reviews were produced; for time-interleaved ADCs, the recommended floorplans trade 13–22% more area for 51–78% shorter critical paths, and the common-centroid CDAC arrays show zero centroid offset

for the major bits.

The on-premise TKU systems share a semantic-plus-deterministic dual-track design and cover the netlist, layout, and tapeout stages. TKU1 routes natural-language netlist queries to a semantic RAG channel or a SQL channel with a classifier (F1 0.941), and the SQL channel answers all 11 structural query types deterministically. TKU2, a four-agent layout advisor, processed 1,042 netlists with 98.7% partition coverage and 97.2% component-reference accuracy. TKU3, an eight-expert tapeout reviewer that also runs KLayout DRC with ASAP7 rules in parallel, identified all seven seeded defects in the main test case and reached a 52.8% issue-level detection rate on 28 error-injected review forms (an earlier lab version detected 72.8% of injected errors with a 7.8% false-alarm rate). In an earlier TKU3 version, evaluated against a real DRC report, a 3-agent pipeline cited 34.6% of the source facts correctly versus 3.8% for an 8-agent pipeline. Three annotated osiris datasets were also built. LLMs are effective for netlist architecture, error diagnosis, and constraint generation but cannot yet produce DRC-clean layouts; their outputs must be cross-checked by scripts, deterministic tools, and source data.

英 文 關 鍵 詞 ：

large language model, analog IC design automation, open-source EDA, layout constraint generation, static netlist audit, common-centroid placement, on-premise AI agent, annotated dataset, retrieval-augmented generation, tapeout review

目錄

1. 前言 1
   1.1 研究背景 1
   1.2 本報告架構 1
2. 研究目的 1
3. 文獻探討 3
   3.1 LLM 於類比電路設計與知識檢索 3
   3.2 LLM 與版圖自動化 3
   3.3 先進製程類比版圖之匹配與寄生 3
   3.4 相關研究比較與本計畫定位 3
4. 研究方法 4
   4.1 平台架構與工具鏈 4
   4.2 LLM 網表生成與自我演進記憶（SEM）回饋修正 4
   4.3 網表靜態稽核與大型網表切分 5
   4.4 LLM 輔助 placement 規劃與共質心產生 6
   4.5 多 AI 交叉比對與在地化 TKU 系列系統 6
   4.6 語意標註電路資料集（osiris 格式） 8
5. 結果與討論 8
   5.1 成果量化總覽 8
   5.2 AI 生成網表之品質分析 9
   5.3 SEM 迭代修正與跨 AI 交叉審查 11
   5.4 版圖規劃與約束產生成果 12
   5.5 在地化 TKU 系列系統與 LLM 評測結果 15
   5.6 綜合討論：LLM 於類比版圖自動化之能力邊界 17
   5.7 計畫執行情形、達成度與參與人員貢獻 18
   5.8 執行計畫過程遇到之困難與因應 19
   5.9 結論與建議 20
6. 參考文獻 21
7. 可供推廣之研發成果資料表 23
附錄 A 網表與版圖規劃之補充資料 24
   A.1 osiris 資料集格式 24
   A.2 SF_RESBUF 整合第二版之逐項裁決 24
   A.3 殘差放大器網表註解數值之重算 24
附錄 B TKU 系列早期版本之評測細節 26
   B.1 評測方法 26
   B.2 TKU3 早期版本：注入錯誤之 Tapeout Review Form 審查 26
   B.3 TKU3 早期版本：多代理架構比較（眞實 DRC 報告） 27
   B.4 本地 LLM 比較與評審一致性 27
   B.5 TKU2 早期版本與 GPT 之版圖建議比較 28
   B.6 TKU1 早期版本：知識庫問答 29

（開啓檔案後若目錄未顯示，請於目錄上按右鍵→「更新功能變數」）

1. 前言

1.1 研究背景

隨著人工智慧與物聯網（IoT）應用快速擴張，IoT 晶片對資料轉換器、鎖相迴路、可變增益放大器、濾波器與射頻前端等類比與混合訊號（AMS）電路之需求持續增加，且需依應用場景高度客製化。然而類比 IC 設計高度仰賴經驗，工程師平均需五年以上訓練方能獨當一面；拓樸選擇、元件尺寸、版圖擺放與寄生效應控制多以人工反覆迭代完成，錯誤代價高、週期長。國內 IC 設計流程亦長期依賴國際商用 EDA 工具，對製程遷移與特殊需求之反應彈性有限。

近年 LLM 在程式生成與知識推理上的突破，爲類比設計自動化帶來新契機：AnalogCoder [1] 以提示與模擬回饋生成類比電路，LayoutCopilot [2]、LLANA [3]、GLayout [4] 將 LLM 延伸至版圖約束與互動式版圖設計，NVIDIA 之 LAD 研究 [31] 更以 LLM 迭代產生佈局約束，在 2nm 工業節點改善標準元件版圖。另一方面，ALIGN [11] 等開源工具已能由網表自動產生版圖，ASAP7 [13] 預測型 PDK 亦提供學界可自由使用之 7nm 設計規則。結合 LLM 之語意理解與開源 EDA 之幾何與驗證能力，是突破類比設計自動化瓶頸的可行方向。

1.2 本報告架構

本計畫執行期間爲民國 114 年 12 月 1 日至 115 年 11 月 30 日。本報告第 2 章說明研究目的、平台架構與執行時程；第 3 章回顧相關文獻並說明本計畫定位；第 4 章依平台模組說明研究方法，其中 4.5 節說明在地化 TKU 系列三套系統（TKU1 網表檢索、TKU2 佈局建議、TKU3 Tapeout 審查）之用途與雙軌驗證架構；第 5 章以量化數據呈現結果，依序爲成果總覽、AI 生成網表品質、迭代修正、版圖約束、TKU 系列系統評測、綜合討論、計畫達成度與參與人員貢獻、執行困難與因應，最後提出結論與建議。附錄 A 收錄網表與版圖規劃之補充表格，附錄 B 收錄 TKU 系列早期版本之評測細節。

2. 研究目的

本計畫之整體目標爲建立一套整合「LLM 生成」、「開源 EDA 驗證工具」與「具語意標註之資料集」的類比 IC 自動化設計與驗證平台，協助 AMS 設計產業升級並培育 AI＋EDA 跨域人才。計畫書之目標、本年度工作與報告章節之對應如表 1。

表 1. 計畫目標、本年度工作與主要量化成果

計畫書目標	本年度工作	方法／結果章節	主要量化成果
工具鏈整合與平台架構（階段一）	三段式架構；ASAP7 PDK 可行性評估；ALIGN 介接路線	4.1／5.4	取得 ASAP7 PDK 與 Calibre 規則檔；5 份 placement 規劃
類比電路 LLM Prompt 與回饋策略	SEM 回饋修正方法；多電路迭代	4.2／5.3	殘差放大器 v1→v7（Fix-01～31）；管線式 ADC v3 單版 11 項修正
Constraint Checker 與違規追蹤	網表靜態稽核；問題分類	4.3／5.2	5 組網表 4,338 行，86 項問題（阻塞 50 項）；21 項統計重算一致
LLM 指導式版圖生成／約束	placement 規劃；共質心產生器	4.4／5.4	共質心 bit1–bit6 質心偏移 0；關鍵路徑縮短 51–78%
語意標註資料集	osiris 格式；佈局後網表切分	4.6／5.1	3 組資料集 6 個 cell；切分 522 檔
在地化自主 EDA 與知識整合	TKU1 網表檢索、TKU2 佈局建議、TKU3 Tapeout 審查三套系統（雙軌驗證）；本地 LLM 評測	4.5／5.5	TKU1 分流 F1 0.941；TKU2 分群涵蓋率 98.7%；TKU3 預設缺失 7/7、偵測率 52.8%

計畫書目標	本年度工作	方法／結果章節	主要量化成果
人才培育與成果擴散	參與學生、課程與發表	5.7	碩士學位論文 3 篇（TKU1–TKU3）；其餘【待填】

平台架構如圖 1，依責任歸屬分爲三段：A 設計段由 LLM 主導網表生成與尺寸化；B 佈局段由 LLM 產生 placement 規劃與約束，交由 ALIGN 等工具半自動擺放繞線並輸出 GDSII；C 驗證段以 PDK 之 DRC/LVS 規則與 PEX 萃取爲最終依據，並將錯誤摘要回饋至 LLM。各段產出同時轉爲語意標註資料集。




圖 1.　LLM 與開源 EDA 整合之類比 IC 設計自動化平台架構

依實驗室測試紀錄資料庫與專案文件之日期，本年度主要工作之時程如圖 2。在地化平台與 LLM 評測集中於階段一、二；網表生成、修正與切分集中於階段三；版圖規劃與驗證環境於階段四完成，ALIGN 自動佈局與 DRC/LVS 實跑則規劃於計畫最後兩個月進行。




圖 2.　本年度主要工作時程（依紀錄日期；灰色斜線爲規劃中）

3. 文獻探討

3.1 LLM 於類比電路設計與知識檢索

AnalogCoder [1] 以「設計提示→LLM 生成 PySpice 程式→自動模擬→錯誤回饋」之回饋強化流程，並將驗證成功之基本電路存入工具庫供複合電路重用；本計畫主持人團隊之先期研究即以此流程爲基礎。Atelier [6] 以多個 LLM 代理分工完成類比設計，ChatEDA [9] 以 LLM 代理串接 EDA 流程。資料面，Masala-CHAI [7] 與 AMSNet [8] 由電路圖自動建立 SPICE 網表資料集；Poddar 等人 [24] 提出自動拓樸選擇與尺寸化，Budak 等人 [23] 指出尺寸與版圖應聯合最佳化。知識取得方面，LightRAG [34] 結合知識圖譜與向量檢索，可讓在地部署之中小型模型引用專有文件回答領域問題。

3.2 LLM 與版圖自動化

LayoutCopilot [2] 以多代理解析自然語言設計意圖並調整擺放繞線；LLANA [3] 以 LLM 強化貝氏最佳化生成版圖約束；GLayout [4] 將自然語言轉爲類比版圖；DRC-Coder [5] 讓 LLM 代理撰寫 DRC 檢查碼。非 LLM 方面，ALIGN [11] 可由網表自動辨識子電路並完成擺放、繞線與 GDS 輸出，且已有 ASAP7 之 PDK 抽象 [29]；MAGICAL [12] 以網表至 GDSII 全自動爲目標；數位 PnR 工具亦被用於 SAR ADC 版圖 [26] 與 AMS 電路產生器框架 BAG [27]。數位晶片擺放則已有強化學習方法 [10]。Chen 等人 [25] 指出，類比版圖全自動化之主要障礙在於匹配、對稱與寄生等難以形式化之約束。

與本計畫分工最接近者爲 Ho 與 Ren 之 LAD 研究 [31]：以 GPT-3.5 搭配 ReAct [33] 與自建網表工具，由 LLM 依前一次版圖結果迭代調整元件分群約束，再交由 NVCell 產生標準元件版圖；在工業 2nm 循序標準元件上，面積最多縮小 19.4%（平均 4.65%），DRC/LVS 乾淨之版圖多 23.5%。RAIL 計畫 [32] 則定義與 PDK 無關之類比拓樸描述語言與類比基元，結合程序式版圖產生器、以圖形法偵測對稱與電流路徑之約束式擺放器與自動化 make 流程，完成可跨製程移植之 SAR ADC、DLL、LDO 與 LPDDR4X 電路，並於 TSMC 65nm 與 GF 12nm FinFET 下線。

3.3 先進製程類比版圖之匹配與寄生

FinFET 版圖需額外考慮閘極錯位、擴散斷點與局部佈局效應：Wu 等人 [20] 指出閘極錯位沿源汲方向，匹配元件方向須一致；Rossoni 等人 [30] 量化擴散斷點與閘極切割對電流之影響；Goyal 等人 [16] 提出 5nm 類比電路之連續主動區、虛擬元件接法與降低 M0 寄生等技術。電容陣列方面，Lin 等人 [21] 與 Karmokar 等人 [22] 提出兼顧匹配與繞線寄生之共質心配置。Baek 等人 [14] 之 7nm 12 位元 600 MS/s 管線式 SAR＋ΔΣ ADC 以源極隨耦器殘差傳遞搭配回授複製路徑免除增益校準；Kwon 等人 [15] 之 6nm 10 位元 500 MS/s 管線式 SAR ADC 詳述 MOM 電容疊層與虛擬接地繞線。Razavi 對 StrongARM 閂鎖 [17]、自舉取樣開關 [19] 與時間交錯 ADC 之時脈偏移 [18] 的分析，則提供比較器、取樣前端與交錯通道之審查依據。上述文獻爲本計畫版圖約束之知識來源。

3.4 相關研究比較與本計畫定位

代表性研究之比較如表 2。既有研究多聚焦單一環節，且多以標準元件、成熟製程或小型電路驗證；針對先進製程之完整 ADC，AI 生成網表在版圖前之正確性檢查、約束之可追溯產生，以及跨 AI 結果之比較與整合，仍缺乏系統化方法，此即本計畫之切入點。

表 2. 代表性研究比較

研究	LLM 角色	幾何產生方式	驗證對象／製程	主要成果
AnalogCoder [1]	生成 PySpice 網表＋模擬回饋	—（不含版圖）	基本與複合類比電路	免訓練之回饋強化生成
LayoutCopilot [2]	多代理解析設計意圖	既有版圖工具	類比版圖互動調整	自然語言驅動擺放繞線
LAD [31]	ReAct 迭代產生分群約束	NVCell	工業 2nm 循序標準元件	面積最多−19.4%；DRC/LVS 乾淨＋

研究	LLM 角色	幾何產生方式	驗證對象／製程	主要成果
				23.5%
RAIL [32]	無（規則式）	程序式產生器＋約束擺放	ADC、DLL、LDO、LPDDR4X；65nm／12nm	跨製程移植並下線驗證
ALIGN [11]	無	自動 P&R	類比區塊；有 ASAP7 抽象	網表→GDS
本計畫	網表生成、稽核判讀、約束產生、文件審查、網表檢索問答	ALIGN（規劃）	6/7nm ADC；ASAP7	5 組網表稽核、5 份規劃、TKU1–TKU3 三套在地化系統

4. 研究方法

4.1 平台架構與工具鏈

驗證段以 ASAP7 r1p7 預測型 7nm FinFET PDK 爲基準，其含 Calibre 之 DRC、LVS 與 RCX 規則檔、HSPICE 模型及技術檔。規則檔扮演「檢查者」角色，只能判斷完成之版圖是否違規，不會產生版圖；因此「AI 能否產生 GDS」實質上是「AI 能否自動完成擺放與繞線」。各段分工如表 3。自動佈局工具選用已有官方 ASAP7 抽象之 ALIGN，MAGICAL 列爲備選；ALIGN 使用自身抽象之規則格式，原始 Calibre 規則保留於最終 sign-off。ASAP7 公開版本之 Calibre 規則需另行取得，本計畫已取得 r1p7 之規則檔；實際 Calibre 授權與版本相容性仍需於實驗室環境實測。

表 3. 三段式流程之分工與 AI 角色

階段	內容	主要工具	LLM 角色
A 設計	網表、尺寸化、SPICE 模擬	ngspice、Spectre、Python	主導：生成／修正網表、選拓樸、定尺寸、寫模擬腳本
B 佈局	placement＋routing→GDSII	ALIGN（ALIGN-pdk-asap7）、KLayout	協同：產生分區、對稱、匹配、共質心與寄生約束
C 驗證	DRC/LVS sign-off、PEX	Calibre nmDRC／nmLVS、xACT 3D；KLayout DRC（TKU2／TKU3）	輔助：解讀錯誤報告並回饋；判定以規則爲準

ASAP7 爲預測型 PDK，僅能作研究與基準比較，且有若干限制：僅有 SRAM／RVT／LVT／SLVT 四種 Vt 而無厚氧化層 IO 元件、閘長固定爲 20 nm drawn、無電阻／電容／電感／二極體元件、上層 LVS 須放置實體 tap，且不能下線。本計畫之處理方式爲：核心改用 RVT／SLVT，IO ring 以黑盒處理；長通道以 2–3 顆串聯實現，電路圖同步畫成串聯；被動元件包成獨立 cell，以 LVS BOX 或 LVS FILTER 處理，容值由 PEX 驗證；各 tile 內自帶 tap。上述處理方式已整理爲網表至 ASAP7 之映射規則，供 LLM 生成網表時遵循；萃取工具之版本相容性問題見表 17。

4.2 LLM 網表生成與自我演進記憶（SEM）回饋修正

網表生成沿用 AnalogCoder 之回饋強化流程：LLM 生成初版網表，經自動檢查與模擬後，將錯誤摘要、原始提示與模擬輸出回饋重新生成。先進製程之完整 ADC 網表達數百至上千行，單次回饋常修一處又引入另一處錯誤，相同錯誤也在不同電路重複出現。爲此參考 AnalogAgent [28] 之自我演進記憶概念發展 SEM 方法，將每次修正之經驗結構化並寫回提示（圖 3）：




圖 3.　分層驗證與 SEM 回饋修正流程

- **分層驗證**：結構檢查（腳位數、浮接）→ DC 工作點 → 暫態功能 → FFT 動態性能 → 角落與蒙地卡羅；先以放寬時序之健全性測試平台分離正確性與速度問題。
- **編號修正紀錄**：每次網表變更記爲 Fix-XX，含修改位置與理由，可追溯、可回溯。
- **R 系列規則與 F 系列失效模式**：例如非同步致能訊號須有明確驅動（R6/R16），否則會「通過語法檢查但零次有效轉換」（F10）；對稱閂鎖須以.NODESET 打破退化 DC 解（F11）；測試平台須含模型卡（R17）。
- **未驗證假設標註**：以[CONFIRM]、[UNVERIFIED-ESTIMATE]、[PDK-CHECK-REQUIRED]等標籤標示未經模擬或 PDK 確認之數值，模擬前不寫入網表。
- **跨 AI 審查**：修正指令或審查可交由不同 AI 產生，但套用前須經物理可行性審查，套用後以腳本重新驗證（見 5.3 節）。

4.3　網表靜態稽核與大型網表切分

LVS 僅檢查「版圖＝電路圖」，若電路圖本身錯誤，依之所畫之版圖仍可 LVS 通過。因此在進入版圖前加入網表層級靜態稽核：以 Python 逐行解析 SPICE／auCdl 網表並展開階層，執行表 4 之檢查，並爲每項發現標註原始行號。稽核結果再由 LLM 判讀其電路意義，區分必修與可接受項，並依是否改變元件清單或連線分爲 P0（阻塞級）與 P1。爲確認各規劃報告所列數據可重現，本計畫另以獨立撰寫之解析程式重新計算：處理「+」續行、「$」行內註解與 auCdl 之「/」語法，濾除實例參數後比對腳位數，並遞迴展開階層以計算 MOS、電容、電阻、電感與二極體數。

表 4.　靜態稽核項目

檢查項目	方法	典型後果
腳位數不符	比對實例節點數與子電路埠數	模擬器與 LVS 讀檔即失敗
腳位順序錯置	電源網路落在訊號腳位（或反之）	腳位數正確故 LVS 無法偵測
浮接閘極	攤平後只連 MOS 閘極、無驅動之網路	電晶體狀態不定、ERC 錯誤
單向驅動網路	僅單一極性汲極驅動多個閘極之偏壓網路	偏壓≈0 V 或≈VDD，電路關閉
隱含電源	子電路內使用但未列爲埠之電源	形成浮接區域網路，LVS 對不上
單端點節點／未用埠	僅出現一次之節點、定義未使用之埠	電容底板浮接、訊號未接
短路／退化元件	兩端接同一網路之元件	多餘元件或設計錯誤

佈局後網表動輒數萬行，超出 LLM 單次可處理之上下文。本計畫以 sky130A 之 12 位元 ADC 陣列佈局後網表（約 2.5 萬行）比較兩種切分法：依版圖座標中位數切分，與依電路語意切分（元件依座標對應至 16 列×32 行之陣列單元，支援電路依訊號族分爲

vcm、ctop、sample、ctrl、supply 等 10 類）；兩者皆以邏輯敘述（含「+」續行）爲最小單位，並輸出 manifest 對照表以便回查。

4.4 LLM 輔助 placement 規劃與共質心產生

網表通過稽核（或明列待修項）後，由 LLM 逐顆元件確認連線與功能，產出供自動佈局工具與版圖工程師使用之規劃，內容包含：電路拆分與實體分區、寄生預算推導 floorplan 分帶與多方案量化比較、匹配與對稱約束（交錯通道逐 via 鏡射、主路徑與回授複製電路共質心、FinFET 元件方向一致），以及 DRC/LVS/PEX 前置清單（行爲級元件實體化、被動元件 BOX/FILTER 策略、密度填充避開匹配區）。

共質心 CDAC 配置由程式產生並驗證，而非由 LLM 直接繪製。以 7 位元第一級 CDAC 爲例，每側 128 個單位電容（64:32:16:8:4:2:1＋終端），P、N 兩側共 256 顆排成 16×16 棋盤交錯陣列，外圈加一圈虛擬電容；除中央 2×2 放置 bit0 與終端外，其餘位元均以 180°點對稱成對擺放，並以尺規序列分配使 MSB 打散鋪滿全陣列。程式再計算各位元之質心偏移與至中心之平均距離作爲驗證。

4.5 多 AI 交叉比對與在地化 TKU 系列系統

爲降低單一模型盲點，同一網表分別交由不同 AI（Claude、ChatGPT 等）獨立產生審查與規劃報告，再逐項比對整合；每項發現標註來源（僅一方或雙方獨立得到），每筆文獻標示證據等級（全文、摘要或僅書目）。

考量晶片設計資料之機密性，本計畫同步於實驗室內部建置三套可完全在地部署之系統（TKU1–TKU3），以 n8n 或 FastAPI 串接流程、Ollama 進行本地推論，設計資料不傳送至外部。三套系統由計畫主持人指導之碩士班研究生分別完成並撰寫爲碩士學位論文：TKU1 由汪庭豪完成 [35]，TKU2 由陳穎浩完成 [36]，TKU3 由陳俊叡完成 [37]。三者分別位於 IC 設計流程之網表、佈局與下線三個節點（圖 4），共用「語意＋確定性」雙軌驗證之設計原則：語意軌以 LLM、RAG 或多代理處理需要理解與推理之工作；確定性軌以 SQL 查詢或 KLayout DRC 處理精確計數與幾何規則，其結果不受 LLM 幻覺影響，並作爲語意軌之校正基準。各系統之用途與組成如表 5。




圖 4.　TKU1–TKU3 於 IC 設計流程之位置與雙軌驗證架構

表 5. TKU 系列系統之用途與組成

系統（研究生）	流程節點與使用情境	語意軌	確定性軌	模型／硬體
TKU1 網表自然語言檢索與問答（汪庭豪）	網表階段：重用歷史網表。設計者以自然語言查詢，例如「有沒有現成的 cascode OTA？」「這顆 cell 有幾個 NMOS？」	LightRAG 知識圖譜＋向量檢索，回答概念／敘事型查詢	SQL 結構表（元件、網路、拓樸樣式），回答計數／結構型查詢；分類器自動分流	Qwen2.5 14B（q6_K）、Nomic Embed v2；TITAN 24 GB
TKU2 類比佈局建議系統（陳穎浩）	佈局階段：輸入 SPICE 網表，取得五面向佈局建議報告；佈局完成後上傳 GDS 檢查 DRC	n8n 四代理：解析→分群→佈局建議→工程師 FIX 回饋，經驗寫入 PostgreSQL	KLayout headless DRC（ASAP7 規則）檢查工程師完成之 GDS	Qwen 3.5:27B；RTX 5090 32 GB
TKU3 Tapeout 審查器（陳俊叡）	下線階段：輸入 Tapeout Review Form（及 GDS），輸出含風險分級之 PDF 審查報告，作爲人工審查前之篩選層	8 位專家代理＋LightRAG；四層 Pipeline 整合、三層 Fallback 容錯	klayout_worker 容器與 AI 審查並行執行 ASAP7 DRC，報告標示「非 AI 判斷」	qwen3:8b；RTX 2060 6 GB

（1）TKU1：網表自然語言檢索與問答

用途：設計團隊累積之歷史網表以萬計，傳統之檔名比對、人工分類與標籤索引只支援精確字串比對。TKU1 讓設計者以自然語言查詢網表庫，例如「有沒有現成的 cascode OTA 可以重用？」（概念型），或「這顆 cell 有幾個 NMOS？」「列出同時含 cascode 與差動對之單元」（精確結構／計數型），系統回傳答案並附可驗證之來源。

方法：單一語意 RAG 通道對精確型查詢不可靠，原因有二：LLM 會對元件數量產生幻覺；密集向量無法區分僅字尾不同之同族單元（如 nand2_1 與 nand2_2）。TKU1 因此將每份網表解析一次，經混合式 SPICE 解析器（補足 PySpice 無法解析晶圓代工 PDK 擴充參數之落差）與以 5 條規則運作之確定性拓樸偵測器（cascode、電流鏡、差動對、偏壓鏈、二極體連接，並以語意約束排除數位串聯堆疊之僞 cascode）轉爲共用之中間表達，再並行寫入 LightRAG 知識圖譜（以 RAG-Anything [39] 框架擴充網表模態）與 SQL 結構表。查詢時由輕量 LLM 分類器判斷是否需要精確數值；需要時以區塊內之 cell_pointer 反查 SQL，並將計數與拓樸結果注入提示詞。評測以 sky130 標準單元、ALIGN 類比範例與 SAR ADC 子模組等 56 個電路圖單元及 30 題查詢進行，全程採確定性評分規則，不以 LLM 擔任評審。

（2）TKU2：類比積體電路佈局建議系統

用途：類比佈局高度仰賴資深工程師之經驗，人員流動時經驗難以保存。TKU2 之定位是「佈局顧問」而非直接產生版圖：佈局前，工程師輸入 SPICE 網表，取得涵蓋元件擺放（Floorplan）、繞線、雜訊隔離、元件匹配與電源／接地五個面向之建議報告，含風險分級、檢查清單與待確認問題；佈局後，工程師上傳 GDS 檔，由 KLayout 依 ASAP7 規則執行 DRC。工程師對建議之修正會累積爲團隊可重用之經驗。

方法：系統於 n8n 串接四個代理，以 PostgreSQL 保存記憶。Agent 1 將網表解析爲標準化 JSON 並與原文交叉校驗；Agent 2 依階層或平坦結構分群，禁止跨子電路混合元件；Agent 3 產生五面向佈局建議，System Message 明確禁止捏造製程規則與 DRC 數值；Agent 4 接收工程師以自然語言輸入之 FIX 指令，只修改受影響之部分並寫回資料庫。系統以加權相似度（元件種類、MOSFET 數、配對結構等，滿分 100、門檻 45）判斷是否引用歷史案例。佈局後之 GDS 檔改走 KLayout 分支，以 headless 模式擷取版圖結構並依社群維護之 ASAP7 規則檔 [40] 執行 DRC；DRC 檢查之對象是製造合法性（線寬、間距等），與代理所建議之匹配、對稱等佈局品質互補。評測資料爲 Masala-CHAI

[7]、AnalogCoder-Pro [38] 與 AMSNet [8] 共 1,042 份網表，採 Schema 格式、內容深度與定性案例三層評估；模型則以 73 題類比電路選擇題比較 6 款本地 LLM 後選定。

（3）TKU3：Tapeout 審查器

用途：下線前，設計團隊須逐項填寫 Tapeout Review Form，題數可達數十至上百題，人工審查常受限於人力不足、跨領域知識落差與審查標準不一。TKU3 讀入填寫完成之審查表，由多位 AI 專家同時審查，輸出含高／中／低風險分級、建議行動與執行摘要之 PDF 報告；若同時上傳 GDS，另附 KLayout DRC 報告。其定位是人工審查前之篩選層，協助設計者優先處理最關鍵之問題。

方法：系統以 Docker 微服務整合 n8n、Ollama（qwen3:8b）、LightRAG 與 Gotenberg，全部於單張 RTX 2060（6 GB）執行。8 位專家代理分別負責 PAD 佈局、訊號與電源繞線、類比對稱匹配、LVS、DRC、雜訊、製程 IP 與系統架構；每位專家審查前，流程固定先查詢 LightRAG（hybrid 模式），以「流程層強制執行」取代小模型不穩定之 Tool Calling。專家輸出經四層 Pipeline 整合（建議彙整、深度回饋、Summary Manager、純程式之檢查員），並以三層 Fallback 處理 AI 失敗、資料遺失與語言漂移。KLayout 以獨立之 klayout_worker 容器與 AI 審查並行執行 ASAP7 DRC，報告標示「客觀工具驗證結果，非 AI 判斷」。評測包括：(a) 0.18 µm 製程 12 位元 5 MS/s SAR ADC 主測試案例之 7 項預設缺失；(b) 28 份注入錯誤之審查表，以 Claude Sonnet 4 審查所得之 269 條高風險問題爲標準清單（同一表單三次審查之 18 條核心問題完整重現），以 Jaccard 語意相似度逐條比對；(c) 3 個 ASAP7 官方標準元件（AND2x2、DFFHQNx2、NOR2xp33）及其於 fin 層注入 1 nm×1 nm 違規之版本。

4.6 語意標註電路資料集（osiris 格式）

osiris 格式以 sky130 PDK 爲基準，每種拓樸一個目錄，內含網表、ALIGN 相容約束、對稱配對、尺寸變體對照與前／後模擬樣板等六個檔案（格式見附錄 A 表 18）；階層式電路（如 StrongARM 比較器）採五檔變體。尺寸以 finger 數表示，變體空間爲獨立元件之笛卡兒格點（對稱元件合併）。資料集以 Python 產生，並以綱要驗證器檢查集合一致性、格點完整性、埠數、接地連通、浮接節點與佔位符往返替換。

5. 結果與討論

5.1 成果量化總覽

本年度成果之量化指標彙整如表 6，各項細節見後續各節。

表 6. 本年度成果量化總覽

面向	指標	數值
網表品質	審查之 AI 生成／修正網表	5 組，共 4,338 行、展開後 MOS 共 24,232 顆（另審查 SAR_ADC_10bit 613 行）
	識別之版圖前問題	86 項，阻塞級 50 項（58%）
	問題密度	平均 19.8 件／千行（12.5–36.3）
	可由程式自動檢出（腳位、浮接類）	29 項（34%）
	報告數據可重現性	21 項網表統計以獨立程式重算，全部一致
	網表註解數值重算（殘差放大器）	11 項；多項差距約 1,000 倍，NC 等效電容極性相反
迭代修正	殘差放大器網表版本	v1→v7，Fix-01～Fix-31
	管線式 SAR＋CT-ΔΣ ADC v3	單版 11 項修正；埠數不符實例 13→0
	跨 AI 審查獨立一致率	15／20 項（75%）
版圖約束	placement 規劃與審查報告	5 份（2 份含 3 種 floorplan 量化比較；1 份

面向	指標	數值
		含 3 種架構方案）
	建議方案之關鍵路徑縮短	輸入 51–56%、取樣相位 71–78%（面積＋13–22%）
	共質心 CDAC 質心偏移（3 種配置）	高位元皆爲 0；LSB／終端／冗餘偏移 0–0.5 格
資料集	osiris 資料集	3 組、6 個 cell
	佈局後網表語意切分	約 2.5 萬行 → 522 檔（最大 442 行）
在地化 TKU 系統	TKU1 查詢分流 F1／Cohen's κ	0.941／0.865（30 題）
	TKU1 SQL 通道結構查詢	11 類全數確定性命中；語意檢索 Hit@1 僅 0.409
	TKU2 佈局建議（1,042 份網表）	分群涵蓋率 98.7%；元件引用準確率 97.2%；DRC 數值無捏造 99.8%
	TKU2 模型選型（73 題選擇題）	Qwen 3.5:27B 78.1%（6 款本地 LLM 最佳）
	TKU3 主測試案例預設缺失	7／7 識別（另 1 項整合層誤判）
	TKU3 問題條目偵測率（28 份）	52.8%（142／269）
	KLayout DRC 模組（TKU3）	3 個正常版 0 違規；3 個注入違規版全數檢出
	TKU3 早期版本錯誤檢出率／誤判率	72.8%／7.8%（28 份）
	原始資料正確引用率（3 代理 vs 8 代理）	34.6% vs 3.8%
	本地 LLM 技術要點命中	2/8～8/8（5 模型、3 位評審）
	TKU2 早期版本與 GPT 最關鍵網路一致率	2／5（40%）
過程紀錄	實驗室測試與工作紀錄	測試紀錄 19 筆、LLM 比較 8 筆、網表工作報告 11 筆
人才培育	碩士學位論文（TKU 系列）	3 篇（汪庭豪、陳穎浩、陳俊叡）

5.2 AI 生成網表之品質分析

5 組 AI 生成或修正之先進製程 ADC 網表【請確認各網表之來源平台】之規模與稽核結果如表 7 與圖 5。5 組共 4,338 行、展開後 MOS 共 24,232 顆，識別 86 項問題，其中 50 項（58%）爲阻塞級（不修正則元件清單或連線會改變，版圖須重畫）。兩組時間交錯 SoC 級網表之問題密度（30.6、36.3 件／千行）約爲其餘三組（12.5–18.9 件／千行）之 1.6–2.9 倍，顯示網表涵蓋之系統層級愈高（PLL、IO、輸出介面），AI 生成之錯誤愈密集。

表 7.　5 組網表之規模與版圖前審查結果

網表（top cell）	架構與規格	行數	展開 MOS	阻塞	其他	合計	件／千行
NC_RA_TOP_10b_500MS	10b 500 MS/s 管線式 SAR（含雜訊消除殘差放大器），6nm	1,048	1,134	12	6	18	17.2

網表（top cell）	架構與規格	行數	展開 MOS	阻塞	其他	合計	件／千行
PIPE_SAR_DSM_ADC_12b	12b 600 MS/s，2×交錯 SAR＋CT-ΔΣ，7nm	581	2,885	4	7	11	18.9
SF_RESBUF_12b_600MS	同上之源極隨耦殘差傳遞版，5/7nm 混用	1,597	1,215	14	6	20	12.5
ADC_5G_SOC_12b	4 路交錯 12b 12 GS/s，含 PLL、IO，7nm	588	11,373	10	8	18	30.6
ADC_OPT_SOC_8b	8 路交錯 8b 64 GS/s flash-pipeline，7nm	524	7,625	10	9	19	36.3
合計／平均		4,338	24,232	50	36	86	19.8




圖 5.　5 組網表之問題數與問題密度

各規劃報告之網表統計係由不同 AI 平台執行之解析程式產生。爲確認可重現，本計畫以獨立撰寫之解析程式重新計算：報告中有明列之 21 項統計（子電路數、展開後 MOS／電容／電阻／電感／二極體數、腳位數不符之實例數）全部一致；報告未列之項目（如 PIPE 與 NC 之展開 MOS 數）則爲本次新增。行數之 1 行差異來自最後一行有無換行之計數慣例。5 組網表合計 114 個子電路、展開後 MOS 24,232 顆、電容 327 顆、電阻 390 顆、電感 30 顆、二極體 67 顆，腳位數不符之實例共 40 個（NC_RA_TOP 2、PIPE_SAR_DSM 0、SF_RESBUF 7、ADC_5G_SOC 22、ADC_OPT_SOC 9）。

爲了解錯誤性質，本計畫依各審查報告之問題描述，將 86 項問題歸爲 7 類（表 8、圖 6）。數量最多者爲「拓樸或功能錯誤」（31 項，36%），例如源極隨耦器實際接成共源極、比較器缺少預充而非 StrongARM、CDAC 缺少電容陣列、「負電容」補償實爲同側反相器（等效+2C）等；這類錯誤語法正確、LVS 也無法察覺，只能靠電路語意審查。可由稽核程式直接檢出之 A、B 兩類合計 29 項（34%），其餘約三分之二須由 LLM 或人工進行語意與物理可行性判讀。

表 8.　86 項問題之類型分布（本計畫歸類）

類型	定義	典型例子	件數	比例	主要偵測方式
A 腳位／埠數與連線	實例腳位數或順序錯誤、跨階層未接、閂鎖回授接錯	22 個實例腳位數不符；bootstrap 之 CK 與 VDD 互換；核心介面缺 B[4:0]	15	17%	稽核程式
B 浮接／無驅動	無驅動節點或閘極、偏壓無電流、未用埠	CDAC 底板全部浮接；轉換時脈節點無驅動；偏壓 ≈0 V	14	16%	稽核程式

類型	定義	典型例子	件數	比例	主要偵測方式
C 拓樸／功能錯誤	電路結構無法實現預期功能	SF 實爲共源極；比較器非 StrongARM；NC 實爲 +2C；DSM 無回授	31	36%	LLM／人工語意審查
D PDK 映射與語法	元件名、閘長、本體接法、行爲級元件、方言	L=6n／7n 非法；VCCS 無實體；「$」後之 M=被忽略	14	16%	PDK 對照＋審查
E 時脈／電源域	時脈源缺失、取樣瞬間不唯一、資料相依時脈	4.8 GHz 時脈未產生；SAR 下一級時脈與資料相依	6	7%	LLM／人工語意審查
F 規格數值不符	註解規格與實際數值不符	電容非單位整數倍；量化器門檻與註解不符	3	3%	LLM／人工語意審查
G 版圖匹配需求	非錯誤，但須先定案之版圖約束	主／回授複製緩衝器須共質心；交錯通道對稱	3	3%	版圖規劃
合計			86	100%	




圖 6.　86 項問題之類型分布

由此歸納三點：第一，AI 生成之大型網表普遍「語法正確但功能錯誤」，腳位順序錯置或同名網路跨階層未接時，LVS 完全無法偵測，證實版圖前稽核之必要性；第二，同類錯誤（腳位數不符、偏壓單向驅動、閂鎖缺回授、被動元件無法對應 PDK、「$」後參數失效）在不同網表中重複出現，適合歸納爲 SEM 規則寫回生成提示；第三，許多功能錯誤是在 LLM 逐顆元件規劃 floorplan 時被發現，顯示「以版圖規劃驅動網表審查」是有效之交叉檢查手段。

5.3　SEM 迭代修正與跨 AI 交叉審查

SEM 方法之各載具迭代歷程如表 9。以 6nm 殘差放大器爲例，9 月 21 日之 v6 審查依原檔連線列出 E01–E18 共 18 項問題（P0 12 項），其中「轉換時脈節點無驅動」（E04）即於 v7 以 Fix-30/31 新增相位產生與邊緣偵測子電路補上；此錯誤自 v1 至 v6 皆存在，因可通過語法檢查而未被發現，正是 F10 所描述之失效模式。

表 9.　SEM 方法之載具電路與迭代歷程

載具電路	製程	版本歷程	代表性修正與結果	新增規則／待確認
NC 殘差放大器（10b 500 MS/s）	6nm	v1→v7	v6 審查 18 項（P0 12）；Fix-30/31 補上無驅動之相位節點（E04）	R13–R16、F8–F10；Fix-31 待以.MEAS 驗證 EOC

載具電路	製程	版本歷程	代表性修正與結果	新增規則／待確認
StrongARM 比較器	65nm／6nm	Razavi→N=5 並聯→6nm	Fix-02 時脈鏈、Fix-03 中和電容、Fix-04 微調、Fix-05 SR 閂鎖、Fix-06 版圖指示	並聯支路須 CLK1 閘控；Fix-07 待確認
管線式 SAR＋CT-ΔΣ（12b 600 MS/s）	7nm	v1→v2→v3	v3 單版 11 項修正；埠數不符實例 13→0（本計畫重算亦爲 0）	F7／F8
SF 殘差緩衝（同上架構）	5/7nm	→v7（1,597 行）	數值標記來源、僞語法提供替代寫法、15 項[SIM-REQUIRED]檢核	—
SAR ADC 10b 500 MHz	40nm	審查	4 項致命級、1 項高、2 項中、1 項流程；CDAC 缺互補控制埠造成 23 個以上浮接閘極	SNDR 上限≈55.95 dB；FFT 非相干取樣

多 AI 協作之風險與價值可由 7nm 管線式 SAR＋CT-ΔΣ ADC 之修正歷程說明。v1→v2 時，NotebookLM 建議將源極隨耦器 NMOS 本體接至源極以消除本體效應，Claude 依指令修改；v2→v3 審查才發現 bulk FinFET 之 NMOS 共用 p 型基板，除非使用三井隔離否則無法實現，遂改回 VSS。同次審查亦發現 v2 註解宣稱已修正之正反器，實際仍爲單次反相迴路。v3 由 Claude 完成 11 項修正（重建 DFF、新增 MUX2、SF 本體改回 VSS 等），經腳本驗證，埠數不符爲 0 項且無未驅動節點。由此歸納兩條規則：「註解宣稱已修正者須以程式重新驗證」、「他方 AI 之修正指令須先經物理可行性審查」。

兩個 AI 獨立審查同一網表之一致性以 SF_RESBUF 爲例：20 項 P0／P1 問題中，15 項由兩者獨立得到，3 項僅 Claude、2 項僅 ChatGPT（Codex）發現；若只用單一 AI，將漏失 10–15%之問題（單一 AI 涵蓋率：Claude 90%、ChatGPT 85%）。兩者之靜態檢查計數（腳位數不符 7 項、單端點節點 63 個）逐項一致，本計畫重算之腳位數不符亦爲 7 項；兩者之 floorplan 拓樸相同，僅差 90°方向。另請 ChatGPT 以資深設計者角度評價 v7 修正前之網表，給分爲架構完整度 9/10、工程合理性 7/10、作爲設計藍圖 8.5/10，但可直接下線僅 2/10，顯示 AI 網表之價值在於「架構藍圖」而非「可下線成品」。

整合第二版（9 月 24 日）進一步逐項裁決兩份報告之建議（逐項內容見附錄 A 表 19）。12 項裁決中，沒有一項是原建議被「原封不動」採用：3 項採納但加上條件、3 項由既定事實降爲候選或移除、2 項修正計算、4 項改爲「先分析再決定」。例如 Claude 假設「ASAP7 爲專案現有 PDK」與「160×230 μm 外框」均被降級，12×12 CDAC 中「B0 與冗餘搭配後誤差很小」之說法經重算後只承認 B1–B6 共質心。整合的價值不在於平均兩份意見，而在於把每一項主張回推到原始網表或可重算之數據。

5.4 版圖規劃與約束產生成果

5 份 placement 規劃與審查報告之摘要如表 10。所有接線事實由程式逐行解析取得，面積與寄生爲標註之一階估算；報告爲網表靜態審查與約束提案，尚未執行模擬、DRC、LVS 或 PEX。

表 10.　5 份 placement 規劃與審查報告摘要

網表／報告	製程	拆分或包絡	決定性約束	方案
NC_RA_TOP（審查，9/21）	6nm	18 個子電路→9 個 placement 群組	VG 加總節點須爲緊密 macro（CDAC、CF、NC、OTA 同島）	1
PIPE_SAR_DSM_12b	7nm	160×230 μm（0.037 mm²）	主／回授複製緩衝器共質心；CH0/CH1 時脈偏移<1–2 ps	1
SF_RESBUF_12b（v2，9/24）	假設單一 7nm	相對配置，不固定外框；電容 1,448–2,896 μm²	RT／FB 負載與相位匹配；三顆緩衝器同模板	3（架構）
ADC_5G_SOC_12b	7nm	核心 540×480 μm（建議方	時脈偏移 σ≤15–33 fs	3

網表／報告	製程	拆分或包絡	決定性約束	方案
		案）		
ADC_OPT_SOC_8b	7nm	晶片 620×580 μm（建議方案）	時脈偏移 σ≤11–25 fs；頻寬匹配 ⩽ 0.47%	3

SF_RESBUF 第二版改採「先聲明假設（H0–H5：功能已修正、單一 7nm PDK、0.8 V／600 MS/s、CDAC 基準、版圖資源、不固定尺度），再畫完整配置」之方式，提出三種架構方案：方案 A（短訊號路徑，1 RT、2 FB）保留原 dummy 與時脈配置，改動最少，但 RT／FB 負載不等，兩通道經共享 RT 互相擾動；方案 B（Replica 匹配，1 RT、2 FB）新增 2 個 FB dummy 比較器、DCDU0 與 Zrep 負載等效網路，三欄同列最能表達訊號與回授路徑之匹配，風險是 Zrep 只能近似動態負載；方案 C（各通道獨立驅動，2 RT、2 FB）使每組 RT／FB 各自對應其求和點，通道耦合較局部，但增加 MAIN 頂板電容、kickback 與功耗。本計畫建議以方案 B 作爲討論起點，但明確標示這是工程判斷而非已證明之最佳性能。

共質心 CDAC 配置之程式驗證結果如圖 7：bit1–bit6 之 P、N 質心相對陣列中心之偏移皆爲 0，各位元至中心之平均距離（6.16–6.52 格）接近全陣列平均（6.11 格），表示各位元均勻分布於內外圈，線性梯度可自動抵消。




圖 7.　7 位元 CDAC 之 16×16 共質心配置（P/N 棋盤交錯；D 爲虛擬電容；＋爲陣列中心）

三份報告各自提出之 CDAC 配置比較如表 11。共同限制是：LSB 與終端或冗餘電容僅有奇數個單位時，無法所有位元都嚴格共質心；5 位元殘差放大器之配置改用 Cu/2 半單位網格，使 B0 與終端也能拆成對稱兩顆而全部共質心，但前提是 4.1875 fF 之半單位在 PDK 中可合法製作且匹配足夠。

表 11.　三種 CDAC 共質心配置之程式驗證與比較（偏移單位：單位電容間距）

配置	來源	陣列	高位元質心偏移	LSB／終端／冗餘偏移	限制
7b，P/N 棋盤交	PIPE／5G 報告；本計	16×16＋外圈	bit1–bit6：0	bit0、終端：	殘差僅 1

配置	來源	陣列	高位元質心偏移	LSB／終端／冗餘偏移	限制
錯	畫重建	dummy		±0.5	LSB 權重，仍需計入梯度
7b＋3 冗餘	SF_RESBUF（Claude 產生、v2 獨立核對）	12×12＋14 內部＋52 外圈 dummy	B1–B6：0	B0：−0.5；冗餘 R：＋0.167	不可宣稱全部共質心
5b，Cu/2 半單位	NC_RA_TOP 審查	8×8 半單位	B4–B1：0	B0、終端：0	需 Cu/2＝4.1875 fF 可合法製作

殘差放大器之規劃經歷一次重要修正。9 月 11 日之初版規劃依網表註解推導虛擬接地寄生預算（CP_VG≤130 fF、雜訊消除係數 k=0.71）與 VG 條帶電阻；9 月 21 日之審查則改以原檔實際連線與參數重算，發現多項註解數值不成立（完整重算見附錄 A 表 20）：所謂「負電容」補償之 DYN_NC 實爲兩個同側反相器，依 Ceff＝C(1−A)、A≈−1 得到 +2C，極性與設計意圖相反；即使假設−295 fF 有效，回授因子也只有 0.140 而非註解之 0.24，閉迴路頻寬僅 0.685 GHz，要達 1.2 GHz 需單位增益頻寬約 8.58 GHz。因此初版之 CP_VG 預算前提不成立，版圖須待 NC 拓樸修正後重新推導，且不宜直接沿用註解之 M11、4 µm、0.5 Ω 等條件。

兩組時間交錯 ADC 之三種 floorplan 方案比較如表 12 與圖 8。建議之中心對稱方案（B）使四或八個通道到輸入與相位產生器之幾何完全相同，面積雖較一字排開方案（A）增加 13–22%，但輸入分支縮短 51–56%、取樣相位路徑縮短 71–78%且各分支等長，不需蛇行補長。由於時脈偏移預算僅數十 fs，任何能以幾何消除之系統性偏移都值得優先處理。

表 12.　時間交錯 ADC 之 floorplan 方案量化比較（面積由本計畫依規劃尺寸計算）

電路	方案	尺寸（µm）	面積（mm²）	面積相對 A	輸入分支（µm）	取樣相位（µm）	相位路徑相對 A
ADC_5G_SOC	A 一字排開	710×300	0.213	—	180	75–363（蛇行）	—
	B 田字 2×2（建議）	540×480	0.259	+22%	80	80（等長）	−78%
	C 中心饋入	760×300	0.228	+7%	200	194（等長）	−47%
ADC_OPT_SOC	A 一字排開	740×430	0.318	—	255	60–500（蛇行）	—
	B 中軸鏡像 2×4（建議）	620×580	0.360	+13%	125	145（等長）	−71%
	C 取樣器集中	780×560	0.437	+37%	100	100	−80%




圖 8.　各 floorplan 方案之輸入分支與最長取樣相位路徑

5.5　在地化 TKU 系列系統與 LLM 評測結果

本節依設計流程順序，於（1）至（3）呈現 TKU1 至 TKU3 正式版本之評測結果，於（4）綜合比較三套系統，並於（5）列出各系統早期版本之實驗室測試要點（細節見附錄 B）。

（1）TKU1：網表自然語言檢索（汪庭豪）

TKU1 之 56 個電路圖單元全數入庫，確定性拓樸偵測共識別 159 筆樣式（cascode 42、電流鏡 40、偏壓鏈 37、二極體連接 22、差動對 18），數位單元之 cascode 僞陽性爲 0；三次入庫之偵測結果皆爲 159，與 LLM 抽取之非確定性形成對照。語意檢索之 Hit@5 爲 0.773，但 Hit@1 僅 0.409：查詢 nand2_2 時，同族之 nand2_1／nand2_4 排在前面；查詢 dfrtp_1 時，正確單元未進入前 10 名。這是雙通道設計之主要證據——密集檢索能找到「相近」之單元，卻無法可靠地「點名」特定單元。

分類器之 F1 爲 0.941、Cohen's κ 爲 0.865、召回率爲 1；SQL 通道對 11 類結構、計數與集合查詢（如「同時含 cascode 與差動對」「含電流鏡但不含 cascode」）全數確定性命中。消融實驗中，開啓分流使可驗證忠實度提高 0.100，30 題中 3 題改善、0 題變差、27 題持平；以 q24 爲例，關閉分流時 LLM 由拓樸描述反推 NMOS 數而答出 9 個，開啓分流後則引用 SQL 答出正確之 20 個。解析層方面，語法單元測試 50／50 通過，與 ngspice 對照 56／56 一致，sky130 標準單元庫 874 檔中 855 檔解析成功（其餘 19 檔爲無電晶體之實體單元）；/search 端到端延遲 p50 爲 34.5 s、p95 爲 44.9 s。限制在於分流仰賴檢索先命中正確單元（q26 即因檢索未命中而無法補救），且資料集與查詢規模小、標準答案由單一標註者推導，故消融結果僅作方向性證據。

（2）TKU2：類比佈局建議（陳穎浩）

TKU2 對 1,042 份網表之輸出皆符合預定義之 JSON 結構。Agent 2 之分群元件涵蓋率爲 98.7%，30 個元件以下之電路皆維持 96%以上，30 個元件以上之 7 份大型階層式網表平均降至 63.2%（中位數仍爲 95.7%），主因是子電路內部元件之間接引用；分群命名有 97.0%符合標準清單，且元件重複分配爲 0 次，可直接對應 placement。Agent 3 之佈局建議具體性爲 94.6%–95.0%（未通過者多爲元件極少之電路）；全文共 4,700 次元件引用，有效 4,569 次（97.2%）；1,042 份報告中僅 2 份出現疑似捏造之 DRC 數值（無捏造率 99.8%），顯示「保守描述、不寫數值」之反幻覺指令有效。每份網表自解析至產生建議平均約 6 分鐘。設計師協作機制方面，以兩級差動運算放大器爲例，系統原將測試用電壓源 Vinp／Vinn 誤判爲差動對之主動元件；工程師輸入一條 FIX 指令後，Agent 4 只新增 Stimulus_Sources 群組並更新相關建議，其餘內容不變，該修正亦寫入資料庫供後續案例引用。

模型選型以 73 題類比電路選擇題比較 6 款本地 LLM：Qwen 3.5:27B 以 78.1%（57／73）居首，GPT-OSS:20B（74.0%）次之，Qwen 3.5:9B 與 Gemma 4:26B 同爲 72.6%；Qwen 3.5:27B 在需要佈局物理推理之 Agent 3 題組（74.4%）領先最多。參數量最大之兩款 30B 模型（GLM-4.7-flash 63.0%、Nemotron-3-nano 57.5%）反而排名末二，顯示領域語料與訓練品質比參數量重要。

（3）TKU3：Tapeout 審查（陳俊叡）

主測試案例（0.18 µm 12 位元 5 MS/s SAR ADC）之 7 項預設缺失均至少由一位專家識別：LVS 有 12 個 net 差異（7 位專家指出）、比較器輸入對不對稱（8 位）、DAC MSB 電容未納入蒙地卡羅分析（4 位）、佈局後模擬未完成（3 位）、SPICE 模型角落不完整（4 位）、I/O PAD 未以 Create Instance 方式加入（1 位）、前次失敗之改版策略缺乏工程依據（1 位）；指出同一缺失之專家人數（共識強度）可作爲處理優先順序之依據。唯一誤判出現在 Manager 整合層，將本設計不存在之 RF 繞線列爲問題，來源爲知識庫引用污染，而非個別專家。

28 份注入錯誤審查表之問題條目偵測結果如圖 9。以 Claude Sonnet 4 審查所得之 269 條高風險問題爲標準清單，系統以 Jaccard 語意相似度比對之加權偵測率爲 52.8%（142／269），25 份之偵測率大於 0；LDO 穩壓器（1.8 V）、28 GHz 毫米波 LNA 與 MEMS 感測前端 3 份爲 0%，屬製程或領域深度知識之盲點。RF 前端整體達 64.4%，主要來自問題數較多之 10 GHz 收發器（26／30），同類之 28 GHz LNA 則爲 0%。若改採須同時命中問題類型之嚴格比對，「明確否定型」問題之偵測率爲 21%、「數值計算型」爲 3%、「隱藏矛盾型」（填「是」但實際有問題）爲 0%，顯示純文字輸入難以處理需要空間推理與數值驗算之問題。




圖 9.　TKU3 於 28 份注入錯誤審查表之問題條目偵測率（依電路類型彙整）

在 KLayout 物理驗證模組之測試中，3 個 ASAP7 官方標準元件皆回傳 0 違規，3 個注入違規之版本皆正確觸發 fin 層違規，自 GDS 上傳、API 呼叫、DRC 執行至 PDF 報告之流程完整運作。系統端對端執行約 15 至 30 分鐘，瓶頸在於 6 GB 顯示記憶體使 8 個專家子流程須依序推論；約 40 個 n8n 節點中 11 個爲 AI 節點，所有具工程判斷價值之內容均由 AI 產生，程式節點只負責格式與組裝。

須注意，實驗室早期版本曾以同一批 28 份審查表測得錯誤檢出率 72.8%（附錄 B），但兩者計分方式不同，不宜直接比較：早期評測統計「注入錯誤是否被檢出」；本項則以 LLM 審查所得之全部高風險問題爲分母，並以 Jaccard 相似度自動比對，標準較嚴格，且 Jaccard 對中英混合術語敏感，可能低估實際覆蓋。此外，標準清單由 Claude Sonnet 4 產生形成以大型 LLM 評估小型 LLM 之循環性；本地系統之低風險意見數在多數案例中幾乎固定爲 3 項，亦顯示有模板化傾向。後續應引入工程師人工審查作爲標準答案。

（4）三套系統之綜合比較

三套系統之評測規模、主要結果、確定性軌之實證作用與限制整理如表 13。三者在不同節點得到一致之結論：LLM 適合理解設計意圖、產生建議與標記風險；凡須精確數值或幾何判定之處，交由 SQL 或 KLayout 等確定性工具處理，可直接降低幻覺之影響。

表 13.　TKU1–TKU3 之評測結果與綜合比較

系統	評測規模	主要量化結果	確定性軌之實證作用	主要限制	後續方向
TKU1 網表檢索（汪庭豪）	56 個電路圖單元、30 題查詢	Hit@5 0.773／Hit@1 0.409；分類器 F1 0.941、κ 0.865；延遲 p50 34.5 s	SQL 對 11 類結構查詢全數命中；分流使可驗證忠實度＋0.100	規模小、單一標註者；檢索未命中時分流無法補救；未含佈局後寄生	混合詞彙—密集檢索（BM25＋RRF）；擴充至 200–500 單元；以 SPEF 整合寄生
TKU2 佈局建議（陳穎浩）	1,042 份網表、73 題選擇題	分群涵蓋率 98.7%；元件引用準確率 97.2%；建議具體性 94.6%–95.0%；約 6 分鐘／份	KLayout 檢查佈局後 GDS；DRC 數值無捏造 99.8%	僅佈局前網表；大型階層式網表涵蓋率下降；分群停留於元件層級	拓樸層級辨識（GNN 或規則）；輸入擴及佈局後網表；與商用 EDA 整合
TKU3 Tapeout 審查（陳俊叡）	1 個主案例、28 份審查表、6 個 GDS	預設缺失 7／7；問題條目偵測率 52.8%（142／269）；15–30 分鐘／份	KLayout 與 AI 審查並行；注入違規 GDS 全數檢出	標準答案由 LLM 產生；8B 模型之整合層誤判與思考過程外洩	以工程師審查爲標準答案；擴充 PDK 規則知識庫；導入 0.18 μm DRC 規則；升級 GPU

（5）早期版本評測之要點

各系統早期版本之實驗室測試（附錄 B）有五項要點：TKU3 早期版本於 28 份審查表之錯誤檢出率爲 72.8%、誤判率爲 7.8%，其中射頻類晶片最低；以眞實 DRC 報告評測，3 代理架構之原始資料正確引用率爲 34.6%，高於 8 代理架構之 3.8%，顯示代理數量增加並不保證正確，關鍵在於強制引用原始資料；以 Claude Sonnet 4.6 與 Gemini 3 Pro 評審 5 種本地 LLM 時，兩位評審之結論不一致；TKU2 早期版本與 GPT 之最關鍵網路判定僅 2／5 一致，且缺少隔離建議；TKU1 早期版本之知識庫問答有 1／5 題無相關內容。這些發現直接促成正式版本之設計：TKU1 加入確定性 SQL 通道、TKU2 改用本地 Qwen 3.5:27B 並固定五面向 Schema、TKU3 以流程層強制每位專家先查詢知識庫。

5.6　綜合討論：LLM 於類比版圖自動化之能力邊界

綜合各項量化結果，LLM 於各任務之能力評估如表 14。LLM 最擅長 A 設計段之網表架構、錯誤診斷與約束產生，但並非佈局引擎，目前無法直接產出 DRC 乾淨之 GDSII；自動佈局工具對小型標準區塊效果最佳，大型客製區塊須拆分並人工檢查對稱與寄生。此結論與 LAD 研究 [31] 一致：LLM 負責迭代約束、工具負責幾何。因此現階段可行之路徑爲「AI 輔助設計＋工具半自動佈局＋人工修正＋規則驗證」，且每一步 AI 輸出都須以程式或原始資料交叉驗證。

TKU1 至 TKU3 提供了另一組證據：三套系統在網表、佈局與下線三個節點分別遇到 LLM 之幻覺問題（元件計數錯誤、捏造 DRC 數值、跨領域誤判），而凡是交由確定性工具處理之部分（SQL 查詢、KLayout DRC、純程式之檢查員）都得到可重現之結果。這與本計畫「LLM 負責理解與約束、工具負責數值與幾何」之分工一致。

表 14.　LLM 於各任務之能力評估

任務	能力	本計畫證據	建議做法
網表架構生成	高	架構完整度 9/10、設計藍圖 8.5/10	作爲設計起點
可直接下線之網表	低	可直接下線 2/10；平均 19.8 件問題／千行	必經稽核與模擬

任務	能力	本計畫證據	建議做法
網表註解之數值宣稱	低	11 項重算中多項差距約 1,000 倍；NC 極性相反	以參數重算，不採信註解
結構性錯誤檢出	高（配合程式）	21 項統計獨立重算全部一致；v3 埠數不符 13→0	以稽核程式爲準
功能／物理錯誤判讀	中	雙 AI 一致 75%；他方 AI 指令曾不可實現	多 AI 交叉＋可行性審查
版圖約束與規劃	中高	5 份規劃；共質心驗證偏移 0	LLM 產生約束、程式驗證
佈局建議報告	中高	TKU2 於 1,042 份網表：涵蓋率 98.7%、引用準確率 97.2%；早期版本與 GPT 關鍵網路一致 2/5	固定 Schema＋反幻覺指令＋工程師 FIX 回饋
直接產生 GDSII	低	無法保證 DRC 乾淨之幾何	交由 ALIGN 等引擎
設計審查表檢查	中	TKU3：預設缺失 7/7；問題條目偵測率 52.8%；早期版本檢出 72.8%、誤判 7.8%	作爲人工審查前之篩選層；人工複核未檢出項
DRC 報告數據擷取	中（模型差異大）	命中 2/8～8/8；「36 筆」數據幻覺	強制引用原始數據
以 LLM 評審 LLM	低至中	兩位評審排名不一致	多評審＋對照基準答案
網表／知識庫問答	概念型中；精確型低（僅語意檢索時）	TKU1 Hit@1 0.409；早期版本 1/5 題無相關內容	精確查詢交由 SQL，分類器分流（F1 0.941）

5.7 計畫執行情形、達成度與參與人員貢獻

計畫書預期工作項目之執行情形如表 15，計畫參與人員之工作項目與對應成果如表 16。

表 15. 計畫書預期工作項目之執行情形

預期工作項目	執行情形	狀態
（1）自然語言輸入與意圖解析	類比電路專屬 Prompt 與 SEM 規則；TKU2 已可自動完成網表分類、關鍵網路與對稱提示；TKU1 可以自然語言查詢網表並自動分流至 SQL 或 RAG；Layout-Type 分類模型未開發	部分完成
（2）佈局模板生成引擎	floorplan 分帶與共質心模板以 LLM＋程式產生；參數化模板待開發	部分完成
（3）自動幾何佈局生成（GDSII）	確立 ALIGN-pdk-asap7 路線與子電路拆分策略；GDS 產出【待補：115/10–11 進度】	進行中
（4）實體驗證模組	取得 ASAP7 PDK 與 Calibre 規則檔（執行環境待實測）；網表稽核應用於 5 組網表並獨立重算；TKU2 與 TKU3 整合 KLayout headless DRC（ASAP7 規則），注入違規之 GDS 全數檢出；TKU3 審查 DRC 報告；Calibre DRC/LVS 待 GDS	部分完成
（5）資料標註與圖資料轉換	osiris 格式與驗證器；3 組資料集；佈局後網表切分 522 檔	完成（持續擴充）

預期工作項目	執行情形	狀態
（6）AI 訓練與迴圈優化	強化學習獎勵設計（DRC-free、寄生最小、對稱通過）規劃中	規劃中
在地化部署與知識庫	TKU1 網表檢索、TKU2 佈局建議、TKU3 Tapeout 審查三套系統完成，並撰寫爲碩士學位論文 [35]–[37]；n8n 多代理平台、LightRAG 知識庫與本地 LLM 評測完成；知識庫語料待擴充	完成（持續擴充）
矽光子（PIC）佈局自動化	【待共同主持人補充：Luceda IPKISS／Lumerical／KLayout 流程成果】	【待填】
人才培育（預期 100 名）	碩士班研究生汪庭豪、陳穎浩、陳俊叡完成碩士學位論文（114 學年度第 2 學期）；【待填：其餘參與學生數、課程／工作坊場次與人數】	進行中【待填】
論文發表（預期 ⩾ 1 篇）	碩士學位論文 3 篇 [35]–[37]；【待填：期刊或會議投稿】	部分完成

表 16.　計畫參與人員之工作項目與對應成果

類別	姓名	工作項目（依計畫書）	對應成果章節	完成情形
專任助理	【姓名】	產學協作與計畫相關事務推動	—	【待填】
博士班研究生－兼任助理	【姓名】	電路單元設計與模擬	5.3、5.4	【待填】
碩士班研究生－兼任助理	【姓名】	電路單元佈局與電路模擬	5.4	【待填】
碩士班研究生－兼任助理	【姓名】	設計者意圖之 LLM 微調與 Prompt 策略	4.2、5.3、5.5	【待填】
碩士班研究生－兼任助理	【姓名】	ALIGN、Magic、KLayout、OpenROAD 等開源工具介面整合；Constraint Checker 與違規追蹤	4.1、4.3、5.2	【待填】
碩士班研究生－兼任助理	【姓名】	矽光子晶片與光電半導體設計	【待共同主持人補充】	【待填】
學位論文（TKU 系列）【請確認是否列爲兼任助理】	汪庭豪 陳穎浩 陳俊叡	TKU1 網表自然語言檢索與問答 TKU2 類比佈局建議系統 TKU3 Tapeout 審查器	4.5、5.5	完成（碩士論文 3 篇）
成果發表	—	期刊／研討會論文、技術報告	—	【待填：刊物名稱、卷期及出版日期】

5.8　執行計畫過程遇到之困難與因應

本計畫執行過程遇到之主要困難、對進度之影響與因應方式如表 17。其中最主要之限制爲尚未取得可用於下線之 6/7nm foundry PDK，以及 AI 生成網表之錯誤密度高於預期，使版圖產出須延後至網表修正完成之後；因此本年度之成果以網表稽核、約束產生與平台評測爲主，自動版圖與 DRC/LVS 實跑則列爲計畫最後階段之工作。

表 17.　執行計畫過程遇到之困難與因應方式

困難或阻礙	影響	因應方式
未取得授權之 6/7nm foundry PDK	無法進行可下線之 DRC、LVS 與 PEX	改以 ASAP7 預測型 PDK 作研究基準，建立網表至 ASAP7 之映射規則；成果表述限定爲研究型流程
ASAP7 缺被動與 IO 元件、閘長固定	ADC 中之電阻、電容、電感與 IO 無法直接比對	被動元件以 LVS BOX／FILTER 並明確標示部分涵蓋；長通道與 IO 元件列爲須重新設計之項目
AI 生成網表錯誤密度高（平均 19.8 件／千行）	須先修正網表，版圖進度延後	版圖前靜態稽核與 SEM 迭代修正；先以小型子電路試行 ALIGN 自動佈局
網表規模超出 LLM 上下文長度	約 2.5 萬行之佈局後網表無法一次分析	依電路語意切分爲 522 檔並建立 manifest 對照表
本地模型能力不足	部分 TKU2 測試改用 gpt-oss:120b 雲端模型，與完全在地部署之目標衝突	測試階段使用雲端、機密資料僅用本地；TKU2 正式版本改以本地 Qwen 3.5:27B（RTX 5090）完成 1,042 份評測，TKU3 以 qwen3:8b 於 RTX 2060 完成全流程，已可完全在地執行
LLM 之數據幻覺、思考過程外洩與評審偏差	審查結論之可信度受影響	強制引用原始數據、過濾思考標籤、採多位評審並以程式驗證；TKU1 全程採確定性評分，不以 LLM 擔任評審；TKU2 與 TKU3 以 KLayout 提供不受幻覺影響之 DRC 結果
Calibre 版本相容性	文件記載 2018.2 版 xACT 與 ASAP7 規則不相容	實測實驗室之 Calibre 版本後再進行萃取
矽光子分項	【待共同主持人補充】	【待共同主持人補充】

5.9　結論與建議

本計畫完成 LLM 與開源 EDA 整合平台之架構與驗證環境、SEM 回饋修正方法、網表靜態稽核、LLM 輔助 placement 規劃與共質心產生、多 AI 交叉比對、在地化 TKU 系列三套系統（TKU1 網表檢索、TKU2 佈局建議、TKU3 Tapeout 審查）與 osiris 資料集。量化結果顯示：AI 生成之先進製程 ADC 網表平均每千行 19.8 件問題、58%爲阻塞級，且約三分之二須語意審查才能發現；網表註解中之數值宣稱亦不可採信，重算後多項差距達三個數量級；各報告之網表統計則經獨立程式重算全部一致，確認稽核流程可重現；以 LLM 產生之版圖約束可在小幅增加面積下大幅縮短關鍵路徑；TKU1–TKU3 證實「語意＋確定性」雙軌架構可在網表、佈局與下線三個節點降低 LLM 幻覺：SQL 通道使結構查詢全數確定性命中，佈局建議之元件引用準確率達 97.2%，Tapeout 審查器識別主案例全部預設缺失並以 KLayout 提供客觀之 DRC 結果。本計畫歸納之實務原則爲：跨 AI 修正指令須先經物理可行性審查、多代理架構須強制引用原始資料、以 LLM 評審 LLM 須採多位評審並對照基準答案、精確數值與幾何判定交由確定性工具。

基於上述結果，本計畫提出下列建議與後續工作：（1）以 ALIGN 內建範例確認環境後換用 ALIGN-pdk-asap7，將 OTA、比較器等小型子電路產生 GDS 並以 Calibre 完成 DRC/LVS，打通「AI 產網表→自動生成 ASAP7 GDS→Calibre 驗證」之完整流程；（2）修正殘差放大器之 NC 拓樸並完成全速模擬與 Fix-31 角落驗證，再重新推導 VG 寄生預算；（3）將 SEM 規則整合爲可重用之提示與檢查腳本，量化其對錯誤率之改善；（4）擴充資料集與知識庫語料，並導入強化學習優化版圖品質；（5）延伸至物聯網晶片之 PLL、VGA、濾波器與 RF 電路；（6）TKU 系列：TKU1 導入混合詞彙—密集檢索並擴大資料集，TKU2 與 TKU3 以工程師人工標註取代 LLM 產生之標準答案、擴充製程規則知識庫，並將三套系統串接爲「網表檢索→佈局建議→下線審查」之單一流程。

爲使「AI 產生之 placement 約束是否有效」可被量測，本計畫依 SF_RESBUF 第二版之研究設計，規劃以同一份已修正且固定之網表進行對照實驗：只改變 placement 約束——L0 基本配置僅保留合法性與連通需求；L1 另加入三欄匹配區、局部高阻線、相同 cell 環境與繞線匹配約束；L2 於同一電路下改變宏區塊相鄰關係——其餘之 schematic、PDK、元件尺寸、腳位、繞線器、RC 角落與 fill 規則保持相同。記錄之指標分爲三類：幾何／繞線（總線長、關鍵網路線長、via 數、壅塞、面積）、驗證（DRC 違規分類、LVS 開路／短路／參數不符、修復次數與人工時間）與寄生／性能（ΔR、ΔC、耦合電容、RT/FB 增益相位誤差、建立時間、時脈相位誤差）；繞線器具隨機性時使用相同 seed 集合並報告分布，所有比較採相同之 LVS 涵蓋範圍與 PEX 設定。里程碑依序爲 M0 PDK／工具確認、M1 網表修正與單元功能、M2 單位電容與緩衝器之局部 DRC/LVS/PEX、M3 L0/L1 佈局繞線、M4 fill 後萃取與相同 testbench 比較、M5 彙整改善幅度與限制。在電路本身可正常運作之前，不以 SNDR 改善作爲比較依據；跨架構方案（A/B/C）之比較則另列電路修改、功耗與面積，不歸功於 placement。

6. 參考文獻

[1] Y. Lai et al., “AnalogCoder: Analog circuit design via training-free code generation,” in Proc. AAAI Conf. Artificial Intelligence, 2025. [Online]. Available: github.com/laiyao1/AnalogCoder

[2] B. Liu et al., “LayoutCopilot: An LLM-powered multi-agent collaborative framework for interactive analog layout design,” IEEE Trans. Comput.-Aided Design Integr. Circuits Syst., 2025.

[3] G. Chen et al., “LLM-enhanced Bayesian optimization for efficient analog layout constraint generation,” 2024. [Online]. Available: github.com/dekura/LLANA

[4] A. Hammoud et al., “Human language to analog layout using GLayout layout automation framework,” in Proc. ACM/IEEE MLCAD, Salt Lake City, UT, USA, Sep. 2024.

[5] C.-C. Chang et al., “DRC-Coder: Automated DRC checker code generation using LLM autonomous agent,” in Proc. ISPD, Austin, TX, USA, Mar. 2025.

[6] J. Shen et al., “Atelier: An automated analog circuit design framework via multiple large language model-based agents,” IEEE Trans. Comput.-Aided Design Integr. Circuits Syst., 2025.

[7] J. Bhandari et al., “Masala-CHAI: A large-scale SPICE netlist dataset for analog circuits by harnessing AI,” 2025. [Online]. Available: github.com/jitendra-bhandari/Masala-CHAI

[8] Z. Tao et al., “AMSNet: Netlist dataset for AMS circuits,” arXiv preprint, 2024.

[9] H. Wu et al., “ChatEDA: A large language model powered autonomous agent for EDA,” IEEE Trans. Comput.-Aided Design Integr. Circuits Syst., vol. 43, no. 10, Oct. 2024.

[10] A. Mirhoseini et al., “A graph placement methodology for fast chip design,” Nature, vol. 594, pp. 207–212, 2021.

[11] T. Dhar, K. Kunal, et al., “ALIGN: A system for automating analog layout,” IEEE Design & Test, vol. 38, no. 2, Apr. 2021.

[12] B. Xu et al., “MAGICAL: Toward fully automated analog IC layout leveraging human and machine intelligence,” in Proc. IEEE/ACM ICCAD, 2019.

[13] L. T. Clark et al., “ASAP7: A 7-nm finFET predictive process design kit,” Microelectronics Journal, vol. 53, pp. 105–115, 2016.

[14] S. Baek et al., “A 12b 600MS/s pipelined SAR and 2×-interleaved incremental delta-sigma ADC with source-follower-based residue-transfer scheme in 7nm FinFET,” in IEEE ISSCC Dig. Tech. Papers, 2021, pp. 172–174.

[15] Y. Kwon et al., “A 10-bit 500-MS/s pipelined SAR ADC with feedback factor compensation in 6-nm FinFET,” IEEE Trans. Circuits Syst. II, Exp. Briefs, vol. 72, no. 5, pp. 698–702, May 2025.

[16] S. Goyal et al., “Design challenges and techniques for 5nm FinFET CMOS analog/mixed-signal circuits,” in Proc. VLSID, 2023.

[17] B. Razavi, “The StrongARM latch [A circuit for all seasons],” IEEE Solid-State Circuits Magazine, vol. 7, no. 2, pp. 12–17, 2015.

[18] B. Razavi, “Design considerations for interleaved ADCs,” IEEE J. Solid-State Circuits, vol. 48, no. 8, pp. 1806–1817, Aug. 2013.

[19] B. Razavi, “The bootstrapped switch [A circuit for all seasons],” IEEE Solid-State Circuits Magazine, vol. 7, no. 3, pp. 12–15, 2015.

[20] P.-H. Wu, M. P.-H. Lin, X. Li, and T.-Y. Ho, “Common-centroid FinFET placement considering the impact of gate misalignment,” in Proc. ISPD, 2015.

[21] M. P.-H. Lin et al., “Common-centroid capacitor layout generation considering device matching and parasitic minimization,” IEEE Trans. Comput.-Aided Design Integr. Circuits Syst., vol. 32, no. 7, pp. 991–1002, 2013.

[22] N. Karmokar et al., “Constructive placement and routing for common-centroid capacitor arrays in binary-weighted and split DACs,” IEEE Trans. Comput.-Aided Design Integr. Circuits Syst., 2023.

[23] A. F. Budak et al., “Joint optimization of sizing and layout for AMS designs: Challenges and opportunities,” in Proc. ISPD, Mar. 2023.

[24] S. Poddar et al., “A data-driven analog circuit synthesizer with automatic topology selection and sizing,” in Proc. DATE, 2024.

[25] H. Chen et al., “Challenges and opportunities toward fully automated analog layout design,” Journal of Semiconductors, vol. 41, 111407, 2020.

[26] Y.-H. Tsai and S.-I. Liu, “A 0.0067-mm² 12-bit 20-MS/s SAR ADC using digital place-and-route tools in 40-nm CMOS,” IEEE Trans. VLSI Syst., vol. 30, no. 7, pp. 905–914, 2022.

[27] J. Crossley et al., “BAG: A designer-oriented integrated framework for the development of AMS circuit generators,” in Proc. IEEE ICCAD, 2013, pp. 74–81.

[28] Bao et al., “AnalogAgent: Self-improving analog circuit design automation with LLM agents,” arXiv:2603.23910, Mar. 2026.【書目取自網表註解，請核對】

[29] ALIGN-analoglayout, “ALIGN-pdk-asap7.” [Online]. Available: github.com/ALIGN-analoglayout/ALIGN-pdk-asap7

[30] A. Rossoni et al., “Stress-related local layout effects in FinFET technology and device design sensitivity,” IEEE Trans. Semicond. Manuf., 2025.

[31] C.-T. Ho and H. Ren, “Large language model (LLM) for standard cell layout design optimization,” in Proc. IEEE LLM Aided Design Workshop (LAD), 2024, doi: 10.1109/LAD62341.2024.10691722.

[32] C.-J. R. Shi, “Resilient analog instance language (RAIL) enabled open-source mixed-signal circuits,” Final Rep. AFRL-RY-WP-TR-2023-0216, Air Force Research Laboratory, Wright-Patterson AFB, OH, USA, Nov. 2023.

[33] S. Yao et al., “ReAct: Synergizing reasoning and acting in language models,” in Proc. Int. Conf. Learning Representations (ICLR), 2023.

[34] Z. Guo et al., “LightRAG: Simple and fast retrieval-augmented generation,” arXiv preprint arXiv:2410.05779, 2024.

[35] 汪庭豪，「應用檢索增強生成於積體電路網表之自然語言檢索與問答」（Applying retrieval-augmented generation to natural-language retrieval and question answering over integrated-circuit netlists），碩士論文，淡江大學電機工程學系，新北市，2026。

[36] 陳穎浩，「AI Agent 之類比積體電路輔助設計系統」（An AI-agent design assistance system for analog integrated circuits），碩士論文，淡江大學電機工程學系，新北市，2026。

[37] 陳俊叡，「AI agent Tapeout 審查器：用於 IC 審查自動化的多代理工作流程」（AI-driven tapeout reviewer: A multi-agent workflow for automated analog IC signoff），碩士論文，淡江大學電機工程學系，新北市，2026。

[38] Y. Lai et al., “AnalogCoder-Pro: Unifying analog circuit generation and optimization via multi-modal LLMs,” arXiv preprint arXiv:2508.02518, Aug. 2025.

[39] Z. Guo et al., “RAG-Anything: All-in-one RAG framework,” arXiv preprint arXiv:2510.12323, Oct. 2025.

[40] laurentc2, “ASAP7_for_KLayout: KLayout-compatible DRC rule deck for the ASAP7 PDK.” [Online]. Available: github.com/laurentc2/ASAP7_for_KLayout

7. 可供推廣之研發成果資料表

【待填：依國科會規定，本表於計畫成果報告系統（STRIKE）線上填列，若本計畫無可供推廣之研發成果則免附。可考慮填列項目：（1）TKU1 網表自然語言檢索系統（SOL＋RAG 雙通道）；（2）TKU2 類比佈局建議系統（含 KLayout DRC 分支）；（3）TKU3 Tapeout 審查器（含 klayout_worker 物理驗證模組）；（4）網表靜態稽核程式與 SEM 規則庫；（5）osiris 格式版圖資料集。】

附錄 A　網表與版圖規劃之補充資料

A.1　osiris 資料集格式

本表爲 4.6 節所述 osiris 格式之檔案組成與語意標註。

表 18.　osiris 資料集格式

檔案	內容	語意標註
<name>.sp	子電路網表；掃描元件以 nf=ZZZ 佔位	元件與連線
<name>.const.json	ALIGN 相容之 ConfigureCompiler 與 DoNotIdentify 約束	版圖約束意圖
pairs.json	共用相同 nf 之對稱配對	對稱／匹配
permutations_map.json	各尺寸變體之 {元件: nf} 對照	尺寸空間
_pre.spice／_post.spice	ngspice 交流掃描樣板，以 XXX 佔位子電路本體	前／後模擬性能

A.2　SF_RESBUF 整合第二版之逐項裁決

本表爲 5.3 節所述整合第二版對 Claude 與 ChatGPT 兩份報告之 12 項裁決，依裁決類型分類統計。

表 19.　SF_RESBUF 整合第二版對兩份 AI 報告之裁決（本計畫分類統計）

裁決類型	件數	代表項目
採納但加上條件	3	三欄幾何只對可匹配核心複用模板；NFIN×M 重折爲 ABBA 可研究但非電氣等效；CH0 新增 DCDU 列爲 B/C 方案之假設
由既定事實降爲候選／移除	3	ASAP7 爲現有 PDK→候選；160×230 μm 硬外框→移除；「兩通道同輸入＝無交錯」→待驗證
修正計算	2	B0 質心(5,5)、冗餘 R 質心(5.667,5.667)，只承認 B1–B6 共質心；輸出 DFF 13→12 顆、700.9→700.89／700.70 fF
改爲先分析再決定	4	LVS 濾除電容僅能標示部分涵蓋；長 L／IO 不可機械改爲 RVT 串聯；RT 端補 dummy 負載須先算 Zload；fill／dummy 接法依 PDK
合計	12	

A.3　殘差放大器網表註解數值之重算

本表爲 5.4 節所述 6nm 殘差放大器網表註解數值之重算結果；計算依網表參數以理想模型交叉檢查，非模擬結果。

表 20.　殘差放大器網表註解數值之重算（依網表參數；理想模型交叉檢查，非模擬）

項目	網表註解	依參數重算	差異
DYN_NC 等效電容	−295 fF（負電容）	+2C（同側反相器，A≈−1）	極性相反
回授因子 β（假設−295 fF 有效）	0.24	16.75／119.75＝0.140	註解高估約 71%
回授因子 β（無 NC）	—	16.75／414.75＝0.040	—
閉迴路頻寬（fu＝4.9 GHz）	1.2 GHz	0.140×4.9＝0.685 GHz	需 fu≈8.58 GHz
NC 開關 Ron 上限 1/(2π·1.2	0.9 Ω	899 Ω	約 1,000 倍

項目	網表註解	依參數重算	差異
GHz·147.5 fF)			
22 Ω·1 fF 時間常數	22 ps	22 fs	1,000 倍
700 ps 後單極殘差（1.2 GHz）	—	e^(−5.28)＝0.51%	10b 半 LSB 需頻寬 ⩾1.73 GHz
3τ 建立精度	—	95.0%	6b 需 4.85τ、10b 需 7.62τ
飛電容（「$」後 M=2 失效）	8 fF	4 fF	×0.5
旁路電容（「$」後 M=4 失效）	2 pF	500 fF	×0.25
K_NC 參數	可調整補償	未被引用（寫死 147.5 fF）	參數無效

附錄 B　TKU 系列早期版本之評測細節

B.1　評測方法

除 5.5 節之正式版本評測外，本計畫亦依實驗室測試紀錄評測各系統之早期版本。TKU1 早期版本以 LightRAG 建立 6nm SAR ADC 論文、教科書與 SPICE 文件之知識圖譜（qwen2.5／qwen3；Naive／Global 模式；文本 Top-K 20、圖譜 Top-K 40；令牌上限 30,000），以 5 題設計問題與 Gemini 逐題對照。TKU2 早期版本採 gpt-oss:20b（本地不足時改用 gpt-oss:120b cloud），以 IO cell 多輪輸入—修正，及 5 種含寄生電容之基本電路與 GPT 比較。

TKU3 早期版本之錯誤注入測試（與 5.5 節（3）使用同一批 28 份審查表）：由 ChatGPT、Gemini、Claude 分別產生正確之審查表（10、9、9 份，涵蓋 SoC、SAR／Pipeline／ΔΣ ADC、PLL、LDO、SerDes／RF），再製作含錯誤之版本輸入平台，統計檢出、未檢出與誤判比例。3 代理與 8 代理架構及 5 種本地 LLM（GLM-4.7-flash、MiniMax、Nemotron、Nemotron Super、Qwen3.5-35B）之比較以眞實 Calibre DRC-H 報告（SAR_ADC_4，520 條規則、1,008 筆結果）與已填寫之審查表爲基準答案，評分向度含 DRC 錯誤識別、幻覺、術語、資料不足判斷、結構、角色遵循、建議品質與中文輸出，評審 AI 爲 Claude Sonnet 4.6、Gemini 3 Pro 與 NotebookLM。

B.2　TKU3 早期版本：注入錯誤之 Tapeout Review Form 審查

28 份審查表之測試結果如表 21 與圖 10。依審查表來源區分，Gemini 組檢出率最高（82.0%），ChatGPT 組最低（65.0%）；以份數加權之總平均爲檢出 72.8%、未檢出 19.3%、誤判 7.8%（加權平均由本計畫計算）。依晶片類型，ChatGPT 組中 SoC（75%）、SAR ADC（66–70%）與 LDO／Sensor（70%）較高，SerDes／RF（58%）與混合 RF（55%）最低，顯示平台知識對射頻類晶片之覆蓋不足。

表 21.　TKU3 Tapeout Review Form 錯誤注入測試結果

審查表來源	份數	檢出	未檢出	誤判	觀察
ChatGPT 產生	10	65.0%	25.0%	10.0%	RF／SerDes 類最低（55–58%）
Gemini 產生	9	82.0%	13.6%	4.4%	正確抓出 Varactor 之 LVS mismatch；1 份全晶片驗證判斷錯誤
Claude 產生	9	72.4%	18.7%	8.9%	各份差異較小（65–80%）
加權總平均	28	72.8%	19.3%	7.8%	—




圖 10.　TKU3 審查 28 份注入錯誤之 Tapeout Review Form 之結果

B.3　TKU3 早期版本：多代理架構比較（眞實 DRC 報告）

以眞實 DRC 報告與已填審查表之 13 項關鍵資訊爲基準，兩種架構之表現如表 22。8 代理架構格式最完整，卻將 1,008 筆結果描述爲「大部分通過」，並遺漏 1,000 筆之 4.29M_MMC_4 與短路警告；3 代理架構正確引用 4 項 DRC 關鍵資訊，但將製程誤寫爲 18/28nm。兩者皆未發現審查表中「未模擬 SF／FS 角落」之缺口。代理數量增加並不保證正確，關鍵在於強制每一代理引用原始資料；據此之提示規則包括：首行輸出「TOTAL DRC Results = N」、列出所有結果數大於 0 之規則、標示 NOT EXECUTED 之規則群、製程只能引用審查表、空白欄位只標「待確認」。TKU3 正式版本仍保留 8 位專家，但以流程層強制每位專家先查詢知識庫，並以四層 Pipeline 分解整合任務，即對應此「強制引用原始資料」之結論。

表 22.　3 代理與 8 代理架構之原始資料引用（13 項基準資訊；引用率由本計畫計算）

指標	8 代理架構	3 代理架構
DRC 關鍵資訊（8 項）正確／部分／錯誤	0／1／1	4／1／0
審查表已填資訊（5 項）正確／錯誤	0／0	0／1（製程寫成 18/28nm）
正確引用率（部分計 0.5）	0.5／13＝3.8%	4.5／13＝34.6%
幻覺或錯誤陳述（評審估計）	約 8 條	約 3 條
最嚴重問題	將 1,008 筆結果描述爲通過	製程與審查表矛盾

B.4　本地 LLM 比較與評審一致性

5 種本地 LLM 於 3 代理架構下之評分如圖 11 與表 23。Claude Sonnet 4.6 之 8 向度平均以 Qwen3.5-35B 最高（4.62），Nemotron（Base）最低（3.38）；但就 8 項 DRC 技術要點之完全命中數而言，Nemotron（Base）反而 8/8 全中，GLM-4.7-flash 僅 2/8，顯示「技術正確」與「可用輸出」是兩回事：Nemotron（Base）因大量外洩內部思考過程而不適合直接使用。更重要的是兩位評審之結論不一致：Gemini 3 Pro 指出 Qwen3.5-35B 把「ACUTE 警告達 100 筆上限」誤寫爲「36 筆」，屬 DRC 審查中不可接受之數據幻覺，並改推 GLM-4.7-flash 爲唯一可直接面向使用者之模型。因此「以 LLM 評審 LLM」本身亦有偏差評測須採多位評審並逐項對照原始報告。




圖 11.　5 種本地 LLM 之評分（Claude Sonnet 4.6）與 DRC 技術要點命中數

表 23.　兩位評審 AI 對 5 種本地 LLM 之結論

模型	Sonnet 8 向度平均	Sonnet 總評／排名	技術要點命中	Gemini 3 Pro 評語	判讀
Qwen3.5-35B	4.62	4.6／第 1	7/8	「36 筆 ACUTE」數據	架構最佳，須防數據

模型	Sonnet 8 向度平均	Sonnet 總評／排名	技術要點命中	Gemini 3 Pro 評語	判讀
				幻覺	幻覺
Nemotron Super	4.12	4.1／第 2	7/8	無幻覺，檢核表佳，未擷取具體數據	最保守，適合核查表
GLM-4.7-flash	3.88	3.8／第 3	2/8	唯一純中文、無思考過程外洩	最適合直接面向使用者
MiniMax	3.75	3.7／第 4	6/8	數據擷取最精準	需過濾思考標籤
Nemotron（Base）	3.38	2.8／第 5	8/8	全英文輸出、陷入自我對話	不建議使用

B.5 TKU2 早期版本與 GPT 之版圖建議比較

TKU2 與 GPT 針對 5 種含寄生電容之基本電路之比較如表 24 與圖 12。兩者之最關鍵網路判定僅 2/5 一致（Pseudo-NMOS 反相器之 out、電流鏡之 ref_i）；例如共閘極放大器中 TKU2 選 out，GPT 則指出 source 爲輸入節點，對輸入阻抗、雜訊與匹配最敏感。風險辨識上，TKU2 共列出 6 項（無高風險），GPT 列出 38 項（高風險 15 項）；隔離建議 TKU2 爲 0/5、GPT 爲 5/5。TKU2 之功能式分群命名標準、適合自動化流程，但類比佈局細節不足；改進方向爲加入依拓樸區分之關鍵網路排序規則，並補強隔離與電源完整性分析。正式版本（5.5 節（2））已改用本地之 Qwen 3.5:27B，並以固定之五面向 Schema（含雜訊隔離）與風險分級補強上述不足。

表 24. TKU2 與 GPT 之版圖建議比較（計數由本計畫依比較紀錄統計）

電路／指標	TKU2	GPT	一致	評審建議
共源極放大器 最關鍵網路	gate_i	drain > gate_i	否	gate_i 與 drain 同列最高
共閘極放大器	out	source > 閘極偏壓 > drain	否	source 最高；補 Cbias 交流接地
CMOS 反相器	in	out > in_i > VDD/GND	否	out 最高；補 IR drop 分析
Pseudo-NMOS 反相器	out	out > VDD > in_i	是	補靜態電流與 EM 分析
基本電流鏡	ref_i	ref_i > source/GND > out	是	補 guard ring 與基板雜訊
風險項目（高／中／低）	0／4／2（共 6）	15／12／11（共 38）	—	—
提出隔離建議之電路數	0／5	5／5	—	—
提出 PEX 後驗證建議之電路數	3／5	5／5	—	—




圖 12.　TKU2 與 GPT 於 5 種電路列出之風險項目數

B.6　TKU1 早期版本：知識庫問答

5 題 6nm SAR ADC 設計問答中，Gemini 各題皆有完整回答；LightRAG 知識庫對其中 4 題可回答並列出參考來源，但對「爲何偏好非同步時脈」一題回覆「No relevant context found」（1/5 無法作答）。本地知識庫之文件覆蓋率與檢索設定是本地問答品質之瓶頸，後續需擴充語料並調整檢索參數。此結果與 TKU1 正式版本之發現一致，因此正式版本加入確定性 SQL 通道並以分類器分流（見 5.5 節（1））。