國家科學及技術委員會專題研究計畫申請書

一 基本資料

面向 FinFET 製程之人工智慧輔助 SAR ADC 巨集佈局與寄生感知最佳化

AI-Assisted Macro Placement and Parasitic-Aware Optimization for SAR ADCs in FinFET Technologies

項目	內容
申請年度	民國 116 年度
計畫類別與型別	一般研究計畫　個別型　一年期
計畫歸屬	工程技術研究發展處
申請機構與系所	淡江大學電機工程學系
計畫主持人	【待填教授姓名與職稱】
共同主持人	【由主持人確認是否設置】
全程執行期限	12 個月　起訖日期【待依 116 年度徵求公告填列】
研究學門	建議微電子工程　細分學門及代碼【待確認】
研究對象	FinFET SAR ADC 巨集佈局　優先 4／6 nm；節點依 PDK 授權確認

研究目的

本計畫以 FinFET 製程之 SAR ADC 為研究對象，建立鰭數量化、合法朝向、元件匹配與局部版圖環境約束，結合寄生回饋與電路模擬進行巨集佈局最佳化。研究將驗證佈局決策對動態效能與設計迭代效率的影響，並產出版圖、抽取結果及驗證紀錄。

研究承接既有本地 AI 平台與 130 nm 放置成果，主要目標為移植至具授權之 FinFET 節點，優先 4／6 nm。第 2 月確認 PDK、元件模型、電容巨集及 DRC／LVS／PEX 規則；130 nm 用於工具測試，相關結果與 FinFET 成果分別報告。

二 研究計畫中英文摘要

計畫中文摘要

本計畫擬研究面向 FinFET 製程之人工智慧輔助 SAR ADC 巨集佈局與寄生感知最佳化。承接既有網表檢索、佈局建議、下線審查及 130 nm 放置成果，將研究主軸推進至 FinFET 元件與電容巨集之介面、約束及效能驗證。針對鰭數量化、合法朝向、匹配群組、局部版圖環境與限制性配線規則，建立可執行約束及粗至細佈局搜尋，並以快速 RC 與耦合預測選擇驗證候選。透過繞線、DRC、LVS、PEX 及電路模擬，回饋寄生模型並進行 ECO 重新佈局。研究優先採具授權之 4／6 nm FinFET 節點，先驗證比較器、取樣與電容介面等子電路，再整合 SAR ADC；實際節點依 PDK 與工具可用性確認。以相同驗證預算之基準比較、消融與保留案例測試，評估 SNDR、SFDR、匹配誤差、規格達成率及迭代時間。預期產出 FinFET 約束介面、最佳化原型與驗證資料集。130 nm 僅供工具測試與既有基礎銜接，成果不推論為 FinFET 驗證。

中文關鍵詞 FinFET SAR ADC 巨集佈局 鰭數量化 寄生感知最佳化 人工智慧輔助設計

計畫概述

本計畫以 FinFET 製程之 SAR ADC 為研究案例，探討量化元件、匹配環境、互連寄生與電路效能之關係，建立結合人工智慧、寄生抽取與電路模擬的佈局最佳化方法。研究提供可審查與可追溯之先進製程類比設計介面，降低反覆調整與驗證負擔，並培育具 FinFET 電路、實體設計、模型評估及工具整合能力的人才。預期成果可供後續先進製程類比設計與產學合作參考。

本計畫公開概述以研究目的及方法為限，製程規則、受授權網表與版圖資料依各資料來源之使用條件管理。

計畫英文摘要

This project investigates AI-assisted macro placement and parasitic-aware optimization for successive approximation register analog-to-digital converters (SAR ADCs) in FinFET technologies. It builds on the existing local framework of the laboratory for netlist retrieval, layout advice, and tapeout review, together with preliminary 130 nm placement results. The research will address the transition to FinFET device and capacitor macros, process-specific constraints, and circuit performance verification.

The proposed method will encode quantized fin counts, legal orientations, matching groups, local layout environments, and restrictive routing rules as machine-checkable constraints. Validated macro interiors and circuit parameters will remain fixed during placement experiments. Coarse-to-fine search will use fast resistance, capacitance, and coupling estimates to rank candidates. Selected layouts will undergo routing, design rule checking, layout-versus-schematic verification, parasitic extraction, and circuit simulation. Performance labels will update prediction models and guide engineering change orders and re-placement.

The study will prioritize an authorized 4/6 nm FinFET node, subject to the availability of the process design kit, device models, capacitor macros, and verification decks. Comparator, sampling, and capacitor-interface subcircuits will be validated before full SAR ADC integration. A 130 nm platform will support tool testing and continuity with prior work; its results will be reported separately from FinFET validation. Experiments will compare baselines under matched verification and computational budgets, with ablation studies and held-out circuit variants. Evaluation will cover SNDR, SFDR, matching errors, specification pass rates, and end-to-end iteration time. ENOB will be reported as a derived metric.

Expected outputs include a FinFET constraint interface, a parasitic-aware placement prototype, a reproducible verification dataset, and technical documentation. The study will assess whether process-aware constraints and performance feedback improve placement quality and reduce expensive verification iterations. Designer review and deterministic acceptance criteria will be retained, and any unavailable process capabilities will be explicitly documented.

Keywords: FinFET; SAR ADC; macro placement; fin quantization; parasitic-aware optimization; AI-assisted design.

三 研究計畫內容

一 研究計畫之背景

1 研究問題與重要性

FinFET SAR ADC 佈局除 CDAC、取樣開關、比較器、參考電壓與數位控制的相互關係外，尚需處理鰭數量化、限制性設計規則與局部版圖環境。FinFET 寬度不能沿用平面 MOS 的連續調整假設[13]，匹配亦需考慮寄生及版圖相依效應[5]。半周長線長（HPWL）不足以反映實際配線、參考擾動與敏感端點耦合；幾何合法並不保證抽取後效能合格。

當佈局評估只在繞線與 PEX 完成後進行，設計人員需反覆判讀寄生網表、定位敏感節點、調整區塊位置並重新驗證。此流程使佈局決策與電路性能之間的關係不易累積為可重用資料，也增加工具執行及工程師介入成本。本計畫將以實際驗證標籤回饋候選佈局，研究快速模型與精確驗證之間的合理分工。

2 研究目標與可檢驗假設

目標一為建立 FinFET 元件與巨集介面，將鰭數、合法朝向、匹配環境及配線規則轉為可追溯約束。目標二為在固定電路與已驗證巨集條件下建立粗至細佈局搜尋。目標三為以寄生與電路效能回饋進行候選選擇及 ECO，量測 FinFET 子電路與 SAR ADC 的品質及驗證成本。

研究假設 H1 為：在同一 FinFET 節點、固定鰭數與電路規格、相同配線及驗證預算下，納入匹配環境與寄生效能回饋，可較僅使用 HPWL 及壅塞的搜尋提高規格達成率或 SNDR。H2 為：對高不確定性候選進行實際抽取，可減少模型誤排序與合格佈局所需驗證次數。若未成立，將分析適用條件與成本。

3 研究範圍

本年度聚焦 FinFET 製程的類比實體設計自動化，優先選一個具授權的 4／6 nm 節點。電路移植與巨集驗證先行，放置比較再固定拓樸、鰭數與內部版圖；common-centroid 及 dummy 由適用巨集或產生器維持。不得藉更換電路尺寸或放寬規格取得改善。130 nm 只作既有基礎及工具測試；本案不包含新電晶體結構、製程開發或完整晶片製造。

4 既有研究基礎與上年度銜接

實驗室提供之平台簡報記載網表檢索（TKU1）、佈局建議（TKU2）及下線審查（TKU3）三套模組，採語意 AI 與確定性工具雙軌架構，並以 Docker、n8n、Ollama、PostgreSQL、LightRAG 及 KLayout 支援本地部署與結果留存[7]。這些模組提供本計畫所需的資料整理、建議生成及驗證紀錄基礎。

既有工作	簡報記載的結果	本年度銜接與界線
網表檢索與建議	1,042 份網表流程；A1 至 A3 約 6 分鐘／份	重用解析與分群；文字建議需轉為可執行約束
領域模型	3,383 筆 SFT 資料；73 題保留測試	用於設計意圖辨識；問答分數不代表版圖效能
下線審查	29 案例加權偵測率 52.8%	強化 SAR ADC 知識與證據鏈；不以 AI 判定取代驗證
巨集放置初步結果	130 nm、12-bit、11 個 macro；SA 成本 1.000 至 0.989	承接搜尋原型；移植 FinFET 介面與驗證
幾何規則檢查	ASAP7 三個 cell 正常版與注入違規版檢查	重用檢查介面；不等同 4／6 nm 製程驗證

既有 130 nm 初步結果以功能列順序、鏡像對及對稱軸作為固定約束，調整區塊間距與位置。簡報記載佈局尺寸 157.7 × 242.3 μm，尚未完成區塊間繞線、差動寄生匹配與 VREF 對稱配線[7]。約 1.1%的正規化成本改善僅為該次搜尋的結果，不能推論為 SNDR 或 ENOB 改善。

本年度承接平台與放置原型，研究推進至 FinFET 約束、元件與電容巨集介面、寄生標籤及效能回饋。簡報第 29 至 30 頁明列 4 nm FinFET PDK、fin 量化元件、MOM 電容與 LDE 對稱等缺口[7]。既有網表與 SFT 題庫不視為 FinFET PEX 或 ADC 效能訓練標籤。

既有數據來源為實驗室提供之簡報。該檔首頁標示 2026 年 10 月 30 日，數據納入正式連續性計畫前，應由主持人以原始日誌確認實際完成時間、樣本範圍與計畫歸屬。

5 國內外研究情況與重要文獻評述

類比版圖自動化已有以網表階層、參數化單元及幾何約束組合版圖的研究。ALIGN 提供由 SPICE 網表產生指定技術 GDSII 的模組化流程，顯示階層式表示與電氣約束可作為自動化介面[2]。本計畫由此採取巨集階層與約束資料分離的設計，但需另行評估 SAR ADC 的寄生與動態效能。

RALF 提供 SKY130 與 Magic 的類比版圖流程，包含子電路辨識、SA 或 RL 放置及繞線[1]。其開源實作可作為 130 nm 基準與工具整合起點[3]。本計畫既有結果使用 SA，故強化學習之增益仍需與相同條件下的 SA 搜尋比較，不能由工具名稱推定。

C2FPlace 採族群演化搜尋與細粒度關鍵巨集調整，其 2026 年預印本在數位巨集基準上評估 HPWL 與 PPA[4]。本計畫參考其粗至細探索機制，將對稱巨集組成搜尋單位，並以類比敏感網路及電路效能作為細調依據。數位基準的改善比例不直接轉用為本計畫的類比效能目標。

FinFET 類比佈局研究已將寄生與版圖相依效應納入基本單元最佳化[5]；本案採其巨集內部與外部配線分工，進一步驗證 SAR ADC 閉迴路。國內基礎為本實驗室 AI 平台與 130 nm 放置原型[7]，依提供資料朝 4／6 nm FinFET、參考電壓、時脈耦合與匹配約束推進[8–10]。

6 原創性與預期影響

第一項原創性為可追溯 FinFET 約束轉換，將鰭數、巨集合法朝向、匹配環境與配線規則連結實際 instance、net 及 pin。第二項為在固定電路與匹配約束下，以 SAR ADC 敏感寄生及效能回饋導引粗至細調整。第三項為結合不確定性選樣與真實驗證，量測 FinFET 佈局品質、模型誤差與驗證成本的關係。

原創性將由基準與消融實驗判斷，重點為閉迴路中各項機制是否產生可重現增益。多代理角色用於工作分工與紀錄，不單獨作為演算法創新的證據。研究結果可提供類比實體設計在工具預算有限條件下的決策方法，並形成可延伸至其他轉換器或類比區塊的介面。

二 研究方法 進行步驟及執行進度

1 整體研究架構

研究流程分為快速搜尋與精確驗證兩層。快速層以網表、巨集幾何、pin 位置與簡化繞線估計產生 RC 及耦合特徵，預測候選的效能與不確定性。精確層對選定候選執行繞線、DRC、LVS、PEX 與電路模擬，所得標籤回饋模型及下一輪 ECO。只有完成指定驗證項目的候選可列為合格成果。




圖 1 以實際寄生抽取與電路模擬回饋巨集佈局的研究流程

功能模組	主要工作	判定依據
Placement	執行候選生成、合法化與受約束搜尋	座標、旋轉、邊界與硬性約束
Parasitic	產生快速 RC 與耦合估計	幾何特徵、簡化走線及校正資料
PEX 與驗證	執行工具並解析驗證結果	工具退出狀態、規則報告及抽取網表
Performance Judge	統計效能與規格達成狀態	實際模擬數值、門檻與可信區間
ECO	提出可回復修改與更新版本	失敗原因、敏感網路及變更紀錄

語言模型負責理解設計意圖、查詢知識及解釋修改理由；數值模型負責預測；規則引擎與 EDA 工具負責幾何、連通及效能驗收。工具逾時、缺模型或資料解析失敗需回傳未完成狀態，不以補齊文字報告視為通過。

2 工作項目一 FinFET 介面與結構化約束

解析 FinFET 階層式 SPICE 網表，保留模型、元件型別、端點與原始階層路徑。以 PDK 對照表解讀鰭數、finger 及倍乘參數，核對原網表與 LVS 定義，不以平面 MOS 寬度替代。以拓樸辨識及設計師標註確認 CDAC、取樣、比較器與控制；巨集拆分前後比對 inter-block nets，避免功能改變。

巨集介面包含 FinFET 鰭數與拓樸、合法朝向、pin、電源域、halo、dummy 及邊界環境。MOM 或其他 PDK 支持電容另記層疊、方向與匹配條件。AI 建議轉為 JSON 時，附 target_id、單位、容許值、來源與核准狀態；未知元件、非法旋轉與鰭數衝突由程式拒絕。未核准建議不得改寫版圖。

約束項目	層級與執行方式	檢查方式
鰭數與模型參數	保持移植後電路之整數鰭數與拓樸	PDK 參數映射及 LVS 屬性比對
非重疊及邊界	巨集硬限制；halo 與合法朝向	PDK 網格、方向與邊界檢查
匹配環境與 LDE	保留 dummy、鄰接及邊界條件	PDK 規則；有模型時抽取模擬
差動對稱	成對移動、共用對稱軸	座標及鏡像 pin 對照
CDAC 內部匹配	MOM 等電容單元與 dummy 一致	方向、層疊、拓樸及內部 LVS
類比隔離	數位 keep-out 及分離電源域	距離與連接檢查；再作耦合驗證
敏感連線	CDAC 至比較器及 VREF 優先路由	差動 R／C 及耦合不匹配
數位控制時序	固定規格與轉換相位	邏輯延遲與類比穩定視窗

鰭數、合法朝向、匹配群組與電源域採硬限制；寄生、參考擾動與面積採成本或規格限制。鏡像僅在 PDK 允許且環境等效時使用；FinFET 幾何對稱不能自動視為電性匹配。版本化巨集固定後，以成對移動與離散網格搜尋維持條件。

階段驗收為 FinFET 約束 schema、參數與巨集對照、衝突報告及人工修正介面。PDK 具可用模型與電容時，確認三類子電路及完整 ADC；未確認之功能保留原階層並由設計師標註。LDE 缺模型時僅驗證規則與環境，明列效能分析限制。

3 工作項目二 類比約束下的粗至細搜尋

將既有 SA 移植至 FinFET 合法巨集，固定內部版圖、鰭數與電路參數，搜尋離散網格位置與 PDK 允許朝向。族群搜尋由合法初始版圖產生多組候選，以部分拆除再放置探索，逐步縮小幅度，對敏感網路關鍵巨集細調。移動需重查邊界環境、匹配群組及路由可達性。

最佳化採先可行、再排序的策略。幾何、連通、匹配群組與電源域不合格者直接淘汰。快速成本各項以預先固定的基準尺度正規化，避免將電阻、電容、電壓及面積直接相加。權重由驗證集設定並在保留測試前凍結；比較時同步報告各原始指標。

$$J_{fast}(P) = w_H z_{HPWL} + w_C z_{coupling} + w_R z_{reference} + w_M z_{mismatch} + w_A z_{area}$$

其中 z 為以參考尺度正規化之無量綱指標，P 為巨集位置與朝向集合。參考網路成本分開描述阻抗、瞬態參考電壓偏移及差動不匹配；時脈成本使用敏感節點耦合電容與實際擾動標籤校正。HPWL 僅作廉價搜尋訊號，最終仍以實際抽取與模擬選擇佈局。

對完成精確驗證的候選，先要求面積、功耗、DRC、LVS 與時序等門檻合格，再以 SNDR 為主要效能指標，SFDR 為獨立限制或 Pareto 比較項目。ENOB 由標準正弦測試條件下的 SNDR 推得，避免兩者在獎勵中重複加權。

$$ENOB = (SNDR - 1.76) / 6.02$$

關鍵巨集與 ECO 策略

以敏感網路耦合、差動寄生誤差及局部擾動對效能的影響排序巨集，針對 CDAC 與比較器之間距、時脈路徑隔離或參考接點位置提出小幅調整。每次修改記錄原因、受影響網路、預測改善、實測改善與工具成本；若新候選未改善或失去可行性，回復上一版本。

強化學習採局部 ECO 策略作延伸比較，避免在一年內同時擴大拓樸與完整自動繞線研究。其訓練成本納入總預算；若未優於 SA 或族群搜尋，保留其失敗分析與適用邊界。

4 工作項目三 寄生預測與不確定性回饋

建立 placement-only、粗略路由及完整抽取三級資料。快速模型輸入包括 pin 間距、巨集相對位置、預定層別、估計平行走線長度、線寬與間距、屏蔽策略、過孔數及敏感網路類別。僅有巨集距離時，模型應輸出較高不確定性，不能推定實際耦合電容已知。

特徵或標籤	來源	用途
差動輸入 R 與 C	完整 PEX；含巨集內部與外部寄生	估計差動不匹配與輸入負載
CLK 至類比節點耦合	耦合抽取與指定切換情境	分析時脈擾動與效能退化
VREF 路徑 R 與瞬態偏移	RC 抽取及參考網路模擬	評估 CDAC 切換與參考恢復
穩定時間與比較器偏移	固定測試平台電路模擬	連接寄生與轉換誤差
SNDR 及 SFDR	抽取後 ADC 輸出與一致 FFT 設定	訓練效能預測與最終驗證

初始以簡化 RC 估計及樹模型建立易診斷的基準；在資料量足夠後評估圖模型。寄生模型與效能模型分開訓練，藉此判斷誤差來自幾何到寄生，或寄生到電路性能。使用模型集成或交叉驗證殘差估計不確定性，並檢查預測區間的實際涵蓋率。

每輪優先選取預測較佳且不確定性高的候選進行真實驗證，同時保留少量隨機候選，降低只驗證模型偏好區域的取樣偏差。可行性分類器與效能回歸器分開處理；無法完成繞線或模擬的候選記為失敗資料，不能在訓練及效率統計中無聲刪除。

FinFET 自熱、熱梯度與基板耦合依 PDK 模型及工具能力評估，有模型才列量化效能項目；距離或功率密度僅為代理風險特徵。局部版圖環境另記 dummy、邊界及鄰接，於模型支持時評估 LDE。回流路徑依地與電源拓樸處理，不將不同物理阻抗任意相加。

資料採電路變體分組，不能將同一電路的近似位置或同一抽取網表同時放入訓練與測試。各 PDK 獨立校正寄生尺度與模型，跨製程評估保留目標製程資料作測試，不以等比例縮小 130 nm 版圖代替先進製程。

5 工作項目四 實際繞線與電路效能驗證

採 FinFET 已驗證巨集與 PDK 配線規則，依各層允許方向、pitch、過孔及 pin 可達性建立固定路由策略。差動輸入保持相近層別與過孔；VREF 考量負載、恢復與對稱；時脈避開敏感區。屏蔽可能增加對地電容，需抽取與模擬比較。

研究版圖依指定 PDK 執行 DRC 與 LVS，記錄規則版本、完整報告、未處理違規及 waiver 依據。LVS 必須確認元件、端點與階層連通一致；單純幾何對稱或 AI 審查不能替代 LVS。KLayout 可負責幾何與介面檢查，製程簽核則採授權且適用的驗證 runset。

PEX 保留類比敏感端點的耦合與分佈 RC，產生可用於電晶體層級模擬的抽取網表。SPEF 若用於數位互連或時序分析，需與原始電路與單元模型正確組合，不能單獨視為完整類比 PEX。巨集內部與外部寄生以一致端點與階層規則合併，避免重複計入。

轉換時序與性能評估

以相同取樣率、輸入幅度、電源與測試序列比較不同版圖。逐位轉換需確認 CDAC 穩定、比較器判定、邏輯控制與保留時間均位於可用相位內；非同步控制需依實際相位相依關係建立時序條件，不僅檢查數位 slack。對不重疊的保守時間預算可表示如下。

$$T_{DAC\ settle} + T_{comparator} + T_{logic} + T_{guard} \le T_{bit\ available}$$

動態模擬使用固定記錄長度、穩態丟棄區段、取樣方式及頻譜規則，包含低頻與接近 Nyquist 的至少三個輸入頻率。優先採相干取樣，若使用窗函數則固定窗型與幅度校正。同步量測 SNDR、SFDR、ENOB、功耗與參考擾動，並保留輸出碼及計算腳本。

精選候選進行 PVT 與 Monte Carlo 驗證。PVT 採 PDK 支持的代表性製程角落與規格內電壓、溫度組合；Monte Carlo 先以 30 次試跑確認成本，再對最終基準與方法版圖以相同隨機種子至少 100 次配對評估。資料不足時，將規格達成率連同信賴區間報告。

6 實驗設計與量化驗收

以指定 FinFET 節點之 SAR ADC 及 CDAC 與取樣、比較器、VREF 與控制介面三類子電路建立案例族。第 1 至 2 月確認授權、模型與巨集，第 3 至 6 月形成標籤。各類保留結構或負載變體測試；130 nm 工具測試資料另列，不與 FinFET 評估混合。

比較組	方法差異	比較目的
B0 工程師基準	固定人工佈局；相同繞線與模擬設定	建立品質與人工工時參考
B1 約束 SA	HPWL 與壅塞；相同硬性類比限制	隔離寄生回饋的增益
B2 粗至細搜尋	族群探索；無實際效能回饋	評估搜尋機制本身
P1 寄生回饋	快速寄生模型與定期 PEX 校正	評估寄生感知效益
P2 完整方法	P1 加效能預測及不確定性選樣	評估閉迴路與樣本效率

各自動化方法使用至少 10 組相同初始條件或種子，並限制相同完整驗證次數及總運算時間；兩種預算分別報告，避免以更多 PEX 換取表面優勢。人工基準紀錄實際介入工時。消融匹配環境特徵、時脈耦合、VREF、不確定性選樣與效能回饋，其他條件保持一致。

驗收指標	規劃目標	計算與證據
FinFET 合法與一致	鰭數、匹配環境及指定 DRC／LVS	參數比對、工具報告及未完成清單
寄生預測	敏感 C 正規化 MAE 目標≤10%	保留案例；近零值另報絕對誤差
效能預測	SNDR MAE 目標≤1 dB	保留案例的實際 PEX 模擬
閉迴路品質	SNDR 中位改善目標≥1 dB 或規格率提高	相同面積功耗上限；配對比較
驗證成本	合格候選所需完整驗證次數降低目標 20%	包含模型訓練、失敗及工具時間

上述數值為研究目標。效能結果以中位數、分布及 95%信賴區間呈現，未達目標亦需報告原因。以至少 200 個完成 RC 標籤的合法佈局及 60 個完成 ADC 效能模擬的候選作初始資料目標；實際完成數與失敗率同步列示。

7 預計可能遭遇之困難及解決途徑

困難	解決途徑與階段判定
FinFET PDK 或工具未取得	第 2 月確認模型與 runset；改採已授權 FinFET 節點須固定新規格。無適用 PDK 則交付介面及工具測試，明列 FinFET 效能驗證未完成
繞線或工具整合成本過高	先完成子電路與固定路由策略；同一策略用於全部比較組，必要人工修正計入工時
預測模型誤排序	保留隨機驗證及不確定性選樣；高誤差區回退為真實抽取
ADC 瞬態或 Monte Carlo 耗時	先以子電路代理篩選，再驗證完整 ADC；核心比較保留相同條件與預算
約束過度限制搜尋	以衝突診斷定位；由設計師確認可放寬軟限制，硬性製程與連通規則不放寬
熱或基板模型缺乏	僅作代理風險分析；不宣稱完成熱或基板效能簽核

8 重要儀器與軟體之配合使用

運算部分優先重用實驗室本地 GPU 工作站與 CPU 模擬資源，用於語言模型推論、數值模型訓練與批次 EDA 作業；所需實際記憶體、可用 GPU 及並行模擬數於第 1 月盤點。資料庫與檔案系統保留網表、GDS、約束、工具日誌、抽取網表與版本關係，支援結果重跑。

既有 RALF／Magic／SKY130 只供 130 nm 工具測試。FinFET 以授權巨集或移植後產生器建立放置介面，使用相容之配線、DRC、LVS、PEX 及 SPICE 工具。Spectre、Calibre 或其他工具須確認授權與批次限制；不預設原生 RALF 已支持 FinFET 與 MOM 電容。

ASAP7 若作為數位端或介面預演，僅驗證工具鏈與資料交換；不以其結果宣稱完成實際 4／6 nm SAR ADC 驗證。先進製程需重新定義合法朝向、量化元件、電容巨集、金屬規則及 LDE 檢查。

9 國外或大陸地區研究之必要性

本年度核心工作可於本地運算與既有研究環境執行，無須赴國外或大陸地區進行研究。國際學術交流以成果發表為目的，若編列國外差旅，另依會議錄取情形、地點與實際需求填寫相關表件。

10 年度執行進度與里程碑

下表以核定開始月為 M1，至 M12 完成。研究以指定 FinFET 節點之約束、巨集介面與閉迴路驗證為主軸，優先 4／6 nm。PDK 與模型於 M2 確認；130 nm 工具測試可並行，但不作 FinFET 核心驗收依據。

工作項目	M1 至 M3	M4 至 M6	M7 至 M9	M10 至 M12
FinFET 授權與規格	確認節點	固定基準	維護	定稿
鰭數與匹配約束	主要執行	修正	測試	封版
繞線 LVS 與 PEX 介面	建置	主要執行	驗證	重現
寄生與效能資料集	初始取樣	主要蒐集	保留測試	整理
粗至細搜尋及 ECO	SA 基準	原型開發	閉迴路實驗	消融比較
PVT 與統計驗證	條件定義	試跑	核心執行	最終確認
FinFET 巨集與整合	介面移植	子電路驗證	ADC 整合	成果與差距
論文與技術文件	研究規格	階段報告	初稿	投稿與交付

階段里程碑

M3 完成 FinFET 鰭數與模型映射、合法巨集與約束檢查，至少一個子電路的繞線及抽取試跑，建立人工與 SA 基準。確認完整 ADC 模型、電容及工具鏈；PDK 不足須提出授權節點替代或列明未完成項目。

M6 完成 FinFET 三類子電路 RC 標籤與效能試跑、粗至細搜尋及寄生模型，開始完整 ADC 抽取後模擬。凍結節點、電路規格、鰭數、比較流程與資料切分；後續變更需記錄理由並重建對照。

M9 完成閉迴路與基準的配對比較、保留變體測試及主要 PVT 驗證。若模型未達預測門檻，改以較高比例的真實驗證完成品質評估，並保留效率成本的差異。

M12 交付 FinFET 巨集介面、最終版圖、DRC／LVS／PEX 與模擬紀錄、消融及統計分析、技術文件與論文稿。目標為三類子電路及完整 SAR ADC 閉迴路驗證；依工具限制區分實際完成範圍。無授權時交付介面、備援測試與差距報告，不能宣稱 FinFET 效能已驗證。

三 預期完成之工作項目及成果

1 預期完成之工作項目

第一年預期完成 FinFET 網表參數與巨集介面、鰭數及匹配環境約束、粗至細搜尋、寄生與效能預測，以及繞線至 PEX 與 ECO 追溯流程。以授權 FinFET 節點之三類子電路與完整 SAR ADC 作驗證目標，優先 4／6 nm；既有 130 nm 成果只供銜接與工具測試。

成果	預期數量	內容與完成依據
研究原型	1 套	可執行閉迴路與版本化約束介面
FinFET 驗證案例	目標 ADC 及 3 類子電路	授權節點 GDS、PEX、效能及失敗紀錄
驗證資料	目標 200 個 RC 與 60 個 ADC 標籤	含訓練、驗證與保留案例清單
技術報告	1 份	基準、消融、PVT、成本與能力界線
論文	1 篇投稿稿件	以可重現方法與比較結果為主；不預設錄取
FinFET 製程介面	1 個授權節點	鰭數、巨集、匹配環境與規則對照

2 參與工作人員可獲之訓練

研究助理與學生將接受 FinFET 鰭數與模型參數解析、匹配與局部版圖環境、電容巨集、限制性路由、EDA 批次流程、PEX 及電路模擬、模型評估與統計比較訓練。每月依工具證據檢討，要求從原始設計至報告均可追溯。

3 學術 國家發展及其他應用方面之貢獻

學術上分析 FinFET 匹配環境與巨集間寄生如何影響 SAR ADC，研究幾何代理與真實 PEX 回饋的分工。技術上形成由 FinFET 設計意圖至可執行約束、PDK 介面與驗證紀錄的流程，支援既有 AI 平台的先進製程實體設計決策。人才方面結合類比電路、FinFET 版圖與數值模型訓練。

可公開部分預期包括方法說明、無製程機密的 schema、評估腳本及允許再散布的研究案例；受授權 PDK 與版圖僅保存於指定環境。專利與技術移轉於研究結果具體後評估，不預先承諾件數或產業效益金額。

四 整合型研究計畫說明

本計畫以個別型規劃，不另列整合型總計畫與子計畫。內部工作包由主持人統籌，研究助理負責工具串接、資料與版本管理，學生依電路、佈局及模型分工。若正式申請改為整合型，應另行依 CM04 補足總體目標、子計畫關係與資源整合。

參考文獻與研究資料

[1] J. Ratschenberger and H. Pretl, RALF: A Reinforcement Learning Assisted Automated Analog Layout Design Flow, TechRxiv preprint, 2024. DOI: 10.36227/techrxiv.171742468.82130474/v1. https://research.jku.at/en/publications/ralf-a-reinforcement-learning-assisted-automated-analog-layout-de/

[2] T. Dhar et al., ALIGN: A System for Automating Analog Layout, IEEE Design & Test, vol. 38, no. 2, pp. 8–18, 2021. DOI: 10.1109/MDAT.2020.3042177. https://arxiv.org/abs/2008.10682

[3] J. Ratschenberger, RALF open-source implementation and README. https://github.com/JakobRat/RALF. 使用實作以研究起始時固定之 commit 為準。

[4] B. Liu, Z. Jin, K. Sun, Z. Lu, Q. Zhang, and B. Yuan, Coarse-to-Fine Macro Placement via Evolutionary Search and Critical Macro Tuning, arXiv:2609.34452v1, 2026. 預印本。 https://arxiv.org/html/2609.34452v1

[5] M. Madhusudan et al., Analog Layout Generation using Optimized Primitives, DATE 2021, pp. 1234–1239. DOI: 10.23919/DATE51398.2021.9474010. FinFET 基本單元之寄生、LDE 及外部配線協同最佳化。

[6] 國家科學及技術委員會，專題研究計畫共用表格與工程處表格。 https://www.nstc.gov.tw/folksonomy/list/6c0b309f-518b-4613-a142-44af89109251?l=ch 及 https://www.nstc.gov.tw/folksonomy/list/49ec3266-51af-4527-be73-fe5e10d0cf13?l=ch 。查核日期 2026 年 10 月 5 日。

[7] 實驗室提供，SMI_Final_Report-V4_RALF.pptx，第 3 至 4、8 至 9、19 至 21、24 至 30 頁。平台數據、130 nm 初步放置與先進製程缺口；封面標示日期 2026 年 10 月 30 日。

[8] 實驗室提供，Macro Placement → Parasitic Feedback → ECORe-placement.docx。寄生感知成本、參考與時脈約束、效能回饋及 ECO 研究構想。

[9] 實驗室提供，AI-Driven_Parasitic-Aware_SAR-ADC_Placement.pptx，第 1 至 15 頁。4／6 nm 寄生感知佈局概念架構；示意圖作研究構想參考。

[10] 實驗室提供，AI-driven Macro Placement.pptx，第 2 至 5 頁。SAR ADC 功能分區與巨集佈局案例圖；圖像不作本計畫實測結果。

[11] 國家科學及技術委員會，專題研究計畫申請書，115 年 4 月 10 日版。實驗室提供檔名申請書 1150410.docx。CM01、CM02、CM03 及 CM05 至 CM10 欄位依據。

[12] 國家科學及技術委員會，專題研究計畫 WWW 線上申請作業使用注意事項及 CM03 頁數限制一覽表。https://tea.mcu.edu.tw/msg_text/resume/A02827932.pdf. 工程處一年期 CM03 至多 20 頁；116 年度若有新公告依新規定。

[13] Synopsys, FinFET Design Insights and Reliability. https://www.synopsys.com/articles/finfet-design.html. 引用鰭數量化及限制性設計規則；實際參數依指定 PDK。

五 申請補助經費與研究人力

CM05 經費需求彙整

經費以一年期研究需求編列。研究人力為核心，優先重用既有運算與 EDA 資源；若需新購設備或軟體，依校內盤點與估價確認。金額由主持人與申請機構依實際敘薪及報價填列。

補助項目	需求與計算依據	申請金額
研究人力費	專任研究助理 1 名、兼任學生 2 名之規劃	【待填】
耗材物品圖書雜項	資料保存、研究文獻與必要軟體服務	【待填】
國外學者來臺	本年度暫無規劃	0
研究設備費	依既有 GPU、CPU、RAM 與儲存盤點決定	【待填或 0】
國外合作與移地研究	本年度核心無此需求	0
國際學術會議	依成果、錄取與會議需求另編 CM12	【待填或 0】
管理費	依國科會規定及申請機構比例計算	由系統產生
申請總額	上述項目加總	【待填】

CM06 主要研究人力與分工

角色	具體工作	姓名與投入比率
計畫主持人	研究設計、電路規格、實驗審核及成果撰寫	【待填】
共同或協同研究人員	如設置，負責電路、實體設計或模型方法	【待確認】

CM07 約用研究人力

專任研究助理規劃 1 名，負責 EDA 介面、批次流程、資料與版本管理、平台整合與實驗重現。兼任學生規劃 2 名，分別負責電路與佈局驗證、預測模型與最佳化實驗。此為人力需求規劃，實際人選、任期與經費由主持人確認。

人力費計算以各人員任用月數乘以校內適用月支費用，另依規定納入雇主負擔項目與適用給付。既有人員若同時參與其他計畫，依實際工作分配與任用規則編列，避免重複計列。

六 耗材設備與配合資源

CM08 耗材 物品 圖書及雜項費用

項目	研究用途與估算方式	金額
資料保存與備份	保存 GDS、PEX、波形與版本；依實際容量報價	【待填】
文獻與研究資料	方法與類比設計文獻；依實際書目與授權	【待填】
軟體或模擬服務	僅限必要且未由既有授權涵蓋者	【待填或 0】
成果與研討交流	論文、國內研討及文件所需費用	【待填】
合計	依核定項目與機構會計分類加總	【待填】

CM10 研究設備費

設備需求	必要性與處理原則	數量及金額
本地運算設備	供模型與批次 EDA；先確認既有設備是否足夠	【待盤點】
記憶體與儲存擴充	依波形、PEX 容量與並行作業量評估	【待估價】
其他研究設備	須與具體工作項目直接相關並說明用途	【待確認】

設備、軟體與儲存項目依性質歸入對應科目，同一需求不重複列於 CM08 與 CM10。需檢附估價與說明者，依提供之申請書及正式申請時適用規定辦理。

配合資源與研究資料

研究使用本地平台與放置原型，所需 FinFET PDK、元件與電容巨集、LDE 模型及 DRC／LVS／PEX 規則由主持人確認。優先 4／6 nm，實際節點依授權選定；GPU、CPU、儲存與商用 EDA 列明可用範圍。FinFET 工具與授權屬本案核心配合資源。

主持人代表性研究成果、著作目錄、其他計畫與本案之關係、相關補助揭露及其他必填聲明，另依正式系統欄位與適用表件填列。國際合作與差旅若新增，需補其必要性、合作對象、行程與經費依據。