國家科學及技術委員會專題研究計畫申請書

4 奈米以下 SAR ADC 之寄生感知 AI 多代理佈局平台

A Parasitic-Aware Multi-Agent AI Layout Platform for Sub-4 nm SAR ADCs

一、計畫基本資料（表 CM01）

計畫名稱（中文）	4 奈米以下 SAR ADC 之寄生感知 AI 多代理佈局平台
計畫名稱（英文）	A Parasitic-Aware Multi-Agent AI Layout Platform for Sub-4 nm SAR ADCs
申請年度／類別	民國 116 年度；一般研究計畫，個別型，兩年期
計畫歸屬／學門	工程技術研究發展處．微電子工程（電子設計自動化、類比積體電路），細分學門代碼【待確認】
申請機構／系所	淡江大學電機工程學系
計畫主持人	【待填教授姓名與職稱】　共同主持人：【由主持人確認是否設置】
全程執行期限	民國 116 年 8 月 1 日至 118 年 7 月 31 日（24 個月；依 116 年度徵求公告確認）
研究對象	經授權之 4 nm FinFET 製程 SAR ADC：元件匹配、局部互連、巨集擺置、寄生回饋與後佈局驗證
前期相關計畫	114WFD0410548「結合大型語言模型與開源 EDA 工具之 AI 驅動物聯網晶片設計自動化版圖資料集產生與驗證平台」（114/12/01–115/11/30）
關鍵詞	4 奈米 FinFET、SAR ADC、局部互連、元件匹配、寄生感知佈局、選擇性萃取、多代理系統、ECO

執行目的與預期影響性（三百字以內）

本計畫把類比佈局最耗人力的「擺置—萃取—模擬—修改」迴圈，交給可追溯的 AI 代理與確定性 EDA 工具分工完成，讓設計者在繞線前即可估計佈局決策對 ADC 效能的影響。學術面，建立 4 nm 局部互連與匹配環境至 SAR ADC 效能的可重現證據，並釐清以 ESD 驗證的選擇性萃取方法轉用類比轉換器的必要條件。產業面，平台全程本地部署，PDK 與版圖不外傳，可縮短 ADC IP 跨製程移植的驗證週期，並培育兼具先進製程佈局、EDA 與 AI 能力的人才。

二、研究計畫中英文摘要（表 CM02）

（一）計畫中文摘要（五百字以內）

在 4 nm FinFET 製程中，整數鰭數、限制性設計規則、局部互連與佈局相依效應已主導類比電路效能，但 SAR ADC 巨集擺置仍多以半周線長（HPWL）為目標，須待繞線、寄生萃取（PEX）與佈局後模擬完成，才知效能是否劣化。本團隊前期已建立本地端 AI 輔助設計平台（1,042 份網表零崩潰之佈局建議、下線審查器、3,383 筆領域微調資料），並以 RALF 完成 130 nm SAR ADC 十一個巨集的約束驅動擺置。

本計畫為期兩年，研究內容包括：（一）建立 4 nm 電氣等效且製程合法的基本單元變體，量測匹配環境、接點／過孔、pin 出口與幾何裕度等佈局技巧的電路效益；（二）研究保留完整寄生 RC 的 LVS 選擇性萃取，界定 SAR ADC 子電路的必要元件集合與誤差門檻；（三）以五個 AI 代理組成「擺置—寄生—效能—裁判—ECO」閉迴路，結合粗至細搜尋、寄生預測與不確定性選樣。三組實驗分別檢驗局部技巧、快速驗證與完整 ADC 閉迴路的效益，最終一律以完整 DRC、LVS、PEX 與電路模擬驗收。預期產出 4 nm 佈局變體庫、規則庫、SE 適用性報告與閉迴路原型；4 nm 驗證以取得授權 PDK 與工具為必要條件。

關鍵詞： 4 奈米 FinFET、SAR ADC、局部互連、元件匹配、選擇性萃取、寄生感知佈局、多代理系統

（二）計畫英文摘要（Abstract）

In 4 nm FinFET processes, integer fin counts, restrictive design rules, local interconnects, and layout-dependent effects dominate analog performance, yet SAR ADC macro placement is still driven by half-perimeter wirelength, so degradation is found only after routing, parasitic extraction, and post-layout simulation. Building on our on-premise AI design platform and a constraint-driven 11-macro SAR ADC placement in 130 nm, this two-year project pursues three aims.

First, a library of electrically equivalent, process-legal primitive variants will quantify how matching environments, contacts and vias, pin access, and geometric margins affect differential RC mismatch, settling, and comparator behavior. Second, LVS-rule-deck selective extraction, which retains the complete routing RC network and all non-FET devices, will be tested on SAR ADC sub-circuits; because published evidence concerns ESD circuits, applicability is treated as a hypothesis with predefined accuracy gates and fallback to full extraction. Third, five cooperating agents (placement, parasitic, extraction, performance judge, and ECO) will close the loop between coarse-to-fine placement, parasitic prediction, uncertainty-aware sampling, and verified performance. Controlled experiments with paired seeds, held-out variants, and PVT checks will report SNDR, SFDR, INL/DNL, specification pass rates, and end-to-end cost; final acceptance always requires complete DRC, LVS, PEX, and simulation. Deliverables include a 4 nm variant library, a layout-rule library, selective-extraction guidelines, and a closed-loop prototype.

Keywords: 4 nm FinFET; SAR ADC; local interconnect; matching; selective extraction; parasitic-aware layout; multi-agent system

三、研究計畫內容（表 CM03）

（一）研究計畫之背景

1. 研究問題與重要性

本計畫要解決的問題是：**4 nm SAR ADC 的佈局仍以線長為目標，但決定效能的是擺置後的寄生、耦合與局部環境**。具體表現在四個面向。

(1) **寄生主導效能**。Kwon 等人的 6 nm 10 位元 500 MS/s pipelined SAR ADC 指出，sub-10 nm FinFET 因製程層數增加使寄生電阻上升，加寬金屬又增加寄生電容，需以 M4–M7 封裝 MOM、M3／M8 屏蔽與 M11 頂板配線取捨 [1]；7 nm 12 位元 ADC 的級間增益誤差亦來自 CDAC 寄生，需靠複製電路的相鄰佈局消除 [2]。5 nm 實務另指出 dummy 漏電、MEOL／BEOL 寄生與取樣開關 GIDL 為移植主要問題 [3]。

(2) **FinFET 元件不能沿用平面 MOS 假設**。鰭數為整數、朝向與間距受限 [4]；基本單元內部寄生與佈局相依效應（LDE）也會影響匹配，需與外部配線協同最佳化 [5]。

(3) **HPWL 與類比需求衝突**。依 CDAC、SAR 邏輯、比較器排列可得最短線長，但數位切換夾在 CDAC 與比較器之間會增加 kickback 與參考擾動 [6]；專家平面圖則以 P／N CDAC 鏡射夾住比較器、取樣開關靠邊、數位與時脈獨立成區 [7]。數位時序 slack 為正也不保證類比安定視窗成立。

(4) **線性流程太晚發現問題**。Placement → Routing → PEX → Post-sim 的流程使失敗在最後一步才暴露，且佈局決策與電路效能的關係難以累積成可重用資料，增加工具執行與工程師介入成本。

2. 4 奈米佈局技巧之關鍵挑戰

4 nm 佈局品質同時受 MEOL 圖形化規則、LDE 與簽核成本限制。表 1 整理挑戰、文獻證據與本計畫的處理方式；兩篇新增文獻的數據均註明適用範圍，不直接移用為 4 nm FinFET ADC 成果。

表 1　4 奈米佈局技巧之關鍵挑戰與本計畫處理方式

挑戰	文獻證據	對 ADC 的影響	處理方式與界線
MEOL 局部互連與圖形限制	3 nm CFET SRAM：45° 局部互連使單元維持 5 個 fin pitch；方形 L 型互連需 6 個 fin pitch、面積增加 ≥ 20%（0.0115 → 0.0138 μm²）並多一道 M0G 光罩；低 NA EUV 每側蝕刻偏差 3–4 nm、高 NA 約 0.5 nm [8]	開關、比較器與 CDAC 單位格的形狀、接點重疊與面積大小	只轉譯互連連接、端點間距與裕度觀念；45° 圖形、pitch 與面積數字不移用，實際規則依 4 nm PDK
互連電阻上升與 RP／CP 取捨	層數增加使 RP 上升、加寬金屬增加 CP；6 nm 以金屬疊層與屏蔽取捨 [1]	CDAC 頂板與 VREF 的 RC 決定安定時間及增益誤差大小	接點／過孔與層別列為 E1 因子；敏感線以完整 PEX 量測
LDE 與 dummy 漏電	連續主動區 dummy 於快角高溫漏電；取樣開關 GIDL 偏高 [3]；primitive 內部寄生與 LDE 影響匹配 [5]	比較器輸入對偏移；取樣開關的線性度	dummy、鄰接與邊界環境保持可追溯；PDK 無 LDE 模型時僅報規則與環境證據
佈局後模擬爆量	4 nm ESD：完整 SPF 模擬 16.18 h；skip-cell 0.48 h 但誤差 −7.9%；選擇性萃取 0.67 h、誤差 1.4% [9]	閉迴路每輪跑完整 PEX 將使候選數極為有限	證據來自 ESD；ADC 適用性列為假設 H2，以門檻與回退機制檢驗
GAA／CFET 改變 P／N 關係	CFET 將 NMOS 疊於 PMOS 之上，局部互連方式決定單元面積 [8]	平面共質心與 P／N 分列假設需重新定義	僅作文獻啟發，不實作堆疊 CFET 或自行修改光罩

3. 研究目標與可檢驗假設

本計畫有三項目標：**目標一**，建立 4 nm 電氣等效且製程合法的基本單元變體與佈局技巧規則庫，量測匹配、接點與局部配線技巧；**目標二**，研究保留完整寄生 RC 的選擇性萃取（Selective Extraction, SE），建立必要元件集合與誤差門檻；**目標三**，將局部變體選擇與巨集擺置串成多代理閉迴路，以實際 PEX 與效能回饋進行 ECO。主案例規劃 12 位元 SAR ADC，取樣率、VDD、滿刻度及功耗／面積上限於 M2 依 4 nm 基準凍結。各假設由獨立對照檢驗，未成立時報告原因與適用範圍。

表 2　可檢驗假設與判定方式

編號	假設	檢驗	成立判定（目標值）
H1	固定拓樸與總鰭數時，匹配環境、接點與 pin 出口協同調整，可降低關鍵差動 RC 不匹配或安定時間	E1	關鍵 εR 或 εC 中位降低 ≥ 20%，且安定時間不退化、面積功耗在限制內
H2	在功能依賴與負載閉合成立的子電路，SE 可於預定誤差內縮短模擬時間	E2	通過表 14 門檻，且適用子電路模擬中位加速 ≥ 2 倍
H3	相同規格與預算下，局部變體選擇與寄生回饋可提高完整 ADC 的 SNDR 或規格達成率	E3	SNDR 中位改善 ≥ 1 dB 或規格率提高（配對比較、95% 信賴區間）
H4	不確定性選樣可降低誤排序及完整驗證之成本	E3 消融	合格候選所需完整驗證次數降低 ≥ 20%

4. 研究範圍與界線

- 聚焦一個具授權的 4 nm FinFET 節點。先完成電路基準與局部變體驗證，再分 **L0**（固定巨集內部，只比較擺置）與 **L1**（從已驗證且電氣等效的變體中選擇）兩層，分開報告。
- 不得以改變電路尺寸、增加電容或放寬規格取得改善。CFET 僅為文獻啟發；130 nm 與 ASAP7 只作工具與介面測試，不作 4 nm 證據。
- AI 負責設計意圖理解、約束生成與修改理由；數值與 EDA 結果負責判定。工具逾時、缺模型或解析失敗一律回報未完成，不以文字報告視為通過。

5. 上年度研究進度與前期成果

實驗室已建立網表檢索（TKU1）、佈局建議（TKU2）及下線審查（TKU3）三套模組，採語意 AI 與確定性工具雙軌架構，以 Docker、n8n、Ollama、PostgreSQL、LightRAG 及 KLayout 本地部署 [10]。表 3 列出可承接的成果與界線。

表 3　前期成果、本計畫銜接與界線

前期成果	實測結果	本計畫銜接	界線
RALF 巨集擺置（130 nm）	12 位元、11 個巨集；16 個搜尋變數；約束與對稱規則 PASS；SA 正規化成本 1.000 → 0.989；157.7 × 242.3 µm	承接搜尋原型；移植至 FinFET 介面並驗證	尚無區塊間繞線與寄生；成本改善不能據以推論 SNDR 改善
TKU2 佈局建議	1,042 份網表全量、零崩潰，約 6 分鐘／份；中低複雜度元件涵蓋率 96.8–100%	重用解析與分群；文字建議轉為可執行約束 JSON	建議需工程師核可方可改寫版圖
TKU1 網表檢索	56／56 cell 入庫；952 元件、678 net、159 拓樸樣式；Hit@1 0.409、分流器 Recall 1.0	作為子電路辨識與約束來源	同族 cell 排序為瓶頸，需補 BM25

前期成果	實測結果	本計畫銜接	界線
TKU3 下線審查	0.18 µm SAR ADC 主案例 7／7 高風險全識別；29 案例加權偵測率 52.8%（142／269）	作為擺置後的審查關卡	不以 AI 判定取代 DRC／LVS
領域微調模型	3,383 筆 SFT；Qwen 3.5 9B 於 73 題保留集 72.6% → 87.7%	用於設計意圖辨識與規則問答	問答分數不代表版圖效能
幾何規則檢查	ASAP7 三個 cell 正常版通過、注入違規 3／3 捕獲	重用 DRC 介面	不等同 4 nm 製程之簽核

註：前期數據來源為實驗室結案報告簡報（封面日期 2026/10/30）。納入正式連續性計畫前，應由主持人以原始日誌確認完成時間、樣本範圍與計畫歸屬。簡報第 29–30 頁已列出 4 nm PDK、fin 量化元件、MOM 電容與 LDE 對稱等缺口，即本計畫的起點。

6. 國內外研究現況與文獻評述

現有研究已各自解決部分問題，但尚無工作把「4 nm 局部變體、寄生預測、ADC 效能判定、ECO 重擺置」串成以完整驗證為準的閉迴路。

表 4　國內外研究現況與本計畫切入點

研究方向	代表工作	已解決	尚未解決（本計畫切入點）
開源類比佈局	ALIGN [11]、MAGICAL [12]、OpenSAR [13]	階層式網表與約束介面，可產出 GDS	目標以幾何與線長為主，未以 ADC 動態效能回饋
FinFET primitive 最佳化	Madhusudan 等 [5]	將 primitive 寄生與 LDE 納入內外部配線	尚未連結至巨集擺置與 ADC 系統效能
RL／SA 類比擺置	RALF [14]	開源 SKY130／Magic 流程，可輸出擺置與繞線腳本	僅四種元件、無量化 benchmark，不能由名稱推定 FinFET 能力
數位巨集擺置	C2FPlace [15]、圖形強化學習 [16]	族群演化、關鍵巨集細調、PPA 最佳化	缺少類比敏感區、對稱與參考阻抗約束
佈局感知尺寸最佳化	Budak 等 [17]、Maji 等 [18]	將佈局寄生納入 sizing 與端到端流程	對象為元件尺寸，巨集層級的參考與時脈未成擺置變數
GNN 寄生與約束預測	ParaGraph [19]、對稱標註 [20]	快速預測 net 寄生、辨識對稱	未接到 ADC 效能，也未進入擺置迴路
LLM／多代理類比自動化	AnalogCoder [21]、AnalogAgent [22]、LayoutCopilot [23]、LLM 約束生成 [24]	電路生成、互動式佈局、自我演化記憶；AnalogAgent 以 Qwen-8B 達 72.1% Pass@1	綜述 [25] 指出缺少佈局後寄生管理；無效能裁判與 ECO 代理
SAR ADC 系統最佳化	Global-local 最佳化 [26]	系統級 sizing，12 個設計案例具競爭力	不涵蓋實體擺置與寄生
先進製程佈局與簽核	CFET MEOL [8]、4 nm SE [9]、5 nm AMS [3]	個別佈局技巧與模擬加速已驗證	技巧未成為 AI 可調用之規則；SE 僅於 ESD 驗證，cell 選擇仍靠人工

兩篇關鍵文獻的適用範圍需特別說明。Li 等人研究的是假設性 3 nm CFET SRAM 與 EUV 圖形，45° 與方正局部互連涉及 5／6 個 fin pitch、3／4 道光罩與接點重疊取捨 [8]；本計畫只轉譯其連接、端點間距與裕度觀念。Lee 等人在 4 nm ESD 電路以 LVS 規則檔選擇性保留元件，未選區域保留非 FET 元件與完整寄生 RC 後正常 PEX，兩案例由 16.18 降至

0.67 小時、2.14 降至 0.27 小時，Vgs 差異 1.4% 與 0.4% [9]；這是 ESD 情境證據，並非 ADC 的 SNDR 或 INL 精度，本計畫需驗證類比負載、切換與回授的保留條件。

7. 原創性與預期影響

(1) **4 nm 合法變體連結匹配環境與局部互連：** 以電氣等效、通過完整 DRC／LVS 的 primitive 變體，量化接點、pin 出口、dummy 與裕度對差動 RC 與安定時間的影響。
(2) **SAR ADC 的 SE 必要元件集合與誤差判定：** 首次系統性檢驗 ESD 型選擇性萃取轉用類比轉換器的條件，並研究由寄生敏感度輔助選取保留 cell。
(3) **效能導向的多代理閉迴路：** 以完整萃取標籤校正 AI 輔助的局部與巨集協同搜尋，目標由線長轉為 SNDR、規格達成率與驗證成本。
(4) **可追溯的本地平台：** 延續「AI 判斷、Code 把關」原則，每次修改的理由、成本變化與工程師 FIX 皆寫入記憶庫；保留負結果，不只報告成功案例。

新增方法的適用性與增益由對照及消融判斷，不將既有文獻方法本身宣稱為本案原創。

（二）研究方法、進行步驟及執行進度

1. 整體研究架構

流程先建立 4 nm 合法基本單元變體，再以三層評估分工：**快速層**以 variant_id、pin 與局部環境特徵排序候選；**SE 層**保留完整寄生 RC 並核對誤差，僅用於合格情境篩選；**完整層**採未修改之 DRC／LVS、PEX 與電路模擬。只有完整層結果列為 ADC 最終合格證據，並回饋下一輪 ECO（圖 1）。此架構延續實驗室「擺置→寄生回饋→ECO 重擺置」研究構想 [27]。

平台以五個代理分工執行此流程（圖 2、表 5）。只有通過效能裁判的候選才進入繞線與簽核；未通過者帶著「主導成本項」診斷交由 ECO 代理局部修正。




圖 1　4 nm 局部變體、合格 SE 篩選與完整寄生驗收的研究流程



圖 2　五代理閉迴路架構（數值皆由確定性工具產生）

表 5　代理分工、工具與判定依據

代理	主要工作	確定性工具	LLM 角色	判定依據
Placement	選擇合法局部變體並生成巨集候選	Analog-C2FPlace SA 基準	由 TKU2 建議產生約束	variant_id、座標與硬性約束
Parasitic／SE	RC 預測、選擇性萃取與誤差檢查	幾何 RC 模型、樹模型／GNN	標示敏感 net	局部變體、必要元件與完整 RC
PEX／Noise	執行工具並解析驗證結果	Calibre 或相容 DRC／LVS／PEX	無	工具退出狀態、規則報告、萃取網表
Performance Judge	統計效能與規格達成狀態	SPICE、FFT 與 INL／DNL 腳本	解釋失敗主因	實際模擬數值、門檻與信賴區間
ECO	提出可回復修改與更新版本	合法化與規則檢查	提出修正動作並寫入記憶庫	失敗原因、敏感網路與變更紀錄

2. 工作項目一：4 nm 介面與佈局約束（M1–M6）

解析 FinFET 階層式 SPICE 網表，保留模型、元件型別、端點與原始階層路徑；以 PDK 對照表解讀鰭數、finger 與倍乘參數並與 LVS 定義核對，不以平面 MOS 寬度替代。以拓樸辨識及設計師標註確認 CDAC、取樣、比較器與控制，巨集拆分前後比對 inter-block nets。AI 建議轉為 JSON 時附 target_id、單位、容許值、來源與核准狀態；未知元件、非法旋轉與鰭數衝突由程式拒絕，未核准建議不得改寫版圖。

表 6　佈局約束項目與檢查方式

約束項目	層級與執行方式	檢查方式
鰭數與模型參數	保持移植後電路之整數鰭數與拓樸（硬限制）	PDK 參數映射及 LVS 屬性比對
非重疊及邊界	巨集硬限制；halo 與合法朝向	PDK 網格、方向與邊界檢查
匹配環境與 LDE	保留 dummy、鄰接及邊界條件	PDK 規則；有模型時萃取模擬
差動對稱	成對移動、共用對稱軸	座標及鏡像 pin 對照
CDAC 內部匹配	MOM 等電容單元與 dummy 一致	方向、層疊、拓樸及內部 LVS
類比隔離	數位 keep-out 及分離電源域	距離與連接檢查，再作耦合驗證
敏感連線	CDAC 至比較器及 VREF 優先路由	差動 R／C 及耦合不匹配
數位控制時序	固定規格與轉換相位	邏輯延遲與類比安定視窗

鰭數、合法朝向、匹配群組與電源域採硬限制；寄生、參考擾動與面積採成本或規格限制。鏡像僅在 PDK 允許且環境等效時使用，FinFET 幾何對稱不自動視為電性匹配。

3. 工作項目二：元件匹配、局部互連與佈局技巧規則庫（M2–M15）

以 4 nm PDK 允許的 PCell、元件與電容建立 primitive 變體。將製程固定的 gate／source／drain 與 MEOL 結構，和設計者可調的接點、pin、局部金屬及過孔分開；固定結構只萃取建模。候選須維持相同拓樸、元件模型、總鰭數、finger／multiplicity、電容值與偏壓，逐一通過完整 DRC 與 LVS。

表 7　基本單元族、研究技巧與電路量測

單元族	研究技巧與允許變因	電路量測
比較器輸入與再生對	對稱／交錯排列、共同質心適用性、dummy、鄰接及 pin 出口	輸入等效偏移、判定時間、kickback、差動 RC
取樣開關與差動介面	固定鰭數的合法排列、接點與過孔、等長同層路徑、控制線隔離	導通路徑 R、取樣安定、輸入負載與時脈注入

單元族	研究技巧與允許變因	電路量測
MOM 電容與 CDAC 端點	單元方向、分群與 dummy、共用幹線、對稱 pin 及過孔	頂板負載與耦合、差動 C、位元切換安定

表 8　局部互連佈局變因與比較指標

佈局變因	4 nm 實作與限制	比較指標
pin 出口與互連轉向	比較合法直線及正交／跨層出口；最小段長與方向依 PDK	連線 R、端點 C、耦合及 pin 可達率
接點／過孔配置	最小合法配置對照允許之冗餘配置；差動兩側同層同數	接點／via R、ΔR、負載 C 及面積
enclosure 與端點間距	量測接點包覆、線端、tip-to-tip 及最小面積等裕度	最小裕度、DRC 失敗類型與 RC 變化
敏感線層別與隔離	固定合法層選項；比較距離、shield 及交叉方式	C_{couple}、總 C、參考恢復與時脈注入

幾何裕度以相同單位的實際包覆或間距減去規則要求計算（式 1）；複合規則以工具判定為準，不以單一裕度替代 DRC。若 PDK 提供 overlay、線寬或蝕刻變異模型，以其允許範圍做萃取敏感度實驗；若無，僅比較名目裕度與 RC 角落，不宣稱已模擬 EUV 曝光窗口或量產良率結果。

$$m_{rule} = d_{actual} - d_{required}, \quad m_{min} = \min(m_{rule}) \qquad (1)$$

佈局技巧規則庫。將實驗結論與文獻、PDK 文件及工程師 FIX 整理為規則庫（表 9），每條規則記錄適用條件、做法、對應成本項、驗證方式與來源，寫入 LightRAG 與 SQL 並轉為 SFT 題型。規則庫分為「公開抽象規則」與「機密 PDK 參數」兩層，只釋出前者。第二年擴充為 CDAC、比較器輸入對、取樣開關、VREF 幹線與時脈屏蔽的參數化模板，ECO 代理可直接切換已驗證的模板變體。

表 9　4 奈米佈局技巧規則庫分類

類別	代表技巧	驗證方式
元件層	multi-finger、fin 數量化、dummy gate、擴散斷點	LVS 屬性、PDK 規則
匹配	沿 fin 方向共質心、ABBA 交指、對稱 LDE 環境	完整 PEX、Monte Carlo
被動元件	MOM 封裝與屏蔽層、單位格規則化、頂板出口	內部 LVS、差動 C
互連	單向金屬、雙 via／via 陣列、EM 線寬、屏蔽	DRC、R／C 矩陣、EM 檢查
隔離	guard ring、深 N 井、時脈 keep-out、分離電源域	耦合萃取、注入模擬
可製造性	密度填充只放 dummy 區、統一方向、MEOL 互連樣式	DRC、幾何裕度（式 1）

4. 工作項目三：類比約束下的粗至細搜尋與 ECO（M7–M21）

將既有 SA 移植至 4 nm 合法巨集，並參考 C2FPlace 的族群演化與關鍵巨集細調 [15]。L0 固定內部版圖，搜尋離散位置與合法朝向；L1 增加 variant_id。最佳化採「先可行、再排序」：幾何、連通、匹配群組與電源域不合格者直接淘汰；可行候選以式 2 排序，各項以預先固定的基準尺度正規化，避免將電阻、電容、電壓與面積直接相加。權重由驗證集設定並在保留測試前凍結，比較時同步報告各原始指標。

$$J_{fast}(P) = w_H z_{HPWL} + w_C z_{coupling} + w_R z_{reference} + w_M z_{mismatch} + w_L z_{LDE} + w_A z_{area} \qquad (2)$$

z 為無量綱指標；P 包含位置、朝向及 L1 的 variant_id。z_{LDE} 僅在 PDK 提供 LDE 模型時啟用。表 10 列出各成本來源與處理方式，其中熱、基板與回流路徑只在有模型時量化，否則僅作風險特徵。

表 10　寄生感知成本項與處理方式

成本項	SAR ADC 物理意義	資料來源	在搜尋中的處理
HPWL	繞線線長	網表／擺置	z_{HPWL}，僅作搜尋代理值
時脈耦合	CLK 對 CDAC／比較器的耦合	耦合萃取	$z_{coupling}$；決定 keep-out 及屏蔽配置
參考網路	VREF 阻抗、瞬態偏移與恢復	RC 萃取與參考網路模擬	$z_{reference}$；目標為 Z_{REF} 最小且 L／R 對稱
差動不匹配	差動 R／C 及接點／via 之差異	完整 PEX	$z_{mismatch}$（式 6 的 ε_R、ε_C）
LDE	WPE、主動區長度與間距、dummy 配置	PDK LDE 模型	z_{LDE}；無模型時不計分
IR／EM	電源與參考 IR drop、電流密度	EMIR	規格限制
熱／基板	熱梯度與數位切換造成的基板雜訊	功率圖、基板模型代理值	有模型才量化，否則為風險特徵
回流路徑	訊號與回流迴路面積	電源／地拓樸	依拓樸個別處理，不與其他阻抗任意相加
幾何裕度	tip-to-tip、enclosure、圖形合法性	DRC 與式 1	硬門檻；額外裕度作選擇性比較

完成精確驗證的候選須先通過面積、功耗、DRC、LVS 與時序門檻，再以 SNDR 為主要效能指標、SFDR 為獨立限制或 Pareto 比較項。ENOB 由標準正弦測試下的 SNDR 推得（式 3），避免兩者在獎勵中重複加權。

$$\mathrm{ENOB} = (\mathrm{SNDR} - 1.76) / (6.02) \qquad (3)$$

ECO 策略。 依敏感網路耦合、差動寄生誤差及局部擾動對效能的影響排序巨集，對 CDAC 與比較器間距、時脈路徑隔離或參考接點位置提出小幅調整，並可切換已驗證的模板變體。每次修改記錄原因、受影響網路、預測與實測改善及工具成本；未改善或失去可行性即回復上一版本。強化學習（PPO）只在核心里程碑完成後作為局部 ECO 延伸，其訓練成本計入預算；RL 是否優於 SA 以相同評估預算公平比較。

5. 工作項目四：寄生預測與不確定性回饋（M7–M20）

建立 placement-only、粗略路由及完整 PEX 資料；SE 結果另標為篩選資料，不當成完整 ADC 真值。輸入特徵包含 variant_id、接點／via 配置、pin 出口、幾何裕度、dummy 與鄰接特徵，以及層別、平行段、線寬、間距與屏蔽；只知巨集距離時提高不確定性。

表 11　寄生與效能資料集之特徵與標籤

特徵或標籤	來源	用途
差動輸入 R 與 C	完整 PEX，含巨集內外部寄生	估計差動不匹配與輸入負載
CLK 至類比節點耦合	耦合萃取與指定切換情境	分析時脈擾動與效能退化
VREF 路徑 R 與瞬態偏移	RC 萃取及參考網路模擬	評估 CDAC 切換與參考恢復
安定時間與比較器偏移	固定測試平台電路模擬	連接寄生與轉換誤差
SNDR 及 SFDR	萃取後 ADC 輸出，FFT 設定一致	訓練效能預測與最終驗證

初始以簡化 RC 及樹模型作基準，資料足夠再評估圖模型（如 ParaGraph [19]）。寄生與效能模型分開，區分「幾何→寄生」與「寄生→效能」的誤差。敏感電容誤差以式 4 計算，C_{floor} 於保留測試前依 PDK 尺度固定；以模型集成或交叉驗證殘差估計不確定性並量測預測區間涵蓋率。

$$\mathrm{NMAE} = \mathrm{mean}\left(|C_{pred} - C_{full}| / \max(|C_{full}|, C_{floor}) \right) \qquad (4)$$

每輪優先驗證預測較佳且不確定性高的候選，並保留少量隨機候選以降低取樣偏差。無法完成繞線或模擬的候選記為失敗資料，不在訓練與效率統計中刪除。資料依電路變體分組切分，同一電路的近似位置或同一萃取網表不得同時出現在訓練與測試集。

6. 工作項目五：繞線、完整驗證與轉換時序（M10–M24）

依 PDK 各層允許方向、pitch、過孔與 pin 可達性建立固定路由策略：差動輸入保持相近層別與過孔，VREF 兼顧負載、恢復與對稱，時脈避開敏感區；屏蔽會增加對地電容，需萃取與模擬比較。研究版圖以指定 PDK 執行 DRC 與 LVS，記錄規則版本、完整報告與 waiver 依據幾何對稱或 AI 審查不能替代 LVS。PEX 保留敏感端點的耦合與分佈 RC；巨集內外寄生以一致端點與階層規則合併，避免重複計入。

逐位轉換需確認 CDAC 安定、比較器判定、邏輯控制與保留時間均落在可用相位內（式 5）；非同步控制依實際相位相依關係建立時序條件，不只檢查數位 slack。

$$T_{DAC,settle} + T_{comparator} + T_{logic} + T_{guard} \le T_{bit,available} \qquad (5)$$

動態模擬使用固定記錄長度、穩態丟棄區段與頻譜規則，包含低頻與接近 Nyquist 至少三個輸入頻率，優先採相干取樣，同步量測 SNDR、SFDR、ENOB、功耗與參考擾動並保留輸出碼與腳本。PVT 與 RC corner 至少涵蓋名目及主要慢／快、電壓與溫度邊界；關鍵匹配子電路 Monte Carlo 目標 100 次，完整 ADC 先 30 次試跑再依運算成本提升至 100 次；基準與方法共用種子，規格率附信賴區間。INL／DNL 採固定 ramp 或 code-density 程序量測，不由 SNDR 推定。

7. 工作項目六：4 nm LVS 選擇性萃取（M4–M18）

依 Lee 等人的 SE 概念 [9]，從完整 4 nm GDS 與網表建立必要元件清單：選取單元保留全部元件；未選區保留全部非 FET 元件及完整分佈／耦合 RC，再執行正常 PEX。LVS rule deck 用於選擇元件，不取代 PEX。

表 12　SE 實作步驟與檢查點

步驟	研究實作	檢查點
依量測目的選取	比較器判定、取樣／CDAC 安定、VREF 恢復分別建立清單	保留偏壓、回授、切換及負載相關器件
功能與負載閉合	由網表追蹤至供應、控制與耦合端；逐層擴充選區	被刪器件對 DC、動態負載及注入的影響
獨立 SE 設定	原簽核 deck 不變；可修改時另建 wrapper／研究 runset	保存 hash、選取 instance 及被移除 FET 清單
完整寄生與被動元件	保存所有區域配線 RC、電源／地、耦合與必要 decap	網路、耦合對、元件及端點對照
正常 PEX 與模擬	輸出可模擬網表；使用與 full 一致的刺激與條件	時間、記憶體、波形與誤判記錄

SAR ADC 的取樣開關、比較器、CDAC 切換、參考緩衝與類比偏壓原則上全部保留；以 FET 建模的 MOS 電容或 decap 不可因名稱或區域刪除。完整配線 RC 不包含被刪 FET 的端點電容與非線性負載，因此必須保留影響負載的器件或使用經 full 校正的邊界模型。若授權 deck 不可修改，改用工具支援的 instance filtering 或由完整 PEX 網表作可追溯選取，另標為替代實作。**本計畫的延伸研究**是由 Parasitic 代理依敏感網路寄生圖與成本貢獻建議保留清單，並以完整 SPF 抽查校正；此分支與原 SE 結果分開報告。

表 13　萃取模式與研究判定

模式	保留內容與用途	研究判定
S0 完整萃取	全部元件與完整 RC；不啟用 RC reduction	精度、電路效能與最終驗收參考
S1 skip-cell	使用工具實際選項；記錄被省略內容	只比較速度與誤差，不作驗收
S2 選擇性萃取	必要 FET、全部非 FET、全區域寄生 RC	檢驗文獻方法於 ADC 子電路的適用性
S3 邊界模型	S2 加經校正的非選區負載／激擾模型	獨立研究分支，不與 S2 結果合併分析

表 14　SE 預設篩選門檻（本計畫訂定，非文獻既有結果）

指標	子電路層級	ADC 層級篩選
判定／安定時間相對差異	≤ 5%	—
位元決策時刻 CDAC 頂板等效電壓差	≤ 0.1 LSB	—
|ΔSNDR|／|ΔSFDR|	—	≤ 0.25 dB／⩽ 0.5 dB
INL、DNL 曲線最大差異	—	各 ⩽ 0.2 LSB
適用子電路模擬中位加速 S_{sim}（式 7）	≥ 2 倍	≥ 2 倍

門檻於校正集試跑後、保留測試前由主持人確認並凍結；LSB 以凍結之 $V_{FS}/2^N$ 計算。測試涵蓋低頻／近 Nyquist、滿刻度與小訊號、主要 CDAC 切換與代表 PVT，並統計 SE 判合格而 full 不合格的 false pass；零誤判也須報告二項 95% 信賴區間。分開記錄 LVS、PEX、網表處理、模擬與人工時間，另算端到端加速與峰值記憶體。超標、拓樸或 PDK 版本變更、未校正 PVT 或必要器件不明時一律回退 S0；所有最終 ADC 仍以 S0 驗收。

8. 實驗設計與量化驗收

E1 局部佈局技巧因子實驗（M4–M12）。以比較器配對器件、取樣差動介面及 MOM／CDAC 端點三類單元，每類以至多四個二水準因子形成 16 組候選，目標共 48 個合法變體；不合法組合記錄後改以可行子矩陣分析。每個變體採完整 DRC／LVS／PEX，不以 SE 結果評斷局部技巧。

表 15　E1 因子與水準

因子	候選水準	控制與分析
A 匹配與環境	基準配置／合法交錯或共同質心與環境對稱	固定總鰭數、模型與匹配對；MOM 另用單元排列
B 接點／via	最小合法／允許之配對冗餘	固定電路規格；比較 R 下降與 C、面積代價
C pin 與局部出口	基準出口／對稱且可達的合法出口	記錄層序、轉向、線長及外部 pin 位置
D 裕度或隔離	最小合法／增加包覆、線端或隔離裕度	各單元選一個可控參數，其餘條件保持一致

以全因子或可行子矩陣估計主效應與二因子交互作用，不把多項同時改動歸因於單一技巧。差動不匹配以式 6 由完整 PEX 計算，近零值改報絕對差。

$$\varepsilon_R = (|R_p - R_n|)/((R_p + R_n)/2)\,, \quad \varepsilon_C = (|C_p - C_n|)/((C_p + C_n)/2) \qquad (6)$$

E2 SE 方法對照（M7–M18）。從 E1 及整合版圖選取至少 12 個、涵蓋三類子電路的校正與保留案例，比較 S0–S3 及三種選區範圍；同源變體只屬一個資料分組，另保留未見的負載、切換或 pin 配置，以表 14 門檻判定。

$$S_{sim} = (T_{full\ simulation}) / (T_{SE\ simulation}) \qquad (7)$$

E3 完整 ADC 閉迴路比較（M13–M24）。以固定 4 nm SAR ADC 規格比較表 16 各組；先用同一 primitive 作 L0 比較，再以 P2 作 L1 比較，保持拓樸、元件尺寸、面積／功耗上限與測試設定。SE 開／關另作配對實驗，最終效能一律由 full 決定。自動化方法至少 10 組配對種子，分別在相同 full 驗證次數與相同端到端時間下比較，並消融局部變體、幾何裕度、時脈與 VREF 特徵、不確定性及 SE 選樣。

表 16　E3 比較組

比較組	方法差異	比較目的
B0 工程師基準	固定人工佈局；相同繞線與模擬設定	建立品質與人工工時參考
B1 約束 SA	HPWL 與壅塞；相同硬性類比限制	隔離寄生回饋的增益
B2 粗至細搜尋	族群探索；無實際效能回饋	評估搜尋機制本身
P1 寄生回饋	快速寄生模型與定期 PEX 校正	評估寄生感知效益
P2 完整方法	P1 加效能預測、不確定性選樣與五代理 ECO	評估閉迴路與樣本效率

表 17　量化驗收指標（研究目標值）

驗收項目	規劃目標	計算與證據
4 nm 合法與一致	變體電氣等效並通過完整 DRC／LVS	元件／pin 對照、指定 deck 與報告
局部佈局技巧	關鍵 ε_R 或 ε_C 中位降低 ⩾ 20%	E1 配對；安定時間不退化，面積功耗在限制內
寄生預測	敏感 C 之 NMAE ≤ 10%	full 保留標籤；近零另報絕對誤差
效能預測	SNDR MAE ≤ 1 dB	保留案例的實際 PEX 模擬
SE 適用性	通過表 14 門檻；中位加速 ⩾ 2 倍	E2 保留案例、false pass 信賴區間
閉迴路品質	SNDR 中位改善 ⩾ 1 dB 或規格率提高	相同面積功耗上限之配對比較
驗證成本	合格候選所需完整驗證次數降低 ⩾ 20%	含模型訓練、失敗及工具時間

註：資料目標為 200 個 full RC 標籤與 60 個 full ADC 效能標籤（另計最後的配對比較，不混算 SE 標籤）。採電路變體分組、配對差異與 95% 信賴區間；品質無增益或 SE 不適用亦列為正式結果。

9. 預計可能遭遇之困難及解決途徑

表 18　預計困難與解決途徑

困難	解決途徑與階段判定
4 nm PDK 或工具未取得	M2 確認授權、模型、電容與 runset；備援節點（ASAP7、6／7 nm）只驗證方法，不能以其結果替代 4 nm 驗證，並明列缺口
規則、LDE 模型與 runset 屬機密	全流程本地部署；規則庫分為公開抽象規則與機密 PDK 參數兩層，只釋出前者
SE 需調整 LVS rule deck	原簽核 deck 不變；以外掛 wrapper、instance filtering 或完整 PEX 網表選取實作，先於 ASAP7 驗證流程
SE 必要器件過多或超標	M3 量測單次成本；SE 未過門檻即回退 S0、降低候選量並報實際統計精度
預測模型誤排序	保留隨機驗證與不確定性選樣；高誤差區回退為真實萃取

困難	解決途徑與階段判定
繞線或工具整合成本過高	先完成子電路與固定路由策略；同一策略用於全部比較組，人工修正計入工時
約束過度限制搜尋	以衝突診斷定位；由設計師確認可放寬的軟限制，硬性製程與連通規則不放寬
LLM 幻覺產生錯誤約束	數值一律來自 SQL／PEX／模擬；LLM 輸出經 Code 校驗與三層 fallback，約束需工程師核可
製程變異或 LDE 模型缺乏	只報幾何裕度、環境與已支援角落；不宣稱 EUV 窗口、量產良率、熱或基板簽核

10. 重要儀器與軟體之配合使用

- **運算：** 優先重用實驗室本地 GPU 工作站與 CPU 模擬資源，用於模型推論、數值模型訓練與批次 EDA；實際記憶體、GPU 與並行模擬數於 M1 盤點，必要時依 M3 成本估算申請設備（表 CM10）。
- **EDA：** 4 nm 使用授權 PCell 或合法 primitive、MOM 電容、完整 DRC／LVS／PEX（如 Calibre）與 SPICE（如 Spectre）；須確認授權與批次限制，SE 另確認 deck 修改或 filtering 權限。
- **既有工具：** RALF／Magic／SKY130 僅供 130 nm 工具測試；KLayout 0.29.8 與 ASAP7 作介面預演，不作 4 nm SAR ADC 證據。
- **資料：** 資料庫與檔案系統保存網表、GDS、約束、工具日誌、萃取網表與版本關係，支援結果重跑。

11. 赴國外或大陸地區研究之必要性

本計畫核心工作可於本地運算與既有研究環境執行，無須赴國外或大陸地區進行研究。若編列國際會議差旅，另依會議錄取情形填寫 CM12。

12. 執行進度與里程碑

以核定開始月為 M1。第一年完成 4 nm 資源、合法局部變體、full 基準與 SE 適用性；第二年完成粗至細搜尋、五代理閉迴路、完整 ADC 比較與交付。深色格為該工作的主要執行期。

表 19　兩年期執行進度甘特圖

工作項目	第一年（116/08–117/07）				第二年（117/08–118/07）			
	M1–3	M4–6	M7–9	M10–12	M13–15	M16–18	M19–21	M22–24
4 nm 授權與 PDK 介面	凍結	維護	維護	維護	維護	維護	維護	定稿
primitive 變體（E1）	初始	E1	E1	保留測	模板	模板		封版
佈局技巧規則庫與模板	蒐集	規則 v1	規則 v1	封版	模板	模板	更新	公開
full 與 SE 萃取（E2）	full	SE 介面	校正	校正	門檻	保留測	重現	
寄生與效能資料集		取樣	蒐集	蒐集	蒐集	保留測	整理	
粗至細搜尋與五代理 ECO			SA 基準	原型	閉迴路	閉迴路	E3	消融
繞線、PVT 與統計驗證		定義		試跑	執行	執行	執行	確認
4 nm 巨集與完整 ADC	移植	子電路		整合	整合	E3	E3	最終 full
論文與技術文件		規格		報告		投稿	初稿	交付

表 20　階段里程碑

里程碑	查核內容
M3	完成 4 nm 參數與 primitive 映射、三類因子矩陣及至少一類 full 萃取；建立人工／SA 與 S0 基準，量測單次 PEX 與模擬成本。若 M2 授權未完成，須列明 4 nm 驗證缺口。
M6	完成 E1 初始合法變體、三類 full 標籤及 SE 清單／runset；凍結規格、比較流程、資料分組及 SE 門檻。
M12	第一年查核：E1 因子效應、規則庫 v1、E2 校正結果、寄生預測基準模型；精度不符即擴大必要器件或停用 SE，不延後 full 基準。
M18	完成五代理閉迴路原型、參數化模板與 E2 保留測試；開始 E3 配對比較。
M24	交付 4 nm 變體庫、規則庫與模板、SE 適用／失敗案例、最終 S0 萃取與 ADC 結果、統計與消融、技術文件及論文；備援資料與 4 nm 資料分列。

（三）預期完成之工作項目及成果

1. 分年預期完成之工作項目

表 21　分年工作項目與查核依據

年度	工作項目	查核依據
第一年	4 nm 介面與約束 schema；三類 primitive 共 48 個合法變體（E1）；規則庫 v1；full 萃取基準與 SE 介面；寄生預測基準模型	E1 因子報告；規則 ≥ 60 條且附驗證方式；敏感 C NMAE；SE 校正誤差
第二年	參數化模板；粗至細搜尋與五代理 ECO 閉迴路；E2 保留測試；E3 完整 ADC 配對比較與消融；平台與資料集開放	SE 門檻與加速；SNDR 改善或規格率；完整驗證次數；最終 S0 驗收

2. 預期完成之研究成果

表 22　預期研究成果

成果	第一年	第二年	內容與完成依據
研究原型	介面與 SE 原型	閉迴路 1 套	可執行之閉迴路與版本化約束介面
4 nm 佈局變體	3 類、48 個	模板擴充	電氣等效、GDS、環境、pin 與 full 證據
驗證資料	200 個 RC 標籤	60 個 ADC 標籤	含訓練、驗證與保留案例清單
SE 與技術報告	≥ 12 案例	報告 1 份	S0–S3、門檻、誤判、加速及失敗邊界
論文	研討會 1 篇	期刊或研討會 1–2 篇投稿	以可重現方法與比較結果為主，不預設錄取
人才培育	碩士生 1–2 名	碩士論文 1–2 篇	依實際參與人員填列

3. 參與工作人員可獲之訓練

研究助理與學生將接受 4 nm 鰭數與模型、PCell 與局部互連、dummy 與 LDE、差動配線、DRC／LVS／PEX、SE 邊界、SPICE 與 FFT、因子與配對統計，以及 LLM 多代理、圖模型與最佳化方法訓練。每月依工具證據檢討，要求原始設計、變體、選取清單、網表與成果可追溯。

4. 學術、國家發展及其他應用方面之貢獻

- **學術：** 建立 4 nm 局部互連與匹配環境至 SAR ADC 效能的實驗證據，並釐清 ESD 型 SE 方法轉用類比轉換器的必要條件。
- **技術：** 將可調佈局參數、primitive 變體、快速篩選與 full 驗收串接至既有 AI 平台，形成可審查的實體設計資料與方法。
- **國家發展與產業：** 強化先進製程類比 IP 設計自動化的自主能力；可公開部分包括方法說明、無製程機密的 schema、評估腳本與可再散布案例。專利與技術移轉於結果具體後評估，不預先承諾件數或金額。

（四）整合型研究計畫說明

本計畫為個別型計畫，依國科會申請書格式撰寫 [28]。內部工作包由主持人統籌，研究助理負責工具串接、資料與版本管理，學生依電路、佈局及模型分工。

參考文獻

[1] Y. Kwon et al., "A 10-bit 500-MS/s pipelined SAR ADC with feedback factor compensation in 6-nm FinFET," IEEE Trans. Circuits Syst. II, vol. 72, no. 5, pp. 698–702, May 2025.

[2] S. Baek et al., "A 12b 600MS/s pipelined SAR and 2×-interleaved incremental delta-sigma ADC with source-follower-based residue-transfer scheme in 7nm FinFET," in IEEE ISSCC Dig. Tech. Papers, 2021, pp. 172–174.

[3] "Design challenges and techniques for 5nm FinFET CMOS analog/mixed-signal circuits," in Proc. Int. Conf. VLSI Design (VLSID), 2023, pp. 98–103, doi: 10.1109/VLSID57277.2023.00033.（作者待補）

[4] Synopsys, "FinFET design insights and reliability." [Online]. Available: https://www.synopsys.com/articles/finfet-design.html（鰭數量化與限制性規則；實際參數依指定 PDK）

[5] M. Madhusudan et al., "Analog layout generation using optimized primitives," in Proc. DATE, 2021, pp. 1234–1239, doi: 10.23919/DATE51398.2021.9474010.

[6] B. Razavi, "The StrongARM latch: A circuit for all seasons," IEEE Solid-State Circuits Magazine, vol. 7, no. 2, pp. 12–17, 2015.

[7] 實驗室提供，AI-Driven_Parasitic-Aware_SAR-ADC_Placement.pptx（第 1–15 頁）與 AI-driven Macro Placement.pptx（第 2–5 頁）；示意圖僅作研究構想參考，不作為本計畫實測結果。

[8] Y. Li, Q. Wu, and X. Liu, "A MEOL logic layout optimization recommendation under 3 nm CFET architecture and beyond," in Proc. IEEE ICSICT, 2022, doi: 10.1109/ICSICT55466.2022.9963470.

[9] W. Lee et al., "Fast and accurate post-layout simulation methodology using 4nm LVS rule deck," in Proc. IEEE MDTS, 2022, doi: 10.1109/MDTS54894.2022.9826968.

[10] 實驗室提供，SMI_Final_Report-V4_RALF.pptx（AI agent 智慧化設計分析平台結案報告），第 3–4、8–9、19–21、24–30 頁；封面標示日期 2026/10/30。

[11] T. Dhar et al., "ALIGN: A system for automating analog layout," IEEE Design & Test, vol. 38, no. 2, pp. 8–18, 2021, doi: 10.1109/MDAT.2020.3042177.

[12] B. Xu et al., "MAGICAL: Toward fully automated analog IC layout leveraging human and machine intelligence," in Proc. IEEE/ACM ICCAD, 2019.

[13] M. Liu, X. Tang, K. Zhu, H. Chen, N. Sun, and D. Z. Pan, "OpenSAR: An open source automated end-to-end SAR ADC compiler," in Proc. IEEE/ACM ICCAD, 2021.

[14] J. Ratschenberger and H. Pretl, "RALF: A reinforcement learning assisted automated analog layout design flow," TechRxiv preprint, 2024, doi: 10.36227/techrxiv.171742468.82130474/v1；開源實作 https://github.com/JakobRat/RALF（以研究起始時固定之 commit 為準）。

[15] B. Liu, Z. Jin, K. Sun, Z. Lu, Q. Zhang, and B. Yuan, "Coarse-to-fine macro placement via evolutionary search and critical macro tuning," arXiv:2609.34452v1, 2026.（預印本，請主持人確認版本與出處）

[16] A. Mirhoseini et al., "A graph placement methodology for fast chip design," Nature, vol. 594, pp. 207–212, 2021.
[17] A. F. Budak et al., "Joint optimization of sizing and layout for AMS designs: Challenges and opportunities," in Proc. ISPD, 2023, pp. 84–92.
[18] S. Maji, A. F. Budak, S. Poddar, and D. Z. Pan, "Toward end-to-end analog design automation with ML and data-driven approaches (invited paper)," in Proc. ASP-DAC, 2024, pp. 657–664.
[19] H. Ren, G. F. Kokai, W. J. Turner, and T.-S. Ku, "ParaGraph: Layout parasitics and device parameter prediction using graph neural networks," in Proc. DAC, 2020.
[20] X. Gao et al., "Layout symmetry annotation for analog circuits with graph neural networks," in Proc. ASP-DAC, 2021, pp. 152–157.
[21] Y. Lai et al., "AnalogCoder: Analog circuit design via training-free code generation," in Proc. AAAI, vol. 39, 2025, pp. 379–387.
[22] Z. Bao et al., "AnalogAgent: Self-improving analog circuit design automation with LLM agents," preprint, 2026.
[23] B. Liu et al., "LayoutCopilot: An LLM-powered multi-agent collaborative framework for interactive analog layout design," IEEE Trans. Comput.-Aided Design Integr. Circuits Syst., 2025.
[24] G. Chen et al., "LLM-enhanced Bayesian optimization for efficient analog layout constraint generation," arXiv:2406.05250, 2024.
[25] D. N. Zadeh and M. B. Elamien, "Generative AI for analog integrated circuit design: Methodologies and applications." （期刊出處待補）
[26] Y. Hao, K. Li, M. Gandara, S. Li, and B. Liu, "A global-local optimization approach for asynchronous SAR ADC design," arXiv:2507.19541, 2025.
[27] 實驗室提供，Macro Placement → Parasitic Feedback → ECO Re-placement.docx（寄生感知成本、參考與時脈約束、效能回饋及 ECO 研究構想）。
[28] 國家科學及技術委員會，專題研究計畫申請書（115 年 4 月 10 日版，申請書 1150410.docx）；共用表格與工程處表格：https://www.nstc.gov.tw/folksonomy/list/6c0b309f-518b-4613-a142-44af89109251?l=ch（查核日期 2026/10/05）。

五至十、申請補助經費、研究人力與設備（表 CM05–CM10）

經費以兩年期研究需求編列；研究人力為核心，優先重用既有運算與 EDA 資源。金額由主持人與申請機構依實際敘薪及報價填列。

表 23　申請補助經費彙整（CM05）

補助項目	需求與計算依據	第一年	第二年
研究人力費	專任研究助理 1 名、兼任學生 2 名	【待填】	【待填】
耗材、物品、圖書及雜項	資料保存、研究文獻與必要軟體服務	【待填】	【待填】
研究設備費	依既有 GPU、CPU、RAM 與儲存盤點決定	【待填或 0】	【待填或 0】
國外學者來臺	暫無規劃	0	0
國外差旅（合作／移地）	核心工作無此需求	0	0
國外差旅（國際會議）	依成果與錄取情形另編 CM12	【待填或 0】	【待填或 0】
管理費	依國科會規定及申請機構比例計算	系統產生	系統產生
合計	上述項目加總	【待填】	【待填】

表 24　主要研究人力與分工（CM06／CM07）

角色	具體工作	姓名與投入比率
計畫主持人	研究設計、電路規格、實驗審核及成果撰寫	【待填】
共同／協同研究人員	如設置，負責電路、實體設計或模型方法	【待確認】
專任研究助理	EDA 介面、批次流程、資料與版本管理、平台整合與實驗重現	【待填】
兼任學生 2 名	電路與佈局驗證；預測模型與最佳化實驗	【待填】

表 25　耗材與研究設備（CM08／CM10）

項目	研究用途與估算方式	金額
資料保存與備份	保存 GDS、PEX、波形與版本；依實際容量報價	【待填】
文獻與研究資料	方法與類比設計文獻；依實際書目與授權	【待填】
軟體或模擬服務	僅限必要且未由既有授權涵蓋者	【待填或 0】
本地運算設備	供模型與批次 EDA；先確認既有設備是否足夠	【待盤點】
記憶體與儲存擴充	依波形、PEX 容量與並行作業量評估	【待估價】

設備、軟體與儲存項目依性質歸入對應科目，同一需求不重複列於 CM08 與 CM10；需檢附估價者依正式申請時適用規定辦理。