國家科學及技術委員會專題研究計畫申請書

面向高速與高精度 SAR ADC 之

4 奈米寄生感知多代理佈局與驗證平台

A Parasitic-Aware Multi-Agent Layout and Verification Platform
for High-Speed and High-Precision SAR ADCs in 4 nm CMOS

一、計畫基本資料

項目	內容
申請年度與類別	民國 116 年度　一般研究計畫　個別型　兩年期
申請機構與系所	淡江大學電機工程學系
計畫歸屬與學門	工程技術研究發展處；微電子工程相關學門。細分代碼依申請系統填列。
計畫主持人	姓名、職稱及聯絡資料：由主持人填列
執行期限	規劃 116 年 8 月 1 日至 118 年 7 月 31 日，共 24 個月；起訖日依核定公告辦理。
研究核心	4 nm FinFET 比較器、取樣介面、CDAC、寄生回饋及完整後佈局驗證
延伸應用	高速 SerDes 與資料中心電子前端、高精度感測，以及 3 nm GAA 設計規則與可靠度移植方法
前期計畫銜接	承接既有 AI 輔助網表分析、類比巨集擺置與下線審查工作。前期計畫編號與成果歸屬依核定文件確認。
版本與日期	v6　兩年期前瞻應用強化版　民國 115 年 10 月 14 日

本計畫以後佈局電路效能及可追溯驗證為核心，建立從元件與互連變體到 SAR ADC 系統效能的研究方法，並將比較器 APR 流程發展為可移植之類比實體設計介面。

二、研究計畫中英文摘要

計畫中文摘要

先進製程資料轉換器的效能，受到局部互連、差動寄生不匹配、比較器踢回噪聲及取樣時序共同限制。僅以線長與幾何對稱進行佈局，難以確保後佈局精度及穩健性。本計畫承接既有 AI 輔助設計構想、比較器網表及 APR 流程，建立以 4 奈米 FinFET 為主要驗證節點之寄生感知多代理佈局與驗證平台。兩年研究分為四項主軸：建置製程合法且電氣等效的比較器、取樣器與電容陣列變體；量化再生回授、踢回、電容比例與參考網路之寄生敏感度；研究保留必要主動元件及完整互連寄生的選擇性萃取與誤差門檻；結合不確定性選樣、效能判定及局部 ECO，形成可回復且可追溯的閉迴路。以固定規格之 12 位元 SAR ADC 為主要案例，另以四通道取樣介面檢驗時序與校正負擔，並建立 GAA 電壓應力與規則移植描述。最終成果採完整 DRC、LVS、PEX、PVT 與失配模擬驗收。預期產出佈局變體庫、驗證資料集、研究平台及應用評估報告，支援高速傳輸電子前端與高精度感測 IP 的設計迭代。

關鍵詞：4 奈米 FinFET、SAR ADC、比較器、踢回噪聲、寄生匹配、選擇性萃取、多代理系統、GAA

計畫概述及預期影響性

本計畫針對先進製程類比電路反覆佈局與驗證的成本，建立以寄生與實際電路效能驅動的設計平台。學術上將揭示比較器回授、取樣介面與電容陣列佈局對系統誤差的影響，並界定快速驗證方法的有效範圍。產業上可提供本地部署的類比 IP 設計與審查介面，支援高速鏈路及高精度感測電路迭代，降低對單一工程師經驗的依賴。公開成果將包含無製程機密的資料格式、評估方法與範例，並培育具電路、先進製程佈局及 AI 工具整合能力之人才。

計畫英文摘要

Advanced-node data converters are increasingly constrained by local interconnects, differential parasitic mismatch, comparator kickback, and sampling timing. Wirelength minimization and geometric symmetry alone cannot ensure post-layout accuracy and robustness. This two-year project develops a parasitic-aware multi-agent layout and verification platform, using an authorized 4 nm FinFET process as its primary validation node. It builds on existing AI-assisted design concepts, a comparator netlist, and an analog place-and-route interface.

The research has four objectives: construct process-legal layout variants that preserve circuit topology and device parameters; quantify how regenerative feedback, kickback, capacitor ratios, and reference-network parasitics affect conversion errors; establish accuracy gates for selective extraction that retains required active devices and the complete interconnect parasitics; and integrate uncertainty-aware sampling, performance evaluation, and reversible engineering change orders into a traceable closed loop. A fixed-specification 12-bit SAR ADC provides the principal benchmark. A four-channel sampling interface evaluates timing mismatch and calibration burden, while a process adapter describes rule migration and terminal-voltage stress for future GAA implementations.

Controlled experiments will compare layout factors, full and selective extraction, and automated search under matched evaluation budgets. Final acceptance requires complete DRC, LVS, parasitic extraction, and post-layout simulation across supported process, voltage, temperature, and mismatch conditions. Deliverables include a validated layout-variant library, an evaluation dataset, a research prototype, and application reports. The platform is intended to support electronic front ends for high-speed links and high-precision sensing. GAA studies and silicon measurements will be reported separately when the corresponding process access and fabrication resources are available.

Keywords: 4 nm FinFET; SAR ADC; comparator; kickback; parasitic matching; selective extraction; multi-agent system; GAA

三、研究計畫內容

（一）研究計畫之背景

1　研究問題與重要性

本計畫擬建立以寄生參數與後佈局效能為依據之類比實體設計平台，解決先進製程 SAR ADC 在元件匹配、敏感互連、比較器再生回授及取樣時序之間的協同設計問題。研究重點是將可控制的佈局選擇，轉換為可量測的電路效益與可重現的驗證證據，使設計迭代能以系統誤差及規格達成率為目標。

4 nm FinFET 的元件量化、接點與低層金屬規則，使元件尺度縮小後的效能提升受到互連負載及局部環境限制。製程平台研究已說明接點與 MOL／BEOL 的共同最佳化具有實際效益 [1]；高速 SAR ADC 則顯示 CDAC 配線可能限制轉換速度 [4]。因此，佈局方法需要同時處理元件內部環境、巨集間連線，以及取樣、安定與比較之時間配置。

比較器的差動輸入、交叉耦合回授及時脈預充電，是 SAR ADC 中最敏感的實體設計區域之一。輸入端寄生不匹配會改變偏移與踢回；內部節點及輸出負載則影響再生速度及小輸入差下的可靠判定。若將幾何對稱直接視為電氣等效，或以理想電壓源測試輸入，容易低估實際 CDAC 與取樣源阻抗下的擾動 [4], [16]。

現行設計流程通常在繞線與 PEX 後，才確認原先擺置是否滿足電路規格。錯誤定位需跨越網表、版圖、萃取網路及波形，多次人工修改也難以累積成可重用知識。本研究以製程合法的變體、分層驗證及寄生敏感度為介面，使 AI 建議能由確定性工具檢查，並以實測模擬結果修正下一輪設計。

2　應用需求與研究定位

資料中心高速鏈路及光通訊電子前端需要高頻寬取樣、低負載與可控制的通道誤差；高精度感測則重視輸入等效噪聲、線性度及低供應電壓下的可用輸入範圍。兩類應用的速度與精度需求不同，但均依賴比較器、取樣器、電容及時脈的寄生控制 [4]-[9]。本計畫以完整 SAR ADC 為共同驗證核心，另以有限規模的通道介面與可靠度描述，評估向高速與更先進節點延伸的條件。

兩年期的主要交付為 4 nm 佈局與驗證方法及其原型。高速文獻的 10 至 60 GS/s 系統規格提供研究需求與失效機制參考；本案以可完成之單通道 SAR ADC 及四通道取樣介面建立證據，再作 IP 移植與系統設計評估。

3　研究目標與可檢驗假設

研究目標依序為：建立可驗證的 4 nm 元件與互連變體；量化局部寄生到 ADC 系統誤差的關係；界定選擇性萃取之保留條件與誤差；完成具有效能回饋的多代理 ECO 平台。先將

原始比較器拓樸與模型映射確認，再於第三個月建立並凍結主要案例，避免不同方法以改變元件尺寸或測試條件取得表面改善。

表 1　主要驗證案例與規格規劃

項目	研究規劃及凍結方式
主要案例	12 位元單通道 SAR ADC；以 100 MS/s 為初始設計目標，於 M3 完成原理圖基準與可行性確認後凍結。
電壓與輸入	VDD、VREF、滿刻度及共模依授權 PDK 的器件工作範圍與安全限制決定。
精度目標	初始設計目標：低頻 SNDR ≥ 62 dB，近 Nyquist ≥ 60 dB；INL／DNL 絕對值 ≤ 1 LSB，無缺碼。
功耗與面積	以凍結基準 P0、A0 建立上限；比較方法均限制於 ≤ 1.05 P0、≤ 1.05 A0。電容值與主動元件尺寸固定。
延伸案例	四通道取樣／比較介面與系統行為模型；量測通道延遲、頻寬、耦合與校正負擔。

若初始規格無法於原理圖基準成立，先完成原因分析與主持人核定，於 M3 凍結實際規格並完整記錄；後續保留測試不得再調整規格。以上數值均為研究設計目標，驗收以凍結版本及完整後佈局結果為準。

表 2　研究假設及判定依據

假設	判定目標
H1　電氣對稱與局部互連	固定拓樸及器件參數下，關鍵差動寄生不匹配或差動踢回中位降低 ≥ 20%，且決策時間不劣化超過 5%。
H2　快速驗證適用性	必要器件與負載保留後，SE 通過既定誤差門檻，且適用子電路模擬中位加速 ≥ 2 倍。
H3　效能回饋與樣本效率	相同驗證預算下，SNDR 中位改善 ≥ 1 dB，或規格達成率提高 ≥ 10 個百分點；完整驗證需求降低 ≥ 20% 為效率目標。
H4　通道介面可移植性	四通道介面可用同一描述重建；固定校正設定下，通道時序不匹配中位降低 ≥ 20%，或校正迭代數減少 ≥ 20%。

4　相關研究文獻回顧

4.1　先進製程 DTCO 與局部互連

Yasuda-Masuoka 等人提出 Samsung 4LPE 平台，藉由接點、MOL 及 M1 介面之電晶體層級 DTCO，改善電阻與電容的取捨；相較 5LPE，文中平台在指定測試下達成約 7% 至 10% 效能提升及 12% 功耗降低 [1]。這些數據是製程平台與標準單元的結果，不能直接轉換成 SAR ADC 改善幅度，但支持本研究將接點、過孔、局部金屬與元件邊界環境納入實驗變因。實作時只調整設計者可控制且 PDK 允許的配置，製程固定結構則作為模型與約束。

4.2　電容陣列合成與寄生匹配

Chiang 等人針對 Finger-Cap 陣列，採部分交錯共同質心擺置及寄生感知 ILP 網路繞線，同時考慮總寄生與電容比例匹配 [2]。研究以 28 nm 的 4 位元與 8 位元 SAR ADC 進行後佈局萃取及模擬，顯示單純降低總電容，未必能得到最佳有效位元數。其價值在於將各位元所見寄生及比例誤差納入合成目標。

本計畫將承接「電容比例與寄生共同最佳化」的觀念，建立 CDAC 位元相關之有效電容、互位元耦合及安定時間指標，並以 4 nm 可用之 MOM 或 PDK 核准電容實作。原文的金屬層組合、線寬與單位電容形狀，需重新依目標 PDK 建構；本研究也將檢驗陣列端點與比較器輸入的互連，而不只分析陣列內部。

4.3　MEOL 圖形、幾何裕度與 CFET 前瞻性

Li 等人以假設性 3 nm CFET SRAM 及 EUV 製程模擬，比較 45° 與正交局部互連。文中 45° 配置可維持五個 fin pitch；正交 L 型配置至少需六個 fin pitch，單元面積約由 0.0115 增至 0.0138 μm²，並涉及額外光罩與接點重疊限制 [3]。這是特定 SRAM 與圖形化分析，並非已量產之 4 nm 類比版圖規則。

本研究將其轉譯為可執行的設計問題：在合法方向與層別下，如何兼顧端點間距、接點包覆、pin 可達性及寄生負載。若缺乏曝光或製程變異模型，僅報告幾何裕度、DRC 及 RC 角落結果。CFET 的上下堆疊器件與跨層匹配將列入規則描述的擴充方向，不在 4 nm FinFET 中套用其圖形或面積數據。

上述研究共同指出，先進節點佈局的適當目標不是單一幾何指標，而是合法結構、局部互連與電路誤差之共同取捨。本計畫將以固定電氣參數之變體及全因子對照，建立這項關係的實驗證據。

4.4　高速 SAR ADC 與取樣介面研究

Yonar 等人的 4 nm、8 位元、56 GS/s ADC 以 16×4 交錯架構、bootstrapped 取樣器及 Class-AB 緩衝器，擴大可用輸入共模範圍 [4]。文中低頻 ENOB 為 6.5，近 Nyquist 為 5.2，

功耗 240 mW；其子 ADC 採緊湊單迴圈，並指出該節點 CDAC 配線是主要速度瓶頸。這項觀察支持本案將「取樣器至 CDAC 至比較器」整體寄生與相位安定納入擺置及路由目標。

Nani 等人於 5 nm 實作 7 位元、60 GS/s、64 路交錯 ADC，以部分迴圈展開及比較器失調背景校正改善噪聲與功耗取捨 [5]。ADC 與前端合計功耗為 109.3 mW，在 32 GHz 輸入達 35.2 dB SNDR。多比較器可改變轉換相位與雜訊需求，但增加輸入負載及校正相關性；因此本案將先固定主案例拓樸，另在可重用的介面描述中表達多比較器負載與時序。

Park 等人之 5 nm、12 位元、10 GS/s TI-SAR ADC，以偶／奇通道相關之絕對誤差校正處理跨 Nyquist 區域的 timing skew [6]。其 5 GHz 及 9 GHz 輸入 SNDR 分別為 50.2 dB 及 46.2 dB。研究顯示高速設計不能只縮短時脈線長，還需控制通道到達時間、邊緣形狀及可校正誤差範圍。

Liu 等人於 4 nm 以四路交錯、電壓轉時間及 pipelined-SAR TDC 達成 16 GS/s、10 位元轉換；冗餘延遲補償與背景校正降低時間域非線性 [7]。Nyquist SNDR 約 44.48 dB，功耗 94.2 mW，Schreier FoM 為 153.8 dB。其研究將電路限制由電壓域延伸至延遲及輸入重置行為，本案據此擴充敏感度描述，讓局部互連可對應到時間誤差及擾動恢復。

表 3　高速文獻之條件與本案對應課題

文獻與節點	系統條件	對應研究課題
[4]　4 nm	8 bit，56 GS/s	CDAC 配線、取樣負載與共模範圍
[5]　5 nm	7 bit，60 GS/s	多比較器負載及校正相關性
[6]　5 nm	12 bit，10 GS/s	跨通道 skew 與校正範圍
[7]　4 nm	10 bit，16 GS/s	時間域寄生誤差與重置踢回

4.5　GAA 取樣可靠度與高速傳輸應用

Lee 等人以 3 nm GAA 的 0.7 V 薄閘氧器件，提出可取樣 1.2 V 輸入的耐高電壓 bootstrap 結構 [8]。透過保護器件、動態位準轉換及切換期間之放電控制，處理高於供應電壓的節點與端點應力。整合之 12 位元 SAR ADC 在 2 MS/s 達 63 dB SNDR，功耗 0.34 mW。該工作強調低電壓元件與較大輸入範圍的相容性，其 2 MS/s 條件與高速交錯 ADC 應分開比較。

本案將據此建立逐相位 VGS、VGD、VDS 與接面偏壓的檢查描述，檢驗 PEX 與時脈／電源擾動是否使合法原理圖出現短暫超限。實際限制依目標器件可靠度規範，不以節點對地電壓取代端點電壓。若後續取得 GAA 授權，則重建器件量化與寄生模型；未取得時仍可完成檢查介面及 4 nm 適用案例。

Dickson 等人於 4 nm FinFET 實作 72 GS/s、8 位元 DAC-based transmitter，支援 216 Gb/s PAM8 及 212 Gb/s OFDM，功耗 288 mW [9]。其分段及混合類比／數位調整，說明最小器件尺度、單元負載及輸出頻寬仍需共同設計。該電路屬發射端 DAC，本文用它界定高速資料中心互連需求及低負載介面的延伸價值；ADC 佈局成效則由本案 ADC 量測方法判定。

4.6　4 nm 後佈局模擬加速與適用邊界

Woonggyu Lee 等人利用 LVS rule deck 選擇性保留必要器件，並保存未選區的非 FET 器件及全區域互連寄生，再執行正常 PEX [10]。其 4 nm ESD 案例一，完整 SPF 模擬由 16.18 小時降至 0.67 小時，所報 VGS 差異為 1.4%；方法可避免省略寄生造成錯誤可靠度判斷。

SAR ADC 的動態負載、MOS 電容、偏壓、再生及參考切換，可能使必要器件集合擴大；完整互連 RC 也不包含被刪 FET 原有的非線性端點電容。因此，本研究將 SE 的 ADC 適用性列為需驗證的假設，以波形、決策及系統指標建立誤差門檻，並保留完整萃取作最終依據。

文獻 [1]-[10] 提供元件、架構、校正與工具層級的互補證據。其製程、取樣率、解析度、輸入頻率及校正狀態不同，效能數值用於說明各自研究條件；本案方法比較維持相同規格及測試設定，以判斷佈局與驗證流程的獨立效益。

4.7　類比佈局自動化與 AI 代理研究

ALIGN 將 SPICE 網表轉為製程相關 GDS，透過階層辨識、參數化元件及幾何與電氣約束組合版圖 [11]。MAGICAL 則整合自動約束擷取、元件產生、擺置與繞線，並以工業驗證工具評估成果 [12]。兩者說明網表、元件與約束的介面是類比自動化之基礎；本計畫延伸至 4 nm 合法變體及 ADC 的動態效能回饋。

ParaGraph 以電路圖與圖神經網路預測寄生及元件參數，並使用模型集成改善不同尺度的預測 [13]。本案將其概念與幾何 RC、樹模型比較，額外納入 pin、via、匹配環境及實際粗略路由特徵，並用保留版圖檢驗排序與不確定性，而非直接沿用其他製程訓練模型。

LayoutCopilot 以多代理協作將自然語言設計意圖轉換為可執行佈局指令 [14]。AnalogAgent 則以程式生成、設計最佳化及知識整理代理，將執行回饋累積為可再使用的記憶 [15]。這些工作支持語意解讀與工具執行的分工；本案進一步使記憶連結到版圖版本、PEX 及測試結果，效能判定仍由固定計算程序完成。

多代理分工的研究價值在於明確管理設計狀態、失敗原因與驗證成本。代理數量本身不作為新穎性或效能證據；本案將比較相同搜尋與模型在單一協調流程及角色分工流程中的人工介入、失敗恢復與結果重現能力。

表 4　代表研究與本計畫待解決問題

研究層級	代表研究	本計畫研究缺口
元件與互連	DTCO、CFET [1], [3]	將合法局部配置連結到 ADC 誤差。
被動陣列	Finger-Cap [2]	陣列內外寄生及比較器介面共同驗證。
系統與校正	高速 ADC [4]-[8]	辨識可由佈局降低的誤差及校正負擔。
驗證加速	4 nm SE [10]	建立 ADC 必要器件、負載與誤判邊界。
自動化與 AI	[11]-[15]	閉合約束、PEX、效能及 ECO 的證據鏈。

本案之原創性在於上述問題的協同建模、受控實驗與可追溯閉迴路。所採用的 ILP、圖模型、SE 及代理概念，各依其原始研究標示來源；研究增益由本案對照與消融實驗確認。

5　先期研究基礎與上年度工作銜接

5.1　比較器網表與可驗證之分群

現有比較器網表 [S1] 包含 13 個 MOS instance、7 個外部接腳及五個內部節點，可由連線確認差動輸入、時脈控制及交叉耦合分支。每個 instance 的 multiplicity 另行保留，不將其視為單一實體器件；nfin、m 與實際 finger 的關係須依 PDK 模型與 LVS 定義核對。

表 5　原始比較器之器件群組及敏感節點

群組	原始 instance	連線與研究重點
差動輸入與尾端	MM0、MM2；MM4	VINN／VINP 至 fp／fn；共用 net2 與 CLK。核對輸入匹配、尾端時脈及源端阻抗。
時脈預充電	MM1、MM3	VDD 至 fp／fn，受 CLK 控制。研究到達時間、負載及時脈注入。
NMOS 輸出分支	MM6、MM9；MM7、MM10	OUTP／OUTN 交叉耦合及 fn／fp 控制之拉低支路。研究再生與負載對稱。
PMOS 串接與回授	MM5、MM8； MM11、MM12	OUTP／OUTN 與 net1／net11 之串接支路；核對極性、初始條件及內部節點負載。
外部接腳	CLK、OUTN、 OUTP、VDD、 VINN、VINP、VSS	建立差動、時脈、電源及輸出負載的可追溯介面。

此網表以 nch_18_mac／pch_18_mac、l = 0.135 μm、nfin = 4 及不同 m 值描述元件。模型名稱與參數不能單獨證明其已屬 4 nm 合法器件；正式移植前將確認器件家族、額定電壓、量化參數及通道長度。原始拓樸保留為解析與分群基準；4 nm 研究則另建立經核准之模型映射與電路基準。

網表分群不直接指定最終物理列序。輸入對、交叉耦合對與預充電對可能受到不同局部環境、合法朝向及 pin 出口限制，須以完整萃取後的電氣對稱判定。原始資料已足以建立候選匹配群組與敏感網路，後續會以原理圖模擬確認每一支路的操作相位及輸出極性 [S1], [S3]。

5.2　先期成果的證據層級

已具備之先期基礎為可讀取的比較器網表、器件分群與 APR 流程示範。後佈局踢回、失調、PVT、DRC／LVS 及可靠度達成情形，將由本計畫產生並保存原始報告。此安排使先期成果可支持執行可行性，也讓待完成的研究增量具有明確查核依據。

5.3　比較器 APR 流程與研究銜接

CMP_APR_FLOW 簡報 [S2] 呈現四組 A 至 D 的電路片段與局部版圖，並說明由 Custom Compiler／Virtuoso 版圖及技術資訊建立抽象 LEF，再以 Innovus 執行 APR 與 GDS 匯出之介面。簡報亦包含 layer map、via 命名及 GDS 輸出相關問題，顯示跨工具資料交換是平台建構時需優先解決的工程課題。

簡報圖像中的技術資料路徑標示 TN16／TSMC16FFC，故可支持既有 FinFET 流程試作的描述，但不足以作為 4 nm 簽核成果。局部版圖所示尺寸也需核對圖面單位及 boundary。新版研究將保留跨工具抽象化的作法，另以目標 4 nm 技術檔、layer map 及 PDK 合法元件重建介面 [S2]。

表 6　提供資料之適當納入位置與新增工作

資料	可承接之先期基礎	本計畫新增工作
原始網表 [S1]	器件、端點及分群基準	PDK 映射、操作相位與電路規格確認
APR 簡報 [S2]	抽象 LEF、APR、GDS 交換示範	4 nm pin／obstruction、映射及連通驗證
比較器指南 [S3]	匹配、回授、踢回之設計問題整理	因子實驗及 PEX 波形證據

資料	可承接之先期基礎	本計畫新增工作
前後驗證與清單 [S3]	三階段審查項目及指標	可執行檢查、門檻與失敗注入
既有 v4／v5 [S4]	多代理、局部變體及 SE 研究架構	新增文獻綜述與應用實驗，核對成果來源

5.4　既有 AI 平台與連續性工作

前一版計畫書 [S4] 描述 TKU1 網表檢索、TKU2 佈局建議、TKU3 下線審查與 130 nm RALF 巨集擺置，並以本地模型、資料庫及確定性規則檢查作為平台基礎。這些模組可分別銜接本案的拓樸辨識、約束生成及驗證證據管理；成熟節點擺置則可供介面及搜尋程序重現。

前版所述網表樣本數、模型分數及擺置成本，應於年度成果審查以原始日誌、版本與計畫歸屬文件確認。新案將以已重現之輸入、輸出及報告承接，不以文字建議覆蓋率或幾何成本下降推定 ADC 效能改善。上年度工作的進展將依「分析模組、實體設計介面、電路驗證」分層歸檔，並於 M1 完成銜接清單。

因此，本研究的執行起點已有比較器及跨工具流程，研究增量集中在 4 nm 製程合法化、寄生與效能的定量關係，以及從快速篩選到完整驗收的閉迴路。

（二）研究方法、進行步驟及執行進度

1　整體研究架構與方法選擇


第一年建立 4 nm 介面、原理圖基準及局部變體，以完整萃取形成真值資料，並驗證 SE 的適用範圍。第二年以既定搜尋器、寄生模型及多代理狀態管理整合 ECO，完成完整 ADC 對照及四通道介面應用。各工作包使用相同的網表與版圖版本識別，讓局部改動可追溯到原始規格與系統結果。

驗證分為三層：快速層以規則與寄生預測排序；合格情境的中間層以 SE 及子電路模擬篩選；完整層以原始 DRC／LVS、全元件 PEX 及 SPICE 結果驗收。每個完整結果回饋模型與 ECO，快速層與 SE 的預測值不得寫入完整驗證標籤。

表 7　代理角色、輸出與數值依據

角色	主要工作	必須保存之證據
設計與約束	解析網表、整理匹配及時序意圖，提出約束	元件／net ID、來源、單位、核定版本
擺置與 ECO	選擇合法變體、搜尋位置並提出局部修改	座標、variant ID、變更及回復紀錄
寄生與選樣	估測 RC、誤差及不確定性，建議 SE 選區	模型版本、保留器件、預測區間
工具與驗證	執行繞線、DRC／LVS／PEX 及模擬	退出狀態、deck 版本、網表及原始日誌
效能與審查	計算指標、判斷門檻及整理失敗原因	波形、輸出碼、量測腳本及完整判定

圖 1　寄生回饋與完整驗證之閉迴路



此角色配置使語意處理、搜尋、數值模型及工具證據各有責任。涉及未知器件、規則衝突或結構性電路修改時，由設計者確認；已核定的參數變體與局部調整可自動執行。代理只引用實際存在的工具輸出，逾時、缺模型及解析失敗均記為未完成。

2　研究方法之創新性

採用電氣等效變體，是為隔離佈局本身的效益；採用因子與配對實驗，是為避免將多項改動混為單一技巧；採用必要器件閉合與 SE 門檻，是為保留動態負載與可靠度資訊；採用

不確定性選樣與可回復 ECO，是為降低模型誤排序導致的昂貴驗證。本案將這些方法連結到 ADC 指標與應用條件，研究其適用性及成本。

3　工作項目一　製程介面與電路基準

M1 至 M3 完成授權與器件盤點，包含主動元件、電容、模型角落、失配與 LDE 支援，以及 DRC／LVS／PEX 與模擬批次工具。先對原始比較器進行端點、參數與相位分析，建立可追溯的 PDK 映射；再以相同測試平台確認 4 nm 原理圖基準及安全電壓域。

網表解析保留原始階層、模型、端點、nfin、finger 與 multiplicity 等屬性，使用 PDK 定義解讀。器件分群與匹配約束採拓樸辨識加設計者標註，拆分前後比較 inter-block nets，以免抽象化漏失回授、電源或寄生敏感連接。

表 8　4 nm 介面與資料交換查核

介面	查核內容	失敗處理
器件與參數	合法模型、量化、電壓及 LVS 屬性	拒絕未知器件，回到映射確認
GDS／OASIS	單位、格點、cell 名稱、layer／datatype	比對匯出匯入，保留原始版圖
LEF 抽象	boundary、pin 層形、供應端與 obstruction	抽象與實體 pin 對照及可達性檢查
APR 技術資訊	routing layer、via、方向與技術檔一致性	以最小測試片段確認連通
版圖與網表	階層、端點、外部介面及支路對應	執行完整 LVS，再進入寄生分析

M3 將 ADC 拓樸、取樣率、各相位、供應與參考、輸入負載、輸出負載及校正設定共同凍結。電氣等效的比較指拓樸、器件模型及尺寸參數相同，允許版圖寄生不同；不以增加電容、改動比較器尺寸或放寬規格補償佈局方法差異。

約束分為不可放寬的製程與連通限制，以及可供搜尋調整的幾何及電氣目標。共同質心、鏡像、guard ring、深井與屏蔽需逐項確認可用性；在 PDK 不支援時，選用合法交錯或同向配置，並以實際電氣結果評估。

PDK adapter、約束 schema 與工具 runset 保存雜湊及版本。模型或規則更新後，先重驗最小案例與基準，才能與既有資料比較；跨節點轉換另建立資料分組，維持製程證據的可辨識性。

4　工作項目二　比較器回授與踢回抑制

M2 至 M12 以輸入對、時脈預充電及輸出再生支路建立固定拓樸的變體。研究對稱環境、合法交錯、pin 出口、接點／via 及時脈隔離如何改變輸入負載、回授時間與差動踢回。共同質心僅在器件與梯度條件適用時列入；幾何排列優劣由完整 PEX 與電路結果判定。

表 9　比較器佈局變因與量測

變因	控制條件	量測重點
匹配與邊界環境	固定器件尺寸及方向；記錄 dummy、鄰接與擴散邊界	系統性偏移、失配分佈、差動 RC
回授與輸出負載	成對調整路徑；固定外部負載	再生延遲、極性偏好與小輸入判定
時脈與屏蔽	固定時脈刺激；比較合法層別與隔離	clock feedthrough、踢回及額外負載
電源與 via	兩側同層同數；比較冗餘接點	暫態 droop、延遲及電流承載

以固定輸入共模及一系列正負 overdrive 量測判定時間，輸出越過預定閾值且維持穩定才判為完成。接近規格最小輸入差時，量測有限判定視窗內的未完成率、錯誤率與噪聲下的決策分佈，不以單一名目延遲描述亞穩態風險。

踢回測試將包含實際 CDAC 或等效取樣電容及源阻抗，分別量測 VINP、VINN 的擾動與共模／差模成分。指標包含切換瞬間的峰值、位元決策時刻的殘餘誤差及恢復時間；峰值降低但殘餘誤差上升的候選不視為改善。

$$v_{kb,d} = \Delta v_{VINP} - \Delta v_{VINN} \qquad (1)$$

式（1）以相同刺激的無切換參考波形定義各端擾動。對所有關鍵 coupling pair 保存來源節點、受擾端點及電容，藉由受控局部擾動辨識主導路徑；線性電容分壓只作診斷，最終仍以含非線性器件的暫態結果判定。

測試前、後佈局失調時分別報告系統性均值與隨機分佈。PEX 與 Monte Carlo 的模型組合依工具支援確認，避免重複計入相同失配或將無模型的局部效應宣稱為已驗證。

5　工作項目三　CDAC 與取樣介面協同佈局

M3 至 M15 建立 CDAC 單元、端點與取樣器的合法變體，維持電容與器件參數相同。陣列配置兼顧電容比例、單元環境及 bit 切換所見之寄生，並將比較器輸入端視為陣列的實

際負載。參考 [2] 的 ILP 概念，對有限的端點路由及位元支線選擇做受約束最佳化，與規則式對稱路由比較。

量測包含對地／互位元耦合電容矩陣、位元有效權重、主要 code transition 下的頂板安定、參考瞬態偏移及恢復。減少總寄生而惡化電容比例的結果將保留為反例，建立適用於不同負載與精度需求的選擇規則。

表 10　取樣與 CDAC 的研究變因

區域	變因與限制	驗證指標
CDAC 單元與分群	合法方向、邊緣 dummy、分群；單元值固定	比例誤差、梯度敏感度及 INL／DNL
頂板與比較器端點	出口層別、過孔、共用幹線及路徑	差動寄生、安定時間及踢回殘餘
VREF 網路	接點位置、幹線層別及供應迴流	參考偏移、恢復、IR／EM
取樣與控制	取樣開關排列、時脈隔離及迴流	導通阻抗、輸入負載、線性度與應力

取樣器先以 PDK 核准的器件與電壓域建構。Bootstrap 變體涉及結構或尺寸改變時，列為獨立電路設計研究分支，先建立自己的原理圖基準；佈局方法對照只在同一拓樸分組內執行。研究將參考 [4], [8] 的取樣負載及保護概念，避免將不同架構的收益歸因於佈局。

可靠度檢查追蹤各切換相位與過渡期間的端點電壓、持續時間及接面偏壓，檢查 PEX、clock skew 與電源擾動造成的短暫超限。若 PDK 只有靜態或最大電壓規範，則依其範圍檢查；缺乏壽命模型時，結果限於電壓應力篩查，不外推壽命或量產可靠度。

密度填充、金屬屏蔽與供應迴流將納入最後萃取。屏蔽線會增加電容，且其接地阻抗影響效果；每個配置均比較耦合降低與安定／功耗代價，不預先假定所有敏感線都需屏蔽。

6　工作項目四　寄生資料與不確定性模型

M4 至 M20 蒐集網表、元件環境、pin、局部幾何、粗略路由及完整 PEX 標籤。模型先以幾何 RC 及樹模型作基準，再依資料規模評估圖神經網路 [13]。將「幾何到寄生」與「寄生到效能」分開訓練及評估，使失敗可定位為特徵不足、寄生誤差或電路模型誤差。

表 11　資料欄位與真值來源

資料	關鍵欄位	用途
設計及製程	design ID、PDK／model／deck hash、拓樸及規格	防止不同條件混用
局部與互連	variant ID、pin、via、層別、鄰接及 dummy	建立合法與匹配特徵
完整寄生	分佈 RC、coupling pair、內外部端點映射	敏感寄生與模型標籤
電路效能	偏移、踢回、安定、SNDR、SFDR、INL／DNL	篩選及完整驗收
執行成本	CPU 時間、牆鐘時間、記憶體、授權等待與人工	評估端到端效益

資料量目標為 200 組完整 RC 標籤及 60 組完整 ADC 動態效能標籤，另記最終方法對照。只有完成指定工具與條件的結果列為真值，SE 及預測資料各自標示精度層級。路由失敗、工具逾時與規格不合格的候選保留於成本及成功率統計。

訓練、校正與保留測試依電路及版圖變體族群切分，比例原則為 60%／20%／20%。相同版圖的近似位移、同一萃取網表或同源修正版不得跨分組；PVT 多個觀察值仍屬同一設計群組。

寄生相對誤差在近零值時改以預先凍結的尺度下限正規化，並同時報告絕對誤差與敏感耦合對的誤差。模型集成或保留校正殘差提供預測區間，評估其涵蓋率及 candidate ranking；超出已見製程、負載或幾何範圍的候選直接提高驗證優先序。

每輪選樣兼顧預測改善、模型不確定性及少量隨機樣本，避免搜尋集中於模型過度樂觀的區域。主動學習的增益以同等完整驗證次數及同等端到端時間分別比較，模型訓練與重訓時間均列入成本。

7　工作項目五　寄生回饋與局部 ECO

M7 至 M22 以受約束 SA 建立可重現基準，再採粗至細搜尋：先探索巨集與匹配群組的合法配置，再調整敏感端點與變體。L0 固定巨集內部，評估位置與朝向；L1 再加入已通過 DRC／LVS 的變體 ID，兩者分開比較。

候選先通過非重疊、連通、合法方向、電壓域及硬性匹配群組檢查，才使用正規化的線長、差動寄生、時脈耦合、參考擾動及面積成本排序。各項尺度及權重於校正集確定並凍結，並保存原始物理量，以免加權成本掩蓋電路退化。

表 12　ECO 診斷與受控修改

失敗主因	優先修改	再驗證內容
差動寄生與偏移	成對調整 pin、via、路徑及鄰接	RC、系統偏移及失配分佈
踢回殘餘過大	隔離 CLK／輸出，調整出口或屏蔽	峰值、決策時刻誤差及安定
再生過慢	減少不必要內部金屬，平衡負載	正負 overdrive 延遲及未完成率
VREF／供應擾動	調整幹線、接點與迴流	droop、恢復、功耗及 IR／EM
通道 skew／頻寬差	對稱端點與時脈局部配置	通道匹配及固定校正後效能

修改採有限鄰域且可回復：每次保存受影響器件與網路、修改理由、預測變化、實際變化及工具成本。失去合法性或未達改善門檻即回復原版本。電路拓樸或尺寸的修改須另建基準，避免與局部佈局實驗混合。

對照單一協調器與五角色流程時，沿用相同模型、候選及工具預算，量測失敗恢復率、錯誤約束阻擋、人工介入時間及重跑一致性。若角色分工沒有額外效益，保留較簡化的流程；平台的新穎性以電氣效益與執行證據說明。

資料庫中的設計規則記錄適用製程、前提、操作、預期效應、實測範圍及反例。ECO 引用規則時須連結到來源與證據版本。第一年形成規則庫 v1，第二年依保留測試及應用案例修正，未獲支持的規則不得以高信心文字輸出。

8　工作項目六　選擇性萃取與誤差控制

M4 至 M18 研究 [10] 的選擇性器件萃取在 ADC 子電路的適用條件。先由量測目的建立必要器件集合，再沿偏壓、切換、回授、負載及耦合路徑擴充。比較器、取樣開關、CDAC 切換、參考緩衝及有關偏壓原則上保留，以 MOS 模型表示的電容與 decap 亦須辨識。

SE 保留選區全部器件、未選區非 FET 器件及全區域分佈／耦合 RC，再進行正常 PEX。刪去的 FET 端點電容及動態負載不會由配線 RC 自動補回；因此需擴大保留集合，或另以完整萃取校正的負載與激擾邊界模型補充。後者列為獨立研究分支，分開評估。

表 13　萃取模式與使用範圍

模式	內容	使用目的
S0　完整萃取	全部器件及完整分佈／耦合 RC	真值標籤與最終驗收
S1　工具簡化	實際 skip-cell 或 RC reduction 設定	比較既有加速的誤差及成本

模式	內容	使用目的
S2　選擇性萃取	必要器件、非 FET 及完整互連 RC	檢驗器件選擇與負載閉合
S3　校正邊界	S2 加經 S0 校正的負載與激擾模型	研究更小保留集合的條件

簽核 deck 維持原始版本；SE 以授權允許之研究 runset、instance filtering 或完整萃取網表選取實作。替代實作與原 LVS-based SE 分別標記，並保存必要器件與被省略器件清單、端點映射及版本。

精度閘門涵蓋子電路判定／安定時間、決策時刻電壓、端點應力，以及 ADC 動態與靜態指標。模型、拓樸、負載或 PVT 超出校正範圍時回退 S0；SE 無法有效縮小必要集合時，研究結果將明確說明不適用原因，主平台仍可使用完整驗證。

加速分開計算萃取、網表處理與模擬，再計端到端時間與峰值記憶體。任何快速模式判為合格的最終候選，均以 S0 重新驗證；完整 ADC 結果不以 SE 判定代替。

9　工作項目七　後佈局驗證與三階段審查

M3 至 M24 將原理圖、局部版圖與完整系統的測試平台對齊。前佈局基準含器件本體與明列負載，後佈局加入完整 RC、耦合及可用局部效應模型。失調、決策、踢回及噪聲測試共用刺激；供應完整性需另配置供應阻抗或 EMIR 模型，避免假設 PEX 自動涵蓋所有電源效應。

表 14　11 項審查與證據對應

階段	項目	證據及判定
A　擺置	1　輸入對幾何與方向	器件屬性、合法方向、匹配群組
A	2　分支環境及邊緣	dummy、鄰接及可用 LDE 模型
A	3　量化及 PDK 結構	參數映射、規則及原始報告
B　繞線／PEX	4　VINP／VINN 寄生	差動 R／C、耦合與端點對照
B	5　交叉耦合回授	內部負載與正負判定時間
B	6　clock-to-input 耦合	完整 coupling 與踢回波形
B	7　內部節點電容	寄生貢獻及安定／再生結果
B	8　droop 及 EM／IR	供應模型、電流及可用工具報告

階段	項目	證據及判定
C　完整驗收	9　DRC 及 LVS	指定 deck、完整報告與 waiver
C	10　PEX 效能模擬	暫態、噪聲、偏移及 ADC 指標
C	11　PVT 及失配	支持角落、種子及統計區間

上述清單由現有審查資料 [S3] 轉為可執行項目。各項輸出採通過、不通過、未完成及不適用等狀態；未完成不列為通過。人工 waiver 保存理由、範圍與核可者，不以模型解釋替代工具證據。

時序驗證依實際同步或非同步相位關係，確認 CDAC 安定、比較器決策、邏輯與保留時間位於可用視窗。耦合、失配及時脈擾動下也須滿足該條件，數位 timing slack 只作其中一項依據。

10　實驗一　局部佈局因子與電路敏感度

E1 於 M4 至 M12 執行，三類單元為比較器、取樣差動介面及 CDAC 端點。每類設定至多四個二水準因子，規劃 16 組候選，共 48 個合法變體。若 PDK 規則使部分組合不可行，先記錄原因，再以可行子矩陣或等規模受約束設計分析，不把不合法組合改為較小器件。

表 15　E1 因子設計

因子	水準與控制	量測
A　匹配環境	基準／合法交錯或同環境配置；固定器件與單元值	偏移及差動寄生
B　接點與 via	最小合法／配對冗餘；同層同數	電阻、電容及面積
C　pin 出口	基準／合法對稱出口；保存層序與轉向	可達性、負載及安定
D　隔離或裕度	最小合法／增加單一可控間距或包覆	耦合、DRC 裕度及延遲

各變體均使用完整 DRC／LVS／PEX；同一組外部路由、負載與供應條件作配對比較。估計主效應及重要二因子交互作用，並以受控局部擾動建立「幾何、寄生、電路結果」的敏感度鏈，避免同時變更多項後只歸因於匹配排列。

$$\varepsilon_C = \frac{|C_P - C_N|}{\frac{C_P + C_N}{2}} \qquad (2)$$

式（2）定義差動電容不匹配，電阻採相同形式。近零值另報絕對差；CDAC 以位元有效權重與電容矩陣分析，不只比較單一總電容。兩側總電容相同仍可能存在不同耦合來源，因此須保留 coupling pair 及動態波形。

比較器失配採至少 100 組配對 Monte Carlo 種子，報告均值、標準差、分位數及有限視窗之錯誤／未完成率。主指標的差異以設計分組與配對區間呈現；單一最佳變體只作案例，整體結論使用全部合法變體。

H1 的改善目標與決策時間、面積、功耗限制共同檢驗。無改善或產生取捨的技巧仍納入規則庫，標示負載、精度及相位條件，形成可用的設計邊界。

11　實驗二　選擇性萃取對照與誤判分析

E2 於 M7 至 M18，選取至少 12 組獨立版圖／負載案例，涵蓋比較器、取樣與 CDAC／參考網路。依設計族群分成校正及保留案例，比較 S0 至 S3 及不同保留範圍；同一案例下至少五種切換、共模或 PVT 條件，形成至少 60 組成對觀察。

表 16　SE 篩選門檻與回退條件

量測	相對 S0 之門檻	判定方式
判定與安定時間	相對差異 ≤ 5%	同一輸入、相位與負載
決策時刻差動電壓	絕對差異 ≤ 0.1 LSB	LSB 依凍結滿刻度及解析度
端點電壓應力	不得漏報任何規範超限	含相位切換、最壞負載與供應
ADC 動態指標	|ΔSNDR| ≤ 0.25 dB；|ΔSFDR| ≤ 0.5 dB	完整模式的相同輸出量測程序
ADC 靜態指標	INL／DNL 曲線最大差各 ≤ 0.2 LSB	相同 ramp 或 code-density
效率	適用子電路模擬中位加速 ≥ 2 倍	另報端到端時間與記憶體

表中為本案研究門檻，於校正完成及保留測試之前凍結。所有指標同時滿足才將該模式列為可用的篩選設定；任一超標或漏報超限即擴大器件集合，仍不符合則停用該情境的 SE。

對 SE 合格而 S0 不合格的 false pass，保存失敗類型與受影響器件。因同一設計的多個 PVT 觀察相關，將依獨立設計群組報告誤判及區間，不把 60 組觀察當作 60 個獨立電路。即使未觀察到誤判，也呈現樣本規模與不確定範圍，不據此宣稱零風險。

時間統計包含萃取、網表處理、模擬、授權等待、失敗重跑及人工修正。保留器件數與完整網路大小一併報告，以解釋加速來源。若必要器件接近全電路而無加速，則提出適用之子電路範圍及完整模式成本。

12　實驗三　完整 ADC 閉迴路對照

E3 於 M13 至 M24，固定 M3 規格、原理圖拓樸、器件尺寸與校正設定，採同一繞線策略及量測平台。人工基準作為品質參考；三種自動方法至少十組配對種子，分別在相同完整驗證次數與相同端到端時間下比較。

表 17　完整 ADC 比較與消融

比較組	方法	比較目的
B0　人工基準	工程師固定版圖，完整驗證	品質、人工工時與可行性
B1　幾何基準	類比硬約束下的 SA；線長及壅塞成本	建立無寄生回饋的對照
B2　寄生回饋	B1 加敏感 RC 與定期完整 PEX	辨識寄生目標的效益
P　完整平台	寄生與效能模型、不確定性選樣、角色分工及 ECO	評估品質、驗證效率與恢復
消融	分別移除變體、VREF／時脈特徵、不確定性或 SE	確認各元件的獨立貢獻

快速層候選數量與每輪完整驗證上限於 M6 依成本盤點設定。資料目標與 E3 評估分開統計；初始規劃每種自動方法每種子至少三個完整 ADC 候選，十種子三方法合計至少 90 次完整評估，最終最佳候選再做完整角落與靜態驗證。

動態測試以相干取樣為優先，固定輸入幅度、共模、穩態丟棄區段及頻譜規則，包含低頻、約 0.25 fs 與近 0.45 fs 三頻點。最終候選以至少 8192 輸出碼評估 SNDR、SFDR、ENOB、功耗；FFT 長度、諧波與 alias 處理寫入腳本。

$$ENOB = \frac{SNDR - 1.76}{6.02} \tag{3}$$

ENOB 由標準正弦 SNDR 換算，與 SNDR 不在最佳化目標中重複加權。INL／DNL 採固定 ramp 或 code-density 程序，另檢查缺碼；必須說明校正前後及量測方法，避免從頻譜直接推論靜態精度。

最終至少完成 TT 及主要慢／快、電壓與溫度邊界之 PVT、支持 RC 角落與失配驗證。完整 ADC 先進行 30 次失配試跑，依運算成本擴充至 100 次；所有方法使用配對種子。報告差異中位數、規格達成率、群組重抽樣之 95% 區間及失敗案例。

13　工作項目八　未來應用與移植驗證

13.1　高速鏈路電子前端與交錯介面

M16 至 M23 建立四通道取樣／比較介面，沿用已驗證單元，研究共同輸入、時脈與參考分配的互連。以通道 PEX 響應驅動系統行為模型，量測頻寬差、系統性 skew、輸入負載及校正殘差。校正演算法與參數範圍固定後，比較版圖改善所減少的校正迭代或殘餘誤差 [4]-[7]。

隨機抖動與系統性 skew 分開處理。前者用抖動限制式確認敏感尺度，後者以交錯系統模擬量測雜散及誤差，不能以隨機 SNR 模型代替。

$$SNR_{jitter} = -20\ \log_{10}\left(2\pi f_{\mathrm{in}}\sigma_t\right) \qquad (4)$$

例如，10 GHz 輸入、50 dB 抖動限制 SNR 對應約 50 fs RMS 隨機抖動，這是高速介面的敏感度例示，非本案主 ADC 的已達規格。平台藉此記錄時脈與取樣電路需要的誤差預算，支援後續高頻鏈路設計評估。

13.2　高精度感測與 GAA 可靠度移植

以主 12 位元 SAR ADC 檢驗差動踢回、參考擾動及輸入範圍的互相影響，形成適用於高精度感測前端的佈局模板。依 [8] 建立 bootstrap 的相位、端點應力及保護器件描述，讓不同器件家族與 PDK 可共用檢查意圖；4 nm 與 GAA 實例的器件量化及模型各自獨立。

表 18　應用情境與可交付證據

情境	本案實作與量測	後續延伸條件
高速 SerDes／CPO 電子前端	四通道介面 PEX、時序與固定校正評估	完整 TI ADC、封裝與光學系統另需資源
高精度感測	完整 SAR ADC 精度、踢回與參考驗證	依實際系統輸入與功耗需求移植
3 nm GAA	規則 adapter 及端點應力 schema	取得授權後另建 GAA 版圖與基準
類比 IP 設計工具	可執行 API、資料格式及審查報告	合作方 PDK／工具環境驗證

應用評估以電子電路與設計流程的可行性為主。試片量測列為取得 PDK、MPW、封裝及量測資源後的延伸；兩年期核心驗收以完整後佈局模擬及可重現原型完成。

14　預計可能遭遇之困難及解決途徑

表 19　研究風險及處理方式

困難	解決途徑與查核
4 nm PDK／工具未完備	M2 確認授權、模型與 runset。備援節點只作流程測試；4 nm 缺口明確列示並由主持人調整資源與時程。
APR 抽象與實體不一致	最小片段先驗單位、pin、via 及 layer map，再逐層完整 LVS；人工修正計入成本。
合法性限制搜尋空間	先可行後優化；診斷約束衝突，只調整可核定的軟目標。
SE 必要器件過多或誤差超標	擴大選區或使用校正邊界；仍不適用即回退完整萃取，不影響核心驗收。
預測誤排序及資料不足	幾何模型起步，保留隨機驗證與不確定性；新情境優先完整驗證。
模型或可靠度支援不足	只使用已支援的 LDE、失配及應力條件，分列未建模項目與適用邊界。
工具與算力成本超出預算	M3 盤點單次成本；先完成子電路與固定基準，再逐步增加系統候選。
LLM 約束錯誤或證據遺失	schema、單位與 ID 校驗，保留工具狀態、失敗紀錄與版本；數值以原始結果為準。

15　重要儀器與軟體之配合使用

核心資源為本地 GPU／CPU 工作站、版圖編輯與抽象化工具、APR、DRC／LVS／PEX、SPICE 及資料庫。4 nm 實作需具授權 PCell 或合法元件、電容與萃取模型，並確認批次使用、失配與 SE 相關權限。Custom Compiler／Virtuoso、Innovus、Calibre 或相容工具依既有授權及實際流程配置，不預設已取得全部工具。

運算資源優先重用既有設備，於 M1 至 M3 量測記憶體、儲存、模擬時間與並行授權，據此編列必要擴充。量測儀器於試片分支啟動後，才按實際速度與輸入範圍評估；高速時脈源、波形與頻譜分析等設備不作為已具備成果。

16　赴國外或大陸地區研究之必要性

本計畫核心研究可於本地計算及授權設計環境執行，無規劃赴國外或大陸地區移地研究。國際會議依成果投稿與錄取情形編列，與必要移地研究費用分開。

17　分年執行步驟與進度

以核定開始月為 M1。第一年完成器件與介面、比較器及 CDAC 變體、完整基準、SE 校正與寄生模型。第二年完成閉迴路、保留測試、完整 ADC 對照及應用介面評估。完整驗證基準優先建立，不依賴 SE 成功才啟動系統研究。

表 20　兩年期執行進度

工作項目	第一年 M1-M12	第二年 M13-M24
PDK／網表／APR 介面	M1-M6 建構與基準凍結	版本維護與移植描述
局部變體與 E1	M2-M12 因子實驗及規則庫 v1	M13-M15 端點模板及反例補充
完整與選擇性萃取 E2	M4-M12 S0、SE 校正	M13-M18 保留測試與邊界報告
資料與寄生模型	M4-M12 取樣、標籤與模型	M13-M20 保留測試及選樣
搜尋與多代理 ECO	M7-M12 SA 與閉迴路試作	M13-M22 整合與消融
完整 ADC E3	M3-M12 原理圖、路由及測試基準	M13-M24 配對對照、PVT／失配
應用與 GAA 描述	M8-M12 介面定義	M16-M23 四通道與應力評估
論文與技術交付	M10-M12 初稿與年度報告	M18-M24 投稿、重現與文件

表 21　里程碑與查核文件

時間	查核項目
M3	授權／器件映射、比較器相位、ADC 規格及完整基準；單次成本與資源清單。
M6	抽象與版圖一致性、初始合法變體、規格／資料分組／驗證預算凍結。
M12	E1 因子報告、規則庫 v1、完整寄生資料、SE 校正與寄生模型；第一年報告。

時間	查核項目
M18	閉迴路原型、SE 保留測試、主 ADC 對照開始及四通道介面。
M24	完整後佈局與統計結果、應用報告、平台與資料格式、論文及重現文件。

各階段同時記錄已達成、未達成與原因。若 PDK、模型或效能目標須調整，由主持人在保留測試前核定並保留前後版本；對照期間維持同一凍結條件。

（三）預期完成之工作項目及成果

表 22　分年工作項目與成果查核

成果	第一年	第二年及驗收依據
變體與模板	三類、目標 48 個合法變體	可重用端點模板；完整 DRC／LVS／PEX
規則與資料	規則庫 v1；目標 200 組 RC 標籤	60 組 ADC 標籤與 E3；資料分組及版本
驗證方法	SE 原型、至少 12 設計案例校正	S0-S3、門檻、誤判與加速報告 1 份
研究平台	介面與受約束搜索基準	閉迴路原型 1 套；配對與消融結果
應用評估	通道及可靠度介面定義	四通道示範與 GAA 移植報告各 1 份
學術成果	研討會論文目標投稿 1 篇	期刊或研討會目標投稿 1 至 2 篇

1　參與人員之訓練

研究助理與碩士生將接受 FinFET 模型與量化、匹配與局部互連、抽象 LEF／APR、DRC／LVS／PEX、SPICE、ADC 靜態與動態量測、失配與統計分析，以及資料版本、模型校正與代理工具整合訓練。每月以原始報告與可重跑案例檢討，建立從設計意圖到驗證結果的實作能力。規劃培育碩士生 1 至 2 名，論文主題依參與及實際結果確定。

2　學術研究與國家發展之預期貢獻

學術貢獻為比較器回授與踢回、CDAC 比例寄生、取樣與參考時序之定量關係，以及 ADC 選擇性萃取的適用邊界。成果將包含成功與失敗案例、配對比較及不確定範圍，可作為後續先進節點類比自動化的研究基準。

應用貢獻為本地可部署的類比 IP 設計與審查介面，支援高速鏈路電子前端及高精度感測設計迭代。技術移轉重點為工具 adapter、約束資料、驗證腳本及經允許之模板；企業合作、專利與移轉依具體成果及合作條件評估，不預設合作對象與金額。

公開內容包括無 PDK 秘密的 schema、評估方法、腳本與可再散佈案例；器件參數、規則與版圖依授權管理。平台與方法的貢獻以實際設計品質、人工工時、驗證成本與可重現性衡量。

（四）整合型研究計畫說明

本案為個別型兩年期計畫，由主持人統籌電路、版圖、驗證與 AI 平台工作。研究助理負責工具串接、資料與版本管理，學生分擔電路驗證及模型／最佳化。各工作包共用規格、資料與查核報告；整合型總計畫與子計畫之 CM04 不適用。

參考文獻

[1] Y. Yasuda-Masuoka et al., “High Performance 4nm FinFET Platform (4LPE) with Novel Advanced Transistor Level DTCO for Dual-CPP/HP-HD Standard Cells,” IEEE International Electron Devices Meeting (IEDM), 2021, pp. 13.3.1-13.3.4. DOI: 10.1109/IEDM19574.2021.9720656.

[2] C.-Y. Chiang et al., “On Automating Finger-Cap Array Synthesis with Optimal Parasitic Matching for Custom SAR ADC,” 28th Asia and South Pacific Design Automation Conference (ASP-DAC), 2023, pp. 352-357. DOI: 10.1145/3566097.3567878.

[3] Y. Li, Q. Wu, and X. Liu, “A MEOL Logic Layout Optimization Recommendation under 3 nm CFET Architecture and Beyond,” IEEE International Conference on Solid-State and Integrated Circuit Technology (ICSICT), 2022. DOI: 10.1109/ICSICT55466.2022.9963470.

[4] A. S. Yonar et al., “An 8-bit 56GS/s 64x Time-Interleaved ADC with Bootstrapped Sampler and Class-AB Buffer in 4nm CMOS,” IEEE Symposium on VLSI Technology and Circuits, 2022. DOI: 10.1109/VLSITechnologyandCir46769.2022.9830308.

[5] C. Nani et al., “A 5-nm 60-GS/s 7b 64-Way Time Interleaved Partial Loop Unrolled SAR ADC Achieving 35.2dB SNDR up to 32 GHz,” IEEE Journal of Solid-State Circuits, vol. 60, no. 4, pp. 1210-1222, Apr. 2025. DOI: 10.1109/JSSC.2024.3517333.

[6] J. Park et al., “A 12-bit 10GS/s Time-Interleaved SAR ADC with Even/Odd Channel-Correlated Absolute Error-Based Over-Nyquist Timing-Skew Calibration in 5nm FinFET,” IEEE Symposium on VLSI Technology and Circuits, 2024. DOI: 10.1109/VLSITECHNOLOGYANDCIR46783.2024.10631314.

[7] J. Liu, A. Shabra, S. Ho, G. Manganaro, and M. S.-W. Chen, “A 16GS/s 10b Time-domain ADC using Pipelined-SAR TDC with Delay Variability Compensation and Background Calibration Achieving 153.8dB FoM in 4nm CMOS,” IEEE Symposium on VLSI Technology and Circuits, 2024. DOI: 10.1109/VLSITECHNOLOGYANDCIR46783.2024.10631373.

[8] S. Lee et al., “3.9 A 1.2V High-Voltage-Tolerant Bootstrapped Analog Sampler in 12-bit SAR ADC Using 3nm GAA’s 0.7V Thin-Gate-Oxide Transistor,” IEEE International Solid-State Circuits Conference (ISSCC), 2024, pp. 70-71. DOI: 10.1109/ISSCC49657.2024.10454351.

[9] T. O. Dickson et al., “A 72-GS/s, 8-Bit DAC-Based Wireline Transmitter in 4-nm FinFET CMOS for 200+ Gb/s Serial Links,” IEEE Journal of Solid-State Circuits, vol. 58, no. 4, pp. 1074-1086, Apr. 2023. DOI: 10.1109/JSSC.2022.3228632.

參考文獻及先期資料來源

[10] W. Lee et al., “Fast and Accurate Post-layout Simulation Methodology Using 4nm LVS Rule Deck,” IEEE Microelectronics Design and Test Symposium (MDTS), 2022. DOI: 10.1109/MDTS54894.2022.9826968.

[11] T. Dhar et al., “ALIGN: A System for Automating Analog Layout,” IEEE Design & Test, vol. 38, no. 2, pp. 8-18, Apr. 2021. DOI: 10.1109/MDAT.2020.3042177.

[12] B. Xu, K. Zhu, M. Liu, Y. Lin, S. Li, X. Tang, N. Sun, and D. Z. Pan, “MAGICAL: Toward Fully Automated Analog IC Layout Leveraging Human and Machine Intelligence,” IEEE/ACM International Conference on Computer-Aided Design (ICCAD), 2019. Author manuscript: https://krz.engineer/publications/papers/A_ICCAD2019_Xu.pdf

[13] H. Ren, G. F. Kokai, W. J. Turner, and T.-S. Ku, “ParaGraph: Layout Parasitics and Device Parameter Prediction Using Graph Neural Networks,” 57th ACM/IEEE Design Automation Conference (DAC), 2020. Author record: https://research.nvidia.com/publication/2020-07_paragraph-layout-parasitics-and-device-parameter-prediction-using-graph-neural

[14] B. Liu, H. Zhang, X. Gao, Z. Kong, X. Tang, Y. Lin, R. Wang, and R. Huang, “LayoutCopilot: An LLM-powered Multi-agent Collaborative Framework for Interactive Analog Layout Design,” arXiv:2406.18873v3, 2025. DOI: 10.48550/arXiv.2406.18873. 此處引用作者公開預印本版本。

[15] Z. Bao et al., “AnalogAgent: Self-Improving Analog Circuit Design Automation with LLM Agents,” arXiv:2603.23910v1, 2026. DOI: 10.48550/arXiv.2603.23910. 此處引用預印本版本。

[16] B. Razavi, “The StrongARM Latch [A Circuit for All Seasons],” IEEE Solid-State Circuits Magazine, vol. 7, no. 2, pp. 12-17, 2015. DOI: 10.1109/MSSC.2015.2418155.

先期資料來源

[S1] 實驗室提供，comparator_netlist.txt。檔頭標示 Custom Compiler X-2025.06-2，網表輸出時間為 2026 年 10 月 8 日。

[S2] 實驗室提供，CMP_APR_FLOW.pptx，共 9 張投影片。內容為比較器分塊、局部版圖、抽象 LEF／APR／GDS 資料交換與映射問題。

[S3] 實驗室提供之比較器研究整理：1-4nm comparator.docx；2-在 4nm 製程中，比較器佈局如何影響反饋迴路與寄生電容 (1).docx；3-請說明前、後佈局驗證的差異與關鍵指標.docx；4-如何降低 4nm 比較器的踢回噪聲.docx；5- Tapeout 審查清單的完整項目.docx。屬設計問題及檢查項目整理。

[S4] 既有研究規劃：116 國科會計畫書_v4_4nm 多代理佈局平台-整合版_兩年期_20261006.pdf；116 國科會計畫書_v5_4nm 多代理佈局平台-完整修正版_兩年期_20261006.pdf。先期數據另依原始成果文件確認。

附檔中 56 GS/s ADC 的兩份 PDF 為相同內容，本文列為單一文獻 [4]。各文獻數值之製程、輸入頻率與校正條件於回顧中分別說明。

五、申請補助經費及研究資源

經費依兩年研究內容分年編列，優先使用既有授權與運算資源。人事、估價及管理費由主持人與申請機構依正式資料填列；以下提供研究需求及科目對應，金額單位為新臺幣元。

CM05　分年補助需求

科目	估算依據	第一年	第二年
研究人力費	專任研究助理 1 名，兼任學生 2 名；依實際月數、敘薪與法定費用	待填	待填
耗材、物品、圖書及雜項	資料保存、研究文獻及既有授權未涵蓋之必要服務	待填	待填
國外學者來臺	核心工作無規劃	0	0
研究設備費	M1-M3 盤點後依 CPU、RAM、GPU 及儲存需求估價	待填或 0	待填或 0
國際合作與移地研究差旅	核心工作無規劃	0	0
國際學術會議差旅	依成果投稿、會議地點及錄取情形另編 CM12	待填或 0	待填或 0
出國參訪及考察	核心工作無規劃	0	0
管理費	依申請機構及國科會規定，由系統計算	系統產生	系統產生
合計	各科目加總	待填	待填

六、主要研究人力與分工

角色	工作內容	姓名與工時比例
主持人	規格與研究設計、模型與風險審核、成果及論文	由主持人填列
研究助理	EDA 串接、批次流程、資料／版本與實驗重現	待填
學生一	比較器、取樣及 CDAC 佈局與電路驗證	待填
學生二	寄生模型、搜尋、選樣與代理平台評估	待填

七至十二、人力費用及設備需求

CM07　研究人力費

專任研究助理主要維護版圖與工具介面、資料與版本，支援完整及選擇性萃取、批次模擬與平台整合；兩名兼任學生分別執行電路與佈局、模型與最佳化實驗。第一及第二年均依實際任用月數、學校薪資及法定費用估算，工作內容與 CM06 一致。

CM08／CM10　需求與科目對應

需求	研究用途	編列方式
資料與備份	保存 GDS、PEX、波形、輸出碼與版本	依數量、規格及採購性質列 CM08 或 CM10
研究文獻	電路、製程及自動化方法資料	依實際授權／採購列 CM08
軟體或模擬服務	必要且未由既有授權涵蓋之研究工具	確認授權及科目後填列
CPU／記憶體	批次 SPICE、PEX 與多候選評估	依並行度與量測成本評估 CM10
GPU／儲存擴充	本地模型、資料訓練及長期保存	優先既有設備，必要時附估價
試片與量測	條件成立後之 MPW、封裝及量測分支	核定資源後另列，核心研究不以其為前提

同一需求不重複列於不同科目。設備規格、數量、單價與必要性依實際盤點及估價填寫，既有工具與設備之配合使用情形另由申請機構確認。

CM09／CM11／CM12　外國學者與差旅

國外學者來臺及移地研究暫無規劃。國際會議差旅依論文成果、預定會議與參與人員分年列明必要性及費用；會議錄取不預先視為既成成果。

其他申請表件

本案為個別型，CM04 整合型計畫表不適用。主持人個人資料、代表著作、工程處研究成果說明 CM302，以及其他補助、聲明與適用附件，依正式申請系統及核定文件填列。

申請資料核對與格式依據

研究資料核對

一、確認主持人姓名、職稱、機構與系所、學門代碼、申請件數、聯絡資訊及本年度優先順序。二、確認正式起訖日、前期計畫編號與成果歸屬。三、確認 4 nm PDK、器件及電容模型、LDE／失配支援，以及完整驗證與 SE 的工具權限。

四、以原始日誌核對 v4／v5 中既有平台的樣本數、模型分數與擺置結果；其所引用結案簡報封面日期 2026 年 10 月 30 日晚於本版日期，完成時間與版本需以原始文件確認。五、確認比較器原始模型家族與 APR 簡報之 TN16 資料在本案的研究銜接範圍。六、補齊分年人力、經費、設備估價與所有適用表件。

計畫格式

研究內容依國科會專題研究計畫申請書 1150410 版 CM03 四項架構安排：研究背景、研究方法與分年進度、分年工作及成果、整合型計畫說明。研究問題、先期基礎與文獻回顧置於背景；預期應用、查核指標與困難之解決途徑納入方法及成果。

CM03 採 A4、四邊 2 公分、12 點、標準字元間距與單行間距。工程處個別型多年期 CM03 以 25 頁為限；本版 CM03 含圖表、參考文獻與先期資料來源。CM01／CM02 與行政編列資料置於 CM03 之外。送件時依當年度徵求公告與線上系統再次確認。

官方來源

國家科學及技術委員會，共用表格與申請書

1150410。https://www.nstc.gov.tw/folksonomy/list/6c0b309f-518b-4613-a142-44af89109251?l=ch

國家科學及技術委員會，工程處表格。https://www.nstc.gov.tw/folksonomy/list/49ec3266-51af-4527-be73-fe5e10d0cf13?l=ch

工程處 CM03 頁數及版面規定。https://www.nstc.gov.tw/nstc/attachments/5c328c47-2c44-472a-954e-9113d6488f09

以上公開格式查核日期：2026 年 10 月 14 日。