4 奈米以下 SAR ADC 之寄生感知 AI 多代理佈局平台

Oct 6, 2026 · @Tim

本計畫延續國科會計畫 114WFD0410548 與「AI agent 智慧化設計分析平台」的成果，把「可審查的佈局建議」推進為「以 ADC 效能為目標、寄生參數在迴路內的自動巨集擺置與 ECO 重擺置」。以下依國科會專題研究計畫申請書（表 CM01–CM03）格式撰寫。

一、計畫基本資料（表 CM01）

欄位	內容
計畫名稱（中文）	4 奈米以下 SAR ADC 之寄生感知 AI 多代理佈局平台
計畫名稱（英文）	A Parasitic-Aware Multi-Agent AI Layout Platform for Sub-4 nm SAR ADCs
計畫類別／研究型別	一般研究計畫／個別型
計畫歸屬	工程處
研究學門	微電子（電子設計自動化、類比積體電路）；學門代碼依申請系統選單填寫
全程執行期限	兩年期，民國 116 年 8 月 1 日至 118 年 7 月 31 日（暫定）
前期相關計畫	114WFD0410548「結合大型語言模型與開源EDA工具之AI驅動物聯網晶片設計自動化版圖資料集產生與驗證平台」（114/12/01–115/11/30）
關鍵詞	類比佈局自動化、巨集擺置、寄生感知、SAR ADC、大型語言模型、多代理系統、ECO、4 奈米以下佈局、佈局相依效應、選擇性萃取

備註： 主持人、共同主持人、申請機構、經費與人力（表 CM05–CM12）由實驗室另行填寫；本稿聚焦於研究內容（CM02、CM03）。

執行目的與預期影響性（三百字以內）

本計畫把類比佈局最耗人力的「擺置—萃取—模擬—修改」迴圈交給可追溯的 AI 代理，讓設計者在繞線前就能得知擺置對 ADC 效能的影響。學術面，提出以電路效能而非線長為目標的類比擺置方法與公開資料集，補足現有 LLM 類比自動化研究多停在電路層級、缺少佈局後寄生管理

的缺口。產業與社會面，全流程本地部署、PDK 與設計資料不外傳，適合國內 IC 設計公司於先進製程導入；可縮短 ADC IP 跨製程移植週期，並培育兼具 AMS 佈局、EDA 與 AI 能力的人才。

二、研究計畫中英文摘要（表 CM02）

（一）計畫中文摘要（五百字以內）

在 4 nm 以下製程中，互連寄生與佈局相依效應已主導類比電路效能，但 SAR ADC 巨集擺置仍以半周線長（HPWL）為目標，須待寄生萃取（PEX）與佈局後模擬後才知效能是否劣化。

本團隊前期已完成本地端 AI 輔助設計框架（1,042 份 netlist 零崩潰之佈局建議、下線審查器、3,383 筆微調資料），並以 RALF 完成 130 nm SAR ADC 十一個巨集的約束驅動擺置。

本計畫據此提出兩年期研究：（一）建立含參考、時脈、熱、基板雜訊與回流路徑等十二項的多維成本函數與類比約束過濾器，發展 Analog-C2FPlace 演化式巨集擺置；（二）以圖神經網路預測寄生，再以 ADC 效能預測器估算 SNDR、ENOB 等指標，形成「寄生在迴路內」的擺置；（三）以五個 AI 代理組成閉迴路，由效能裁判決定接受或交由 ECO 代理重擺置；（四）將 4 奈米以下佈局技巧建成規則庫與參數化模板，並以 LVS 規則檔選擇性萃取取代完整 SPF 模擬，使閉迴路在 4 nm 仍可負擔。平台先於開源 SKY130 與 ASAP7 驗證，再於 4 nm 製程完成簽核驗證，目標是在相同面積下較 HPWL 導向擺置提升佈局後 SNDR，並減少佈局重工次數。

關鍵詞： 類比佈局自動化、巨集擺置、寄生感知、SAR ADC、大型語言模型、多代理系統、ECO、4 奈米以下佈局、選擇性萃取

（二）計畫英文摘要（Abstract，五百字以內）

In sub-4 nm FinFET and GAA technologies, interconnect parasitics dominate the performance of analog and mixed-signal circuits. SAR ADCs are especially sensitive to CDAC top-plate parasitics, clock coupling, reference impedance, and thermal gradients. Yet macro placement is still driven by half-perimeter wirelength (HPWL), area, and congestion, so performance loss is discovered only after routing, parasitic extraction (PEX), and post-layout simulation.

Our prior work delivered an on-premise AI-assisted design framework: a layout-advisory system validated on 1,042 SPICE netlists with zero pipeline crashes, a netlist retrieval system, an eight-expert tape-out reviewer, a 3,383-item analog-IC fine-tuning dataset, and constraint-driven placement of an 11-macro 12-bit SAR ADC in 130 nm using RALF.

This two-year project proposes (1) a multi-dimensional placement cost covering HPWL, IR drop, reference, clock, thermal, substrate noise, parasitics, symmetry, and return path, together with an analog constraint filter and an evolutionary Analog-C2FPlace engine; (2) graph-neural-network parasitic prediction coupled with an ADC performance predictor for SNDR, SFDR, ENOB, settling, and offset, enabling parasitic-in-the-loop placement; (3)

a closed loop of five AI agents in which a performance judge accepts a placement or sends it to an ECO re-placement agent; and (4) a sub-4 nm layout-technique library with parameterized templates and three process-aware costs (layout-dependent effects, MEOL resistance, and patterning legality), plus LVS-rule-deck selective extraction that keeps post-layout simulation affordable inside the loop. The platform will be validated on open SKY130 and ASAP7 PDKs and then signed off on a 4 nm process. The goal is higher post-layout SNDR than HPWL-driven placement at equal area, with fewer layout iterations.

Keywords: analog layout automation, macro placement, parasitic awareness, SAR ADC, large language model, multi-agent system, ECO, sub-4 nm layout, selective extraction

三、研究計畫內容（表 CM03）

（一）研究計畫之背景

1. 上年度研究進度與前期成果

前期已完成從 Netlist 檢索、佈局建議到下線審查的本地端框架，共同原則為「語意 AI 負責判斷、確定性工具負責把關、設計者在迴路內」。平台以 Docker 封裝 n8n、Ollama、PostgreSQL、LightRAG、KLayout 與 Gotenberg，設計資料完全不外傳。各子系統實測結果與對本計畫的意義如下。

前期成果	功能	實測結果	已知限制 → 本計畫對應
RALF 約束驅動擺置（130 nm）	12 位元 SAR ADC 展開為 11 個實體巨集，以相對列與差動對稱軸約束做 SA 搜尋	16 個搜尋變數；約束與對稱規則全數 PASS；normalized cost 1.000 → 0.989（約 −1.1%）；輸出 157.7 × 242.3 μm	尚無繞線、寄生與效能評估 → 本計畫核心起點（子題一、二）
TKU2 佈局建議系統	A1–A4 四代理：Netlist 標準化、電路分群、五大佈局面向建議、工程師 OK／FIX 回寫記憶庫	1,042 份 netlist 全量執行、零崩潰，約 6 分鐘／份；簡單至中等複雜度元件涵蓋率 96.8–100%，高複雜層 7 份平均 63.2%、中位數 95.7%	只輸出文字建議 → 轉為結構化約束檔，餵入擺置引擎
TKU1 Netlist 檢索	LightRAG 知識圖譜與 SQL 雙通道	56／56 個 cell 入庫，952 個元件、678 條 net、159 個拓樸樣式；p50 34.5 s；Hit@1 0.409、分流器 Recall 1.0	同族 cell 排序是瓶頸 → 加入 BM25 與 RRF 融合，作為子電路辨識輸入

前期成果	功能	實測結果	已知限制 → 本計畫對應
TKU3 下線審查器	8 位專家代理（PAD、訊號電源、對稱、LVS、DRC、雜訊、製程 IP、系統）加 KLayout	0.18 μm 12 位元 5 MS/s SAR ADC 主案例 7／7 項高風險全識別；29 案例加權偵測率 52.8%（142／269）；15–30 分鐘／份	LDO、LNA、MEMS 案例偵測率低 → 擺置後審查關卡，並擴充 ADC 佈局知識
領域微調模型	3,383 筆類比 IC SFT，Qwen 3.5 9B＋QLoRA	73 題保留集準確率 72.6% → 87.7%，高於 27B 模型的 78.1%	題型以電路分析為主 → 新增佈局、寄生與 ECO 題型
KLayout DRC 通道	GDS 經 API 送入 KLayout 0.29.8 跑 ASAP7 DRC	3 個標準 cell 正常版全數通過、注入違規 3／3 捕獲	僅涵蓋 DRC → 擴充 LVS、PEX（SPEF）與 EMIR

此外，實驗室已對多顆先進製程 ADC netlist 產出佈局規劃，包括 7 nm 12 位元 pipelined SAR-ΔΣ ADC（CDAC common-centroid、主／複製源極隨耦器共質心匹配）與 6 nm 負電容殘差放大器。這些規劃累積了約束規則與失效模式，將作為本計畫約束過濾器的初始規則庫。

前期工作的結論是：AI 已能可靠地「讀懂」電路並提出可審查的建議，但尚未「產出並驗證」以效能為目標的擺置。本計畫即補上這一哩路。

2. 研究背景與問題陳述

本計畫要解決的問題是：**先進製程 SAR ADC 的巨集擺置仍以線長為目標，但決定效能的是擺置後的寄生與耦合。** 具體有四個現象。

1. **寄生主導效能。** Kwon 等人的 6 nm 10 位元 500 MS/s pipelined SAR ADC 指出，sub-10 nm FinFET 因製程層數增加使寄生電阻顯著上升，加寬金屬又會增加寄生電容；該設計必須以 M4–M7 封裝 MOM 電容、M3／M8 屏蔽、M11 頂板繞線來取捨 RP 與 CP [1]。Baek 等人的 7 nm 12 位元 600 MS/s ADC 則指出，級間增益誤差來自 CDAC 寄生電容，需靠複製電路的相鄰佈局消除 [2]。5 nm 實務經驗也顯示，dummy 漏電、MEOL／BEOL 寄生與取樣開關 GIDL 都是移植時的主要問題 [3]。
2. **HPWL 目標與類比實際需求衝突。** 以 CDAC、SAR 邏輯、比較器依序排列可得最短線長，但會讓數位切換卡在 CDAC 與比較器之間，增加 kickback 與參考擾動 [21]–[23]。專家的實際平面圖則是 P／N CDAC 鏡射夾住比較器、取樣開關靠邊、數位與時脈產生器獨立成區並加上去耦電容。這些規則目前留在設計者經驗，尚未被量化成可最佳化的成本。
3. **數位時序收斂不等於 ADC 功能收斂。** SAR 控制邏輯即使 timing slack > 0，寄生 RC 仍可能使 T_settling 小於 T_DAC + T_Comp + T_Logic，破壞類比安定視窗。
4. **線性流程太晚發現問題。** 傳統流程為 Placement → Routing → PEX → Post-sim，失敗往往在最後一步才暴露，每次修改都要重跑整段。

3. 4 奈米以下佈局技巧之關鍵挑戰

到了 4 nm 以下，佈局品質不再只是「擺得對稱、走線短」，而是同時受 MEOL 圖形化規則、佈局相依效應與簽核成本限制。這些技巧目前散落在代工規則與資深工程師經驗中，正是 AI 代理最需要、也最缺乏的知識。

挑戰	物理成因與文獻證據	對 SAR ADC 的影響	本計畫對策
MEOL 局部互連與圖形化限制	3 nm CFET SRAM 研究顯示：45° 局部互連可使單元高度維持 5 個 fin pitch；改用方形 L 型互連需 6 個 fin pitch、面積增加 ≧ 20%（0.0115 → 0.0138 μm²），M0G 層也多一道光罩。低 NA EUV 每側蝕刻偏差約 3–4 nm、高 NA 僅 0.5 nm；最小 tip-to-tip 約 16 nm 對 13 nm [26]	開關、比較器與 CDAC 單位格的形狀與面積受圖形選擇左右；互連重疊面積（低 NA 約 50 nm²、高 NA 約 80 nm²）影響可靠度	圖形合法性成本 C_PAT；規則庫收錄 MEOL 互連樣式
互連電阻上升與 RP／CP 取捨	sub-10 nm 製程層數增加使寄生電阻顯著上升，加寬金屬又增加寄生電容；6 nm 實作以 M4–M7 封裝 MOM、M3／M8 屏蔽、M11 頂板取捨 [1]	CDAC 頂板與 VREF 的 RC 直接決定安定時間與增益誤差	MEOL／低層互連成本 C_MEOL；金屬層指派模板
佈局相依效應與 dummy 漏電	連續主動區需插入電性關閉的 dummy，在快角與高溫下產生漏電；SAR 取樣開關 GIDL 偏高 [3]	比較器輸入對失配造成偏移；取樣開關漏電降低線性度	佈局相依效應成本 C_LDE；dummy、擴散斷點與開關堆疊模板
佈局後模擬爆量	4 nm ESD 案例：完整 SPF 模擬 16.18 小時；skip-cell 降到 0.48 小時但誤差 −7.9%；忽略寄生 RC 甚至把不合格的 |Vgs| 7.394 V（限制 7 V）誤判為 5.497 V [27]	閉迴路若每輪都跑完整 PEX 與模擬，可評估的候選數極為有限；但拿掉寄生又會給出錯誤結論	LVS 規則檔選擇性萃取，由 AI 自動挑選要保留的 cell
GAA／CFET 架構改變 P／N 關係	CFET 將 NMOS 疊在 PMOS 之上，局部互連方式決定單元面積 [26]	傳統「P、N 分列」與平面共質心假設需要重新定義	以抽象規則集預研 CFET 下的對稱與匹配樣式

因此，本計畫不只是把擺置演算法搬到 4 nm，而是把 4 nm 以下的佈局技巧本身視為研究對象：將其拆解為可計算的成本、可重用的模板，以及可讓閉迴路跟得上的快速簽核方法（子題四）。

4. 國內外研究現況與文獻評述

現有研究已各自解決部分問題，但尚無工作把「巨集擺置、寄生預測、ADC 效能判定、ECO 重擺置」串成一個自動閉迴路。

研究方向	代表工作	已解決	尚未解決（本計畫切入點）
開源類比佈局產生器	ALIGN [4]、MAGICAL [5]、OpenSAR [6]	從 netlist 產出 GDS，支援對稱與匹配約束	目標仍以幾何與線長為主，未以 ADC 動態效能回饋
強化學習／退火類比擺置	RALF [7]	開源、可輸出 .mag 擺置與繞線腳本	僅 SKY130 四種元件、無量化 benchmark、成本僅線長與壅塞
佈局感知尺寸最佳化	Budak 等人 [8]、Maji 等人 [9]	將佈局寄生納入 sizing 與端到端流程	對象為元件尺寸，巨集層級的參考、時脈、熱未成為擺置變數
GNN 寄生與約束預測	ParaGraph [10]、對稱標註 [11]、GNN-RE [12]	快速預測 net 寄生、辨識對稱與子電路	未接到 ADC 系統效能，也未進入擺置迴路
LLM／多代理類比自動化	AnalogCoder [13]、AnalogAgent [14]、LayoutCopilot [15]、LLM 約束生成 [16]、LLM 拓樸選擇與尺寸工具 [25]	電路生成、互動式佈局、自我演化記憶；AnalogAgent 以 Qwen-8B 達 72.1% Pass@1	綜述 [17] 指出缺少佈局後寄生管理；無效能裁判與 ECO 代理
SAR ADC 系統級最佳化	Global-local 最佳化 [18]、AMPSE [19]	系統級 sizing，12 個設計案例具競爭力	不涵蓋實體擺置與寄生
數位巨集擺置	圖形強化學習擺置 [20]、AI 時序元件與金屬層聯合最佳化 [24]、本團隊 C2FPlace	群體搜尋、粗到細、PPA 最佳化	缺少類比敏感區、對稱與參考阻抗等約束
4 奈米以下佈局與簽核方法	CFET MEOL 佈局 [26]、4 nm 選擇性萃取 [27]、5 nm AMS 佈局技巧 [3]	個別佈局技巧與模擬加速方法已被驗證	技巧散落於文獻與經驗，未成為 AI 可調用的規則與成本；SE 的 cell 選擇仍靠人工

5. 原創性

1. **類比感知的演化式巨集擺置：** 把 C2FPlace 的全域搜尋改為同時最佳化 HPWL、參考、時脈、熱、基板雜訊、回流路徑與對稱，並以三級優先區確保數位巨集不得為了線長侵入類比敏感區。
2. **寄生在迴路內的擺置：** 將流程改為 Placement → 預測 RC／耦合 → ADC 效能預測 → 重擺置，只有通過裁判的候選才進入繞線與完整 PEX。
3. **以電路效能為目標的實體最佳化：** 最終目標從面積／HPWL／PPA 轉為 ENOB、SNDR、SFDR、安定時間、比較器偏移、參考漣波與 IR drop。
4. **可追溯的本地多代理架構：** 沿用前期「AI 判斷、Code 把關」原則，每次重擺置的理由、成本變化與工程師 FIX 皆寫入記憶庫，可審查、可重現。
5. **4 奈米以下佈局技巧的知識化與 AI 驅動快速簽核：** 將 MEOL 圖形化、佈局相依效應、dummy 與漏電等技巧轉為可計算的成本與可替換的模板，並由 AI 自動挑選 LVS 選擇性萃取的保留範圍，取代目前仰賴設計者手動判斷的做法。

6. 重要性與預期影響

高速、高效率 ADC 是 5G、光通訊 SerDes 與感測 SoC 的關鍵 IP，而類比佈局仍是先進製程移植中最依賴人力的環節。若能在繞線前就篩掉會破壞 SNDR 的擺置，可直接縮短佈局迭代週期。本平台全程本地部署、可用小型開放模型運行，對受 NDA 保護的 PDK 特別實用 [14]，有利國內 IC 設計業導入。

（二）研究方法、進行步驟及執行進度

1. 系統架構：五代理閉迴路

本計畫以五個 AI 代理組成「擺置 → 寄生 → 效能 → 裁判 → ECO」閉迴路。只有通過效能裁判的候選擺置才進入繞線、完整 PEX 與下線審查；未通過者帶著診斷結果交由 ECO 代理局部重擺置。所有數值（寄生、效能、DRC／LVS）皆由確定性工具產生，LLM 只負責約束生成、診斷與修正策略。



系統架構 · 五代理閉迴路

各代理的輸入、輸出與分工如下表。

代理	輸入	輸出	確定性工具	LLM 角色
Placement Agent	Netlist、規格、約束檔	候選擺置群體	Analog-C2FPlace、RALF	由 TKU2 建議產生約束
Parasitic Agent	候選擺置	寄生圖（R、C、耦合）	幾何 RC 模型、GNN 預測器	標示敏感 net
PEX／Noise Agent	通過初篩的擺置	SPEF、EMIR、基板雜訊代理值	Magic／KLayout 萃取、Calibre（先進製程）	無
ADC Performance Judge	寄生圖、規格	SNDR、SFDR、ENOB、安定時間、偏移；Accept／Reject	行為模型、ngspice／Spectre	解釋失敗主因
ECO／Re-placement Agent	裁判診斷	局部移動、交換、屏蔽與 keep-out	合法化與規則檢查	提出修正動作並寫入記憶庫

2. 子題一：類比感知多維成本與 Analog-C2FPlace（第一年）

巨集擺置先建模為九項成本的加權最小化（子題四再加入 C_LDE、C_MEOL、C_PAT 三項先進製程成本，共十二項）：

$$P^{*}=\arg\min_{P}\big[w_1C_{HPWL}+w_2C_{IR}+w_3C_{REF}+w_4C_{CLK}+w_5C_{THERMAL}+w_6C_{SUB}+w_7C_{PARA}+w_8C_{SYMM}+w_9C_{RET}\big]$$

成本項	SAR ADC 物理意義	資料來源	快速評估方式
C_HPWL	繞線線長	Netlist／擺置	半周線長
C_REF	VREF／VREFH／VREFL 阻抗與耦合	RC 萃取	R_REF × I_REF + C_coupling + ΔV_REF
C_CLK	時脈對 CDAC／比較器的耦合	耦合電容	Σ C_CLK,i · V_CLK²
C_PARA	佈局後寄生（CDAC 頂板、比較器輸入）	SPEF／PEX	C_top + C_bottom + C_coupling
C_IR	電源與參考 IR drop	EMIR	電流密度 × 路徑電阻
C_THERMAL	熱梯度	功率圖、熱圖	Σ w_i · ‖∇T_i‖
C_SUB	基板雜訊	基板模型代理值	數位切換區距敏感區之加權距離
C_SYMM	差動／共質心對稱	幾何	鏡射軸偏差與 P／N 寄生差
C_RET	回流路徑阻抗	電源／地拓樸	Z_PDN + Z_GND + Z_substrate（迴路面積）

方法重點如下：

- **三級優先區。** 第一級為類比關鍵巨集（CDAC、StrongARM 比較器、取樣／bootstrapped 開關、VREF 分配）；第二級為敏感數位（SAR 邏輯、校正、DEM、時脈產生）；第三級為支援電路（偏壓、數位介面、抽取濾波、PAD）。數位巨集不得為降低 HPWL 侵入第一級敏感區，此為硬約束。
- **類比約束過濾器。** 在昂貴評估前，先以對稱、匹配、參考距離、時脈隔離、雜訊隔離、熱梯度與回流路徑七類規則剔除不合格候選，縮小搜尋空間。
- **比較器與參考的專屬成本。** 比較器位置以 Cost_COMP = αD_CDAC-COMP + βC_CLK-IN + γNoise_digital + δIR_VDD + εOffset_layout 評估，而非只求靠近 CDAC；參考網路目標為 Z_REF 最小且 CDAC-L／CDAC-R 路徑對稱，而非距離最短。
- **Analog-C2FPlace 流程。** 群體式擺置 → 類比約束過濾 → 全域巨集擺置 → 關鍵巨集細修 → 合法化。沿用本團隊 C2FPlace 的粗到細搜尋，並以 RALF 的 SA 引擎作為基準。

- **約束自動生成。** 將 TKU2 A3 的「匹配／隔離／繞線」建議轉為 RALF 格式的 relative_macro_rows 與 symmetry JSON，經工程師 OK／FIX 後送入擺置；並與 TKU1 拓樸辨識及 RALF 子圖同構辨識交叉比對。
- **權重校準。** 第一年以設計者排序設定初始權重，之後以貝氏最佳化依佈局後模擬結果回推 w_1–w_9。

3. 子題二：寄生在迴路內的效能預測（第一年下半至第二年）

傳統流程在 PEX 後才知道好壞；本子題改為先預測、再驗證：Placement → Fast RC 估計 → 寄生預測 → ADC 效能預測 → 重擺置；只有最終候選才執行 Routing → PEX → Post-sim。

- **快速寄生模型。** 以 Steiner 樹線長、預設金屬層與鄰近 net 距離估算 R、C 與耦合，再以 GNN（參考 ParaGraph [10]）校正。訓練資料為同一 netlist 的大量擺置變體，標籤來自 SKY130／ASAP7 實際萃取。
- **敏感 net 寄生圖。** 重點追蹤 CDAC 頂板、比較器輸入、底板切換、VREF、時脈與數位控制之間的耦合，特別是 C_CLK-CDAC，它直接影響 kickback、安定、參考擾動與 SNDR／SFDR。
- **ADC 效能預測器。** 以 Python 行為模型把寄生圖轉為誤差：CDAC 頂板寄生 → 增益衰減；P／N 寄生不對稱 → 偏移與 HD2；參考阻抗 → 安定誤差；時脈耦合 → kickback。再以正弦測試計算 SNDR、SFDR、ENOB。採多精度策略：行為模型做大量篩選，少量 SPICE 佈局後模擬校正（參考 [18] 的 global-local 策略）。
- **時序與安定視窗檢查。** 以萃取後的控制路徑 RC 驗證 T_settling > T_DAC + T_Comp + T_Logic，取代單純的 timing slack > 0。
- **獎勵函數。** 裁判與後續強化學習使用：

```
Reward=\lambda_1 ENOB+\lambda_2 SNDR+\lambda_3 SFDR-\lambda_4 Power-\lambda_5
Area-\lambda_6 PEX_{error}
```

4. 子題三：效能裁判與 ECO 重擺置代理（第二年）

- **裁判決策。** 效能裁判依指標矩陣（SNDR／SFDR／ENOB、安定／偏移、功耗／IR／雜訊）判定 Accept 或 Reject。Accept 者進入繞線、完整 PEX、佈局後模擬、KLayout DRC／LVS 與 TKU3 專家審查；Reject 者附上「主導成本項」診斷。
- **局部 ECO，而非重新擺置。** ECO 代理依診斷執行局部動作：巨集交換、平移、旋轉／鏡射、插入時脈 keep-out、屏蔽、guard ring 或熱緩衝區。每次動作後只重算受影響的 net，以控制迭代成本。
- **策略學習。** 先以規則加 LLM 推理建立基準策略，並以自我演化記憶（參考 AnalogAgent [14]）累積成功與失敗案例；再以 PPO 強化學習學習局部動作策略。RL 是否優於 SA 是本子題要驗證的研究問題，將以相同評估預算公平比較。
- **設計者在迴路內。** 工程師可對任一裁判或 ECO 動作給予 OK／FIX，FIX 內容寫入 PostgreSQL 記憶庫，累積成下一輪的約束與偏好。

- **數位時序回饋。** 校正、DEM 與 SAR 邏輯的 Placement → Routing → Parasitic → Timing → Clock skew 結果回饋到類比安定視窗檢查。

5. 子題四：4 奈米以下佈局技巧知識化與快速簽核（貫穿兩年）

本子題把 4 nm 以下的佈局技巧變成平台可計算、可選用、可驗證的三種資產：先進製程成本項、佈局技巧規則庫與模板、以及 LVS 選擇性萃取快速簽核。它供應子題一至三所需的製程知識，是本計畫「4 奈米以下」主張的核心。

（a）新增三項先進製程成本。 子題一的成本函數擴充為十二項：

```
P^{*}=\arg\min_{P}\Big[\sum_{k=1}^{9}w_kC_k+w_{10}C_{LDE}+w_{11}C_{MEOL}+w_{12}C_{PAT}\Big]
```

成本項	量化內容	計算方式
C_LDE	佈局相依效應：WPE、主動區長度與間距、多晶密度、fin 量化與 dummy 配置造成的 Vth 與電流偏移	依 PDK 的 LDE 模型參數由幾何計算；匹配對兩側的環境差異加權計入
C_MEOL	接觸、局部互連與 M0–M2 的電阻與 via 數	依候選擺置的 pin 距離與層別估算，以萃取樣本校正
C_PAT	圖形化合法性與製程裕度：單向繞線軌道對齊、tip-to-tip、切割、多重曝光著色、對位重疊	規則檢查違規數 × 權重；無法修正者由約束過濾器直接剔除

（b）4 奈米以下佈局技巧規則庫與參數化模板。

- **六類規則：** 元件層（multi-finger、fin 數量化、dummy gate、擴散斷點）、匹配（沿 fin 方向共質心、ABBA 交指、對稱的 LDE 環境）、被動元件（MOM 封裝與屏蔽層、單位格規則化）、互連（單向金屬、雙 via／via 陣列、EM 線寬、屏蔽線）、隔離（guard ring、深 N 井、時脈 keep-out）、可製造性（密度填充只放 dummy 區、統一方向、MEOL 互連樣式）。
- **每條規則的結構：** 適用條件、做法、對應成本項、驗證方式（DRC／LVS／PEX／模擬）與來源（文獻、PDK 文件、工程師 FIX），寫入 LightRAG 與 SQL，並轉為 SFT 題型。
- **來源：** 文獻 [1][2][3][26][27]、實驗室既有 6／7 nm ADC 佈局規劃、TKU3 的 DRC、雜訊與對稱專家知識。
- **參數化模板：** 關鍵巨集的佈局模板，包括 CDAC 單位電容與陣列、比較器輸入對、bootstrapped 開關（抑制 GIDL 的堆疊結構）、VREF 幹線、時脈驅動與屏蔽。ECO 代理可直接切換模板變體，而不只是移動巨集。
- **先進架構預研：** 依文獻 [26] 抽象 GAA／CFET 的 P／N 堆疊與局部互連規則，評估匹配與對稱樣式如何改寫。

（c）LVS 規則檔選擇性萃取（SE）快速簽核。

- **方法來源：** Lee 等人以 LVS rule deck 只萃取所選 cell 的 FET，其餘 cell 保留非 FET 元件（被動元件、去耦電容）與完整寄生 RC，且不需修改佈局 [27]。其 4 nm ESD 案例元件數由 1,088,177 降至 110,936、SPF 由 10 G 降至 2.1 G、模擬由 16.18 小時降至 0.67 小時，誤差 1.4%；另一案例 2.14 小時降至 0.27 小時、誤差 0.4%，而 skip-cell 誤差為 −7.9% 與 −17%。
- **接入閉迴路：** SE 作為效能裁判的高精度層；通過初篩的候選先以 SE 模擬篩出前 k 名，只有最終方案執行完整 SPF 簽核。
- **本計畫的創新：** 原方法的 cell 選擇仍靠設計者手動（依佈局、依電路圖或只選關鍵路徑），且選錯會拉低精度。本計畫由 Parasitic Agent 依敏感 net 寄生圖與各成本貢獻自動選 cell，並以完整 SPF 抽查校正選擇策略。
- **SAR ADC 對應：** 保留 CDAC、比較器、取樣開關與 VREF 驅動的 FET；SAR 邏輯與校正數位只保留寄生與去耦電容，以等效負載或行為模型取代。

（d）分年重點。 第一年建立規則庫 v1 與三項成本，以 ASAP7 與文獻規則抽象驗證；第二年建立 SE 流程並量測與完整 SPF 的誤差，並於 4 nm runset 上完成至少一顆 SAR ADC 巨集的擺置、模板套用與簽核。

6. 驗證案例、基準與製程策略

採「開源製程先行、先進製程移植」策略，避免被 PDK 授權卡住進度。

測試載具	製程／PDK	用途	年度
12 位元 SAR ADC（11 個巨集）	SKY130（Magic）	沿用 RALF 前期成果，建立成本與約束過濾器基準	第一年
8–10 位元非同步 SAR ADC	ASAP7（7 nm 預測型）	演練完整流程：擺置 → GDS → DRC → SPEF → 專家審查	第一年
10 位元 500 MS/s pipelined SAR（參考 [1]）、ΔΣ 複合式 12 位元 ADC（參考 [2]）	6 nm／7 nm 等先進製程（需授權）	實驗室已有 netlist 與佈局規劃，用於移植驗證	第二年
4 nm SAR ADC	4 nm（需授權）	第二年主要驗證載具：套用規則庫與模板，以 SE 加完整 SPF 簽核；授權延遲時以 6／7 nm 或 ASAP7 加文獻規則替代	第二年

每個載具比較三種擺置：① HPWL 導向 SA（RALF 預設）、② 本計畫方法、③ 人工佈局或文獻平面圖。評估指標為佈局後 SNDR／SFDR／ENOB、面積、HPWL、對稱誤差、重工次數與執行時間。

7. 預計可能遭遇之困難及解決途徑

可能困難	解決途徑
4／6 nm PDK 與 DRC／LVS runset 需代工授權，取得時程不確定	以 ASAP7 完整預演；平台介面與 PDK 無關，取得授權後只替換規則與萃取設定
RALF 僅支援 SKY130 四種元件，無 FinFET 與 MOM 電容	以巨集抽象（邊界、pin、halo）擺置，不依賴元件產生器；巨集內部沿用人工或既有 cell
快速寄生預測誤差使裁判誤判	多精度評估；裁判帶不確定度，邊界候選自動升級為完整 PEX；定期抽查前 k 名做完整驗證
效能預測器跨架構泛化不足	依架構（同步／非同步、pipelined）建立行為模型，以少量模擬做遷移學習
LLM 幻覺產生錯誤約束或數值	數值一律來自 SQL／PEX／模擬；LLM 輸出經 Code 校驗與三層 fallback；約束需工程師 OK
評估基準不足（RALF 無量化 benchmark）	自建同一 netlist 多種擺置與佈局後結果的資料集，並公開釋出
算力不足（現有 RTX 2060）	申請 GPU 工作站；大量模擬可申請國網中心資源
4 nm 規則、LDE 模型與 runset 屬機密，不能外傳或寫入公開資料集	全流程本地部署；規則庫分為「公開抽象規則」與「機密 PDK 參數」兩層，只釋出前者
SE 需調整 LVS rule deck，代工可能不允許修改原檔	以外掛 include 檔與選擇清單實作，不動原始規則；先於 ASAP7 rule deck 驗證流程
AI 選錯 cell 使 SE 精度下降	以完整 SPF 對前 k 名抽查，誤差超過門檻即擴大選擇範圍並回寫策略


8. 重要儀器之配合使用情形

- 既有：本地端伺服器（Docker、n8n、Ollama、PostgreSQL、LightRAG）、KLayout 0.29.8、Magic、ngspice、RALF、ASAP7 與 SKY130 PDK。
- 先進製程驗證使用校內 Calibre 及代工授權 runset（待取得）；4 nm 驗證全程於校內本地環境執行，PDK 與 runset 不離開授權環境。
- 擬新購：GPU 工作站一台，用於 GNN 訓練、模型微調與平行模擬（規格與金額列於表 CM10）。

9. 赴國外或大陸地區研究

本計畫無須赴國外或大陸地區進行研究。

10. 執行進度與查核點（甘特圖）



執行進度甘特圖 · 兩年 13 項工作、2 個查核點

彩色條為子題四的 4 奈米以下佈局技巧工作，貫穿兩年。第一年完成成本模型、規則庫、約束轉換與資料集，並開始訓練寄生預測器；第二年完成效能預測器，建立選擇性萃取快速簽核、串成五代理閉迴路，並套用模板完成 4 nm 巨集簽核；各年查核指標見（三）之表。

（三）預期完成之工作項目及成果

1. 預期完成之工作項目與查核指標（分年）

下表量化指標為擬定目標值，將依第一年基準實驗結果校正。

年度	工作項目	查核指標
第一年	九項成本模型與七類類比約束過濾器	九項成本皆可由擺置自動計算；過濾器對已知錯誤擺置的剔除率 ≧ 95%
第一年	4 奈米以下佈局技巧規則庫 v1；C_LDE、C_MEOL、C_PAT 三項成本	規則 ≧ 60 條、涵蓋六類且每條附驗證方式；三項成本可由擺置自動計算
第一年	TKU2 建議 → 約束 JSON 自動轉換	≧ 90% 建議可轉為約束，工程師核可率紀錄於記憶庫

年度	工作項目	查核指標
第一年	Analog-C2FPlace 於 SKY130 12 位元 SAR ADC	與 HPWL 導向 SA 比較，對稱與敏感區約束 100% 滿足，面積增加 ≦ 5%
第一年	擺置—寄生資料集 v1；ASAP7 流程至 DRC	≧ 2,000 組帶萃取標籤之擺置變體；ASAP7 GDS 通過 KLayout DRC
第一年	GNN 寄生預測器	敏感 net 寄生電容預測誤差 ≦ 10%（相對實際萃取）
第二年	ADC 效能預測器（多精度）	預測與佈局後 SNDR 的排序相關 ≧ 0.8、絕對誤差 ≦ 1.5 dB
第二年	寄生在迴路內擺置；ASAP7 流程含 SPEF	完整 PEX 執行次數較線性流程減少 ≧ 50%
第二年	LVS 規則檔選擇性萃取（SE）快速簽核	佈局後模擬時間較完整 SPF 縮短 ≧ 10 倍，SNDR 與比較器偏移誤差 ≦ 2%
第二年	AI 自動選擇 SE 保留之 cell	精度不低於人工選擇且保留元件數更少；抽查誤差超限時自動擴大範圍
第二年	五代理閉迴路與 ECO 代理（規則＋LLM＋PPO）	相同面積下佈局後 SNDR 較 HPWL 導向擺置提升 ≧ 1 dB；佈局重工次數減少 ≧ 30%
第二年	關鍵巨集參數化模板（CDAC、比較器、取樣開關、VREF、時脈）	套用模板之佈局後比較器偏移與 CDAC 失配優於未套用版本
第二年	4 nm SAR ADC 巨集簽核（6／7 nm 為前導驗證）	至少一顆 4 nm SAR ADC 巨集完成擺置—SE 萃取—模擬閉迴路並通過代工 DRC／LVS；授權延遲時以 6／7 nm 完成同等驗證
第二年	平台與資料集開放	釋出開源程式與公開資料集（不含授權 PDK 資料）

2. 參與人員預期可獲之訓練

- **類比佈局與先進製程：** CDAC common-centroid、比較器輸入對對稱、參考網路、屏蔽與 guard ring、FinFET／GAA 佈局相依效應、MEOL 圖形化規則與 LVS 選擇性萃取。
- **EDA 驗證流程：** DRC／LVS／PEX／EMIR、SPEF 解析、佈局後模擬。
- **AI 方法：** 演化式最佳化、圖神經網路、強化學習、LLM 多代理與微調。
- **系統工程：** 容器化部署、工作流程編排、可追溯資料庫設計。

3. 預期完成之研究成果

成果類別	第一年	第二年
國際研討會論文（如 ASP-DAC、ICCAD、VLSI-DAT）	1	2
期刊論文（如 IEEE TCAD、TCAS-I）	—	1（投稿）
開源軟體／資料集	資料集 v1、規則庫 v1（內部）	平台、寄生預測模組與資料集公開
專利／技術報告	技術報告 1	專利申請 1（寄生在迴路內擺置方法）、產學合作洽談 1
碩士論文	1	1–2

4. 學術研究、國家發展及其他應用方面預期之貢獻

- **學術：** 提出以 ADC 效能而非線長為目標的類比巨集擺置，並釋出帶寄生標籤的擺置資料集，補足 LLM 類比自動化缺少佈局後評估的缺口。
- **國家發展：** 強化臺灣在先進製程類比 IP 設計自動化的自主能力，培育跨 AMS、EDA 與 AI 的人才。
- **產業應用：** 平台本地部署、可以小型開放模型運行，可直接導入 IC 設計公司的 ADC IP 移植與下線前審查。

（四）整合型研究計畫說明

本計畫為個別型計畫，不適用。

參考文獻

1. Y. Kwon et al., "A 10-bit 500-MS/s pipelined SAR ADC with feedback factor compensation in 6-nm FinFET," *IEEE Trans. Circuits Syst. II*, vol. 72, no. 5, pp. 698–702, May 2025.
2. S. Baek et al., "A 12b 600MS/s pipelined SAR and 2×-interleaved incremental delta-sigma ADC with source-follower-based residue-transfer scheme in 7nm FinFET," *ISSCC*, 2021, pp. 172–174.
3. "Design challenges and techniques for 5nm FinFET CMOS analog/mixed-signal circuits," *Proc. Int. Conf. VLSI Design (VLSID)*, 2023, pp. 98–103.（作者待補）
4. K. Kunal et al., "ALIGN: Open-source analog layout automation from the ground up," *Proc. DAC*, 2019.

5. B. Xu et al., "MAGICAL: Toward fully automated analog IC layout leveraging human and machine intelligence," *Proc. ICCAD*, 2019.
6. M. Liu, X. Tang, K. Zhu, H. Chen, N. Sun, and D. Z. Pan, "OpenSAR: An open source automated end-to-end SAR ADC compiler," *Proc. ICCAD*, 2021.
7. RALF: Reinforcement Learning assisted Automated analog Layout design Flow, *DATE*, 2024 (JKU Linz); github.com/JakobRat/RALF.
8. A. F. Budak et al., "Joint optimization of sizing and layout for AMS designs: Challenges and opportunities," *Proc. ISPD*, 2023, pp. 84–92；A. F. Budak, K. Zhu, and D. Z. Pan, "Practical layout-aware analog/mixed-signal design automation with Bayesian neural networks," *Proc. ICCAD*, 2023.
9. S. Maji, A. F. Budak, S. Poddar, and D. Z. Pan, "Toward end-to-end analog design automation with ML and data-driven approaches (invited paper)," *Proc. ASP-DAC*, 2024, pp. 657–664.
10. H. Ren, G. F. Kokai, W. J. Turner, and T.-S. Ku, "ParaGraph: Layout parasitics and device parameter prediction using graph neural networks," *Proc. DAC*, 2020.
11. X. Gao et al., "Layout symmetry annotation for analog circuits with graph neural networks," *Proc. ASP-DAC*, 2021, pp. 152–157.
12. L. Alrahis et al., "GNN-RE: Graph neural networks for reverse engineering of gate-level netlists," *IEEE Trans. CAD*, 2022.
13. Y. Lai et al., "AnalogCoder: Analog circuit design via training-free code generation," *Proc. AAAI*, vol. 39, 2025, pp. 379–387.
14. Z. Bao et al., "AnalogAgent: Self-improving analog circuit design automation with LLM agents," preprint, 2026.
15. B. Liu et al., "LayoutCopilot: An LLM-powered multi-agent collaborative framework for interactive analog layout design," *IEEE Trans. CAD*, 2025.
16. G. Chen et al., "LLM-enhanced Bayesian optimization for efficient analog layout constraint generation," arXiv:2406.05250, 2024.
17. D. N. Zadeh and M. B. Elamien, "Generative AI for analog integrated circuit design: Methodologies and applications."（期刊出處待補）
18. Y. Hao, K. Li, M. Gandara, S. Li, and B. Liu, "A global-local optimization approach for asynchronous SAR ADC design," arXiv:2507.19541, 2025.
19. "Analog/mixed-signal circuit synthesis enabled by the advancements of circuit architectures and machine learning algorithms."（作者與出處待補）
20. A. Mirhoseini et al., "A graph placement methodology for fast chip design," *Nature*, vol. 594, 2021.
21. B. Razavi, "The StrongARM latch: A circuit for all seasons," *IEEE Solid-State Circuits Magazine*, 2015.
22. "Understanding the regenerative comparator circuit."（作者與出處待補）

23. "A 1V 3GHz StrongARM latch voltage comparator for high speed applications."（作者與出處待補）
24. "Joint optimization of sequential elements and metal layer usage for advanced semiconductor physical design using artificial intelligence and machine learning," *JCSTS*, vol. 7, no. 9, pp. 143–149.（作者待補）
25. "An LLM-assisted analog IC design tool with automatic topology selection and circuit sizing."（作者與出處待補）
26. Y. Li, Q. Wu, and X. Liu, "A MEOL logic layout optimization recommendation under 3 nm CFET architecture and beyond," Proc. IEEE ICSICT, 2022, doi: 10.1109/ICSICT55466.2022.9963470.
27. W. Lee et al., "Fast and accurate post-layout simulation methodology using 4nm LVS rule deck," Proc. IEEE MDTS, 2022, doi: 10.1109/MDTS54894.2022.9826968.

待補： 本團隊 C2FPlace 之發表出處；前期「AI agent 智慧化設計分析平台」結案報告（2026/10/30）可列為附件。