

TSRI / CIC Tapeout Review Form (for Full-custom IC)

版本 G — answer (Success Version)

機密等級：內部使用

專題名稱：600V 超高壓工業電流感測 SoC (含溫度補償與 UART 數位輸出)

Top Cell 名稱：UHV_ISENSE_SOC_TOP

製程名稱：TSMC T50UHV (Ultra-High Voltage, 600V rated, 1P5M)

1. 電路概述

1-1. 工作電壓：UHV 感測輸入節點：最高 600V (T50UHV 額定值)；高壓偏壓域：50V；低壓類比域 (AVDD)：5V；數位核心 (DVDD)：3.3V；I/O：5V。各電壓域之間以 T50UHV PDK 規定之 deep N-well isolation 隔離

1-2. 工作頻率：數位控制邏輯：8 MHz；UART 輸出：9600 bps；感測取樣率：10 kSPS (100 us per conversion)；無 RF 元件

1-3. 功率消耗：UHV 感測前端 (高壓偏壓電路)：12.5 mW；LV 類比 (溫度補償 + ADC)：4.8 mW；數位邏輯 + UART：2.1 mW；整體尖峰：約 19.4 mW (@ VDD=5V, $I_{peak} \approx 3.9$ mA)

1-4. 是否使用 ARM CPU IP？：否，本設計使用自製狀態機控制邏輯，不使用 ARM CPU IP

1-5. 此電路架構是否第一次設計？：否 (接 1-5-1)

1-5-1. 前次量測問題原因：前一梯次高壓感測前端輸出偏移量 (offset) 隨溫度漂移過大 ($> 5\%$ FS @85°C)，分析根因為溫度補償電路中的基準電流源 (bandgap reference) 在高溫下 PTAT 電流比例設計錯誤，且 UHV isolation ring 與 Analog domain 之間耦合雜訊影響 ADC 結果

1-5-2. 對之前錯誤的修改對策：(1) 重新設計 bandgap reference，補充 -40°C 到 125°C 全溫度範圍 Monte Carlo 模擬 (500 runs)，確認 PTAT 比例誤差 $< 0.3\%$ ；(2) 加大 UHV isolation ring 與 AVDD domain 間距至 T50UHV DRC 規範之 2 倍 (安全餘裕)，並加入額外 P+ guard ring；(3) 全電路重新執行 Post Layout Simulation 確認修改有效

2. 電路模擬考量

2-1. 使用哪些 Spice Model Corners？：SS, SF, TT, FS, FF 五個標準 corner 全部完成。T50UHV 製程另有 UHV_slow / UHV_fast 兩個 UHV device 專用 corner (PDK 提供)，共 7 個 corner 驗證。最差 corner 組合：UHV_slow + SS @125°C

2-2. 已模擬電壓變動 $\pm 10\%$ 哪些情況？：DVDD 3.3V $\pm 10\%$ (2.97V / 3.63V)；AVDD 5V $\pm 10\%$ (4.5V / 5.5V)；HV_BIAS 50V $\pm 5\%$ (47.5V / 52.5V)；UHV 輸入節點依額定 600V 最大值驗證絕緣與漏電。所有組合均已模擬，電路正常工作

2-3. 如何考量溫度變異？：模擬溫度：-40°C、0°C、27°C、85°C、125°C (工業級全範圍)。取 worst-case corner 組合 (UHV_slow + SS @125°C 及 UHV_fast + FF @-40°C)。溫度補償電路在 -40°C 到 125°C 全範圍內輸出誤差 $< 1\%$ FS

2-4. 如何考量電阻電容製程變異？：高壓 poly 電阻 (mpohri_2000_600V_dis) 變異 $\pm 20\%$ 、UHV MOS Vth 變異已納入 Monte Carlo (500 runs)。ADC 積分非線性 (INL) 在全 corner 下 < 1 LSB (12-bit)。bandgap reference 輸出電壓溫度係數 < 15 ppm/°C (3-sigma)

2-5. 是否加入 IO PAD、Bonding Wire 效應及測試儀器負載？：是。T50UHV ESD PAD SPICE model 已加入；bonding wire 以 2.0 nH 等效電感模擬 (T50UHV 封裝腳距較大)；高壓輸入端串聯保護電阻 10 k Ω (片外) 已列入模擬；工業量測儀器輸入阻抗 1 M Ω 已列入負載

2-6. 是否作 LPE 及 Post Layout Simulation？使用軟體？：是，已完成。工具：Calibre PEX (DSPF RC extraction) + Spectre (全電路 transient + DC simulation)。PLS 結果：感測線性度 0.12% FS、溫度補償後偏移 $< 0.8\%$ FS (-40°C 到 125°C)，符合規格

3. Power Line 佈局考量

3-1. Power Line 畫多寬？：DVDD/DGND 主環：M4，寬 30 μm ；AVDD/AGND 主環：M4，寬 25 μm ；HV_BIAS (50V) 走線：M3+M4 並聯，寬 20 μm ；UHV 感測節點 (600V) 走線：依 T50UHV DRC 規定，Metal 寬度 $\geq 15 \mu\text{m}$ ，實際採 20 μm (M3)，兩側 spacing $\geq 30 \mu\text{m}$ (符合 600V isolation spacing rule)

3-2. 是否考量 Power Line Current Density？：是。已用 Calibre PERC 執行 LV + HV + UHV 三個電壓域的 DC EM 驗證。最大電流密度：AVDD 主環 0.78 mA/ μm (M4 25 μm ，符合規範 1.0 mA/ μm)；UHV 節點電流極小 ($< 1 \mu\text{A}$)，EM 不是主要風險，但 spacing rule 嚴格遵守

3-3. 是否考量 Metal Line 寄生電阻電容？：是。PEX 萃取後確認：DVDD IR drop 11 mV；AVDD IR drop 18 mV；UHV 節點高阻抗走線寄生電容 $< 0.5 \text{ pF}$ (對感測精度影響可忽略)。數位邏輯 timing 在 IR drop 後重新驗證 margin 仍符合

4. DRC、LVS

4-1. 是否確認 DRC/LVS Command File 為最新版本？：是。T50UHV_DRC_v4.1 (2024-Q3，CIC 官方最新版)；T50UHV_LVS_v4.1。下載後以 MD5 checksum 確認與 CIC portal 一致。特別確認 600V isolation spacing rule 已包含在 v4.1 更新內容中

4-2. 是否作 Whole Chip DRC 及 LVS？：是。Whole Chip Flat DRC：0 Error (UHV 節點邊緣 spacing waiver 2 筆，已向 CIC 提交並獲核准)；Whole Chip LVS：Pass，所有 net 完全 Match

4-3. Flat DRC 與 Hierarchical DRC 是否都驗證？：是。先執行 Hierarchical DRC 發現 3 筆 UHV spacing 錯誤，修正後轉 Flat DRC 再確認，最終 Flat DRC 0 Error (含 waiver)

4-4. 是否考量 Density Rule？填補方式？：是。採 Calibre Dummy Fill 自動填補；注意 T50UHV UHV 高壓區域禁止放置 metal dummy (會破壞高壓隔離)，已在 DRC exclude region 正確設定，僅在 LV 區域填補

4-5. 除 PAD 外，內部電路及與 PAD 連接線路是否有錯？：無。UHV 節點附近有 2 筆 spacing warning (設計必要，已記錄 waiver)，其餘內部電路 0 Error

4-6. LVS PIN 及元件是否 Match？不 Match 原因？：完全 Match。LV 數位 PIN 32 nets、LV 類比 PIN 16 nets、HV PIN 4 nets、UHV 感測 PIN 2 nets，共 54 nets 全部一致。UHV device (nblpsub_hvjt_dio、rnpohri_2000_600V_dis) 的 LVS 特殊比對規則已啟用並確認

4-7. 檢查 PAD 與 PAD 間移位、短路或斷路？：已逐一確認，DRC PAD spacing rule 通過；高壓輸入 PAD 與鄰近 PAD 間距符合 T50UHV 高壓封裝 clearance 規定 ($\geq 500 \mu\text{m}$)

4-8. 裸 PAD 面積是否過小、是否有開窗？：LV PAD：80 $\times$ 80 μm ，開窗 62 $\times$ 62 μm ；UHV 高壓輸入 PAD：120 $\times$ 120 μm ，開窗 100 $\times$ 100 μm (依 T50UHV 高壓 bonding 規範加大)

5. ESD I/O PAD 考量

5-1. 採用 Create Instance 方式加入 I/O PAD？：是，全部採用 Create Instance；未使用 Copy 或 Flatten；UHV PAD 的高壓 ESD 保護元件 (HV ESD clamp) 以 PDK 原始 cell instance 加入，hierarchy 完整，LVS 比對全數 Match

5-2. 由 IC Core 拉線到 PAD 是否只到最邊緣？：是。LV PAD 連線至最內緣；UHV 高壓輸入 PAD 連線特別注意：依 T50UHV layout rule，高壓走線接至 PAD 時必須保持 $\geq 30 \mu\text{m}$ spacing 至鄰近 LV 金屬，已確認符合

5-3. 是否使用 TSMC I/O PAD (D35 製程)？：否，本設計為 T50UHV 製程，使用 T50UHV PDK 提供之 UHV I/O PAD cell

5-3-1. Cell Name 確認：不適用 (非 D35 製程)

6. 類比-混合訊號電路佈局考量

6-1. 佈局對稱性及一致性考量

6-1-1. OP / Comparator Input Stage 是否對稱？：是。溫度感測 ADC 的比較器 input differential pair 採 common-centroid 佈局 (8-unit，ABBABAAB 排列)，完全對稱

6-1-2. 佈局中對稱元件是否使用 Dummy Cell 技巧？：是。Diff pair 四周各加 2 列 dummy MOSFET (使用 T50UHV LV MOSFET)；溫度補償電阻陣列四周加 dummy 電阻段

6-1-3. 對稱電容是否採用同心圓佈局？：是。ADC 取樣電容採同心圓交叉排列；UHV 節點隔離電容以單一完整

cell 擺放，不拆分

6-1-4. 對稱單位電容四周是否切成 45° 斜角？：是，所有 LV 區域 MIM cap 已切 45° bevel；UHV 區域電容依製程規定使用 pipcap_250，其形狀依 PDK 規定，不另外切斜角

6-1-5. 對稱電容的單位面積是否一致？：是。所有 ADC 取樣電容統一使用 5×5 um（容值 0.15 pF）。Monte Carlo 確認 mismatch < 0.5 LSB (3-sigma)。電容上下極板接法已由 LVS 確認正確

單位電容面積：5 um × 5 um

單位電容值：0.15 pF

電容上下極板：已確認正確

6-1-6. 電阻採用哪種材質？：T50UHV 提供之高壓電阻 rnpohri_2000_600V_dis（UHV rated，薄層電阻 2000 Ω/□）。LV 偏壓電阻採 High-R Poly（RSN），1 kΩ/□

單位電阻值：rnpohri：2000 Ω/□；RSN poly：1 kΩ/□

6-2. 電路雜訊佈局考量

6-2-1. Analog 及 Digital power line 是否分開？：是。AVDD/AGND、DVDD/DGND、HV_BIAS 三組電源完全獨立走線；UHV 感測節點完全隔離於獨立 deep N-well island；共地點在封裝 PCB 端星形接地

6-2-2. Analog area 是否用 guard ring 隔絕？：是。LV Analog block（bandgap + ADC）外圍包覆完整 deep N-well + P+ substrate guard ring 雙層隔離，接 AGND（乾淨電位，獨立 PAD 供電）。T50UHV 製程在高壓環境下必須使用 deep N-well 隔離，已確認

6-2-3. Digital area 是否用 guard ring 隔絕？：是。數位邏輯（狀態機 + UART）外圍包覆 N-well guard ring（接 DVDD）+ P+ guard ring（接 DGND）

6-2-4. Sensitive line 是否使用 shield？：是。ADC 輸入線（溫度感測電壓）以 M3 AGND metal 上下包覆 shield；與 UHV 高壓走線之間 spacing ≥ 50 um（超過 T50UHV 規定之最小 30 um）

6-2-5. Guard ring 及 shield 是否接至乾淨電位？：是。所有 Analog guard ring 接 AGND（獨立 PAD）；shield metal 接 AGND；UHV isolation ring 接 UHV_GND（獨立回路，不與 LV GND 混接）

6-2-6. Sensitive line 是否縮短並避免跨越 noise line？：是。ADC 輸入線 < 40 um；完全繞避 8 MHz 數位 clock 走線與 UHV 高壓節點。UHV 節點與任何 LV sensitive line 間距均 ≥ 50 um

7. MEMS 設計考量（MEMS 設計者填寫）

7-1 ~ 7-9：不適用

8. RF Circuit 電路佈局考量（RF 操作頻段設計者填寫）

8-1 ~ 8-8：不適用

備註：本設計為工業感測器，最高操作頻率為 UART 9600 bps，無任何 RF 元件及 RF 走線，此章節全部不適用

9. GIPD 電路佈局考量（GIPD、GIPD/T18 設計者填寫）

9-1 ~ 9-2：不適用

10. HV 電路設計考量（T18HVG2/T25HVG2 設計者填寫）

10-1 ~ 10-4：不適用

備註：本設計為 T50UHV 製程（超高壓），非 T18HVG2/T25HVG2，HV 章節不適用；UHV 相關設計內容詳見第 11 章

11. UHV 電路設計考量（T50UHV 設計者填寫）

11-1. 已通過下列 DRC 驗證？：☒ Main Design Rule（已通過，0 Error）☒ Antenna Rule（已通過）

11-2. 電路中使用到的元件？：☒ Capacitors：pipcap_250（UHV rated capacitor，用於高壓節點去耦）☒ High Side Device Isolation：nblpsub_hvjt_dio（600V isolation diode，用於 UHV 感測輸入端保護）☒ Bipolars：npn_sub（型號：npn_sub_4x4），用於溫度感測 PTAT 電路☒ Diodes：UHV Schottky（型號：nblpsub_hvjt_dio），600V rated，用於 ESD 箝位☒ Mosfets：LV 型號：☒ nch_Is☒ pch_Is（用於 LV 數位與類比電路）；UHV 型號：nmos_uhv_600（用於 UHV 感測開關，Vds_max 600V）☒ UHV Resistors：mpohri_2000_600V_dis（用於高壓分壓與感測前端電阻）☒ Resistors：RSN poly（型號：rppd），用於 LV 偏壓電路

11-3. 保護電路設計？：☒ 過電壓保護（UHV Zener clamp @ 620V，輸入端串聯限流電阻）☒ 過電流保護（感測電阻電流限制 + 軟體閾值告警）☒ ESD 保護電路（UHV ESD PAD，2 kV HBM，CDM 500V；LV PAD 2 kV HBM）☒ 其他：UHV 節點 power-on sequencing（先建立 LV 電源再接通 UHV，防止 latch-up）

11-4. 電路類型為？：☒ 偵測與保護（600V 工業電流感測）☒ 能量擷取（High-side 感測不需額外電源）☒ 生醫應用（同架構將應用於高壓電生理量測，本次為工業版）

12. U18 電路設計考量（U18 設計者填寫）

12-1 ~ 12-6：不適用

13. ARM CPU IP 使用訊息

13-1：不適用

備註：本設計不使用 ARM CPU IP，控制邏輯為自製狀態機（synthesized from RTL，standard cell library T50UHV_SC）

14. 其他考量

14-1. 是否考量測試時的輸出量測點？：是。已預留 8 個 test PAD：VREF_BG（Bandgap 輸出，1.2V）、VTEMP_RAW（溫度感測原始電壓）、IADC_BIAS（ADC 偏壓電流）、ISENSE_OUT（感測電流類比輸出）、UART_TX_MON（UART 輸出監控）、CLK_8M（系統時脈輸出）、AGND_SENSE（AGND 感測點，用於 Kelvin 量測）、UHV_IN_MON（高壓輸入衰減後監控，已有片上 /1000 分壓保護）

14-2. 是否考量電路可修改性（laser cut）？：是。設計有 6 條 laser fuse：（1）Bandgap output trim $\pm 3\%$ （3 條 fuse，8 個校準點）；（2）溫度補償係數選擇（high/mid/low gain）；（3）UART baud rate 選擇（9600 / 115200 bps）；（4）UHV 過電壓閾值選擇（550V / 580V / 600V）

設計者姓名：吳建宏（博士班二年級）

指導教授姓名：蔡志遠 教授

（此份文件請填入完整並上傳電子檔即可，無需繳交紙本）