

專題名稱：12-bit 1MS/s SAR ADC
Top Cell 名稱：SAR_ADC_TOP_V1
製程名稱：TSMC 0.18um CMOS

1 電路概述

- 1-1. 工作電壓：1.8V (Core) / 3.3V (I/O)
 - 1-2. 工作頻率：1 MHz sampling rate / 20 MHz SAR clock
 - 1-3. 功率消耗：2.5 mW
 - 1-4. 是否使用 TSRI 提供之 ARM CPU IP？ 否
使用 CPU 之種類為何？ 無
 - 1-5. 此電路架構於貴實驗室是否第一次設計？ 否
 - 1-5-1. 此電路之前量測 work 或 performance 不好的原因為何？
CDAC mismatch 與 comparator offset 較大
 - 1-5-2. 對之前的錯誤作何種修改？
採用 common-centroid layout 與 offset calibration
-

2 電路模擬考量

- 2-1 . 已用 SS,SF,TT,FS,FF 中哪些不同狀態之 spice model 模擬？
SS, TT, FF, SF, FS
- 2-2 . 已模擬過電壓變動+/-10%中哪些情況對電路工作之影響？
1.62V ~ 1.98V
- 2-3 . 如何考量溫度變異之影響？
-40°C ~ 125°C
- 2-4 . 如何考量電阻、電容製程變異之影響？
Monte Carlo (300 runs)

2-5. 模擬時是否加入 IO PAD、Bonding wire 的效應及考量測試儀器之負載等影響?

是

2-6. 是否作 LPE 及 Post Layout Simulation? 是 使用的軟體為 Cadence Spectre

3 Power Line 佈局考量

3-1. Power Line 畫多寬?

15um (VDD/VSS main), 4um (branch)

3-2. 是否考量 Power Line Current Density?

是

3-3. 是否考量 Metal Line 之寄生電阻、電容?

是

4 DRC、LVS

4-1. 是否確認 DRC、LVS Command File 為最新版本?

是

4-2. 是否有作 Whole Chip 的 DRC 及 LVS?

是

4-3. 驗證 DRC 時， Flat DRC 與 Hierarchical DRC 是否都有驗證?

是

4-4. 是否考量 Density Rule?

是 填補方式為 Dummy Generation

4-5. 除了 PAD 上 DRC 的錯誤之外，內部電路及與 PAD 連接的線路是否有錯?

無

錯誤原因為何? N/A

4-6. 在作 LVS 的過程中，PIN 腳及元件是否 match?

是

不 match 的原因為何? N/A

4-7. 檢查 PAD 與 PAD 間是否有移位、短路或斷路的現象?

無

4-8. 檢查裸 PAD 是否面積過小，是否有開窗，量測上是否考慮?

已考量

5 ESD I/O PAD 考量

5-1 採用 Create Instance 方式加入 I/O Pad，未用 Copy 或 Flatten 破壞 Instance 的結構

是

5-2 由 IC Core 部份拉線到 Pad 只拉到最邊緣部分，未過於覆蓋 Pad

是

5-3 是否有使用 TSMC I/O PAD (D35 製程填寫)?

是

5-3-1 個人設計的 Cell 名稱未與 TSMC PAD 衝突

是

6 類比-混合訊號電路佈局考量

6-1

6-1-1 OP(Comparator) Input Stage 是否對稱?

是

6-1-2 是否使用 Dummy Cell 技巧?

是

6-1-3 電容是否採用同心圓佈局?

是

6-1-4 是否 45 度斜角?

是

6-1-5 單位電容是否一致?

是

單位電容面積多大? 8um x 8um

單位電容值多大? 0.1 pF

電容極板是否接對? 是

6-1-6 電阻材質：Poly

單位電阻值：500Ω

6-2

6-2-1 Analog/Digital power 分開? 是

6-2-2 Analog guard ring? 是

6-2-3 Digital guard ring? 是

6-2-4 Shield? 是

6-2-5 Guard ring 接乾淨電位? 是

6-2-6 Sensitive line 避免 clock? 是

7 MEMS 設計考量

無

8 RF Circuit 電路佈局考量

無

9 GIPD 電路佈局考量

未使用

10 HV 電路設計考量

☐無

11 UHV 電路設計考量

☐無

12 U18 電路設計考量

12-1 全部 DRC 通過

12-2 已框選 DMBK Layer

12-3 不適用

12-4 已確認

12-5 已確認

12-6 已確認

13 ARM CPU IP

使用的 CPU 種類：無

14 其他考量

14-1 是否考量測試時的輸出量測點?

是（提供 DAC code output 與 analog test pin）

14-2 是否考量電路之可修改性(如用 laser cut 設備)

是

設計者姓名：王小明

指導教授姓名：陳教授