

你会设计芯片吗？协议仿真器ASIC竞赛现已启动


2026年9月10日 | 阅读时长：4分钟



作者： 本杰明·德夫林



作者： 阿尼什·辛哈尼



上个月，我们邀请大家仅凭芯片布局图进行逆向工程，并预告了一项更大的挑战。结果和我们最喜欢的文章即将发布。与此同时，我们又推出了新的挑战！

这次，芯片设计由你来完成，我们会出资制造我们最喜欢的设计！我们尤其关注具有独特功能的项目，以及那些展示创新设计和验证方法的项目！获奖者将获得一块安装在开发板上的芯片，以便他们可以在真正的硅片上测试自己的设计。

挑战

设计一款开源的通用协议仿真器ASIC。

像 UART、SPI 和 I2C 这样的硬件协议非常简单，人们通常会使用“位操作”的方式来实现它们：通过软件精确控制时序来切换引脚，而不是使用专用外设。协议仿真器是一种专门用于此目的的小型芯片：它是一个微型 CPU，其指令集专门用于读取引脚、写入引脚、计数周期以及精确控制时序，从而使用户能够在固件中实现真实的协议，而不是使用固定的逻辑电路。像这样的仿真器是硬件调试和逆向工程的实用工具，而这正是我们工作的重要组成部分。

难点在于灵活性。我们的目标并非只是把UART模块、SPI模块和I2C模块塞进一个芯片就完事了。你的芯片应该具备足够的可编程性，以便在制造完成后，在其时序和I/O限制范围内支持新的协议。你可以参考RP2040的PIO状态机或TI Sitara 系列芯片的PRU内核，并思考你会如何改进。

- 首先从 UART、SPI 和 I2C 开始。
- 延伸目标包括低速 USB 和 10Mbit 以太网。
- 其他值得考虑的协议：JTAG、SWD、PS/2、CAN总线
- 如果您有FPGA可用，请考虑在ASIC流程之前使用它来测试您的RTL。
- 向我们展示一下你的建筑设计还能实现哪些我们尚未想到的功能。

在 Jane Street，我们使用Hardcaml为 FPGA 和 ASIC 设计生成 RTL 代码。我们非常期待了解您使用的语言和验证技术，包括形式化方法、随机约束测试、AI 辅助验证等等。随着 AI 辅助芯片设计的日益普及，我们相信验证将成为未来 ASIC 设计流程中极其重要的环节。

规则

- **流程：**我们通过Tiny Tapeout 的合作伙伴，以 IHP 的 130nm CMOS5L 工艺为目标。首先使用CMOS5L Verilog 模板，该模板可引导您从 RTL 代码生成 GDS 代码。将 tile 大小设置info.yaml为 8x4。
- **面积：**我们计划每个设计最多使用8x4 个 Tiny Tapeout 瓷砖。
- **开源：**您的作品应开源，以便其他人可以使用并在此基础上进行开发。与逆向工程谜题不同，您无需在截止日期前隐藏您的作品，因此请放心公开开发！
- **团队：**这是一个比拼图本身大得多的项目，因此我们强烈建议团队合作。
- **截止日期：**请于2027 年 1 月 18 日前提交您的设计。
- **奖项：**我们将资助最具创意的设计在 Tiny Tapeout 芯片流片机上完成流片。我们的目标是2027 年 3 月的 CMOS5L 芯片流片机，具体时间取决于代工厂的进度安排。获奖者将在芯片制造完成后收到芯片和开发板，以便您可以在硅片上测试您的设计。

能装多少？

8x4 的布局需要 32 个芯片。每个芯片的尺寸约为 200µm × 150µm，标称面积约为 1mm²。粗略估计，每个芯片大约需要 1000 个逻辑单元。您可能需要灵活运用各种方法来满足所需的功能。

对于指令存储器而言，SRAM 比触发器更具面积效率。Tiny Tapeout 提供了一些在此工艺节点上运行SRAM 的示例，您可以参考一下。

尽早运行综合，检查映射的单元面积，并为时钟树缓冲器和布线预留空间。然后运行完整的布局布线流程并检查时序。即使综合后的设计看起来足够小，在您选择的时钟频率下，布线仍然可能很困难或速度太慢。

入门

如果你以前从未进行过芯片流片，Tiny Tapeout 的文档会一步步指导你完成整个流程，而且所有工具都是免费开源的。首先，你需要从一个引脚获取一个 UART 发送器，然后使其可编程。

如果您感兴趣，请填写我们的报名表。我们会向您发送有关流片模板、截止日期以及最终提交链接的更新信息。请注意，填写表格并不代表您必须参与，只是为了接收更新信息！

我们会在截止日期临近时，在本页面添加最终提交表格！

如果您在此过程中有任何疑问，请联系 asic-competition@janestreet.com。

简街五金店

Jane Street 的硬件团队设计 FPGA 和 ASIC，用于运行世界上一些速度最快的交易系统。如果您对芯片设计感兴趣，不妨看看我们的硬件 [实习](#) 和 [全职职位](#)。您还可以了解一下我们的开源 OCaml 硬件设计库Hardcaml，或者与我们保持联系。

Ben是Jane Street公司的硬件开发人员。他来自新西兰，拥有东京大学电子工程博士学位，爱好户外活动、科幻小说、密码学以及几乎所有与科技相关的事物。

Anish于2024年从卡内基梅隆大学毕业后加入Jane Street，担任FPGA工程师。他尤其喜欢开发软件工具，以提高硬件设计的效率。

< 上一篇

订阅电子邮件更新

电子邮件

订阅


信号与线索播客

“At Jane Street, you can do whatever you want, as long as it's the right thing to do.”

收听最新一期节目

专题技术讲座

精准医疗算法



Jane Street YouTube频道

精选文章



使用ASCII波形测试硬件设计



使用 Memtrace 查找内存泄漏

标签

- | | |
|--------|-------|
| 异步 | 实习 |
| 书 | 面试 |
| c | 机器学习 |
| camlp4 | ocaml |
| 代码审查 | 并行编程 |
| 评论 | 表现 |
| 编译器 | ppx |
| 核 | 真实世界的 |
| 黑客学校 | OCaml |
| 汞 | 登记簿 |
| 增量 | 速度 |
| | 用户界面 |

RSS

获取 RSS 源

JANE STREET 开源

从向 Linux 内核提交补丁到发布我们自己的项目，我们一直在寻找参与开源社区的方法。

加入我们的团队



当FP遇到现实世界。

如果你有兴趣在函数式编程与现实世界相结合的地方工作，那就来 Jane Street 申请职位吧。

了解更多

我们是谁

我们做什么

客户报价

最新消息

文化

加入简街

联系我们

信息披露与政策

© 2015-2026 Jane Street Group, LLC 版权所有。保留所有权利。美国境内的服务由 Jane Street Capital, LLC 和 Jane Street Execution Services, LLC 提供，这两家公司均为美国证券交易委员会 (SEC) 注册的经纪交易商，且均为美国金融业监管局 (FINRA) 的成员 (www.finra.org)。欧洲境内的受监管活动由 Jane Street Financial Limited (一家经英国金融行为监管局 (FCA) 授权和监管的投资公司) 和 Jane Street Netherlands BV (一家经荷兰金融市场管理局 (Autoriteit Financiële Markten) 授权和监管的投资公司) 开展；香港境内的受监管活动由 Jane Street Hong Kong Limited (一家受香港证券及期货事务监察委员会监管的实体，CE 编号：BAL548) 开展。上述各实体均为 Jane Street Group, LLC 的全资子公司。本资料仅供参考，不构成任何证券或其他金融工具的买卖要约或招揽。| Jane Street 和同心圆标志均为 Jane Street 的注册商标。

隐私 Cookie