# Memorias cache

Organización del computador - FIUBA

2.do cuatrimestre de 2023

Última modificación: Sun Oct 29 19:13:49 2023 -0300

## Créditos

Para armar las presentaciones del curso utilizamos:



R. E. Bryant and D. R. O'Hallaron, *Computer systems: a programmer's perspective*, Third edition, Global edition. Boston Columbus Hoboken Indianapolis New York San Francisco Cape Town: Pearson, 2015.



D. A. Patterson and J. L. Hennessy, *Computer organization and design: the hardwa-re/software interface*, RISC-V edition. Cambridge, Massachusetts: Morgan Kaufmann Publishers, an imprint of Elsevier, 2017.



J. L. Hennessy and D. A. Patterson, *Computer architecture: a quantitative approach*. 2017.

El contenido de los slides está basado en las presentaciones de Patricio Moreno y de Organización del Computador I - FCEN.

1

## Tabla de contenidos

- 1. Conceptos generales
- 2. Organización de la memoria
- 3. Proceso de lecturas
- 4. Proceso de escrituras
- 5. Desempeño

The Memory Mountain

Efectos de la disposición de bucles en el desempeño

Uso de *blocking* para mejorar la localidad

6. Mas ejemplos!

Correspondencia directa

Totalmente Asociativa

Asociativa por conjuntos de n-vías

#### Tabla de contenidos

- 1. Conceptos generales
- 2. Organización de la memoria
- 3. Proceso de lecturas
- 4. Proceso de escrituras
- 5. Desempeño

The Memory Mountain

Efectos de la disposición de bucles en el desempeño

Uso de *blocking* para mejorar la localidad

6. Mas ejemplos!


Correspondencia directa

Totalmente Asociativa

Asociativa por conjuntos de n-vías

3

# Jerarquía de memoria



4

# Principio de localidad

- Los programas tienden a acceder a una parte reducida de su espacio de memoria en un tiempo acotado; utilizan instrucciones o datos en direcciones cercanas o iguales a las usadas recientemente.
- Localidad temporal
  - Es probable que los items accedidos recientemente sean reutilizados
    - · por ejemplo: instrucciones en un ciclo, variables
  - direcciones iguales
- · Localidad espacial
  - · Los items que se encuentran cerca suelen ser reutilizados
    - · por ejemplo: acceso secuencial a instrucciones, datos en arreglos
  - direcciones cercanas






#### Caches

- Cache: es un dispositivo de almacenamiento de datos más rápido y de menor capacidad que actúa como staging area de un subconjunto de datos almacenados en un dispositivo más lento y de mayor capacidad
- · Idea fundamental de la jerarquía de memorias
  - para cada k, el dispositivo de menor capacidad y mayor velocidad en el nivel k ( $L_k$ ) sirve de cache para el dispositivo en el nivel k + 1 ( $L_{k+1}$ )
- · ¿Por qué funciona la jerarquía de memorias?
  - por localidad, el software tiende a acceder con mayor frecuencia a los datos del nivel k que a los del nivel k + 1.
- Idealmente: la jerarquía de memorias crea un *pool* de almacenamiento con el coste del almacenamiento en la base de la pirámide, y el tiempo de acceso del dispositivo en la cima de la misma.

## **Definiciones**


- · Bloque o línea: unidad de copiado
  - Puede abarcar varias palabras
- · Hit: el dato pedido está presente en el nivel superior
- · Miss: el dato no se encuentra
  - el bloque se copia del nivel inferior
    - · demora en el procedimiento: penalidad del miss (miss penalty)
  - · Luego se pide el dato y habrá un hit
- · Hit ratio: hits/accesos
- Miss ratio: misses/accesos = 1 hit ratio

## Definiciones




8

## Definiciones: cache hit



9

## Definiciones: cache miss



## Definiciones: almacenamiento en cache

Al almacenar un bloque en la memoria cache ocurren 2 cosas:


- · el bloque se copia a la memoria cache: se lo ubica
- · lo que estaba antes es reemplazado: se lo reemplaza

Para esto existen algoritmos, o políticas:

**política de ubicación** (en inglés: *placement policy*) determina dónde se ubica el bloque dentro de las opciones.

política de reemplazo (en inglés: replacement/eviction policy) determina qué bloque se reemplaza.

# Definiciones: ubicación y reemplazo



# Tipos de fallos (misses) en la caché

## Fallos en frío/forzosos/compulsivos

Ocurren porque la caché comienza vacía y se da la primera vez que se referencia un bloque.

## Fallos por capacidad

Ocurren cuando el conjunto de bloques activos en la caché (conjunto de trabajo / working set) es mayor que la caché.

#### Fallos por conflictos

Ocurren cuando, siendo la caché lo suficientemente grande, más de un bloque se quiere ubicar en la misma posición.

## Tabla de contenidos

- 1. Conceptos generales
- 2. Organización de la memoria
- 3. Proceso de lecturas
- 4. Proceso de escritura:
- 5. Desempeño

The Memory Mountain

Efectos de la disposición de bucles en el desempeño

Uso de *blocking* para mejorar la localidad


6. Mas ejemplos

Correspondencia directa

Totalmente Asociativa

Asociativa por conjuntos de n-vía:

# Organización general de la caché



## Tabla de contenidos

- 1. Conceptos generales
- 2. Organización de la memoria
- 3. Proceso de lecturas
- 4. Proceso de escritura
- 5. Desempeño

The Memory Mountain

Efectos de la disposición de bucles en el desempeño

Uso de *blocking* para mejorar la localidad


6. Mas ejemplos!

Correspondencia directa

Totalmente Asociativa

Asociativa por conjuntos de n-vías


#### Lectura



# Ejemplo: caché de mapeo directo

Mapeo directo: una línea por cada set Asumimos un tamaño de bloque de 8 bytes

1. Ubicar el set donde estaría el dato




# Ejemplo: caché de mapeo directo

Mapeo directo: una línea por cada set

Asumimos un tamaño de bloque de 8 bytes

- 2a. Chequear el bit de validez
- 2b. Comparar los tags




# Ejemplo: caché de mapeo directo

Mapeo directo: una línea por cada set Asumimos un tamaño de bloque de 8 bytes

Si los tags no concuerdan es un miss

 $\Rightarrow$  la línea es desalojada y reemplazada



# Ejemplo: simulación de lecturas en caché de mapeo directo

Dirección de 4 bits (tamaño del espacio de direcciones: 16 bytes)

Características de la memoria:

- 4 sets (S=4)  $\Rightarrow$  2 bits, s, para el set index,
- · 1 línea por set (E=1),
- 2 bytes por bloque (B=2)  $\Rightarrow$  1 bit, b, para el block offset,
- el resto de los bits, t, son para el tag.

## Seguimiento de accesos a memoria (1 byte por lectura)

	٧	tag	bloque
set 0	0	?	?
set 1	0	?	?
set 2	0	?	?
set 3	0	?	?

direc	ccion	
hexa	t s b	hit/miss
0×0	0000	
0×1	0001	
0×7	011 <mark>1</mark>	
0x8	1000	
0×0	$\Theta \Theta \Theta \Theta$	

# Ejemplo: simulación de lecturas en caché de mapeo directo

Dirección de 4 bits (tamaño del espacio de direcciones: 16 bytes)

Características de la memoria:

- 4 sets (S=4)  $\Rightarrow$  2 bits, s, para el set index,
- 1 línea por set (E=1),
- 2 bytes por bloque (B=2)  $\Rightarrow$  1 bit, b, para el block offset,
- el resto de los bits, t, son para el tag.

## Seguimiento de accesos a memoria (1 byte por lectura)

# v tag bloque set 0 1 0 M[0-1] set 1 0 ? ? set 2 0 ? ? set 3 1 0 M[6-7]

Esquema final de la memoria

ancecion			
	hexa	t s b	hit/miss
	0×0	0000	miss
	0×1	0001	hit
	0×7	<b>0111</b>	miss
	0x8	1000	miss
	0×0	${\color{red} \Theta}{\color{blue} \Theta}{\color{blue} \Theta}{\color{blue} \Theta}$	miss


dirección

# Ejemplo: caché asociativa de E vías

Mapeo asociativo: E líneas por cada set (ejemplo con E=2)

Asumimos un tamaño de bloque de 8 bytes

1 Ubicar el set donde estaría el dato



# Ejemplo: caché asociativa de E vías

Mapeo asociativo: E líneas por cada set (ejemplo con E=2)

Asumimos un tamaño de bloque de 8 bytes

2a. Chequear el bit de validez

2b. Comparar los tags



## Ejemplo: caché asociativa de E vías

Mapeo asociativo: E líneas por cada set (ejemplo con E=2)

Asumimos un tamaño de bloque de 8 bytes

Si ningún tag concuerda es un miss

⇒ una línea es desalojada y reemplazada ¿cuál?



# Ejemplo: simulación de lecturas en caché asociativa

Dirección de 4 bits (tamaño del espacio de direcciones: 16 bytes)

Características de la memoria:

- 2 sets (S=2)  $\Rightarrow$  1 bit, s, para el set index,
- · 2 líneas por set (E=2),
- 2 bytes por bloque (B=2)  $\Rightarrow$  1 bit, b, para el block offset,
- el resto de los bits, t, son para el tag.

## Seguimiento de accesos a memoria (1 byte por lectura)

	V	tag	bloque
set 0	0	?	?
	0	?	?

set 1 0 ? ? ?

dired	cción	
hexa	t sb	hit/miss
0×0	0000	
0×1	0001	
0x7	011 <mark>1</mark>	
0x8	1000	
0×0	0000	

# Ejemplo: simulación de lecturas en caché asociativa

Dirección de 4 bits (tamaño del espacio de direcciones: 16 bytes)

Características de la memoria:

- 2 sets (S=2)  $\Rightarrow$  1 bit, s, para el set index,
- · 2 líneas por set (E=2),
- 2 bytes por bloque (B=2)  $\Rightarrow$  1 bit, b, para el block offset,
- el resto de los bits, t, son para el tag.

## Seguimiento de accesos a memoria (1 byte por lectura)

	V	tag	bloque
set 0	1	00	M[0-1]
	1	10	M[8-9]

set 1 01 M[6-7] 0 ? ?

Esquema final de la memoria

dired	cción	
hexa	t sb	hit/miss
0×0	0000	miss
0×1	0001	hit
0×7	<b>0111</b>	miss
0x8	1000	miss
0×0	<b>0000</b>	hit

## Tabla de contenidos

- 1. Conceptos generale:
- 2. Organización de la memoria
- 3. Proceso de lecturas
- 4. Proceso de escrituras
- 5. Desempeño

The Memory Mountain

Efectos de la disposición de bucles en el desempeño

Uso de *blocking* para mejorar la localidad

6. Mas ejemplos!

Correspondencia directa

Totalmente Asociativa

Asociativa por conjuntos de n-vías

#### Escritura en la caché


- Existe múltiples copias de los datos requiere coherencia
  - · L1, L2, L3, Memoria Principal, Disco
- · ¿Qué se hace ¿cuál es la política? cuando hay un hit de escritura?
  - Escritura inmediata / write-through: escribe el dato en memoria en el momento
  - Posescritura / write-back: escribe el dato en memoria cuando se desaloja el bloque (requiere un bit extra)
- · ¿Qué se hace cuando hay un miss de escritura?
  - write-allocate: se carga la línea en la caché v se escribe
  - no-write-allocate: escribe directamente en memoria
- · Cualquier combinación de políticas funciona, pero típicamente se utilizan:
  - write-through / no-write-allocate
  - write-back / write-allocate

# Ejemplo de escritura write-back / write-allocate

- · Se emite una escritura en el la dirección X
- Si es un hit/acierto:
  - · Se actualiza el contenido del bloque
  - Se pone el dirty bit en 1
- Si es un *miss/*fallo:
  - Se trae el bloque de memoria (como en un fallo de lectura)
  - Se emite una escritura (que es un acierto)
- · Si una línea es desalojada y posee el *dirty* bit en 1:
  - Se escribe en memoria el bloque completo (2<sup>b</sup> bytes)
  - · Se limpia el dirty bit (se pone en 0)
  - · Se reemplaza la línea con el nuevo contenido



# Organización de la memoria de un Intel Core i7



- · Cachés L1:
  - · 32 KB, 8 vías,
  - · Acceso: 4 ciclos
- · Caché L2:
  - 256 KB, 8 vías,
  - · Acceso: 10 ciclos
- · Caché L3:
  - · 8 MB, 16 vías,
  - · Acceso: 40-75 ciclos
- · Tamaño del bloque:
  - 64 bytes para todas las cachés

## Tabla de contenidos

- 1. Conceptos generale:
- 2. Organización de la memoria
- 3. Proceso de lecturas
- 4. Proceso de escrituras
- 5. Desempeño

The Memory Mountain

Efectos de la disposición de bucles en el desempeño

Uso de blocking para mejorar la localidad

6. Mas ejemplos

Correspondencia directa

Totalmente Asociativa

Asociativa por conjuntos de n-vías

# Métricas de desempeño

- > Tasa de aciertos / Hit rate
  - fracción de las referencias a memoria que están en la caché (aciertos / pedidos, hits / accesses).
- > Tasa de fallos / Miss rate
  - fracción de las referencias a memoria que no están en la caché (fallos / pedidos, misses / accesses)
     = 1 hit rate.
  - típicamente: 3 % a 10 % para L1, menor para L2 (incluso < 1 %).
- > Tiempo de acceso / Hit time
  - · Tiempo que tarda el procesador en obtener una línea de caché.
  - Valores típicos: 4 ciclos para L1, 10 ciclos para L2.
- > Penalización por fallo / Miss penalty
  - · Tiempo adicional requerido debido a un miss.
  - Típicamente: 50 c a 200 ciclos para la memoria principal.

# Métricas de desempeño

- > La relación entre los tiempos de acceso ante un hit y un miss es muy grande
  - · Puede llegar a 100 veces, considerando únicamente L1 y memoria principal,
  - Todo debido al miss penalty.
- > 99 % de hits es el doble de mejor que 97 % de hits
  - Supongamos un hit time de 1 ciclo, y un miss penalty de 100 ciclos.
    - 97 % de aciertos: 1 ciclo + 0,03 · 100 ciclos = 4 ciclos
  - Tiempos de acceso promedio: 99 % de aciertos: 1 ciclo + 0,03 · 100 ciclos = 4 ciclos 99 % de aciertos: 1 ciclo + 0,01 · 100 ciclos = 2 ciclos
- > por eso se usa el miss rate

# ¿Cómo escribir código que sea amigable con la caché?

- > Hacer rápido el caso común
  - Hacer foco en los ciclos de las funciones principales, de adentro hacia afuera.



- > Minimizar los misses en los ciclos internos
  - Referenciar variables repetidamente (localidad temporal)
  - El patrón de acceso de 1 paso (stride-1) es bueno (localidad espacial)

## Ejemplo: caché en frío, palabras de 4 bytes, bloques de 4 palabras:

```
int sumarrayrows(int a[M][N]) {
   int i, j, sum = 0;
   for (i = 0; i < M; i++)
        for (j = 0; j < N; j++)
        sum += a[i][j];
   return sum; }</pre>
```

```
int sumarrayrows(int a[M][N]) {
   int i, j, sum = 0;
   for (j = 0; j < N; j++)
        for (i = 0; i < M; i++)
        sum += a[i][j];
   return sum; }</pre>
```

Miss rate: 25 % Miss rate: 100 %

### Tabla de contenidos

- 1. Conceptos generales
- 2. Organización de la memoria
- 3. Proceso de lecturas
- 4. Proceso de escrituras
- 5. Desempeño

#### The Memory Mountain

Efectos de la disposición de bucles en el desempeño

Uso de *blocking* para mejorar la localidad

6. Mas ejemplos!

Correspondencia directa

Totalmente Asociativa

Asociativa por conjuntos de n-vías


## The Memory Mountain

- > Throughput de lectura (ancho de banda de lectura)
  - · Cantidad de bytes leídos de la memoria por segundo (MB/s)
- > Memory mountain: throughput de lectura leído en función de la localidad espacial y la localidad temporal.
  - · Es una forma compacta de caracterizar, mediante un gráfico, el desempeño de un sistema en cuanto a la memoria.

# Función de pruebas para la montaña de memoria

```
1 long data[MAXELEMS]; /* The global array we'll be traversing */
2 /* test - Iterate over first "elems" elements of array "data"
            with stride of "stride". using 4x4 loop unrolling. */
4 int test(int elems, int stride) {
      long i. sx2 = stride*2. sx3 = stride*3. sx4 = stride*4:
     long acc0 = 0, acc1 = 0, acc2 = 0, acc3 = 0;
     long length = elems;
      long limit = length - sx4;
      /* Combine 4 elements at a time */
      for (i = 0: i < limit: i += sx4) {</pre>
          acc0 = acc0 + data[i]:
          acc1 = acc1 + data[i+stride]:
          acc2 = acc2 + data[i+sx2]:
          acc3 = acc3 + data[i+sx3]:
      /* Finish anv remaining elements */
      for (; i < length; i += stride) {</pre>
      acc0 = acc0 + data[i]:
      return ((acc0 + acc1) + (acc2 + acc3)):
```

#### La Montaña



#### Tabla de contenidos

- 1. Conceptos generales
- 2. Organización de la memoria
- 3. Proceso de lecturas
- 4. Proceso de escrituras
- 5. Desempeño

The Memory Mountain

Efectos de la disposición de bucles en el desempeño

Uso de blocking para mejorar la localidad

6. Mas ejemplos!

Correspondencia directa

Totalmente Asociativa

Asociativa por conjuntos de n-vías

# Ejemplo: multiplicación de matrices

#### Elementos a considerar

- · Tamaño de la caché
- · Tamaño del bloque
- · Orden de los 3 bucles


```
/* ijk */
for (i = 0; i < n; i++) {
   for (j = 0; j < n; j++) {
      sum = 0.0;
      for (k = 0; k < n; k++)
            sum += a[i][k] * b[k][j];
      c[i][j] = sum;
   }
}</pre>
```

### Descripción

- Multiplicar matrices  $N \times N$
- Matrices de doubles (8 bytes)
- Operaciones:  $O(N^3)$
- N lecturas por elemento de origen
- N valores sumados por destino

### Análisis de la tasa de fallos (miss rate)

- Asumimos:
  - Tamaño de bloque: 32 bytes (alcanza para 4 doubles)
  - Dimensión de la matriz muy grande:  $1/N \rightarrow 0.0$
  - · La caché no tiene tamaño suficiente para guardar múltiples filas
- · Método para el análisis
  - Examinar los bucles internos



## Disposición de los arreglos de C en memoria

- · Los arreglos en C se almacenan en row-major order
  - · elementos contiguos de una fila están en ubicaciones contiguas
  - · las filas, como bloques de memoria, están en posiciones contiguas
- · Avanzando por las columnas de una fila

```
for (i = 0; i < N; i++)
sum += a[0][i];</pre>
```

- · accede a elementos consecutivos
- si el tamaño del bloque (B) >sizeof(a<sub>ij</sub>), aprovecha la localidad espacial: miss rate = sizeof(a<sub>ij</sub>)/B
- · Avanzando por las filas de una columna

```
for (i = 0; i < N; i++)
sum += a[i][0];</pre>
```


- accede a elementos distantes en memoria (N grande)
- no hay localidad espacial: miss rate = 1 (100 %)

## Multiplicación de matrices (ijk)

```
/* ijk */
for (i = 0; i < n; i++) {
    for (j = 0; j < n; j++) {
        sum = 0.0;
        for (k = 0; k < n; k++)
            sum += a[i][k] * b[k][j];
        c[i][j] = sum;
```

### Tasa de fallos en el bucle interno:

Α




# ijk (jik):

- 2 cargas, 0 almacenamientos
- promedio de fallas por iteración:

## Multiplicación de matrices (ijk)

```
/* ijk */
for (i = 0; i < n; i++) {
    for (j = 0; j < n; j++) {
        sum = 0.0;
        for (k = 0; k < n; k++)
            sum += a[i][k] * b[k][j];
        c[i][j] = sum;
```

### Tasa de fallos en el bucle interno:




# ijk (jik):

- 2 cargas, 0 almacenamientos
- promedio de fallas por iteración:

## Multiplicación de matrices (ijk)

```
/* ijk */
for (i = 0; i < n; i++) {
    for (j = 0; j < n; j++) {
        sum = 0.0;
        for (k = 0; k < n; k++)
            sum += a[i][k] * b[k][j];
        c[i][j] = sum:
```

#### Tasa de fallos en el bucle interno:



# ijk (jik):

- 2 cargas, 0 almacenamientos
- promedio de fallas por iteración: 1.25

# Multiplicación de matrices (kij)


```
/* kij */
for (k = 0; k < n; k++) {
   for (i = 0; i < n; i++) {
      r = a[i][k]
      for (j = 0; j < n; j++)
            c[i][j] += r * b[k][j];
   }
}</pre>
```

#### Tasa de fallos en el bucle interno:

C

Α

В




## kij (ikj):

- 2 cargas, 1 almacenamiento
- · promedio de fallas por iteración:

# Multiplicación de matrices (kij)

```
/* kij */
for (k = 0; k < n; k++) {
   for (i = 0; i < n; i++) {
      r = a[i][k]
      for (j = 0; j < n; j++)
            c[i][j] += r * b[k][j];
   }
}</pre>
```

#### Tasa de fallos en el bucle interno:




## kij (ikj):

- 2 cargas, 1 almacenamiento
- promedio de fallas por iteración:

# Multiplicación de matrices (kij)

```
/* kij */
for (k = 0; k < n; k++) {
   for (i = 0; i < n; i++) {
      r = a[i][k]
      for (j = 0; j < n; j++)
            c[i][j] += r * b[k][j];
   }
}</pre>
```

#### Tasa de fallos en el bucle interno:



## kij (ikj):

- 2 cargas, 1 almacenamiento
- promedio de fallas por iteración: 0.50


# Multiplicación de matrices (jki)

#### Tasa de fallos en el bucle interno:

C

Α


В



- 2 cargas, 1 almacenamiento
- promedio de fallas por iteración:

# Multiplicación de matrices (jki)


#### Tasa de fallos en el bucle interno:



- 2 cargas, 1 almacenamiento
- promedio de fallas por iteración:


# Multiplicación de matrices (jki)

#### Tasa de fallos en el bucle interno:



- 2 cargas, 1 almacenamiento
- promedio de fallas por iteración: 2.00

# Desempeño de la multiplicación matricial en un Core i7



#### Tabla de contenidos

- 1. Conceptos generale:
- 2. Organización de la memoria
- 3. Proceso de lecturas
- 4. Proceso de escrituras
- 5. Desempeño

The Memory Mountain

Efectos de la disposición de bucles en el desempeño

Uso de blocking para mejorar la localidad

6. Mas ejemplos

Correspondencia directa

Totalmente Asociativa

Asociativa por conjuntos de n-vías


# Blocking

Blocking es una técnica que se utiliza para aprovechar la localidad de la información en los ciclos anidados. Citando al trabajo The Cache Performance and Optimizations of Blocked Algorithms<sup>1</sup>:

En vez de operar sobre filas o columnas completas de un arreglo, los algoritmos bloqueados trabajan con submatrices o bloques, de forma tal que los datos cargados en los niveles más rápidos de la jerarquía de memoria son reutilizados.

<sup>&</sup>lt;sup>1</sup>Monica D. Lam, Edward E. Rothberg, y Michael E. Wolf. 1991. "The cache performance and optimizations of blocked algorithms". En: *Proceedings of the fourth international conference on Architectural support for programming languages and operating systems*. Association for Computing Machinery, New York, NY, USA, 63–74. DOI: https://10.1145/106972.106981

# Multiplicación matricial



## Análisis de la tasa de fallos (miss rate)


#### Asumimos:

- Los elementos de la matriz son doubles
- · Tamaño de los bloques en la caché: 8 doubles
- Tamaño de la caché  $C \ll n$  (mucho menor a n)

#### Primera iteración:

• n/8 + n = 9n/8 fallas 1 cada 8 accesos en A n en B

· Lo que queda en la caché (en rojo)




## Análisis de la tasa de fallos (miss rate)

#### **Asumimos:**

- Los elementos de la matriz son doubles
- · Tamaño de los bloques en la caché: 8 doubles
- Tamaño de la caché  $C \ll n$  (mucho menor a n)

### Segunda iteración:


- · Igual a la primera
- $\frac{n}{8} + n = \frac{9}{8}n$  fallas



#### Fallas totales:

- Fallas por cada fila:  $9n/8 \cdot n$  (n veces lo anterior)
- Hay n filas, total:  $9n/8 \cdot n \cdot n = \frac{9}{8}n^3$

# Multiplicación matricial por bloques



# Blocking

#### Asumimos:


- · Tamaño de los bloques en la caché: 8 doubles
- Tamaño de la caché  $C \ll n$  (mucho menor a n)
- En la caché entran 3 bloques  $\blacksquare$  :  $3B^2 < C$

## Primera iteración en bloque:

•  $B^2/8$  fallas por bloque

$$\cdot \ \frac{2n}{B} \cdot \frac{B^2}{8} = \frac{nB}{4}$$

· Lo que queda en la caché (en rojo)




## Análisis de la tasa de fallos (miss rate)

#### Asumimos:

- · Tamaño de los bloques en la caché: 8 doubles
- Tamaño de la caché  $C \ll n$  (mucho menor a n)
- En la caché entran 3 bloques  $\blacksquare$  :  $3B^2 < C$

# Segunda iteración:

- Igual a la primera
- $\cdot \ \frac{2n}{B} \cdot \frac{B^2}{8} = \frac{nE}{4}$



#### Fallas totales:

$$\cdot \frac{nB}{4} \cdot \frac{n^2}{B} = \frac{1}{4B}n$$

#### Resumen

	Sin blocking	Con blocking	
Fallas (misses)	$\frac{9}{8}n^3$	$\frac{1}{4B}n^3$	

- Elegir el tamaño B más grande que satisfaga  $3B^2 < C$ 
  - Meter 3 bloques en la caché: 2 entradas + 1 salida
- · ¿por qué hay tanta diferencia?
  - · La multiplicación matricial tiene localidad temporal
    - Datos de entrada:  $3n^2$ , cómputo:  $2n^3$
    - · Cada elemento de cada matriz se usa O(n) veces
- En general:
  - · Analizar el algoritmo y usar todos los datos que se cargan en la caché (maximizar localidad temporal)

#### Tabla de contenidos

- 1. Conceptos generales
- 2. Organización de la memoria
- 3. Proceso de lecturas
- 4. Proceso de escrituras
- 5. Desempeño

The Memory Mountain

Efectos de la disposición de bucles en el desempeño

Uso de *blocking* para mejorar la localidad

6. Mas ejemplos!

Correspondencia directa

Totalmente Asociativa

Asociativa por conjuntos de n-vías

# Más ejemplos!

# **Tipos**

- · Correspondencia directa
- Totalmente asociativa
- Asociativa por conjuntos

# **Tipos**

- Correspondencia directa
- Totalmente asociativa
- Asociativa por conjuntos

#### Tabla de contenidos

- 1. Conceptos generale:
- 2. Organización de la memoria
- 3. Proceso de lecturas
- 4. Proceso de escrituras
- 5. Desempeño

The Memory Mountain

Efectos de la disposición de bucles en el desempeño

Uso de *blocking* para mejorar la localidad

### 6. Mas ejemplos!

#### Correspondencia directa


Totalmente Asociativa

Asociativa por conjuntos de n-vías

## <u>Memoria</u>

#### Indice

TAG	00	01	10	11
0000				
0001				
0010				
0011				
0100				






		Indice			
TAG	Set	00	01	10	11
000	0				
001	0				
010	0				


### Caché

Indice					
Set	TAG	00	01	10	11
0	-				
1	-				


$$\begin{split} \underline{\text{Especificación}} & f(dir_{RAM}) = \\ & \text{TAG} \leftarrow dir_{RAM}[5:3] \\ & \text{set} \leftarrow dir_{RAM}[2] \\ & \text{indice} \leftarrow dir_{RAM}[1:0] \\ & \text{si} & \text{tagEn(set)} = \text{TAG} \rightarrow \text{HIT} \\ & \text{si} & \text{no} \rightarrow \text{MISS}, \\ & & \text{quardar(TAG} + \text{set} + [00, \dots, 11]) \end{split}$$




$$\begin{split} \underline{\text{Especificación}} & f(dir_{RAM}) = \\ & \text{TAG} \leftarrow dir_{RAM}[5:3] \\ & \text{set} \leftarrow dir_{RAM}[2] \\ & \text{indice} \leftarrow dir_{RAM}[1:0] \\ & \text{si} & \text{tagEn}(\text{set}) = \text{TAG} \rightarrow \text{HIT} \\ & \text{si} & \text{no} \rightarrow \text{MISS}, \\ & & \text{quardar}(\text{TAG} + \text{set} + [00, \dots, 11]) \end{split}$$




Consiste en partir la memoria principal en **bloques** del tamaño de la caché. Luego, cada set del bloque tiene su lugar específico en la caché.



# Caché



$$\frac{\text{Especificación }f(dir_{RAM}) =}{\text{TAG} \leftarrow dir_{RAM}[5:3]}$$
 
$$\text{set} \leftarrow dir_{RAM}[2]$$
 
$$indice \leftarrow dir_{RAM}[1:0]$$
 
$$\text{si } \text{tag} \text{En}(\text{set}) = \text{TAG} \rightarrow \text{HIT}$$
 
$$\text{si } \text{no} \rightarrow \text{MISS},$$
 
$$guardar(\text{TAG} + \text{set} + [00, \dots, 11])$$
 
$$\frac{\text{Pregunta:}}{\epsilon \text{Cuántos bloques hay?}}$$



# Caché

			Indice		
Set	TAG	00	01	10	11
0	-				
1	-				

$$\begin{split} & \underbrace{\mathsf{Especificación}}_{\mathsf{TAG}} f(dir_{\mathsf{RAM}}) = \\ & \mathsf{TAG} \leftarrow dir_{\mathsf{RAM}}[5:3] \\ & \mathsf{set} \leftarrow dir_{\mathsf{RAM}}[2] \\ & \mathsf{indice} \leftarrow dir_{\mathsf{RAM}}[1:0] \\ & \mathsf{si} \ \mathsf{tagEn}(\mathsf{set}) = \mathsf{TAG} \rightarrow \mathsf{HIT} \\ & \mathsf{si} \ \mathsf{no} \rightarrow \mathsf{MISS}, \\ & \mathsf{guardar}(\mathsf{TAG} + \mathsf{set} + [00, \dots, 11]) \\ & \underbrace{\mathsf{Pregunta:}}_{\mathsf{C}} \\ & \underbrace{\mathsf{Cuántos}}_{\mathsf{b}} \mathsf{bloques} \mathsf{hay?} \\ & \underbrace{\mathsf{Respuesta:}}_{\mathsf{d}} \\ & \underbrace{\mathsf{\#Bloques}}_{\mathsf{mem}} = \frac{|\mathsf{memoria}|}{|\mathsf{cache}|} \\ & \underbrace{\mathsf{\#Bloques}}_{\mathsf{d}} \\ & \underbrace{\mathsf{Buidades}}_{\mathsf{d}} \mathsf{bloque} \\ & \underbrace{\mathsf{Buidades}}_{\mathsf{d}} \mathsf{bloque} \\ & \underbrace{\mathsf{Bloques}}_{\mathsf{d}} \rightarrow \mathsf{3b} \ \mathsf{para} \ \mathsf{TAGs} \end{split}$$



## Indice

TAG	Set	00	01	10	11
000	0	0x000F	0x003D	0x0034	0x0000
000	1	mov r0	0x0003	mov r1	vector
001	0	add	[suma]	[r1]	add r1
001	1	0x0001	sub r0	0x0001	jne ciclo
010	0	0x0000			
010	• • •			003D 0x0034 0003 mov r1 1ma] [r1]	

## Caché

## Indice

Set	TAG	00	01	10	11
0	-				
1	-				

Especificación 
$$f(dir_{RAM}) = TAG \leftarrow dir_{RAM}[5:3]$$

$$set \leftarrow dir_{RAM}[2]$$


$$indice \leftarrow dir_{RAM}[1:0]$$

$$si \ tagEn(set) = TAG \rightarrow HIT$$

$$si \ no \rightarrow MISS,$$

$$quardar(TAG + set + [00, ..., 11])$$

Cargamos datos en memoria.



# Caché

Indice							
Set	TAG	00	01	10	11		
0	-						
1	-						



## Indice

TAG	Set	00	01	10	11
000	0	0x000F	0x003D	0x0034	0x0000
000	mov r0 0x0003 m	mov r1	vector		
001	0	add	[suma]	[r1]	add r1
001	1	0x0001	sub r0	0x0001	jne ciclo
040	0	0x0000			
010					

## Caché

## Indice


#### Pregunta:

¿Qué ocurre cuando el CPU solicita la dirección 0x08?

#### Respuesta:

Desglosamos la dirección en TAG, set e índice:

$$0x08 = 001000_2 \leftarrow \underbrace{001}_{tag} \underbrace{0}_{set} \underbrace{00}_{indice}$$



Especificación 
$$f(dir_{RAM}) = TAG \leftarrow dir_{RAM}[5:3]$$

$$set \leftarrow dir_{RAM}[2]$$

$$indice \leftarrow dir_{RAM}[1:0]$$

$$si tagEn(set) = TAG \rightarrow HIT$$

$$si no \rightarrow MISS,$$

$$quardar(TAG + set + [00, ..., 11])$$

#### Pregunta:


¿Qué ocurre cuando el CPU solicita la dirección 0x08?

#### Respuesta:


Desglosamos la dirección en TAG, set e índice:

$$0x08 = 001000_2 \leftarrow \underbrace{001}_{tag} \underbrace{0}_{set} \underbrace{00}_{indice}$$

Como el TAG no está cargado se produce un MISS. Se guarda toda la linea.



# Caché







## Indice

AG	Set	00	01	10	11
000	0	0x000F	0x003D	0x0034	0x0000
1	1	mov r0	0x0003	mov r1	vector
001	0	add	[suma]	[r1]	add r1
101	1	0x0001	sub r0	0x0001	jne ciclo
110	0	0x0000			
010					

# Caché

## Indice

Set	TAG	00	01	10	11
0	001	add	[suma]	[r1]	add r1
1	-				

# $$\begin{split} \underline{\text{Especificación}} & f(dir_{RAM}) = \\ & \text{TAG} \leftarrow dir_{RAM}[5:3] \\ & \text{set} \leftarrow dir_{RAM}[2] \\ & \textit{indice} \leftarrow dir_{RAM}[1:0] \\ & \text{si} & \text{tagEn}(\text{set}) = \text{TAG} \rightarrow \textit{HIT} \\ & \text{si} & \text{no} \rightarrow \textit{MISS}, \\ & & \textit{guardar}(\text{TAG} + \text{set} + [00, \dots, 11]) \end{split}$$

#### Pregunta:

¿Qué ocurre cuando el CPU solicita la dirección 0x09?

#### Respuesta:

Desglosamos la dirección en TAG, set e índice:

$$0x09 = 001001_2 \leftarrow \underbrace{001}_{tag} \underbrace{0}_{set} \underbrace{01}_{indice}$$



## Indice

AG	Set	00	01	10	11
000	0	0x000F	0x003D	0x0034	0x0000
000	1	mov r0	0x0003	mov r1	vector
001	0	add	[suma]	[r1]	add r1
101	1	0x0001	sub r0	0x0001	jne ciclo
110	0	0x0000			
)10					

# Caché

## Indice

Set	TAG	00	01	10	11
0	001	add	[suma]	[r1]	add r1
1	-				

## Especificación $f(dir_{RAM}) =$

TAG 
$$\leftarrow$$
  $dir_{RAM}[5:3]$   
set  $\leftarrow$   $dir_{RAM}[2]$   
 $indice \leftarrow dir_{RAM}[1:0]$   
si  $\mathbf{tagEn}(set) = TAG \rightarrow HIT$ 

## Pregunta:

¿Qué ocurre cuando el CPU solicita la dirección **0x09**?

guardar(TAG + set + [00, ..., 11])


#### Respuesta:

Desglosamos la dirección en TAG, set e índice:

si no  $\rightarrow$  MISS.

$$0x09 = 001001_2 \leftarrow \underbrace{001}_{tag} \underbrace{0}_{set} \underbrace{01}_{indice}$$

Como el TAG ya está cargado se produce un HIT.



## Caché

#### 

$$\begin{split} \underline{\text{Especificación}} & f(dir_{RAM}) = \\ & & \text{TAG} \leftarrow dir_{RAM}[5:3] \\ & \text{set} \leftarrow dir_{RAM}[2] \\ & \textit{indice} \leftarrow dir_{RAM}[1:0] \\ & \text{si} & \text{tagEn}(\text{set}) = \text{TAG} \rightarrow \textit{HIT} \\ & \text{si} & \text{no} \rightarrow \textit{MISS}, \\ & & \textit{guardar}(\text{TAG} + \text{set} + [00, \dots, 11]) \\ \underline{\text{Pregunta:}} \\ & \text{;Oué ocurre cuando el CPU solicita la dirección OxOD?} \end{split}$$



## Indice

TAG	Set	00	01	10	11
000	0	0x000F	0x003D	0x0034	0x0000
000	1	mov r0	0x0003	mov r1	vector
001	0	add	[suma]	[r1]	add r1
001	1	0x0001	sub r0	0x0001	jne ciclo
010	0	0x0000			
010					

## Caché

## Indice

Set	TAG	00	01	10	11
0	001	add	[suma]	[r1]	add r1
1	-				


## Pregunta:

¿Qué ocurre cuando el CPU solicita la dirección 0x0D?

#### Respuesta:

Desglosamos la dirección en TAG, línea e índice:

$$0x0D = 001101_2 \leftarrow \underbrace{001}_{tag} \underbrace{1}_{set} \underbrace{01}_{indice}$$



Especificación 
$$f(dir_{RAM}) = 1$$

$$TAG \leftarrow dir_{RAM}[5:3]$$

$$set \leftarrow dir_{RAM}[2]$$

$$indice \leftarrow dir_{RAM}[1:0]$$

$$si \ tagEn(set) = TAG \rightarrow HIT$$

$$si \ no \rightarrow MISS,$$

$$quardar(TAG + set + [00, ..., 11])$$

#### Pregunta:

¿Qué ocurre cuando el CPU solicita la dirección **0x0D**?

#### Respuesta:

Desglosamos la dirección en TAG, línea e índice:

$$0x0D = 001101_2 \leftarrow \underbrace{001}_{tag} \underbrace{1}_{set} \underbrace{01}_{indice}$$

Como el TAG no está cargado se produce un MISS. Se guarda toda la linea.



## Caché

			Indice		
Set	TAG	00	01	10	11
0	001	add	[suma]	[r1]	add r1
1	001	0x0001	sub r0	0x0001	jne ciclo

$$\begin{split} \underline{\text{Especificación}} & f(dir_{RAM}) = \\ & & \text{TAG} \leftarrow dir_{RAM}[5:3] \\ & \text{set} \leftarrow dir_{RAM}[2] \\ & \textit{indice} \leftarrow dir_{RAM}[1:0] \\ & \text{si} & \text{tagEn}(\text{set}) = \text{TAG} \rightarrow \textit{HIT} \\ & \text{si} & \text{no} \rightarrow \textit{MISS}, \\ & & \textit{guardar}(\text{TAG} + \text{set} + [00, \dots, 11]) \\ \underline{\text{Pregunta:}} \\ & \text{;Oué ocurre cuando el CPU solicita la dirección 0x00?} \end{split}$$



## Indice

TAG	Set	00	01	10	11
000	0	0x000F	0x003D	0x0034	0x0000
	1	mov r0	0x0003	mov r1	vector
001	0	add	[suma]	[r1]	add r1
	1	0x0001	sub r0	0x0001	jne ciclo
010	0	0x0000			

# Caché

## Indice

Set	TAG	00	01	10	11
0	001	add	[suma]	[r1]	add r1
1	001	0x0001	sub r0	0x0001	jne ciclo

Especificación 
$$f(dir_{RAM}) = TAG \leftarrow dir_{RAM}[5:3]$$

$$set \leftarrow dir_{RAM}[2]$$

$$indice \leftarrow dir_{RAM}[1:0]$$

$$si \ tagEn(set) = TAG \rightarrow HIT$$

$$si \ no \rightarrow MISS,$$

$$quardar(TAG + set + [00, ..., 11])$$


## Pregunta:

¿Qué ocurre cuando el CPU solicita la dirección **0x00**?

#### Respuesta:

Desglosamos la dirección en TAG, línea e índice:

$$0x00 = 000000_2 \leftarrow \underbrace{000}_{tag} \underbrace{0}_{set} \underbrace{00}_{indice}$$



Especificación 
$$f(dir_{RAM}) = 1$$

$$TAG \leftarrow dir_{RAM}[5:3]$$

$$set \leftarrow dir_{RAM}[2]$$

$$indice \leftarrow dir_{RAM}[1:0]$$

$$si \ tagEn(set) = TAG \rightarrow HIT$$

$$si \ no \rightarrow MISS,$$

$$quardar(TAG + set + [00, ..., 11])$$

#### Pregunta:

¿Qué ocurre cuando el CPU solicita la dirección 0x00?

#### Respuesta:

Desglosamos la dirección en TAG, línea e índice:

$$0x00 = 000000_2 \leftarrow \underbrace{000}_{tag} \underbrace{0}_{set} \underbrace{00}_{indice}$$

Como el TAG no está cargado se produce un MISS. Se guarda toda la linea.



## Indice

TAG	Set	00	01	10	11
000	0	0x000F	0x003D	0x0034	0x0000
	1	mov r0	0x0003	mov r1	vector
001	0	add	[suma]	[r1]	add r1
	1	0x0001	sub r0	0x0001	jne ciclo
010	0	0x0000			
010					

# Caché

## Indice

Set	TAG	00	01	10	11
0	000	0x000F	0x003D	0x0034	0x0000
1	001	0x0001	sub r0	0x0001	jne ciclo

$$\frac{\text{Especificación } f(dir_{RAM}) =}{\text{TAG} \leftarrow dir_{RAM}[5:3]}$$

$$\text{set} \leftarrow dir_{RAM}[2]$$

$$\text{indice} \leftarrow dir_{RAM}[1:0]$$

$$\text{si } \text{tag} \mathbf{En}(\text{set}) = \text{TAG} \rightarrow \text{HIT}$$

$$\text{si } \text{no} \rightarrow \text{MISS},$$

$$\text{quardar(TAG} + \text{set} + [00, \dots, 11])}$$

#### Pregunta:

¿Qué ocurre si el CPU solicita la dirección 0x00, luego la 0x09, luego la 0x01, luego la 0x09 y así sucesivamente?

# Correspondencia directa – Ejercicio

Memoria Principal: 2<sup>20</sup> bytes, direccionable a byte.

Cache: 32 líneas de 16 bytes cada una.

# Responder:

- 1. ¿Cuánto mide un bloque para esta configuración?
- 2. ¿Cuántos bloques entran en memoria principal?
- 3. ¿Cuántas líneas entran en un bloque?
- 4. ¿Cómo puedo saber si está cargada la línea donde se encuentra la palabra referida por la dirección C34A6?

# Correspondencia directa - Solución

# 1. ¿Cuánto mide un bloque para esta configuración?

Para esta configuración, coincide con el tamaño de la cache

# líneas cache x capacidad de una línea = 32líneax16 
$$\frac{B}{\text{línea}} = 512B = 2^9 B$$

2. ¿Cuántos bloques entran en memoria principal?

$$\frac{\text{capacidad memoria}}{\text{tamaño bloque}} = \frac{2^{20}B}{2^9B/bloque} = 2^{11}bloque$$

3. ¿Cuántas líneas entran en un bloque?

Para esta configuración, tantas como entren en la cache:

$$\frac{\text{capacidad cache}}{\text{capacidad de una línea}} = \frac{512B}{16B/\text{línea}} = \frac{2^9B}{2^4B/\text{línea}} = 2^5\text{línea}$$

# Correspondencia directa - Solución

## ¿Cómo puedo saber si está cargada la línea donde se encuentra la palabra referida por la dirección C34A6?

Primero me fijo cuánto mide cada campo de una dirección de memoria para esta configuración de cache: tag 11 bits, set 5 bits, índice 4 bits. Después, paso la dirección a binario para saber el valor de los campos correspondientes a esa dirección.

· La dirección en binario:

• Agrupada según los campos tag, set e índice:

Finalmente, me tengo que fijar si en el lugar reservado para el set número 0x0A, está cargada la línea correspondiente al tag 0x61A; si es así, la línea correspondiente a la dirección pedida está cargada en cache.

# **Tipos**

- Correspondencia directa
- Totalmente Asociativa
- Asociativa por conjuntos

# **Tipos**

- · Correspondencia directa
- Totalmente Asociativa
- Asociativa por conjuntos

## Tabla de contenidos

- 1. Conceptos generale:
- 2. Organización de la memoria
- 3. Proceso de lecturas
- 4. Proceso de escrituras
- 5. Desempeño

The Memory Mountair

Efectos de la disposición de bucles en el desempeño

Uso de *blocking* para mejorar la localidad

# 6. Mas ejemplos!

Correspondencia directa

## Totalmente Asociativa

Asociativa por conjuntos de n-vías



## Indice

TAG	00	01	10	11
0000				
0001				
0010				
0011				
0100				

Permite que cada línea de memoria principal pueda cargarse en cualquier línea de la cache.

Cada una de estas líneas identifica unívocamente una línea de la memoria principal por medio del tag o etiqueta.

Para decidir si una línea esta en la cache se debe examinar todas los tags almacenados en la cache (esta operación se realiza en paralelo en todas las líneas de caché).



## Indice

TAG	00	01	10	11
0000				
0001				
0010				
0011				
0100				

## Caché

## Indice

TAG	00	01	10	11
-				
-				
-				

Permite que cada línea de memoria principal pueda cargarse en cualquier línea de la cache.

Cada una de estas líneas identifica unívocamente una línea de la memoria principal por medio del tag o etiqueta.

Para decidir si una línea esta en la cache se debe examinar todas los tags almacenados en la cache (esta operación se realiza en paralelo en todas las líneas de caché).

Especificación 
$$f(dir_{RAM}) = TAG \leftarrow dir_{RAM}[5:2]$$
 $indice \leftarrow dir_{RAM}[1:0]$ 
 $linea \leftarrow buscar(TAG)$ 
 $si \exists linea \rightarrow HIT$ 
 $si \ no \rightarrow MISS$ 
 $linea \leftarrow libre() \ si \ no \ politica()$ 
 $quardar(TAG + [00, ..., 11], linea)$ 



## Indice

TAG	00	01	10	11
0000				
0001				
0010				
0011				
0100				

# Caché

## Indice

TAG	00	01	10	11
-				
-				
-				

# $\underline{\text{Especificación}} f(dir_{RAM}) =$

 $\begin{aligned} & \textit{TAG} \ \leftarrow \ \textit{dir}_{\textit{RAM}}[5:2] \\ & \textit{indice} \ \leftarrow \ \textit{dir}_{\textit{RAM}}[1:0] \\ & \textit{linea} \ \leftarrow \ \textit{buscar(TAG)} \end{aligned}$ 

 $si \exists linea \rightarrow HIT$  $si no \rightarrow MISS$ 

linea  $\leftarrow$  libre() si no politica()

quardar(TAG + [00, ..., 11], linea)

Pregunta: ;Cuántos bloques hay?



## Indice

TAG	00	01	10	11
0000				
0001				
0010				
0011				
0100				

# Caché

## Indice

TAG	00	01	10	11
-				
-				
-				

Especificación 
$$f(dir_{RAM}) = TAG \leftarrow dir_{RAM}[5:2]$$
 $indice \leftarrow dir_{RAM}[1:0]$ 
 $linea \leftarrow buscar(TAG)$ 
 $si \exists linea \rightarrow HIT$ 
 $si no \rightarrow MISS$ 
 $linea \leftarrow libre() si no politica()$ 
 $guardar(TAG + [00, ..., 11], linea)$ 

Pregunta:
¿Cuántos bloques hay?

Respuesta:
$$\#bloques_{mem} = \frac{|memoria|}{|linea_{cache}|}$$

$$= \frac{|memoria|}{\frac{|cache|}{\#lineas_{cache}}}$$

$$= \frac{64 \ \text{unidates}}{12 \ \text{unidates}}/bloque$$

$$= 16 \ bloques \rightarrow 4b \ para tags$$



## Indice

TAG	00	01	10	11
0000	0x000F	0x003D	0x0034	0x0000
0001	mov r0	0x0003	mov r1	vector
0010	add	[suma]	[r1]	add r1
0011	0x0001	sub r0	0x0001	jne ciclo
0100	0x0000			

## Caché

## Indice

TAG	00	01	10	11
-				
-				
-				

```
Especificación f(dir_{RAM}) = TAG \leftarrow dir_{RAM}[5:2]
indice \leftarrow dir_{RAM}[1:0]
linea \leftarrow buscar(TAG)
si \exists linea \rightarrow HIT
si no \rightarrow MISS
linea \leftarrow libre() si no politica()
guardar(TAG + [00, ..., 11], linea)
Pregunta:
jQué ocurre cuando el CPU solicita la dirección 0x08?
```



## Indice

TAC	00	01	10	44
TAG	00	01	10	11
0000	0x000F	0x003D	0x0034	0x0000
0001	mov r0	0x0003	mov r1	vector
0010	add	[suma]	[r1]	add r1
0011	0x0001	sub r0	0x0001	jne ciclo
0100	0x0000			

# Caché

## Indice

TAG	00	01	10	11
-				
-				
-				

#### Respuesta:

Desglosamos la dirección en TAG, línea e índice:

$$0x08 = 001000_2 \leftarrow \underbrace{0010}_{tag} \underbrace{00}_{indice}$$



## Indice

TAG	00	01	10	11	
0000	0x000F	0x003D	0x0034	0x0000	
0001	mov r0	0x0003	mov r1	vector	
0010	add	[suma]	[r1]	add r1	
0011	0x0001	sub r0	0x0001	jne ciclo	'
0100	0x0000				

# Caché

## Indice

TAG	00	01	10	11
0010	add	[suma]	[r1]	add r1
-				
-				

## Especificación $f(dir_{RAM}) =$

$$TAG \leftarrow dir_{RAM}[5:2]$$

indice 
$$\leftarrow dir_{R\Delta M}[1:0]$$

$$si \exists linea \rightarrow HIT$$

$$si no \rightarrow MISS$$

#### Pregunta:

¿Qué ocurre cuando el CPU solicita la dirección 0x08?

#### Respuesta:

Desglosamos la dirección en TAG. línea e índice:

$$0x08 = 001000_2 \leftarrow \underbrace{0010}_{tag} \underbrace{00}_{indice}$$

Como el TAG no está cargado se produce un MISS. Se guarda toda la linea en una línea inválida.



## Indice

TAG	00	01	10	11
0000	0x000F	0x003D	0x0034	0x0000
0001	mov r0	0x0003	mov r1	vector
0010	add	[suma]	[r1]	add r1
0011	0x0001	sub r0	0x0001	jne ciclo
0100	0x0000			

## Caché

## Indice

TAG	00	01	10	11
0010	add	[suma]	[r1]	add r1
-				
-				

```
Especificación f(dir_{RAM}) = TAG \leftarrow dir_{RAM}[5:2]
indice \leftarrow dir_{RAM}[1:0]
linea \leftarrow buscar(TAG)
si \exists linea \rightarrow HIT
si no \rightarrow MISS
linea \leftarrow libre() si no politica()
guardar(TAG + [00, ..., 11], linea)
Pregunta:
jQué ocurre cuando el CPU solicita la dirección 0x0D?
```



## Indice

TAG	00	01	10	11
0000	0x000F	0x003D	0x0034	0x0000
0001	mov r0	0x0003	mov r1	vector
0010	add	[suma]	[r1]	add r1
0011	0x0001	sub r0	0x0001	jne ciclo
0100	0x0000			

# Caché

## Indice

TAG	00	01	10	11
0010	add	[suma]	[r1]	add r1
-				
-				

Desglosamos la dirección en TAG, línea e índice:

Respuesta:

$$0x0D = 001101_2 \leftarrow \underbrace{0011}_{tag} \underbrace{01}_{indice}$$



## Indice

TAG	00	01	10	11
0000	0x000F	0x003D	0x0034	0x0000
0001	mov r0	0x0003	mov r1	vector
0010	add	[suma]	[r1]	add r1
0011	0x0001	sub r0	0x0001	jne ciclo
0100	0x0000			

# Caché

## Indice

TAG	00	01	10	11
0010	add	[suma]	[r1]	add r1
0011	0x0001	sub r0	0x0001	jne ciclo`
-				

## Especificación $f(dir_{RAM}) =$

$$TAG \leftarrow dir_{RAM}[5:2]$$

$$indice \leftarrow dir_{RAM}[1:0]$$

$$si \ \exists \ \textit{linea} \ \rightarrow \ \textit{HIT}$$

#### Pregunta:

¿Qué ocurre cuando el CPU solicita la dirección **0x0D**?

#### Respuesta:

Desglosamos la dirección en TAG, línea e índice:

$$0x0D = 001101_2 \leftarrow \underbrace{0011}_{01} \underbrace{01}_{01}$$

tag indice

Como el TAG no está cargado se produce un MISS. Se guarda toda la linea en una línea inválida.



## Indice

TAG	00	01	10	11
0000	0x000F	0x003D	0x0034	0x0000
0001	mov r0	0x0003	mov r1	vector
0010	add	[suma]	[r1]	add r1
0011	0x0001	sub r0	0x0001	jne ciclo
0100	0x0000			

## Caché

## Indice

TAG	00	01	10	11
0010	add	[suma]	[r1]	add r1
0011	0x0001	sub r0	0x0001	jne ciclo
-				

```
Especificación f(dir_{RAM}) =
                   TAG \leftarrow dir_{RAM}[5:2]
                   indice \leftarrow dir_{RAM}[1:0]
                   linea ← buscar(TAG)
                   si \exists linea \rightarrow HIT
                   si no \rightarrow MISS
                     linea ← libre() si no politica()
                     quardar(TAG + [00, ..., 11], linea)
¿Qué ocurre cuando el CPU solicita la dirección 0x00?
```

Pregunta:



## Indice

TAG	00	01	10	11
0000	0x000F	0x003D	0x0034	0x0000
0001	mov r0	0x0003	mov r1	vector
0010	add	[suma]	[r1]	add r1
0011	0x0001	sub r0	0x0001	jne ciclo
0100	0x0000			

# Caché

## Indice

TAG	00	01	10	11
0010	add	[suma]	[r1]	add r1
0011	0x0001	sub r0	0x0001	jne ciclo
-				

tag indice



## Indice

TAG	00	01	10	11	
0000	0x000F	0x003D	0x0034	0x0000	1
0001	mov r0	0x0003	mov r1	vector	
0010	add	[suma]	[r1]	add r1	
0011	0x0001	sub r0	0x0001	jne ciclo	
0100	0x0000				

# Caché

## Indice

TAG	00	01	10	11
0010	add	[suma]	[r1]	add r1
0011	0x0001	sub r0	0x0001	jne ciclo
0000	0x000F	0x003D	0x0034	0x0000

## Especificación $f(dir_{RAM}) =$

$$TAG \leftarrow dir_{RAM}[5:2]$$

$$indice \, \leftarrow \, dir_{\mbox{RAM}} [1:0]$$

$$si \ \exists \ \textit{linea} \ \rightarrow \ \textit{HIT}$$

$$si no \rightarrow MISS$$

$$quardar(TAG + [00, ..., 11], linea)$$

#### Pregunta:

¿Qué ocurre cuando el CPU solicita la dirección 0x00?

#### Respuesta:

Desglosamos la dirección en TAG, línea e índice:

$$0x00 = 000000_2 \leftarrow \underbrace{0000}_{tag} \underbrace{00}_{indice}$$

Como el TAG no está cargado se produce un MISS. Se guarda toda la linea en una línea inválida.



### Indice

TAG	00	01	10	11
0000	0x000F	0x003D	0x0034	0x0000
0001	mov r0	0x0003	mov r1	vector
0010	add	[suma]	[r1]	add r1
0011	0x0001	sub r0	0x0001	jne ciclo
0100	0x0000			

### Caché

### Indice

TAG	00	01	10	11
0010	add	[suma]	[r1]	add r1
0011	0x0001	sub r0	0x0001	jne ciclo
0000	0x000F	0x003D	0x0034	0x0000



### Indice

TAG	00	01	10	11
0000	0x000F	0x003D	0x0034	0x0000
0001	mov r0	0x0003	mov r1	vector
0010	add	[suma]	[r1]	add r1
0011	0x0001	sub r0	0x0001	jne ciclo
0100	0x0000			

### Caché

### Indice

TAG	00	01	10	11
0010	add	[suma]	[r1]	add r1
0011	0x0001	sub r0	0x0001	jne ciclo
0000	0x000F	0x003D	0x0034	0x0000

¿Qué ocurre cuando el CPU solicita la dirección 0x04?

#### Respuesta:

Desglosamos la dirección en TAG, línea e índice:

$$0x04 = 000100_2 \leftarrow \underbrace{0001}_{tag} \underbrace{00}_{indice}$$



### Indice

TAG	00	01	10	11
0000	0x000F	0x003D	0x0034	0x0000
0001	mov r0	0x0003	mov r1	vector
0010	add	[suma]	[r1]	add r1
0011	0x0001	sub r0	0x0001	jne ciclo
0100	0x0000			

### Caché

### Indice

TAG	00	01	10	11
0010	add	[suma]	[r1]	add r1
0011	0x0001	sub r0	0x0001	jne ciclo
0000	0x000F	0x003D	0x0034	0x0000

¿Qué ocurre cuando el CPU solicita la dirección 0x04?

#### Respuesta:

Desglosamos la dirección en TAG, línea e índice:

$$0x04 = 000100_2 \leftarrow \underbrace{0001}_{tag} \underbrace{00}_{indice}$$

Como el TAG no está cargado se produce un MISS. Se debe guarda toda la linea. Pero tengo toda la caché llena, entonces desalojo de acuerdo a alguna política.



### Indice

TAG	00	01	10	11
0000	0x000F	0x003D	0x0034	0x0000
0001	mov r0	0x0003	mov r1	vector
0010	add	[suma]	[r1]	add r1
0011	0x0001	sub r0	0x0001	jne ciclo
0100	0x0000			

### Caché

### Indice

TAG	00	01	10	11
0010	add	[suma]	[r1]	add r1
0011	0x0001	sub r0	0x0001	jne ciclo
0000	0x000F	0x003D	0x0034	0x0000

```
Especificación f(dir_{RAM}) =
                  TAG ← dirpAM [5 : 2]
                  indice \leftarrow dir_{RAM}[1:0]
                  linea ← buscar(TAG)
                  si ∃ linea → HIT
                  si no \rightarrow MISS
                    linea ← libre() si no politica()
                    quardar(TAG + [00, ..., 11], linea)
Pregunta:
```

¿Qué ocurre cuando el CPU solicita la dirección 0x04?

#### Respuesta:

- Random
- First In First Out (FIFO): Se descarta el dato de más antigüedad
- Least Recently Used (LRU): Se descarta el dato que se usó hace más tiempo.
- Least Frequently Used (LFU): Se descarta el dato que menos se usó.



### Indice

TAG	00	01	10	11
0000	0x000F	0x003D	0x0034	0x0000
0001	mov r0	0x0003	mov r1	vector
0010	add	[suma]	[r1]	add r1
0011	0x0001	sub r0	0x0001	jne ciclo
0100	0x0000			

### Caché

### Indice

TAG	00	01	10	11
0010	add	[suma]	[r1]	add r1
0011	0x0001	sub r0	0x0001	jne ciclo
0000	0x000F	0x003D	0x0034	0x0000

```
Especificación f(dir_{RAM}) =
                  TAG ← dirpAM [5 : 2]
                  indice \leftarrow dir_{RAM}[1:0]
                  linea ← buscar(TAG)
                  si ∃ linea → HIT
                  si no \rightarrow MISS
                    linea ← libre() si no politica()
                    quardar(TAG + [00, ..., 11], linea)
Pregunta:
```

¿Qué ocurre cuando el CPU solicita la dirección 0x04?

#### Respuesta:

- Random
- First In First Out (FIFO): Se descarta el dato de más antigüedad
- Least Recently Used (LRU): Se descarta el dato que se usó hace más tiempo.
- Least Frequently Used (LFU): Se descarta el dato que menos se usó.



### Indice

TAG	00	01	10	11
0000	0x000F	0x003D	0x0034	0x0000
0001	mov r0	0x0003	mov r1	vector
0010	add	[suma]	[r1]	add r1
0011	0x0001	sub r0	0x0001	jne ciclo
0100	0x0000			

### Caché

### Indice

TAG	00	01	10	11
0001	mov r0	0x0003	mov r1	vector
0011	0x0001	sub r0	0x0001	jne ciclo
0000	0x000F	0x003D	0x0034	0x0000

```
Especificación f(dir_{RAM}) =
                  TAG ← dirpAM [5 : 2]
                  indice \leftarrow dir_{RAM}[1:0]
                  linea ← buscar(TAG)
                  si ∃ linea → HIT
                  si no \rightarrow MISS
                    linea ← libre() si no politica()
                    quardar(TAG + [00, ..., 11], linea)
Pregunta:
```

¿Qué ocurre cuando el CPU solicita la dirección 0x04?

### Respuesta:

- Random
- First In First Out (FIFO): Se descarta el dato de más antigüedad
- Least Recently Used (LRU): Se descarta el dato que se usó hace más tiempo.
- Least Frequently Used (LFU): Se descarta el dato que menos se usó.

# Asociativa - Ejercicio

Memoria Principal: 2MB, direccionable a byte.

Cache: 64 líneas de 32 bytes cada una.

### Responder:

- 1. ¿Cuánto mide un bloque para esta configuración?
- 2. ¿Cuántos bloques entran en memoria principal?
- 3. ¿Cuántas líneas entran en un bloque?
- 4. ¿Cómo puedo saber si está cargada la línea donde se encuentra la palabra referida por la dirección 0C34A6?

### Asociativa - Solución

1. ¿Cuánto mide un bloque para esta configuración?

Para esta configuración, coincide con el tamaño de una línea

2. ¿Cuántos bloques entran en memoria principal?

$$\frac{\text{capacidad memoria}}{\text{tamaño bloque}} = \frac{2MB}{2^5B/bloque} = \frac{2^{21}B}{2^5B/bloque} = 2^{16}bloque$$

3. ¿Cuántas líneas entran en un bloque?

Para esta configuración, una sola.

### Asociativa - Solución

### ¿Cómo puedo saber si está cargada la línea donde se encuentra la palabra referida por la dirección 0C34A6?

Primero me fijo cuánto mide cada campo de una dirección de memoria para esta configuración de cache: tag 16 bits, índice 5 bits. Después, paso la dirección a binario para saber el valor de los campos correspondientes a esa dirección.

· La dirección en binario:

• Agrupada según los campos tag e índice:

Finalmente, me tengo que fijar si alguna línea de la caché contiene el bloque número 0x61A5; si es así, la línea correspondiente a la dirección pedida está cargada en cache, si no, se busca una línea inválida o en caso de no haberla, se desaloja una línea usando alguna política de desalojo.

# **Tipos**

- · Correspondencia directa
- Totalment Asociativa
- Asociativa por conjuntos

# **Tipos**

- · Correspondencia directa
- Totalment Asociativa
- Asociativa por conjuntos

### Tabla de contenidos

- 1. Conceptos generale:
- 2. Organización de la memoria
- 3. Proceso de lecturas
- 4. Proceso de escrituras
- 5. Desempeño

The Memory Mountain

Efectos de la disposición de bucles en el desempeño

Uso de *blocking* para mejorar la localidad

### 6. Mas ejemplos!

Correspondencia directa

Totalmente Asociativa

Asociativa por conjuntos de n-vías

<u>Memoria</u>		Dirección	TAG	set	indice
			Ind	ice	
TAG	Set	00	01	10	11
000	0 1				
001	0 1				
010	0				

Es un tipo de caché que combina características de los dos tipos de caché que vimos previamente.

Es muy similar a la Caché de Correspondencia Directa, pero con el agregado de vías que permiten persistir las líneas de memoria en caché por más tiempo.



### Indice

TAG	Set	00	01	10	11
000	0 1				
001	0				
010	0				

### Caché

# 

Es un tipo de caché que combina características de los dos tipos de caché que vimos previamente.

Es muy similar a la Caché de Correspondencia Directa, pero con el agregado de vías que permiten persistir las líneas de memoria en caché por más tiempo.


$$\underline{\text{Especificación}}\,\textit{f(dir}_{\textit{RAM}}) =$$

$$TAG \leftarrow dir_{RAM}[5:3]$$

set 
$$\leftarrow dir_{RAM}[2]$$


$$si no \rightarrow MISS$$

$$quardar(TAG + set + [00, ..., 11], set, via)$$



Es un tipo de caché que combina características de los dos tipos de caché que vimos previamente.


Es muy similar a la Caché de Correspondencia Directa, pero con el agregado de vías que permiten persistir las líneas de memoria en caché por más tiempo.



Es un tipo de caché que combina características de los dos tipos de caché que vimos previamente.


Es muy similar a la Caché de Correspondencia Directa, pero con el agregado de vías que permiten persistir las líneas de memoria en caché por más tiempo.

$$\begin{split} & \underline{\mathsf{Especificacion}} \ f(dir_{RAM}) = \\ & \overline{\mathsf{TAG}} \leftarrow dir_{RAM}[5:3] \\ & \underline{\mathsf{set}} \leftarrow dir_{RAM}[2] \\ & \underline{\mathsf{indice}} \leftarrow dir_{RAM}[1:0] \\ & \underline{\mathsf{via}} \leftarrow \mathsf{buscar}(\mathsf{TAG}, \mathsf{set}) \\ & \underline{\mathsf{si}} \ \exists \, \underline{\mathsf{via}} \rightarrow \mathsf{HIT} \\ & \underline{\mathsf{si}} \ \mathbf{no} \rightarrow \mathsf{MISS} \\ & \underline{\mathsf{via}} \leftarrow \mathsf{libre}() \ \mathbf{si} \ \mathbf{no} \ \mathsf{politica}() \\ & \underline{\mathsf{guardar}}(\mathsf{TAG} + \mathsf{set} + [00, \dots, 11], \, \mathsf{set}, \, \underline{\mathsf{via}}) \end{split}$$





# 



# Caché

# 

Especificación 
$$f(dir_{RAM}) =$$

$$TAG \leftarrow dir_{RAM}[5:3]$$

$$set \leftarrow dir_{RAM}[2]$$

$$indice \leftarrow dir_{RAM}[1:0]$$

$$via \leftarrow buscar(TAG, set)$$

$$si \exists via \rightarrow HIT$$

$$si no \rightarrow MISS$$

$$via \leftarrow libre() \ si \ no \ politica()$$

$$guardar(TAG + set + [00, \dots, 11], set, via)$$

$$\frac{Pregunta:}{\mathcal{E}Cuántos} \ bloques \ hay?$$

$$\frac{Respuesta:}{Respuesta:}$$

$$\#bloques =_{mem} \frac{|memoria|}{|via|}$$

$$= \frac{|memoria|}{\frac{|cache|}{\#vias}}$$

$$= \frac{64 \ unidades}{16 \ unidades} \ bloque$$

$$= 8 \ bloques \rightarrow 3b \ para tags$$



### Indice

TAG	Set	00	01	10	11
000	0	0x000F	0x003D	0x0034	0x0000
000	1	mov r0	0x0003	mov r1	vector
001	0	add	[suma]	[r1]	add r1
001	1	0x0001	sub r0	0x0001	jne ciclo
010	0	0x0000			
010					


## Caché

### Indice

Set	Vía	TAG	00	01	10	11
0	0	-				
U	1	-				
1	0	-				
- 1	1	-				

#### Pregunta:

¿Qué ocurre cuando el CPU solicita la dirección **0x08**?



### Indice

TAG	Set	00	01	10	11
000	0	0x000F	0x003D	0x0034	0x0000
	1	mov r0	0x0003	mov r1	vector
001	0	add	[suma]	[r1]	add r1
001	1	0x0001	sub r0	0x0001	jne ciclo
010	0	0x0000			

### Caché

### Indice


#### Pregunta:

¿Qué ocurre cuando el CPU solicita la dirección **0x08**?

#### Respuesta:

Desglosamos la dirección en TAG, línea e índice:

$$0x08 = 001000_2 \leftarrow \underbrace{001}_{tag} \underbrace{0}_{set} \underbrace{00}_{indice}$$



$$\begin{split} & \underline{\text{Especificación }f(dir_{RAM})} = \\ & \underline{\text{TAG}} \leftarrow dir_{RAM}[5:3] \\ & \underline{\text{set}} \leftarrow dir_{RAM}[2] \\ & \underline{\text{indice}} \leftarrow dir_{RAM}[1:0] \\ & \underline{\text{via}} \leftarrow \underline{\text{buscar}(\text{TAG}, \text{set})} \\ & \underline{\text{si}} \ \exists \ \underline{\text{via}} \rightarrow \underline{\text{HIT}} \\ & \underline{\text{si no}} \rightarrow \underline{\text{MISS}} \\ & \underline{\text{via}} \leftarrow \underline{\text{libre() si no politica()}} \\ & \underline{\text{guardar}(\text{TAG} + \text{set} + [00, \dots, 11], \text{set}, \underline{\text{via}})} \end{split}$$

#### Pregunta:

¿Qué ocurre cuando el CPU solicita la dirección 0x08?

#### Respuesta:

Desglosamos la dirección en TAG, línea e índice:

$$0x08 = 001000_2 \leftarrow \underbrace{001}_{tag} \underbrace{0}_{set} \underbrace{00}_{indice}$$

Como el TAG no está cargado se produce un MISS. Se guarda toda



### Indice

TAG	Set	00	01	10	11
000	0	0x000F	0x003D	0x0034	0x0000
000	1	mov r0	0x0003	mov r1	vector
001	0	add	[suma]	[r1]	add r1
001	1	0x0001	sub r0	0x0001	jne ciclo
010	0	0x0000			
010					


### Caché

### Indice

Set	Vía	TAG	00	01	10	11
0	0	001	add	[suma]	[r1]	add r1
0	1	-				
1	0	-				
- 1	1	-				

#### Pregunta:

¿Qué ocurre cuando el CPU solicita la dirección **0x0D**?



### Indice

TAG	Set	00	01	10	11
000	0	0x000F	0x003D	0x0034	0x0000
	1	mov r0	0x0003	mov r1	vector
001	0	add	[suma]	[r1]	add r1
001	1	0x0001	sub r0	0x0001	jne ciclo
010	0	0x0000			

### Caché

#### Indice


#### Pregunta:

¿Qué ocurre cuando el CPU solicita la dirección **0x0D**?

#### Respuesta:

Desglosamos la dirección en TAG, línea e índice:

$$0x0D = 001101_2 \leftarrow \underbrace{001}_{tag} \underbrace{1}_{set} \underbrace{01}_{indice}$$



Especificación 
$$f(dir_{RAM}) = TAG \leftarrow dir_{RAM}[5:3]$$

$$set \leftarrow dir_{RAM}[2]$$

$$indice \leftarrow dir_{RAM}[1:0]$$

$$via \leftarrow buscar(TAG, set)$$

$$si \exists via \rightarrow HIT$$

$$si no \rightarrow MISS$$

$$via \leftarrow libre() si no politica()$$

$$quardar(TAG + set + [00, ..., 11], set, via)$$

#### Pregunta:

¿Qué ocurre cuando el CPU solicita la dirección 0x0D?

#### Respuesta:

Desglosamos la dirección en TAG, línea e índice:

$$0x0D = 001101_2 \leftarrow \underbrace{001}_{tag} \underbrace{1}_{set} \underbrace{01}_{indice}$$

Como el TAG no está cargado se produce un MISS. Se guarda toda la linea en una línea inválida.



### Indice

TAG	Set	00	01	10	11
000	0	0x000F	0x003D	0x0034	0x0000
000	1	mov r0	0x0003	mov r1	vector
001	0	add	[suma]	[r1]	add r1
001	1	0x0001	sub r0	0x0001	jne ciclo
010	0	0x0000			
010					


### Caché

### Indice

Set	Vía	TAG	00	01	10	11
0	0	001	add	[suma]	[r1]	add r1
0	1	-				
1	0	001	0x0001	sub r0	0x0001	jne ciclo
- 1	1	-				

#### Pregunta:

¿Qué ocurre cuando el CPU solicita la dirección **0x00**?



### Indice

TAG	Set	00	01	10	11
000	0	0x000F	0x003D	0x0034	0x0000
	1	mov r0	0x0003	mov r1	vector
001	0	add	[suma]	[r1]	add r1
001	1	0x0001	sub r0	0x0001	jne ciclo
010	0	0x0000			
010					

### Caché

#### Indice

Set	Vía	TAG	00	01	10	11
0	0	001	add	[suma]	[r1]	add r1
0	1	-				
1	0	001	0x0001	sub r0	0x0001	jne ciclo
'	1	-				


#### Pregunta:

¿Qué ocurre cuando el CPU solicita la dirección **0x00**?

#### Respuesta:

Desglosamos la dirección en TAG, línea e índice:

$$0x00 = 000000_2 \leftarrow \underbrace{000}_{tag} \underbrace{0}_{set} \underbrace{00}_{indice}$$



Especificación 
$$f(dir_{RAM}) =$$

$$TAG \leftarrow dir_{RAM}[5:3]$$

$$set \leftarrow dir_{RAM}[2]$$

$$indice \leftarrow dir_{RAM}[1:0]$$

$$via \leftarrow buscar(TAG, set)$$

$$si \exists via \rightarrow HIT$$

$$si no \rightarrow MISS$$

$$via \leftarrow libre() si no política()$$

$$quardar(TAG + set + [00, ..., 11], set, via)$$

#### Pregunta:


¿Qué ocurre cuando el CPU solicita la dirección 0x00?

#### Respuesta:

Desglosamos la dirección en TAG, línea e índice:

$$0x00 = 000000_2 \leftarrow \underbrace{000}_{tag} \underbrace{0}_{set} \underbrace{000}_{indice}$$

Como el TAG no está cargado se produce un MISS. Se guarda toda la linea



### Caché

#### Indice Set Vía TAG 00 01 10 11 001 add [suma] add r1 000 0x000F 0x003D 0x0034 0x0000 001 0x0001 sub r0 0x0001 ine ciclo

$$\begin{split} \underline{\text{Especificación}} & f(dir_{RAM}) = \\ & \overline{\text{TAG}} \leftarrow dir_{RAM}[5:3] \\ & \text{set} \leftarrow dir_{RAM}[2] \\ & indice \leftarrow dir_{RAM}[1:0] \\ & via \leftarrow buscar(\text{TAG}, \text{set}) \\ & \text{si} & \exists via \rightarrow HIT \\ & \text{si no} \rightarrow \text{MISS} \\ & via \leftarrow libre() \text{ si no politica}() \\ & guardar(\text{TAG} + \text{set} + [00, \dots, 11], \text{set}, via) \\ & \text{Pregunta:} \end{split}$$

¿Qué ocurre cuando el CPU solicita la dirección 0x13?



### Indice

TAG	Set	00	01	10	11
000	0	0x000F	0x003D	0x0034	0x0000
	1	mov r0	0x0003	mov r1	vector
001	0	add	[suma]	[r1]	add r1
	1	0x0001	sub r0	0x0001	jne ciclo
010	0	0x0000			0x0000

### Caché

### Indice

Set Vía		TAG	00	01	10	11
0	0	001	add	[suma]	[r1]	add r1
	1	000	0x000F	0x003D	0x0034	0x0000
1	0	001	0x0001	sub r0	0x0001	jne ciclo
	1	-				


#### Pregunta:

¿Qué ocurre cuando el CPU solicita la dirección **0x13**?

### Respuesta:

Desglosamos la dirección en TAG, línea e índice:

$$0x13 = 010011_2 \leftarrow \underbrace{010}_{tag} \underbrace{0}_{set} \underbrace{11}_{indice}$$



### Indice

TAG	Set	00	01	10	11
000	0	0x000F	0x003D	0x0034	0x0000
	1	mov r0	0x0003	mov r1	vector
001	0	add	[suma]	[r1]	add r1
	1	0x0001	sub r0	0x0001	jne ciclo
010	0	0x0000			0x0000

### Caché

#### Indice

Set Vía		TAG	00	01	10	11
0	0	001	add	[suma]	[r1]	add r1
	1	000	0x000F	0x003D	0x0034	0x0000
1	0	001	0x0001	sub r0	0x0001	jne ciclo
	1	-				

#### Pregunta:


¿Qué ocurre cuando el CPU solicita la dirección 0x13?

### Respuesta:

Desglosamos la dirección en TAG, línea e índice:

$$0x13 = 010011_2 \leftarrow \underbrace{010}_{tag} \underbrace{0}_{set} \underbrace{11}_{indice}$$

Como el TAG no está cargado se produce un MISS. Se debe guarda toda la linea. Pero tengo todo el set lleno, entonces desalojo de acuerdo a alguna política (FIFO en el ejemplo).



#### Pregunta:

¿Qué ocurre cuando el CPU solicita la dirección 0x13?

#### Respuesta:

Desglosamos la dirección en TAG, línea e índice:

$$0x13 = 010011_2 \leftarrow \underbrace{010}_{tag} \underbrace{0}_{set} \underbrace{indice}_{indice}$$

Como el TAG no está cargado se produce un MISS. Se debe guarda toda la linea. Pero tengo todo el set lleno, entonces desalojo de acuerdo a alguna política (FIFO en el ejemplo).

# Asociativa por conjuntos - Ejercicio

Memoria Principal: 1 MB, direccionable a byte.

Cache: 32 líneas de 64 bytes cada una, 2 vías.

### Responder:

- 1. ¿Cuánto mide un bloque para esta configuración?
- 2. ¿Cuántos bloques entran en memoria principal?
- 3. ¿Cuántas líneas entran en un bloque?
- 4. ¿Cómo puedo saber si está cargada la línea donde se encuentra la palabra referida por la dirección C34A6?

# Asociativa por conjuntos - Solución

### 1. ¿Cuánto mide un bloque para esta configuración?

Para esta configuración, coincide con el tamaño de una vía

# líneas por vía = 
$$\frac{\text{# líneas cache}}{\text{# vías}} = \frac{32 \frac{\text{líneas}}{\text{cache}}}{2 \frac{\text{vías}}{\text{cache}}} = 16 \frac{\text{líneas}}{\text{vía}} = 2^4 \frac{\text{líneas}}{\text{vía}}$$

# líneas por vía x capacidad de una línea = 
$$2^4 \frac{\text{líneas}}{\text{vía}} \times 64 \frac{B}{\text{línea}} = 2^{10} \frac{B}{\text{vía}}$$

2. ¿Cuántos bloques entran en memoria principal?

$$\frac{\text{capacidad memoria}}{\text{tamaño bloque}} = \frac{\text{1MB}}{2^{10}B/\text{bloque}} = \frac{2^{20}B}{2^{10}B/\text{bloque}} = 2^{10}\text{bloque}$$

3. ¿Cuántas líneas entran en un bloque?

Para esta configuración, tantas como entren en una vía:  $2^4$  (ver punto 1).

# Asociativa por conjuntos - Solución

### ¿Cómo puedo saber si está cargada la línea donde se encuentra la palabra referida por la dirección C34A6?

Primero me fijo cuánto mide cada campo de una dirección de memoria para esta configuración de cache: tag 10 bits, conjunto 4 bits, índice 6 bits. Después, paso la dirección a binario para saber el valor de los campos correspondientes a esa dirección.

· La dirección en binario:

$$\frac{C}{1100} \frac{3}{0011} \frac{4}{0100} \frac{A}{1010} \frac{6}{0110}$$

\* Agrupada según los campos tag, conjunto e índice:

$$\frac{30D}{11\,0000\,1101} \frac{2}{0010} \frac{26}{10\,0110}$$

Finalmente, me tengo que fijar si en el lugar reservado para las líneas número 0x2, está cargada la línea correspondiente al bloque número 0x30D, en cualquiera de los dos espacios del conjunto; si es así, la línea correspondiente a la dirección pedida está cargada en cache.

### Licencia del estilo de beamer

Obtén el código de este estilo y la presentación demo en

github.com/pamoreno/mtheme

El estilo *en sí* está licenciado bajo la Creative Commons Attribution-ShareAlike 4.0 International License. El estilo es una modificación del creado por Matthias Vogelgesang, disponible en

github.com/matze/mtheme

