تمرین سری چهارم

تینا صداقت ۹۳۳۱۰۴۴

- - سرعت اتصال حافظه های جانبی در دو معماری چه تفاوتی دارد؟

توجه داریم که همهی دستگاههای GPU از طریق باس PCI-E به پردازنده وصل می شوند. فرض می کنیم این گذرگاه از نوع PCI-E است که در حال حاضر سریع ترین باس موجود با نرخ انتقال اطلاعاتی ۵ گیگابایت بر ثانیه می باشد. PCI-E 3.0 نیز امروزه معرفی شده است و مقدار پهنای باند ممکن را به طور قابل توجهی افزایش داده است.

اگرچه برای دریافت داده از پردازنده، باید از طریق دستگاه northbridge و گذرگاه کم سرعت FSB گرچه برای دریافت داده از پردازنده، باید از طریق دستگاه ۱۶۰۰ مگاهرتز را اجرا کند اگرچه در بعضی (front-side bus) عبور کنیم. FSB می تواند تا نرخ کلاک ۱۶۰۰ مگاهرتز را اجرا کند اگرچه در بعضی طراحی ها به مراتب کمتر است. این فرکانس تنها یک سوم فرکانس پردازنده سریع است.

حافظه از طریق northbridge و دستگاه های جانبی از طریق northbridge و دستگاه های جانبی از طریق northbridge به پردازنده دسترسی پیدا می کنند. Northbridge به پردازنده دسترسی پیدا می کنند. South bridge با اجزای کمسرعت مثل حافظه، CPU و اتصالات باس PCI-E ارتباط برقرار می کند. همچنین مثل network connection و keyboard ،USB ،hard disk ارتباط برقرار می کند. همچنین می توان کنترل کننده هارد دیسک را به اتصالات PCI-E وصل کرد که باعث دسترسی پرسرعت داده از طریق این سیستم می شود.

با ظهور معماری Nehalem، تغییرات جدید مشاهده شد. مهمترین این تغییرات، قرار دادن چیپ Auick path و southbridge است. این معماری دارای northbridge محماری دارای AMD's است که خیلی بهتر از FSB است و کمی شبیه به QPI است. اتصال hypertransport است. اتصال QBI بسیار سریع است که میتواند برای ارتباط دستگاههای جانبی با Appertransport به کار رود. در سیستم Nahelem معمولی، به subsystem ها وصل می شود و از بین X58 به PCI-E متصل می شود. QPI در پردازنده های مدل extreme/Xeon سرعتی به اندازه ۴٫۸ یا ۶٫۴ با PCI-E

GT/s دارد. در طراحی اینتل، سطوح پهنای باند مشابهی در سیستم وجود دارد. اینتل از ۳ یا ۴ کانال حافظه در بالای سیستم و از ۲ کانال حافظه در پایین سیستم استفاده می کند.

بعد از طراحی X58 chipset، اینتل طراحی sandy bridge را آغاز کرد. یکی از مهمترین پیشرفتها، پشتیبانی از استاندارد SSD بود که نرخ انتقال ۶۰۰ Mb/s را دارد که با SSD ها ترکیب میشود و کارایی IO برای load و ذخیره دادهها را بالا می برد.

پیشرفت دیگر در sandy bridge، معرفی دستورالعمل (sandy bridge معرفی دیشرفت دیگر در AVX (معرفی دستورات وکتوری با دقت دوبل بود که پردازندههای AMD هم آن را پشتیبانی میکنند. AVX برای دستورات وکتوری با دقت دوبل چهار تایی (four double precision) یعنی ۲۵۶bit /۳۲byte عملکرد وکتوری را دارد. این توسعه ارزشمندی است و باعث تسریع در محاسبههای CPU شد.

AMD از یک کانال دو گانه حافظه استفاده می کند که به طور قابل توجهی باعث کاهش پهنای باند در دسترس برای اتصال host-memory در CPU می شود.

- آیا سرعت اتصال حافظه های جانبی اهمیت دارد؟ چرا؟

بله، چون در صورتی می توانیم سیستم پرسرعت داشته باشیم که گذرگاه پرسرعت برای خواندن و نوشتن داده ها بر روی حافظه داشته باشیم. اما این پرسرعت بودن باید برای همه اجزا برقرار باشد چون میزان تسریع، به کند ترین جزء بستگی دارد.

- برای اتصال GPU به سیستم از چه در گاهی استفاده میشود؟ ویژگیهای این در گاه چیست؟

توجه داریم که همهی دستگاههای GPU از طریق باس PCI-E به پردازنده وصل می شوند. فرض می کنیم این گذرگاه از نوع PCI-E 2.0 است که در حال حاضر سریع ترین باس موجود با نرخ انتقال اطلاعاتی ۵ گیگابایت بر ثانیه می باشد. PCI-E 3.0 نیز امروزه معرفی شده است و مقدار پهنای باند ممکن را به طور قابل توجهی افزایش داده است.

اگرچه برای دریافت داده از پردازنده، باید از طریق دستگاه northbridge و گذرگاه کم سرعت FSB اگرچه برای دریافت داده از پردازنده، باید از طریق دستگاه ۱۶۰۰ مگاهرتز را اجرا کند اگرچه در بعضی FSB می تواند تا نرخ کلاک ۱۶۰۰ مگاهرتز را اجرا کند اگرچه در بعضی طراحی ها به مراتب کمتر است. این فرکانس تنها یک سوم فرکانس پردازنده سریع است.

حافظه از طریق northbridge و دستگاه های جانبی از طریق northbridge و northbridge و دستگاه های جانبی از طریق northbridge به پرسرعت southbridge به پردازنده دسترسی پیدا می کنند. South bridge با اجزای کم سرعت مثل حافظه، CPU و اتصالات باس PCI-E ارتباط برقرار می کند. همچنین مثل heyboard ،USB ،hard disk و keyboard ،USB ،hard disk و می کند.

می توان کنترل کننده هارد دیسک را به اتصالات PCI-E وصل کرد که باعث دسترسی پرسرعت داده از طریق این سیستم می شود.

PCI-E بر مبنای یک پهنای باند تضمین شده کار می کند. در سیستمهای PCI قدیمی، هر جزء می توانست همه مهمی پهنای باند را در اختیار بگیرد که باعث می شد در هر زمانی تنها یک جز پهنای باند را داشته باشد. بنابراین با اضافه کردن card بیشتر، مقدار پهنای باند کمتری برای هر Card خواهد بود. PCI-E این مشکل را با معرفی خطوط PCI-E حل کرد. تعدادی لینک های پرسرعت سریال به نامهای X1وXوX2وX4وX2 با همدیگر ترکیب شدهاند. امروزه معمولا در GPU ها حداقل از PCI-E نامهای X16 استفاده می کنند که از یک گذرگاه full duplex با نرخ انتقال داده ۵ گیگابایت بر ثانیه داریم که به معنی این است که می توانیم سرعت آپلود و دانلود یکسانی در زمان یکسان داشته باشیم. بنابراین می توانیم با یک نرخی داده به Card ارسال کنیم و با همین نرخ داده از Card دریافت کنیم.

- با توجه به شکل های نشان داده شده چند GPU و با چه پهنای باندی می توان در هر معماری به سیستم متصل کرد؟

به وسیله X58 و A36 سوکت پردازنده، 36 عدد خط PCI-E در دسترس است که این بدین معناست که در X16 در X16 عدد card پشتیبانی می شود این مسئله، تا به امروز بهترین راه حل برای پهنای باند خوب در GPU است. طراحی X58 در چیپهای lesser P55 تنها با 16 خط قابل دسترسی است، پهنای باند خوب در GPU است. طراحی X58 در چیپهای ISATA تنها با 16 خط قابل دسترسی است، SATA به یک GPU در X16 یا دوتا در X8 نیاز داریم. با ظهور طراحی چیپ SATA-3 بود که نرخ انتقال sandy bridge را آغاز کرد. یکی از مهمترین پیشرفتها، پشتیبانی از استاندارد SSD بود که نرخ انتقال به در SSD با داود که با SSD ها ترکیب می شود و کارایی IO برای load و ذخیره داده ها را بالا می برد. در طراحی اینتل، سطوح پهنای باند مشابهی در سیستم وجود دارد .اینتل از 3 یا 4 کانال حافظه در بالای سیستم و از 2 کانال حافظه در پایین سیستم استفاده می کند AMD .تنها از یک کانال دو گانه حافظه استفاده می کند و پهنای که به طور قابل توجهی باعث کاهش پهنای بایند در دسترس برای اتصال PCI-E را پشتیبانی می کند و پهنای توجه داشته باشید که به هر حال، طراحی Sandybridge و در عمل به OB/s خط PCI-E را پشتیبانی می کند و پهنای PCI-E از لحاظ تئوری، به OB/s او در عمل به OB/s محدود می شود در PCI-E از طریق گذر گاه PCI-E به سیستم متصل می شوند.

۲. اجزای اصلی پردازنده ی گرافیکی عبارتاند از:

I. Memory (global, constant, shared)

II. Streaming multiprocessors (SMs)

III. Streaming processors (SPs)

a. هریک از این اجزا را شرح داده و ارتباط میان آنها را توصیف کنید.

مهمترین ویژگی قابل توجه این است که GPU در واقع آرایهای از □□ هاست که هر کدام از آنها دارای □ هسته (۸ تا در G80 وG80 ، ۳۲ الی ۴۸ تا در Fermi، بیشتر از ۸ تا در SM است. این مساله، نکته اصلی است که موجب مقیاس پذیری پردازنده میشود. یک GPU شامل یک یا چند SM است. با اضافه کردن تعداد بیشتر GPU، میتوان تعداد بیشتری کار در زمان ثابت انجام داد یا تعداد ثابتی کار را سریعتر انجام داد در صورت قابلیت موازی سازی Task ها)

اگر برنامه نویس یک کدی بنویسد که استفاده از پردازنده را به N هسته محدود کند(مثلا ۲هسته)، در صورت اجرای کد روی + هسته تاثیری در تسریع نخواهد داشت.

تعدادی اجزای اصلی وجود دارد که یک SM را تشکیل می دهند. چندین SP در هر SM وجود دارد .در این جا SM تا S

هر SM به بخشی به نام register file دسترسی دارد که مانند بخشی از حافظه است که با سرعتی برابر سرعت SP کار می کند. بنابراین زمان انتظار در این حافظه برابر صفر است. اندازه این حافظه نسل به نسل متفاوت است و برای مرتب سازی رجیسترهای در حال استفاده و thread های در حال اجرا روی SP استفاده می شود. همچنین یک حافظه اشتراکی نیز قابل دسترس برای هر SM وجود دارد. این حافظه می تواند به عنوان-program می دردن داده Cache بر اساس کنترل درنامه نویس وجود ندارد.

b. در GPU از حافظه GDDR استفاده می شود .تفاوت آن با DDR در چیست؟ چرا مانند CPU از CPU از DDR از DDR استفاده نمی شود؟

(GDDR(Graphic Double Data Model یکی از ورژن های حافظه DDR است که کارایی بالایی دارد. عرض گذرگاه حافظه می تواند تا ۵۱۲ بیت باشد که پهنای باندی ۵ تا ۱۰ برابر بیشتر از □□□ ها و تا ۱۹۰ □/□□ با سخت افزار Fermi) دارد. این پهنای باند بالا برای GPU لازم می باشد و دلیل اصلی استفاده از GDDRدر GPU همین موضوع است.

c. شکل ۳ درون یک □ را نشان میدهد .اجزای درونی نشان داده شده را شرح دهید.

تعدادی اجزای اصلی وجود دارد که یک SM را تشکیل می دهند. چندین SP در هر SM وجود دارد .در این جا SP نشان داده شده اند، در Fermi این مقدار بین T الی T عدد T نشان داده شده اند، در نسلهای بعدی سخت افزارها، مقدار T ها و T ها را نمی توان گفت که حتما زیاد می شوند (دلیلی برای آن نداریم)

هر SM دارای دو یا بیشتر واحد خاص منظوره (SPUها) است که هر کدام، دستورالعملهای سختافزاری خاصی را اجرا میکنند(مثل عملیات ۲۴ بیتی پرسرعت مربوط به محاسبه سینوس و کسینوس و توان). واحدهای (double precision)،هم روی سختافزارهای GT200 و Fermi قرار دارند.

d. حافظه های texture ، global و constant چه فرقی با یکدیگر دارند؟ آیا این حافظه ها از نظر فیزیکی مجزا هستند؟

هر SM، گذرگاه جداگانهای برای فضای حافظهی texture ، حافظهی constant و حافظهی global دارد، SM، گذرگاه جداگانهای برای فضای حافظه global است که برای حالتی که بین دادهها تعامل وجود دارد، حافظه texture یک نمای خاص از حافظه lookup table است که برای حافظه، ویژگی خاصی مبتنی مناسب است. (برای مثال، برای lookup table های دو بعدی یا سه بعدی). این حافظه، ویژگی خاصی مبتنی بر سختافزار برای تعامل دارد. خواندن ها بیشتر موثر است مثل مد های آدرس و تعاملی که می تواند بدون هزینه انجام شود.

حافظه constant ، برای دادههای فقط خواندنی استفاده می شود و روی سخت افزار cache می شود. حافظه constant است. در این حافظه مقادیر ثابت و constant نمای ساده ای از حافظه global است. در این حافظه مقادیر ثابت و مقادیر کرنل ذخیره می شوند. کند است اما cache آن سایزی برابر با 8kb دارد. برای broadcast کردن استفاده می شود.

حافظه global کند است. و دو نوع uncached (1.0) و uncached کند است. و دو نوع global و uncached (1.0) و يا يتى سريال دارد براى انکه سريع باشد.

٣. مفهوم (compute level (compute capability) در CUDA چیست؟

کودا چندین compute level را پشتیبانی می کند. سری اصلی G80 گرافیک کارت با اولین ورژن کودا ساخته شد. compute capability در سخت افزار ثابت می شود. برای آپدیت کردن به ورژن جدید، کاربران در می در از آپدیت کنند. اگرچه به نظر می رسد که NVIDIA دارد آنها را مجبور به خرید کارت های بیشتر می کند اما در حقیقت فواید زیادی دارد. با آپدیت کرد compute capability از پلتفرم قدیمی به جدید می رویم و ظرفیت محاسبه را دو برابر می کنیم. در طی چند سالی که کودا در دسترس بوده است

میبینیم که توان محاسباتی بسیار پیشرفت کرده است. در مورد تفاوت های بین هر compute level در کتاب مرجع ۱ (عنوان شده در سوالات) صحبت شدهاست.

این موارد در هر compute level تفاوت دارند:

- طراحی سخت افزار
 - تعداد هسته ها
 - سايز کش
- دستورالعمل های محاسباتی پشتیبان شده

مرجع:

https://cvw.cac.cornell.edu/gpu/computecap

http://cuda-programming.blogspot.com/2013/01/what-is-compute-capability-in-cuda.html

۴. مفهوم occupancy در CUDA چیست؟ با در نظر گرفتن چه مولفه هایی محاسبه می شود؟

برای همه ی هستههای کودا دو مد profile و profile یعنی اشغال تئوری) را نشان می دهد . حد بالای اشغال توسط detail درواقع Theoretical Occupancy (یعنی اشغال تئوری) را نشان می دهد . حد بالای اشغال توسط پیکربندی کرنل و قابلیتهای کودا تنظیم می شود. مد پروفایل، اشغال را در هنگام اجرا شدن کرنل اندازه گیری می کند ومقادیر به دست آمده را به مقدار نظری اضافه می کند. نمودارهای دیگر مقدار اشغال به دست آمده بر حسب SM و اینکه چطور اشغال را می توان با تغییر کامپایلر و پارامترهای راه اندازی تغییر داد، را نشان می دهند. راهنمای برنامه نویسی C در CUDA بیان می کند که چگونه پیاده سازی سخت افزاری یک دستگاه و CUDA به گروههایی از نخها که در یک بلوک wrap شده اند، تبدیل می شوند. در نظر گرفته می شود. آن شروع به اجرا می کنند تا زمانی که همه نخهای داخل wrap از کرنل خارج می شوند، در نظر گرفته می شود.

مقدار بیشینهای برای تعداد wrap هایی که میتوانند در Streaming فعال باشند، وجود دارد. Occupancy به صورت نرخ wrap های فعال در SM بر بیشینه تعداد wrap هایی که در آن SM پشتیبانی می شود، تعریف می گردد.

مقدار occupancy با این موارد محاسبه می شود:

- SM :Wrap per SM مقدار ماکسیمم wrap را دارد که میتوانند همزمان فعال باشند.
- SM :Blocks per SM مقدار ماكسيمم block را دارد كه ميتوانند همزمان فعال باشند.
- SM:Registers per SM یک مجموعه از رجیستر ها دارد که توسط همه ی نخ های فعال به اشتراک گذاشته می شوند.
- SM: Shared memory per SM یک مقدار ثابت از shared memory یک مقدار ثابت از shared memory فعال به اشتراک گذاشته می شوند.

که در مورد هرکدام از این موارد توضیحات مفصلی در لینک: https://docs.nvidia.com/gameworks/content/developertools/desktop/analysis/re داده شده است. port/cudaexperiments/kernellevel/achievedoccupancy.htm

۵. میخواهیم دو بردار را به یکدیگر جمع کنیم. اگر بخواهیم هر نخ یک خروجی را تولید کند، اندیس مناسب برای بردار خروجی کدام است؟

a. i = threadIdx.x + threadIdx.y;

b. i = blockIdx.x + threadIdx.x;

c. = blockIdx.x*blockDim.x + threadIdx.x;

d. i = blockldx.x * threadIdx.x;

نحوه محاسبه جمع دو آرایه در اسلاید ها کامل توضیح داده شده است که با توجه به آن:

هر نخ با استفاده از اندیسهایی میفهمد مسئول پردازش چه دادهای است.


- blockIdx □ اندیس بلوک در یک گرید
- 🗖 threadIdx: اندیس نخ در یک بلوک

هر نخ اندیسهایی دارد که بر اساس آنها به داده متناظر خود دسترسی دارد و می تواند تصمیمات کنترلی بگیرد. نحوه محاسبه این اندیس در زیر آمده است:

i = blockIdx.x * blockDim.x + threadIdx.x; C[i] = A[i] + B[i];



نحوه محاسبه هر اندیس از نخ ها به صورت زیر به دست می آید:



پس گزینه C درست است.

۶. برای جمع دو بردار به طول ۸۰۰۰ عنصر، هر نخ یک خروجی را تولید می کند و اندازه بلوک ۱۰۲۴ نخ می باشد .برنامه نویس kernel launch را به گونه ای تنظیم می کند که با کمترین تعداد بلوک نخ همه ی عناصر بردار پوشش داده شوند .در این شرایط چند نخ در grid وجود دارد؟

Π. Α···Π. Α\ 98Π. Α\ 97Π. Α\ 7 · ·

باید مقداری را انتخاب کنیم که اولا بر ۱۰۲۴ بخش پذیر باشد و دوما تعداد نخ های گرید در هر بلوک نخ ماکسیمم باشد (چون میخواهیم مینیمم تعداد بلوک نخ را داشته باشیم) و از ۸۰۰۰ بیشتر است.

همانطور که در گزینه ها میبینیم تنها گزینه C، این ویژگی ها را دارد.

8192/1024 = 8