
Computer Organization

Architecture diagrams:



左邊的小方塊是 $alu_top.v$ 的電路設計。 $\boxed{+}$ 我們是用 full adder 實作。 另外我們多了 $alu_bottom.v$ 是做藍色的方塊,另外處理了 overflow 跟 set 的 部分。

右邊一整串是 alu.v 的設計方式,將 32 個 1-bit 的 alu 接在一起,做成 32-bit 的 ALU.v 另外 alu.v 還做了 zcv 的判斷。

Hardware module analysis:

說明請看 code 截圖上的註解

(1)alu_top.v

直接照 diagram 做 gate level 的設計

```
V/same as diagram
xor a_invert(src1_temp,A_invert,src1);
xor b_invert(src2_temp,B_invert,src2);
and ANDgate(and_temp,src1_temp,src2_temp);
or ORgate(or_temp,src1_temp,src2_temp);
//fulladder
xor AxorB(temp1,src1_temp,src2_temp);
xor xorcin(sum,temp1,cin);//cinxorAxorB
and cout_step1(temp2,temp1,cin);
or carryout(cout,temp2,and_temp);//carry_out
//choose result according to operation
always@(*)begin
    case(operation)
    2'b00:result = and_temp;
    2'b01:result = or_temp;
    2'b10:result = sum;
    2'b11:result = less;
    endcase
end
```

(2) alu bottom. v

0510008 藍挺毓 0510026 陳司瑋

alu_bottom 比 alu_top 多了這個部分。

overflow 的部分是判斷是否有 overflow,

*這裡紙的 Src 都是最後一位,因為是 bottom 的輸入。

set 是用來判斷 slt, 拿最後一個 sum 的結果直接回給 less 的的一個 bit。特別處理的是 overflow 的部分:

因為 slt 是用減法實作。正值減負值的 slt 結果應該要是 0,但如果 overflow 的話 msb 會是負的,也就是 1,所以要另外判斷是不為 overflow,並將 msb 取 invert。

(3)alu. v

```
assign zzeerroo=1'b0; // set a zero wire
```

//determine the first cin is 0 or 1

//we have to set it 1 if it is sub or slt operation

assign w_cin_lastbit = (ALU_control==4'b0110 || ALU_control==4'b0111) ? 1: 0 ;

//connect 32 1-bit ALU to become a 32-bit,最後一層用 alu_bottom,其他都用 alu_top

```
| Lang out | Lang | Mail | Lang | Lan
```

//set zcv


```
result = w_result;

//set cout if there is caryout in add or sub
if(ALU_control== 4'b0010||ALU_control==4'b0110) cout = w_cout;
else cout=1'b0;

//set zero=0 if the result is zero
if(result==32'b0) zero<=1;
else zero<=0;

overflow=w_overflow;</pre>
```

Experiment result:



波形圖示 out 跟 correct 的截圖

Problems you met and solutions:

- 1. 一開始我們寫的並不是 gate level,而其中有用到&和|,我們思考我們就是要寫 alu,不確定可不可以用&和|的邏輯位元,所以最後就改成 gate 寫 alu_top。也發現用 gate 寫 alu_top 只要照著 diagram 就幾乎完成了。
- 2. 自己的硬體設備上有些問題,所以用系計中的電腦寫,為了寫作業申請學生

0510008 藍挺毓 0510026 陳司瑋

證刷門禁卡的時候發現電資因為隸屬電機學院,所以不能使用系計中。會再詢問是否可以申請系計中門禁,或是把硬體設備處理好。

Summary:

因為修過 Dlab,所以這次的 lab 不難,不過因為電腦的關係用了很久。 建議的話,希望測資可以多一點,這樣比較好抓 bug。謝謝助教!