

第四讲 存储层次

1. (20) 假设如下的 Cache 容量/延迟时间/MPKI(misses per thousand instruction):
32KB/1/100, 128KB/2/80, 512KB/4/50, 2MB/8/40, 8MB/16/10, 访问片外内存平均需要 200 个时钟周期。对于下述 Cache 配置, 计算访问 Cache 层次的平均访问时间。对于太浅或者太深的 Cache 层次, 你观察到它们的缺点是什么?
 - a) 32KB L1; 8MB L2; 片外内存
 - b) 32KB L1; 512KB L2; 8MB L3; 片外内存
 - c) 32KB L1; 128KB L2; 2MB L3; 8MB L4; 片外内存
2. (20)您正在设计一台 PMD 并优化它以降低能耗。处理器核, 包括一个 8KB L1 数据缓存, 在不处于休眠状态时的能耗 1W。如果处理器核有一个完美的 L1 缓存命中率, 那么对于给定任务, 它将达到 CPI=1, 也就是说, 执行 1000 条指令需要 1000 个周期。每个附加访问 L2 和 L2 之外缓存的周期都会给处理器核增加一个停顿周期。基于下述说明, 对于给定任务, L2 缓存的容量多大才能使 PMD (处理器核, L1 缓存, L2 缓存, 内存) 具有最低能耗?
 - a) 处理器核频率是 1GHz, L1 缓存的 MPKI 是 100。
 - b) 256KB L2 缓存的延迟是 10 个周期, MPKI 是 20, 背景功耗为 0.2W, 每次 L2 访存消耗 0.2nJ (纳焦耳)。
 - c) 1MB L2 缓存的延迟是 20 个周期, MPKI 是 10, 背景功耗为 0.8W, 每次 L2 访存消耗 0.7nJ。
 - d) 内存的平均延迟是 100 个周期, 背景功耗 0.5W, 每次访问内存消耗 35nJ。
3. (15)在运行多个程序的处理器中, 最后一级缓存通常由所有程序共享, 这会导致干扰, 即一个程序的行为和缓存占用会影响其它程序对缓存的使用。首先, 从服务质量 (QoS) 的角度来看, 这是一个程序, 其中干扰导致程序拿到的资源比承诺的更少, 性能也比承诺的更低。其次, 这是一个隐私问题。根据所看到的干扰, 程序可以推断其它程序的内存访问模式, 这被称为定时通道, 一种从一个程序泄漏到另一个程序的信息形式, 可被用来危害数据隐私或反向工程竞争对手的算法。您可以向

上一级缓存中添加哪些策略，以便一个程序的行为不受共享缓存的其它程序行为的影响？

4. 您正在设计一个写透 L1 缓存和写回 L2 缓存之间的写缓冲器，L2 缓存写数据总线宽度是 16 字节，并且每四个处理器周期可以完成对独立的缓存地址执行一次写操作。
 - a) (15) 写缓冲区中每个条目的宽度应该是多少个字节？
 - b) (15) 如果所有其它指令都可以与存储指令同时发出，并且所需的数据块在 L2 缓存中，则通过执行 64 位存储指令清零存储器时，使用合并写缓冲区代替非写缓冲器，在稳定状态下预期的加速比是多少？
 - c) (15) 对于拥有阻塞和非阻塞缓存的系统，L1 未命中会对所需写缓冲区条目的数目产生什么影响？