


Vivado 简要操作指南

硬件系统实验平台是基于 Xilinx 公司的 FPGA 芯片 Aartix -7 系列（XC7A200T-FBG676-2），可以完成计算机逻辑基础、计算机组成原理、计算机系统结构、计算机硬件课程设计等课程实验，它提供给用户的主要 I/O 资源及其引脚对应关系看下面的对应表格。实验箱与 PC 机的连接通过 USB 线连接。设计环境 Vivado 。



硬件系统实验平台

16 个 LED 灯对应 FPGA 的引脚:

名称	Led15	Led14	Led13	Led12	Led11	Led10	Led9	Led8
引脚	H7	D5	A3	A5	A4	F7	G8	H8
说明	左边 8 个 LED，顺序从左往右，0 亮，1 灭							
名称	Led7	Led6	Led5	Led4	Led3	Led2	Led1	Led0
引脚	J8	J23	J26	G9	J19	H23	J21	K23
说明	右边 8 个 LED，顺序从左往右，0 亮，1 灭							

8 个拨码开关对应 FPGA 引脚:

[illegible]

时钟与按键对应 FPGA 的引脚:

名称	时钟输入 clk_in	复位按键 RSTn_in	单步调试按键 STEP0	单步调试按键 STEP1
引脚	AC19	Y3	Y5	V6
说明	100MHz	按下为低电平	在拨码开关右边	在拨码开关右边

数码管对应 FPGA 的引脚:

[illegible]

下面以 8-3 线编码器为例，用 verilog HDL 来设计，在 vivado2017.1 环境的简要操作过程。

1. 建立新工程




图 1




图 2

输入新工程名为“encode”、工程所在路径。




图 3




图 4




图 5

设置该工程实现所用的硬件平台：“ac7z020clg484-1”。




图 6

单击“Finish”，完成工程创建。

2. 创建或添加设计文件

先单击“Project Manager”-->“Project Settings”，出现如下图所示的界面，设置工程用的硬件描述语言，在“Target language”框，选择“Verilog”。




图 7




图 8

单击“Project Manager”-->“Add Sources”，这时弹出如下对话框，选择“add or create design sources”，即添加或新建设计源文件。




图 9

单击“Create File”，设置文件名为“encode8_3”。




图 10




图 11

单击“Finish”按钮，出现模块定义对话框，实体名与文件名相同，在“I/O Port Definitions”框内设置模块的端口，如图




图 12




图 13

端口设置完成，单击 OK，出现如下界面




图 14

在“Sources”窗口，双击“encode8_3.v”，根据 Verilog HDL 的语法规则和相应的语句，把程序输入完整。按“Ctrl + S”保存文件，如有语法错误，则要修改。

```
module encode8_3(
    input [7:0] in,
    output [2:0] out );
    reg [2:0] out;
    always @( in )
    begin
        if ( in[0] ) out = 3'b000;
        else if ( in[1] ) out = 3'b001;
    end
endmodule
```

```

else if ( in[2] ) out = 3'b010;
else if ( in[3] ) out = 3'b011;
else if ( in[4] ) out = 3'b100;
else if ( in[5] ) out = 3'b101;
else if ( in[6] ) out = 3'b110;
else if ( in[7] ) out = 3'b111;
else out = 3'bxxx;

end
endmodule

```




图 15

3. 行为仿真

单击“Project Manager”-->“Add Sources”，选择“Add or create simulation sources”，然后建立仿真文件，输入仿真文件名“encode8_3_tb”




图 16




图 17




图 18




图 19

仿真文件是为了给设计的模块提供输入信号源，所以该实体不需要输入、输出端口。




图 20

单击 “Yes”，在 “Sources” 窗口，双击 “encode8_3_tb.v”，把测试程序输入完整。

```
module encode8_3_tb(
    reg [7:0] in;
    wire [2:0] out;
    encode8_3 u0 ( .in(in) , .out(out) );
```

```
always begin
    in = 8'b00000001 ; # 20;
    in = 8'b00000010 ; # 20;
    in = 8'b00000100 ; # 20;
    in = 8'b00001000 ; # 20;
    in = 8'b00010000 ; # 20;
    in = 8'b00100000 ; # 20;
    in = 8'b01000000 ; # 20;
    in = 8'b10000000 ; # 20;
end
endmodule
```

测试程序写完后，按 “Ctrl + S” 保存，左边选择 “Run Simulation”，进行行为仿真，如下：




图 21

仿真结果如下




图 22

4. 综合--Synthesis

单击主界面左边的 Synthesis 项里的“Run Synthesis”，对项目进行综合。




图 23

开始综合，在主界面的右上角会出现综合进度显示。综合完成后，出现如下对话框，单击“OK”，打开综合后的设计




图 24

单击左边的“Schematic”，出现如下的原理图（图 25），或选择“RTL ANALYSIS”下的“Schematic”（RTL 图 26）。分析设计代码与具体结构之间的关系。




图 25




图 26 RTL 图

5. 设计的实现与验证

在打开的综合设计原理图下方，根据提供的硬件设备，设置输入输出引脚及它们的特性，8-3 线编码器的 8 位输入接 8 个电平开关，3 位输出接 3 个 LED 发光管，设置完成后如下图：




图 27

按“CTRL + S”保存约束文件名为 encode8_3.xdc。在 Sources 窗口出现了“encode8_3.xdc”（图 28）约束文件，双击这个文件名，可看到具体的引脚（图 29）。




图 28




图 29

单击主界面左边的“Run Implementation”，出现下面的对话框，单击“OK”，开始运行。运行结束，可以查看一下电路的底层布局。




图 30

运行结束，出现下面的对话框，选择产生比特流“Generate Bitstream”，单击“OK”




图 31

生成后，出现如下对话框：




图 32

单击“OK”，打开硬件平台，把 bit 文件烧写到 FPGA 中，观察验证结果。