

# République Tunisienne Ministère de l'Enseignement Supérieur et de la Recherche Scientifique Institut Supérieur d'Informatique et des Mathématiques de Monastir Université de Monastir



# Chapitre 4



## Systèmes Logiques et Architecture des Ordinateurs


## Dr. Safa Teboulbi

Année universitaire : 2024-2025



## Introduction

 On appelle circuit ou système combinatoire tout système numérique dont les sorties sont définies uniquement à partir des variables d'entrée.




- Les circuits combinatoires sont établis à partir d'une opération appelée synthèse combinatoire qui consiste à
  - > Traduire le cahier des charges décrivant le fonctionnement du système en une table de vérité
  - > Déduire les équations des différentes sorties en fonctions des variables d'entrée.
  - > Simplifier ces équations.
  - > Etablir le schéma de réalisation (logigremme) correspondant.

# LES CIRCUITS ARITHMETIQUES Multiplexeurs et Démultiplexeurs

Si on veut transmettre des informations en parallèle, il faut autant de lignes que d'informations.

Les circuits combinatoires

Pour simplifier la transmission (la rendre plus économique) surtout lorsque l'émetteur et le récepteur sont éloignés l'un de l'autre on effectue une conversion parallèle/série (multiplexage) à l'émission et une conversion série/parallèle (démultiplexage) à la réception.



# Les multiplexeurs

❖ Un multiplexeur est un composant électronique utilisé en plusieurs domaines.

Son principal objectif est de <u>combiner</u> plusieurs signaux d'entrée en un seul signal de sortie, en utilisant un schéma de sélection ou de commutation.


 $\cdot$  Un multiplexeur (MUX) est un circuit combinatoire qui possède 2" entrées de données  $(D_0,D_1,...,D_{2^n-1})$ , n entrées  $(E_0,E_1,...,E_{n-1})$  appelées entrées de sélection ou d'adresse et une seule sortie (S).


Il permet d'effectuer l'aiguillage de l'une des entrées vers la sortie en fonction de l'adresse appliquée sur les entrées de sélection.

♦ Il est dit: MUX 2" vers. 1 ou MUX 2" x 1.

		Logigramme					
Décimal			Entrée	es .		Sortie	
Decimal	$E_{n-1}$		E <sub>2</sub>	E <sub>1</sub>	E <sub>0</sub>	γ	D <sub>1</sub>
0	0		0	0	0	D <sub>0</sub>	0 <sub>2</sub> —   Y
1	0		0	0	1	$D_1$	0, -1,
2	0		0	1	0	$D_2$	D <sub>4</sub> Multiplexeur
3	0		0	1	1	$D_3$	2" vers 1
4	0		1	0	0	D <sub>4</sub>	
5	0		1	0	1	$D_{S}$	D <sub>2</sub> ^
2" -1	1		1	1	1	D <sub>2</sub> •-1	E., E,E,E,E.
-						-	
-		9		•			


### Exemple





Equation logique de la sortie

$$S = D_0 \overline{A}_1 \overline{A}_0 + D_1 \overline{A}_1 A_0 + D_2 A_1 \overline{A}_0 + D_3 A_1 A_0$$
toggramme



# Les démultiplexeurs

**(**3)

\*Un démultiplexeur (DEMUX) est un circuit combinatoire qui possède une seule entrée de données (B), n entrées de sélection  $(E_0, E_1, ..., E_{n-1})$  et  $2^n$  sorties  $(S_0, S_1, ..., S_{2^n-1})$ .

❖Il permet d'effectuer l'aiguillage de l'entrée vers l'une des sorties en fonction de l'adresse appliquée sur les entrées de sélection.

Il est dit: DEMUX 1 vers  $2^n$  ou DEMUX 1 x  $2^n$ 


 Il effectue la fonction inverse d'un multiplexeur, il transmet la donnée d'entrée vers une des sorties selon le mot écrit aux entrées de sélection, il fonctionne comme un commutateur.


(6)


Table de vérité Logigramme Entrées Sorties Décimal  $E_2$ E,  $S_{2^{n}-1}$ В В Démultiplexeur 1 yers 2"  $2^n - 1$ В E. E,E,E,E



#### Démultiplexeur 1 vers 4







Logigramme:

Equations logiques de la sortie

$$S_0 = E \overline{A}_1 \overline{A}_0$$

$$S_1 = E \overline{A}_1 A_0$$


$$S_2 = E A_1 \overline{A}_0$$

$$S_3 = E A_1 A_0$$

## Les Additionneurs

- Un additionneur est un circuit capable de faire la somme de deux nombres binaires A et B.
- Une addition met en œuvre deux sorties :
  - La somme, généralement notée S.
  - > La retenue, généralement notée R (ou C : carry).
  - Comme en décimal, nous devons tenir compte de la retenue éventuelle, résultat d'un calcul précèdent.

## La décomposition de l'addition de deux nombres binaires de 4 bits.



## Demi-additionneur (2 bits)


C'est un additionneur de deux nombres binaires de 1 bit chacun.



Table de vérité	Equations logiques des soites	Logigramme
a <sub>0</sub> b <sub>0</sub> R         S           0         0         0         0           0         1         0         1           1         0         0         1           1         1         1         0	$S = \bar{a}_0 b_0 + a_0 \bar{b}_0 = a_0 \oplus b_0$ $R = a_0 b_0$	s R

## Additionneur complet (2 bits)

- Un additionneur complet comporte 3 entrées : les deux bits à additionner a, et b, et la retenue issue de l'addition des 2 bits de rang inférieur (rang n-1) R, (dite entrante).
  - ❖ Il possède 2 sorties : la somme S, et la retenue sortante R, (rang n).



#### Table de vérité

Re	_a,	, b <sub>i</sub>	Rs	Si
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
î	0	0	0	1
1.	0	1	1	0
1	1	0	1	0
1 /	ı	1	1	1

#### Equations logiques des sorties

$$S_i = \overline{R}_e \overline{a}_i b_i + \overline{R}_e a_i \overline{b}_i + R_e \overline{a}_i \overline{b}_i + R_e a_i b_i$$
  
$$S_i = \overline{R}_e (a_i \oplus b_i) + R_e (a_i \oplus b_i)$$


$$S_i = R_c \oplus (a_i \oplus b_i)$$

$$R_s = \bar{R}_c a_i b_i + \bar{R}_c \bar{a}_i b_i + \bar{R}_c a_i \bar{b}_i + \bar{R}_c a_i b_i$$

$$R_s = R_e(a_i \oplus b_i) + a_i b_i (\overline{R}_e + R_e)$$

$$R_s = R_e(a_i \oplus b_i) + a_i b_i$$

## <u>Logigramme</u>



# Les Soustracteurs Demi-Soustracteur (2 bits)

Un demi-soustracteur ne tient pas compte d'une éventuelle retenue provenant des bits de poids inferieurs.
D représente le résultat de la différence (A-B) et R la retenue.

Table de vérité	Table de vérité Equations logiques des sorties			
A B D R 0 0 0 0 0 1 1 1 1 0 1 0 1 1 0 0	$D = \overline{A} B + A \overline{B}$ $= A \oplus B$ $R = \overline{A} B$	A D D		


# Soustracteur Complet (2 bits)

- \* Il possède trois entrées A. B et Re et deux sorties D et Rs.
  - > R, représente la retenue de rang n-1.
  - > R, celle de rang n.

Table de vérité	Equations logiques des sorties	<u>Logigramme</u>
A B R <sub>e</sub> D R <sub>s</sub> O O O O O O 1 1 1 O 1 O 1 I O 1 I O 0 0 I O 0 I O 0 I O 0 I O 0 I O 0 I O 0 I O 0 I O 0 I O 0 I O 0 I O 0 I O 0 I I O 0 I I O 0 I I I O 0	$D = \overline{A} \overline{B} R_e + \overline{A} B \overline{R_e} + A \overline{B} \overline{R_e} + ABR_e$ $= A \bigoplus B \bigoplus R_e$ $R_s = R_e A \bigcirc B + \overline{A} B$	A B Southfactorial R <sub>s</sub> A B Demo-Soustractorial R <sub>s</sub> R <sub>s</sub> R <sub>s</sub>

## Comparateur

\* Cest un circuit qui permet de comparer 2 nombres conques ❖ Il indique si la premier nombre est inférieur (52), égal (50) ou supérieur (51) au second nombre.



#### Principe de base

- ☐ Le principe consiste de <u>comparer</u> d'abord les bits les plus significatifs (Most Significant Bit
- ☐ S'ils sont <u>différents</u>, il est inutile de continuer la comparaison.
  ☐ Par contre s'ils sont <u>égaux</u>, il faut comparer les bits de poids immédiatement inferieur et ainsi de suite.

## Le comparateur de 1 bit



Table de vêrité	sorties	Logi <b>gramm</b> e
B A S <sub>0</sub> S <sub>1</sub> S <sub>2</sub> 0 0 1 0 0 0 1 0 1 0 1 0 0 1 1 1 0 0 0	$S_0 = \overline{A}\overline{B} + AB = \overline{A(+)B}$ $S_1 = A\overline{B}$ $S_2 = \overline{A}B$	A 52


## Le comparateur de 2 bits

Schéma de fonctionnement	Organigramme -
$A = \begin{bmatrix} a_0 & & & \\ a_1 & & & \\ & & & \\ & & & \\ B & \begin{bmatrix} b_0 & & \\ & b_1 & & \\ \end{bmatrix}$ $Comparateur à 2 bits = \begin{bmatrix} S_0 \text{ (A=B)} \\ & & \\ & & \\ \end{bmatrix}$ $S_2 \text{ (A$	$\begin{array}{c} a_1=b_1\\ \\ a_0=b_0\\ \\ \end{array}$ $\begin{array}{c} a_1>b_1\\ \\ \\ \end{array}$ $\begin{array}{c} a_1>b_1\\ \\ \end{array}$ $\begin{array}{c} a_1>b_1\\ \\ \end{array}$ $\begin{array}{c} a_1>b_1\\ \\ \end{array}$

	Table de vérité							
$b_1$	$b_0$	$a_1$	$a_0$	So	$S_1$	S2		
0	0	0	.0	1	٥	0		
0	0	0	1	0	1	0		
0	0	1	0	0	1	0.		
0 0 0 0 0 0 1 1	0	1	1	100001000	1	0 0 0		
0	1	0	0	0	0	1		
0	1	0	1	1	0	1 0 0		
0	1	1	0	0	1	0		
0	1	1	1	0	1	0		
1	0	0	0	0	0	1		
1	0	0	1	0	0	1		
1	0	1	1 0 1 0 1 0 1 0	1	0	0		
1	0	1	1	0	1	0		
1	0 0 0 0 1 1 1 0 0 0 0 1 1 1 1	0 0 1 1 0 0 1 1 0 0 1 1	1 0 1 0	1 0 0 0 0 1	1 1 0 0 0 1 0 0 0 0 0 0	1 0 0 1		
1	1	0	1	0	0	1		
1	1	1	0	0	0	1		
1	1	1	1	1	0	0		


Die	de 1	erit	е		
$a_1$	$a_0$	$S_0$	$S_1$	$S_2$	Equations
0	.0	1	Q	0	
0	1	0	1	0	On a S <sub>0</sub> vaut 1 si a <sub>1</sub> =b <sub>1</sub> et si a <sub>0</sub> =b <sub>0</sub>
1	0	0	1	0.	
1	1	0	1	0	$S_0=(a_1\odot b_1).(a_0\odot b_0).$
0	0	0	0	1	$S_0 = (a_1 \odot b_1) \cdot (a_0 \odot b_0)$ .
0	1	1	0	0	Et C yout 1 signsh ou side = h et a > h )
1	0	0	1	0	Et $S_1$ vaut 1 si $a_1 > b_1$ ou si $(a_1 = b_1$ et $a_0 > b_0)$
1	1	0	1	0	S = 0 = 1/0 Ob 10 = 5
0	0	0	0	1	$S_1=a_1b_1+(a_1\odot b_1)a_0b_0$
0	1	0	0	1	<b>510</b>
1	0	1	0	0	Et $S_2$ vaut 1 si $a_1 < b_1$ ou si $(a_1 = b_1$ et $a_0 < b_0)$
1	1	0	1	0	
0	0	0	0	1	$S_2=a_1b_1+(a_1\odot b_1)a_0b_0$
0	1	0	0	1	
1	0	0	0	1	$S_2=S_0+S_1$





#### Equations

$$\begin{split} &S_0 = (a_1 \odot b_1) \ (a_0 \odot b_0) = S''_0 S'_0. \\ &Et \ S_1 \ vaut \ 1 \ si \ a_1 > b_1 \ ou \ si \ (a_1 = b_1 \ et \ a_0 > b_0) \\ &S_1 = a_1 \overline{b_1} + (a_1 \odot b_1) a_0 \overline{b_0} = S''_1 + S''_0 S'_1 \\ &Et \ S_2 \ vaut \ 1 \ si \ a_1 < b_1 \ ou \ si \ (a_1 = b_1 \ et \ a_0 < b_0) \\ &S_2 = \overline{a_1} b_1 + (a_1 \odot b_1) \overline{a_0} b_0 = S''_2 + S''_0 S'_2 \\ &S_2 = \overline{S_0 + S_1} \end{split}$$




## Codeurs et Décodeurs

Les Codeurs

\* C'est un circuit qui traduit les valeurs d'une entrée dans un code choisi.

 $\Rightarrow$  Un codeur (ou encodeur) est un circuit logique qui possède  $2^n$  voies d'entrées dont une seule est <u>activée</u> et N voies de sorties ( $2^n \le 2^n$ ).



## (20)

### Exemple: Codeur 4 vers 2



- Ce codeur possède 4 entrées et 2 sorties
   Une seule entrée doit être activée à
- la fois (par un état haut)

  > On retrouve alors en
  sortie, en binaire, le numéro de l'entrée
  active entre 0 et 3.

#### Table de vérité


	Ent	Sor	ties		
£j	E:	Eı	E <sub>0</sub>	Sı	Sa
•	0	0	1	0	0
0	0	1	0	0	1
0	ı	0	0	1	0
1	0	0	0	1	1

Entrée	Sor	ties
active	Sı	Są
E <sub>0</sub>	0	0
E <sub>1</sub>	0	1
E2	1	0
E <sub>3</sub>	1	1

# Equations logiques des sorties








Logigramme


(21)

## Exemple: Codeur DCB

Table	de	vé	rité		Equations logiques des sorties	Logigramme ·
Entrées  0 1 2 3 4 5 6 7 8 9	a <sub>3</sub> 0 0 0 0 0 0 0 1	_	0 0 1 1 0 0 1 1 0	a <sub>0</sub> 0 1 0 1 0 1 0 1 1 0 1	$a_0 = 1 \cdot 3 \cdot 5 \cdot 7 \cdot 9$ $a_1 = 2 \cdot 3 \cdot 6 \cdot 7$ $a_2 = 4 \cdot 5 \cdot 6 \cdot 7$ $a_3 = 8 \cdot 9$	Codeur DCB




- > Un décodeur est un circuit à N entrées et 2" sorties dont une seule est active à la fois.
- > Il détecte la présence d'une combinaison spécifique de bits (code) à ces entrées et l'indique par un niveau spécifique de sortie ( N \(\frac{2}{2}\)).



#### Exemple: Décodeur 2 vers 4

> Ce décodeur possède 2 entrées et 4 sorties. > Une seule sortie est activée à la fois (par un état

haut): celle dont l'indice (entre 0 et 3) correspond au nombre (sur 2 bits) appliqué en binaire sur les entrées.




#### Table de vérité

ées		Soi	rties		١.		,	
Εø	S3	S <sub>2</sub>	Sı	Sı		Entrées		Sor
0	0	0	0	1				S
1	0.	0	1	0		.0	1	.\$
0	0	ı	0	0		1	0	S
1	l	0	0	0		l	l	S.
	0 1	E <sub>0</sub> S <sub>3</sub> 0 0  1 0.	E <sub>0</sub> S <sub>3</sub> S <sub>2</sub> 0 0 0  1 0 0  0 0  1 1 0 1	E4         S3         S2         S1           0         0         0         0           1         0         0         J           0         0         1         0	Eq.         S3         S2         S1         S9           0         0         0         0         1           1         0         0         J         0           0         0         1         0         0	Eq.         S3         S2         S1         S9           0         0         0         0         1           1         0         0         J         0           0         0         1         0         0	Ent  E	E     S3     S2     S1     S9     Entrées       0     0     0     0     1       1     0     0     1     0       0     0     1     0     0       1     0     0     1     0       0     0     1     0     1

Equations logiques des sorties

 $S_0 = E_1 E_0$ 

 $S_1 = \bar{E}_1 E_0$  $S_2 = E_1 E_0$  $S_3 = E_1 E_0$ 



Logigramme

23




## Exemple: Décodeur DCB

Table de vérité					<u>Equations logiques des</u> <u>sorties</u>	Logigramme		
	Entrées Sorties		Sorties	$S_0 = \overline{a_3} \ \overline{a_2} \ \overline{a_1} \ \overline{a_0}$				
<i>a</i> <sub>3</sub>	$a_2$	<i>u</i> <sub>1</sub>	$a_0$		$S_1 = \overline{a_3} \ \overline{a_2} \ \overline{a_1} \ a_0$			
0	0	0	0	$S_0$				
0	0	0	1	$s_{i}$	$S_2 = \overline{a_3} \ \overline{a_2} \ a_1 \ \overline{a_0}$	$a_3$ — $S_0$ — $S_1$		
0	0	1	0	$S_2$	$S_3 = \overline{a_3} \ \overline{a_2} \ a_1 \ a_0$			
0	0	1	1	$S_3$	$S_4 = \overline{a_3}  a_2  \overline{a_1}  \overline{a_0}$	a <sub>2</sub> — Décodeur — S <sub>2</sub>		
0	1	0	0	S4		a <sub>1</sub> — рсв ;		
0	1	0	1	$S_5$	$S_5 = \overline{a_3} a_2 \overline{a_1} a_0$	a <sub>0</sub>		
0	1	1	0	S <sub>6</sub>	$S_6 = \overline{a_3}  a_2  a_1  \overline{a_0}$			
0	1	1	1	S <sub>7</sub>				
1	0	0	0	$S_8$	$S_7 = \overline{a_3}  a_2  a_1  a_0$			
1	0	0	1	$S_9$	$S_8 = a_3 \overline{a_2} \overline{a_1} \overline{a_0}$			
					$S_0 = a_1 \overline{a_2} \overline{a_1} a_0$			




□ On peut ajouter une entrée supplémentaire dite entrée de validation (V) pour pouvoir associer plusieurs décodeurs ensembles.






## Le décodeur DCB 7 segments

Le-décodeur 7 segments accepte en entrée les 4 bits DCB (a0, a1, a2, a3) et rend actives les sorties qui vont permettre de faire passer un courant dans les segments d'un afficheur numérique pour former les chiffres décimaux (de 0 à 9).




#### Remarque:

- L'afficheur est composée de 7 LEDS (segments), a, d, c, d, e, f, g qui nécessitent en fonction du type d'afficheur (anode commune ou cathode commune) une polarisation spécifique :
- Pour un afficheur à <u>anodes</u> <u>communes</u>: Les anodes sont reliées ensembles au niveau haut et les sorties du décodeur sont actives au niveau bas et sont reliées aux cathodes de l'afficheur.




Pour un afficheur à <u>cathodes</u> <u>communes</u>: Les cathodes sont reliées ensembles à la masse et les sorties du décodeur sont active au niveau haut et sont reliées aux anodes de l'afficheur.




27


## <u>Cas d'un Afficheur à Cathodes</u> <u>Communes</u>

					érité	e de v	Table					
Affichage		Sorties							Entrées			
1	9	f	e	d	С	Ь	۵	$a_0$	$a_1$	$a_2$	$a_3$	
0	0	1	1	1	1	1	1	0	0	0	0	
1	0	0	0	0	1	1	0	1	0	0	0	
2	1	0	1	1	0	1	1	0	1	0	0	
3	1	0	0	1	1	1	1	1	1	0	0	
4	1	1	0	0	1	1	0	0	0	1	0	
5	1	1	0	1	1	0	1	1	0	1	0	
6	1	1	1	1	1	0	0	0	1	1	0	
7	0	0	0	0	1	1	1	1	1	1	0	
8	1	1	1	1	1	1	1	0	0	0	1	
9	1	1	0	0	1	1	1	1	0	0	1	




(28)






## Transcodeurs

 $\diamond$  Un transcodeur est un circuit qui permet de faire <u>passer</u> une information écrite dans un code  $\mathcal{C}_1$  vers un code  $\mathcal{C}_2$  .



### Transcodeur Binaire Naturel-Binaire Réfléchi



Entrées BN Sorties BR Entrées BN Sorties BR Entrées BN Sorties BR Entrée BR

l O

Exemple: Transcodeur BN/BR (4 bits)

Table de vérité

U

12

13

1 4

## Tables de Fonctionnement

## Bit $a_3$

$a_1 a_0$	00	01	11	10
00	_0	0	1	1
01	0	0	1	1
11	0	0	1	1
10	0	0	\1	1/

## Bit $a'_1$


$a_1 a_0$	00	01	11	10
00	۰.0	1.	1	0
01	0	1	1)	0
11	1	<i>\</i>	\°	1
10	1)	0 =	0	$\int_{1}$

Bit a'2				
$a_1 a_0$	00	01	11	10
00	0	1	0	1
01	0	1	0	1
11	0	1	0	1
10	0	1]	0	1
		V		V

Bit a'0

$a_1 a_0$	00	01	11	10	
. 00	0	Φ.	. <b>Q</b> .	0	
01	И	1	1	/-\	>
11	0	0	0	0	
10	$\not\mid$	1	1	1	>

Equation des sorties et logigramme



36

35