

République Tunisienne Ministère de l'Enseignement Supérieur et de la Recherche Scientifique Institut Supérieur d'Informatique et des Mathématiques de Monastir Université de Monastir



Chapitre 4

Cours:

Systèmes Logiques et Architecture des Ordinateurs


Dr. Safa Teboulbi

Année universitaire : 2024-2025



Introduction

On appelle circuit ou système combinatoire tout système numérique dont les sorties sont définies uniquement à partir des variables d'entrée.




- Les circuits combinatoires sont établis à partir d'une opération appelée synthèse combinatoire qui consiste à
 - > Traduire le cahier des charges décrivant le fonctionnement du système en une table de vérité
 - > Déduire les équations des différentes sorties en fonctions des variables d'entrée.
 - > Simplifier ces équations.
 - > Etablir le schéma de réalisation (logigramme) correspondant.

LES CIRCUITS ARITHMETIQUES Multiplexeurs et Démultiplexeurs

Si on veut transmettre des informations en parallèle, il faut autant de lignes que d'informations.

Les circuits combinatoires

Pour simplifier la transmission (la rendre plus économique) surtout lorsque l'émetteur et le récepteur sont éloignés l'un de l'autre on effectue une conversion parallèle/série (multiplexage) à l'émission et une conversion série/parallèle (démultiplexage) à la réception.



Les multiplexeurs

Un multiplexeur est un composant électronique utilisé en plusieurs domaines.

Son principal objectif est de <u>combiner</u> plusieurs signaux d'entrée en un seul signal de sortie, en utilisant un schéma de sélection ou de commutation.

 \cdot Un multiplexeur (MUX) est un circuit combinatoire qui possède 2" entrées de données $(D_0,D_1,...,D_{2^n-1})$, n entrées $(E_0,E_1,...,E_{n-1})$ appelées entrées de sélection ou d'adresse et une seule sortie (S).

Il permet d'effectuer l'aiguillage de l'une des entrées vers la sortie en fonction de l'adresse appliquée sur les entrées de sélection.

❖ Il est dit: MUX 2" vers. 1 ou MUX 2" x 1.

Table de vérité							Logigramme
			Entré	es		Sortie	02 —
Décimal	E _{n-1}		E ₂	E ₁	E ₀	Y	0,
0	0		0	0	0	D ₀	0-1
1	0		0	0	1	D ₁	0, —,
2	0		0	1	0	D ₂	D4 Multiplexeur
2	0		0	1	1	D ₃	2" vers 1
4	0		1	0	0	D ₄	1
5	0		1	0	1	Ds	D:^
							1 1111
2" -1	1		1	1	1	D ₂ •-1	E. E, E, E, E,
						-	

(3)

Exemple

Multiplexeur 4 vers 1





Table or

Aı	Au	S	
u	U	D	
4)	1	Di	
1	v	D,	
1	1	D,	

Equation logique de la sortie

$$S = D_0 \overline{A}_1 \overline{A}_0 + D_1 \overline{A}_1 A_0 + D_2 A_1 \overline{A}_0 + D_3 A_1 A_0$$

Logigramme



Les démultiplexeurs

- *Un démultiplexeur (DEMUX) est un circuit combinatoire qui possède une seule entrée de données (B), n entrées de sélection ($E_0, E_1, ..., E_{n-1}$) et 2^n sorties ($S_0, S_1, ..., S_{2^n-1}$).
- Il permet d'effectuer l'aiguillage de l'entrée vers l'une des sorties en fonction de l'adresse appliquée sur les entrées de sélection.


Il est dit : DEMUX 1 vers 2" ou DEMUX 1 x 2"


 Il effectue la fonction inverse d'un multiplexeur, il transmet la donnée d'entrée vers une des sorties selon le mot écrit aux entrées de sélection, il fonctionne comme un commutateur.

	Table de vérité						Logigramme				
Décimal		E	ntrées	;				Sor	ties		
Jee Cirillar	E _{n-1}		E ₂	E ₁	E ₀	So	Sı	S2		$S_{2^{n}-1}$	
0	0		0	0	0	В	0	0		0	
1	0		0	0	1	ō	В	ŏ		l ŏ l	
2	0		0	1	0	o	o	В		l ŏ l	
3	0		0	1	1	ō	ō	o		l ŏ l	Démultiplexeur
4	0		1	0	0	0	lo	ŏ	1	l ŏ l	1 yers 2"
5	0		1	0	1	o	ō	o		l ŏ l	
									ı		S;
2" -1	1		1	1	1	0	0	0	ı	В	1 1111
											E., E,E,E,Eq



Démultiplexeur 1 vers 4





Equations logiques de la sortie

$$S_0 = E \, \overline{A}_1 \overline{A}_0$$

$$S_1 = E \overline{A}_1 A_0$$


$$S_2 = E A_1 \overline{A}_0$$

$$S_3 = E A_1 A_0$$

Les Additionneurs

- . Un additionneur est un circuit capable de faire la somme de deux nombres binaires A et B.
- Une addition met en œuvre deux sorties :
 - La somme, généralement notée S.
 - > La retenue, généralement notée R (ou C : carry).
 - Comme en décimal, nous devons tenir compte de la retenue éventuelle, résultat d'un calcul précèdent.

La décomposition de l'addition de deux nombres binaires de 4 bits.



Demi-additionneur (2 bits)

· C'est un additionneur de deux nombres binaires de 1 bit chacun.




	Table de verité		erite	Equations logiques des sir les	Logigramme		
0	b ₀	R	S	$S = \bar{\mathbf{a}}_0 \mathbf{b}_0 + \mathbf{a}_0 \bar{\mathbf{b}}_0 = \mathbf{a}_0 \oplus \mathbf{b}_0$	a ₀ b ₀		
0	0	0	1	$R = a_0 b_0$			
1	1	1	U		₽		

Additionneur complet (2 bits)

- Un additionneur complet comporte 3 entrées : les deux bits à additionner a, et b, et la retenue issue de l'addition des 2 bits de rang inférieur (rang n-1) R, (dite entrante).
 - ❖ Il possède 2 sorties : la somme S, et la retenue sortante R, (rang n).




Table de vérité

R	e	3	, b,	Rs	Si
	0	0	0	0	0
Г	0	0	1	0	1
Г	0	1	0	0	1
Г	0	1	1	1	0
	ľ	0	0	0	1
	ŀ.	0	1	1	0
	ı	1	0	1	0
	1 /	1	1	1	1

Equations logiques des sorties

$$S_i = \overline{R}_e \overline{a}_i b_i + \overline{R}_e a_i \overline{b}_i + R_e \overline{a}_i \overline{b}_i + R_e a_i b_i$$

$$S_i = \overline{R}_e (a_i \oplus b_i) + R_e (a_i \odot b_i)$$

$$S_i = R_c \oplus (a_i \oplus b_i)$$


$$R_s = \overline{R}_c a_i b_i + \overline{R}_c \overline{a}_i b_i + \overline{R}_c a_i \overline{b}_i + \overline{R}_c a_i b_i$$

$$R_s = R_e(a_i \oplus b_i) + a_i b_i (\overline{R}_e + R_e)$$

$$R_s = R_e(a_i \oplus b_i) + a_i b_i$$

$\overline{}$

Logigramme



Les Soustracteurs Demi-Soustracteur (2 bits)

Un demi-soustracteur ne tient pas compte d'une éventuelle retenue provenant des bits de poids inferieurs.
 D représente le résultat de la différence (A-B) et R la retenue.

To	ible o	le véri	té	Equations logiques des sorties	Logigramme
A 0 0 1	B 0 1 0	D 0 1 1	R 0 1 0	$D = \overline{A} B + A \overline{B}$ $= A \oplus B$ $R = \overline{A} B$	A P

Soustracteur Complet (2 bits)

- . Il possède trois entrées A, B et R, et deux sorties D et R,.
 - > R. représente la retenue de rang n-1.
 - > R, celle de rang n.


Table de v	érité	Equations logiques des sorties	Logigramme
A B R _e 0 0 0 0 0 1 0 0 1 1 1 0 0 1 0 1 1 1 1 0 1 1 1	D R _s 0 0 1 1 1 1 0 1 1 0 0 0 0 0 1 1	D = $\overline{A}\overline{B}R_e + \overline{A}\overline{B}\overline{R_e}$ + $A\overline{B}\overline{R_e} + ABR_e$ = $A \oplus B \oplus R_e$ $R_s = R_e A \odot B + \overline{A} B$	A Soutstracteur Rs Re Demi-Soustracteur AB Demi-Soustracteur D= ABBBR, R,

(13

Comparateur

Le comparateur de 1 bit

Cest un circuit qui permet de comparer 2 mont de l'angle.
 Il indique si le premier nombre est inférieur (5₂), egal (5₀) au superieur (5₁) au second nombre.



Principe de base

- ☐ Le principe consiste de <u>comparer</u> d'abord les bits les plus significatifs (Most Significant Bit ou <u>MSB</u>).
- ☐ S'ils sont <u>différents</u>, il est inutile de continuer la comparaison.
 ☐ Par contre s'ils sont <u>égaux</u>, il faut comparer les bits de poids immédiatement inferieur et ainsi de suite.




Table de verite	sorties	Logi gramme
B A S ₃ S ₁ S ₂ 0 0 1 0 0 0 1 0 1 0 1 0 0 1 1 1 1 0 0	$S_0 = \overline{AB} + AB = \overline{A(b)B}$ $S_1 = A\overline{B}$ $S_2 = \overline{AB}$	A

Le comparateur de 2 bits

Schéma de fonctionnement	Organigramme
A $-\begin{bmatrix} a_0 \\ a_1 \end{bmatrix}$ — $-S_0$ (A=B) B $-\begin{bmatrix} b_0 \\ b_1 \end{bmatrix}$ — S_1 (A>B) S ₂ (A <b)< th=""><th>$\begin{array}{c ccccccccccccccccccccccccccccccccccc$</th></b)<>	$\begin{array}{c ccccccccccccccccccccccccccccccccccc$


	To	ible	de v	érit	ė	
b_1	b_0	a_1	a_0	S_0	S_1	S2
0	0	0	.0	1	Q,	0
0	0	0	1	0	1	0
0	0	1	1 0	0	1	0 .
0 0 0 0 0 0 1	0	1 1 0 0	1	1000010000	1	0 0 0
0	1	0	1 0 1 0 1	0	0	
0	1	0	1	1	0	0
0	1	1	0	0	1	0
0	1	1 0 0	1	0	1	0 0
1	0	0	0	0	0	1
1	0	0		0	0	1
1	0	1	1		0	0
1	0	1		0	1	0 0
1	1	0	1 0	0	0	1
1	00001110000111	0 0		10000	0	1
1	1	1	1 0	0	0	1
1	1	1	1	1	1100110001000	0

On a S₀ vaut 1 si a₁=b₁ et si a₀=b₀ $S_0=(a_1 \odot b_1).(a_0 \odot b_0).$ Et S₁ vaut 1 si a₁>b₁ ou si (a₁=b₁ et a₀>b₀) $S_1=a_1\overline{b_1}+(a_1 \odot b_1)a_0\overline{b_0}$ Et S₂ vaut 1 si a₁<b₁ ou si (a₁=b₁ et a₀<b₀) $S_2=\overline{a_1b_1}+(a_1 \odot b_1)\overline{a_0b_0}$ $S_2=\overline{S_0+S_1}$

Equations


(15)

Logigramme à l'aide des 2 comparateurs à 1 bit



Equations


 $S_0=(a_1 \odot b_1).(a_0 \odot b_0) = S''_0 S'_0$ Et S_1 vaut 1 si $a_1 > b_1$ ou si $(a_1 = b_1 \text{ et } a_0 > b_0)$ $S_1=a_1b_1+(a_1 \odot b_1)a_0b_0=S''_1+S''_0S'_1$ Et S_2 vaut 1 si $a_1 < b_1$ ou si $(a_1=b_1 \text{ et } a_0 < b_0)$ $S_2=a_1b_1+(a_1 \odot b_1)a_0b_0=S''_2+S''_0S'_2$ $S_2=\overline{S_0+S_1}$



Codeurs et Décodeurs Les Codeurs

Cest un circuit qui traduit les valeurs d'une entrée dans un code choisi.

Arr Un codeur (ou encodeur) est un circuit logique qui possède 2'' voies d'entrées dont une seule est <u>activée</u> et N voies de sorties ($2'' \le 2^{\vee}$).



(20

Exemple: Codeur 4 vers 2



- > Ce codeur possède 4 entrées et 2 sorties
- la fois (par un état haut)


 On retrouve alors en
- sortie, en binaire, le numéro de l'entrée active entre 0 et 3


Table de vérité

	Ent	Sorties			
E,	E:	Eı	E ₀	Sı	S
0	0	0	1	0	0
0	0	1	0	0	1
0	1	0	0	1	0
1		0	0	1	1

Entrée	Sorties			
active	Sı	S.		
E.	0	U		
E ₁	0	1		
E ₂	1	0		
E ₃	1	1		

Logigramme






(21)

Exemple: Codeur DCB


l'able de vérité					Equations logiques des sorties	Logigramme ·
Entrées 0 1 2 3 4 5 6 7 8	a ₃ 0 0 0 0 0 0 0 1	Sor	ties	a ₀ 0 1 0 1 0 1 0	$a_0 = 1 \cdot 3 \cdot 5 \cdot 7 \cdot 9$ $a_1 = 2 \cdot 3 \cdot 6 \cdot 7$ $a_2 = 4 \cdot 5 \cdot 6 \cdot 7$ $a_3 = 8 \cdot 9$	Codeur DCB
9	í	0	0	1		;=====================================
						:

Les déciseurs

22



- > Un décodeur est un circuit à N entrées et 2" sorties dont une seule est active à la fois.
- ➤ Il <u>détecte</u> la présence d'une combinaison spécifique de bits (<u>code</u>) à ces entrées et l'<u>indique</u> par un niveau spécifique de sortie (N ≤ 2").



Exemple: Décodeur 2 vers 4

> Ce décodeur possède 2 entrées et 4 sorties. > Une seule sortie est activée à la fois (par un état haut): celle dont l'indice (entre 0 et 3) correspond au nombre (sur 2 bits) appliqué en binaire sur les entrées.

Sortie

active

.\$1

S:






Table de vérité

Ent	Entrées		Son	rties	12		
Eı	E.	S3	S:	Sı	Sı	Ent	rées
<u>·</u>	_	<u> </u>			H	$\mathbf{E_1}$	E ₀
0	0	0	0	0	1	0	0
0 .	1	0.	0	1	0	-0	1
1	0	0	1	0	0	1	0
1	1	1	0	0	0	1	ı

Equations logiques des sorties

 $S_0 = E_1 E_0$






Logigramme

Exemple: Décodeur DCB

Table de vérité					Equations logiques des sorties	Logigramme
	Entr	ées		Sorties	$S_0 = \overline{a_3} \ \overline{a_2} \ \overline{a_1} \ \overline{a_0}$	
a_3	a_2	a ₁	a_0	Sorries	$S_1 = \overline{a_3} \ \overline{a_2} \ \overline{a_1} \ a_0$	
0	0	0	0	So	$S_1 - u_3 u_2 u_1 u_0$	
0	0	0	1	s_{i}	$S_2 = \overline{a_3} \ \overline{a_2} \ a_1 \ \overline{a_0}$	a ₃ - 5
0	0	1	0	S ₂	$S_3 = \overline{a_3} \ \overline{a_2} \ a_1 \ a_0$	
0	0	1	1	S ₃	555 W CS 150 M	a ₂ — Décodeur — S
0	1	0	0	S4	$S_4 = \overline{a_3} \ a_2 \ \overline{a_1} \ \overline{a_0}$	a ₁ — DCB
0	1	0	1	S ₅	$S_5 = \overline{a_3} a_2 \overline{a_1} a_0$	a ₀
0	1	1	0	S ₆	$S_6 = \overline{a_3} a_2 a_1 \overline{a_0}$	
0	1	1	1	S ₇		
1	0	0	0	Sa	$S_7 = a_3 a_2 a_1 a_0$	
1	0	0	1	So	$S_8 = a_3 \overline{a_2} \overline{a_1} \overline{a_0}$	
					$S_0 = a_1 \overline{a_2} \overline{a_1} a_0$	




□ On peut ajouter une entrée supplémentaire dite entrée de validation (V) pour pouvoir associer plusieurs décodeurs ensembles.



Le décodeur DCB 7 segments


\$\Displaystyle \text{Le-décodeur 7 segments accepte en entrée les 4 bits DCB } (a_0, a_1, a_2, a_3) et rend actives les sorties qui vont permettre de faire passer un courant dans les segments d'un afficheur numérique pour former les chiffres décimaux (de 0 à 9).




Remarque:

L'afficheur est composée de 7 LEDS (segments), a, d, c, d, e, f, g qui nécessitent en fonction du type d'afficheur (<u>anode commune</u> ou <u>cathode commune</u>) une polarisation spécifique :

Pour un afficheur à <u>anodes</u> <u>communes</u>: Les anodes sont reliées ensembles au niveau haut et les sorties du décodeur sont actives au niveau bas et sont reliées aux cathodes de l'afficheur.




Pour un afficheur à <u>cathodes</u> <u>communes</u>: Les cathodes sont reliées ensembles à la masse et les sorties du décodeur sont active au niveau haut et sont reliées aux anodes de l'afficheur.





(27)

Cas d'un Afficheur à Cathodes Communes

					érité	e de v	Table						
Affichage		Sorties							Entrées				
	9	f	e	d	С	ь	a	a_0	a_1	a_2	a ₃		
0	0	1	1	1	1	1	1	0	0	0	0		
1	0	0	0	0	1	1	0	1	0	0	0		
2	1	0	1	1	0	1	1	0	1	0	0		
3	1	0	0	1	1	1	1	1	1	0	0		
4	1	1	0	0	1	1	0	0	0	1	0		
5	1	1	0	1	1	0	1	1	0	1	0		
6	1	1	1	1	1	0	0	0	1	1	0		
7	0	0	0	0	1	1	1	1	1	1	0		
8	1	1	1	1	1	1	1	0	0	0	1		
9	1	1	0	0	1	1	1	1	0	0	1		









Transcodeurs

ightharpoonup Un transcodeur est un circuit qui permet de faire <u>passer</u> une information écrite dans un code C_1 vers un code C_2 .



Transcodeur Binaire Naturel-Binaire Réfléchi



| Table de vérité | Entrées BN | Sorties BR | Sorties BR

Tables de Fonctionnement

Bit a'3

$a_1 a_0$	00	01	11	10
00	_0	0	/1	1
01	0	0	1	1
11	0	0	1	1
10	0	0	1	1/

Bit a'1

$a_1 a_0$	00	01	11	10
00	۰.0	1.	1	0
01	0	1	1)	0
11	1	9	0	1
10	1)	0 =	0	


Bit a'2

a ₁ a ₀ a ₂	00	01	11	10
00	0	/i\	0	/1\
01	0	1	0	1
11	0	1	0	1
10	0	11	0	1
		V		V

Bit a'u

$a_1 u_0$	00	01	11	10	
. 00	0	٠٥.	. 0	0]
01	A	1	1	H	Þ
11	0	0	0	0	
10	Y	1	1	I	Þ

Equation des sorties et logigramme



35

36)