清华大学

综合论文训练

题目: 基于 RISC-V 的用户态中断扩展

系 别: 计算机科学与技术系

专业: 计算机科学与技术

姓 名: 田凯夫

指导教师: 陈 渝 副教授

2023年5月8日

关于学位论文使用授权的说明

本人完全了解清华大学有关保留、使用学位论文的规定,即:学校有权保留学位论文的复印件,允许该论文被查阅和借阅;学校可以公布该论文的全部或部分内容,可以采用影印、缩印或其他复制手段保存该论文。

(涉密的学位论文在解密后应遵守此规定)

签	名:	导师签名:	日	期:	
---	----	-------	---	----	--

中文摘要

论文的摘要是对论文研究内容和成果的高度概括。摘要应对论文所研究的问题及其研究目的进行描述,对研究方法和过程进行简单介绍,对研究成果和所得结论进行概括。摘要应具有独立性和自明性,其内容应包含与论文全文同等量的主要信息。使读者即使不阅读全文,通过摘要就能了解论文的总体内容和主要成果。

论文摘要的书写应力求精确、简明。切忌写成对论文书写内容进行提要的形式,尤其要避免"第1章·····;第2章·····; ·····"这种或类似的陈述方式。

关键词是为了文献标引工作、用以表示全文主要内容信息的单词或术语。关键词不超过5个,每个关键词中间用分号分隔。

关键词: 关键词 1; 关键词 2; 关键词 3; 关键词 4; 关键词 5

ABSTRACT

An abstract of a dissertation is a summary and extraction of research work and con-

tributions. Included in an abstract should be description of research topic and research

objective, brief introduction to methodology and research process, and summary of con-

clusion and contributions of the research. An abstract should be characterized by inde-

pendence and clarity and carry identical information with the dissertation. It should be

such that the general idea and major contributions of the dissertation are conveyed without

reading the dissertation.

An abstract should be concise and to the point. It is a misunderstanding to make an

abstract an outline of the dissertation and words "the first chapter", "the second chapter"

and the like should be avoided in the abstract.

Keywords are terms used in a dissertation for indexing, reflecting core information

of the dissertation. An abstract may contain a maximum of 5 keywords, with semi-colons

used in between to separate one another.

Keywords: keyword 1; keyword 2; keyword 3; keyword 4; keyword 5

Π

目 录

插图索引		V
表格索引	v	Ί
第 1 章	引言	1
第2章	背景介绍	2
2.1 R	ISC-V N 扩展	2
2.1.1	指令集规范	2
2.1.2	Rocket Chip 实现	2
2.1.3	rCore 实现	2
2.2 x8	86 用户态中断	2
2.2.1	指令集规范	2
2.2.2	Linux 实现	2
2.2.3	QEMU 实现	2
第3章	设计草案	3
3.1 C	SR	3
3.2 U	INTC	5
3.3 U	IPI	6
3.4 A	PI	7
第4章	软件实现	9
4.1 Q	EMU	9
4.1.1	指令翻译	9
4.1.2	CPU 状态1	0
4.1.3	核间中断1	0
4.2 Li	inux1	
4.2.1	UINTC 驱动1	2
4.2.2	状态保存与恢复1	
4.2.3	进程管理1	3

4.3 libc	13
4.3.1 API 实现	13
4.3.2 APP 示例	14
第 5 章 硬件实现	16
5.1 Chisel	16
5.1.1 Rocket Chip	16
5.1.2 RoCC	17
5.2 RISC-V N 扩展	17
5.3 UINTC 用户态中断控制器	18
5.4 UIPI 协处理器	19
5.5 仿真测试	20
第 6 章 性能评估	21
第 7 章 结论	22
参考文献	23
致 谢	24
声 明 声 明	25
附录 A 补充内容	26

插图索引

图 3.1	RISC-V 用户态中断扩展整体架构	3
图 3.2	RISC-V 用户态中断工作流程	7
图 5.1	Chisel 工作流程 ^[7]	16
图 5.2	Rocket 处理器数据通路	17
图 5.3	UIPI 协处理器工作流程	20

表格索引

表 3.1	接收方状态寄存器	4
表 3.2	发送方状态寄存器	4
表 3.3	发送方状态	4
表 3.4	接收方状态	5
表 3.5	UINTC 操作码	5
表 3.6	UINTC 地址映射	6

主要符号表

PI 聚酰亚胺

MPI 聚酰亚胺模型化合物, N-苯基邻苯酰亚胺

PBI 聚苯并咪唑

MPBI 聚苯并咪唑模型化合物, N-苯基苯并咪唑

PY 聚吡咙

PMDA-BDA 均苯四酸二酐与联苯四胺合成的聚吡咙薄膜

MPY聚吡咙模型化合物As-PPT聚苯基不对称三嗪

MAsPPT 聚苯基不对称三嗪单模型化合物, 3,5,6-三苯基-1,2,4-三嗪 DMAsPPT 聚苯基不对称三嗪双模型化合物(水解实验模型化合物)

S-PPT 聚苯基对称三嗪

MSPPT 聚苯基对称三嗪模型化合物, 2,4,6-三苯基-1,3,5-三嗪

PPO 聚苯基喹噁啉

MPPQ 聚苯基喹噁啉模型化合物, 3,4-二苯基苯并二嗪

HMPI 聚酰亚胺模型化合物的质子化产物 HMPY 聚吡啶模型化合物的质子化产物

HMPBI 聚苯并咪唑模型化合物的质子化产物

HMAsPPT 聚苯基不对称三嗪模型化合物的质子化产物 HMSPPT 聚苯基对称三嗪模型化合物的质子化产物 HMPPO 聚苯基喹噁啉模型化合物的质子化产物

PDT 热分解温度

HPLC 高效液相色谱(High Performance Liquid Chromatography)

HPCE 高效毛细管电泳色谱(High Performance Capillary lectrophoresis) LC-MS 液相色谱-质谱联用(Liquid chromatography-Mass Spectrum)

TIC 总离子浓度(Total Ion Content)

ab initio 基于第一原理的量子化学计算方法,常称从头算法

TS 过渡态(Transition State)

TST 过渡态理论(Transition State Theory) ΔG^{\neq} 活化自由能(Activation Free Energy) κ 传输系数(Transmission Coefficient)

IRC 内禀反应坐标(Intrinsic Reaction Coordinates)

v_i 虚频(Imaginary Frequency)

ONIOM 分层算法(Our own N-layered Integrated molecular Orbital and

molecular Mechanics)

SCF 自洽场(Self-Consistent Field)

SCRF 自洽反应场(Self-Consistent Reaction Field)

第1章 引言

本文主要分为以下几个部分:

- 背景介绍
- 软件实现
- 硬件实现
- 性能评估

第2章 背景介绍

- 2.1 RISC-V N 扩展
- 2.1.1 指令集规范
- 2.1.2 Rocket Chip 实现
- 2.1.3 rCore 实现
- 2.2 x86 用户态中断
- 2.2.1 指令集规范
- 2.2.2 Linux 实现
- 2.2.3 QEMU 实现

第3章 设计草案

在 RISC-V N 扩展的基础上, 我们提出了 RISC-V 用户态中断扩展, 通过引入 新的 CSR、指令以及外部中断控制器,可以实现高效的用户态跨核中断。在普通的中断处理流程中,默认只有 M 态和 S 态可以接收或发送中断,且运行在这些特权态下的软件是可以信任的,但用户态程序的行为并不一定是合法的。通过硬件的参与,我们的设计在 N 扩展的基础上,解决了如下几个问题,这些问题都有可能导致某个核正常执行流程被非法的中断打断:

- 发送方尝试向未注册的目标核发送中断
- 接收方尝试修改自己的控制信息,将来自发送方的中断重定向到其他核
- 接收方没有在目标核上运行, 但发送方发送了用户态中断

3.1 CSR




图 3.1 RISC-V 用户态中断扩展整体架构

suirs(User-Interrupt Receiver Status) 寄存器和 suist(User-Interrupt Sender Table) 寄存器分别用来索引接收方和发送方的状态。这两个寄存器均被设置为 U 态不可访问, U 态只能通过 uipi 指令间接地应用它们包含的信息。若无特殊说明, 以下的描述均基于 **64** 位 RISC-V 指令架构。

对应位	名称	描述
15:0	UIRS Index	接收方序号
62:16	Reserved	保留位, 硬件会忽略这些位
63	Enable	使能位,置1表示使能

表 3.1 接收方状态寄存器

对应位	名称	描述
43:0	PPN	发送方状态表基址页号
55:44	Size	发送方状态表页面数量
62:56	Reserved	保留位, 硬件会忽略这些位
63	Enable	使能位,置1表示使能

表 3.2 发送方状态寄存器

图 3.1 中 Hart 0 运行发送方, suist 寄存器被使能; Hart 1 运行接收方, suirs 寄存器被使能。

对应位	名称	描述
0	Valid	有效位,置1表示有效
15:1	Reserved	保留位, 硬件会忽略这些位
31:16	Sender Vector	中断向量
47:32	Reserved	保留位, 硬件会忽略这些位
63:48	UIRS Index	接收方序号

表 3.3 发送方状态

发送方状态在内存中进行维护,表项内容如表??所示。

3.2 UINTC

用户态中断控制器(UINTC, User-Interrupt Controller)作为设计的核心部分, 主要负责维护接收方的状态信息,并响应来自读写端口的请求完成对应的操作。

对应位	名称	描述		
0	Active	活跃位,置1表示可以向目标核发送中断		
1	Mode	默认置 1, 置 1表示 64位架构,置 0表示 32位架构		
15:2	Reserved	保留位,硬件会忽略这些位		
31:16	Hartid	正在运行该接受方的核号		
63:32	Reserved	保留位,硬件会忽略这些位		
127:64	Pending Requests	每一位对应一个中断向量,置1表示接收到中断请求		

表 3.4 接收方状态

UINTC 为每一个接收方分配 32 B 的读写端口,每个操作都有可能从端口读出或向端口写入 8 B 数据,因此总共对应 8 种不同的操作,下表为不同操作对应的地址偏移量:

偏移量	读操作	写操作
0x00	Reserved	SEND
0x08	READ_LOW	WRITE_LOW
0x10	READ_HIGH	WRITE_HIGH
0x18	GET_ACT	SET_ACT

表 3.5 UINTC 操作码

其中 LOW 对应接收方状态的低 64 位,包括 Active,Mode, Hartid 等信息;HIGH 对应接收方状态的高 64 位,也就是 Pending Requests。

SEND 操作会将数据中包含的中断向量写入到对应接收方状态的 Pending Requests 中, 当 Active 为 1 且 Pending Requests 不为 0 时, UINTC 会拉高对应核的 USIP 位。

READ_HIGH 操作在读取 Pending Requests 后会将其清 0,而 **WRITE_HIGH** 操作则是将新的数据和原来的 Pending Requests 按位或,这样做是确保读写操作之间的中断请求不会被覆盖。

SET ACT 操作会默认将新的数据的最低位写入到 Active 中。

CPU 通过执行 sd 或 ld 指令向总线发送读写请求,读写地址会被转化为不同的接收方序号,以支持 512 个接收方的 UINTC 为例,地址映射如下表所示:

偏移量	位宽	属性	名称	描述
0x00000000	32 B	RW	UIRS0	0号接收方
0x00000020	32 B	RW	UIRS1	1号接收方
0x00003FE0	32 B	RW	UIRS511	511 号接收方

表 3.6 UINTC 地址映射

3.3 UIPI

uipi 是可以在 U 态直接执行的 R 型指令, 共包括五条不同功能的指令:

0x0 uipi.send rs1: 发送方发送用户态中断

0x1 uipi.read rd:接收方读取并清空中断等待位

0x2 uipi.write rs1:接收方写入中断等待位

0x3 uipi.activate: 接收方准备接收用户态中断

0x4 uipi.deactivate: 接收方拒绝接收用户态中断

这些指令执行到最后都需要读或写 UINTC 的端口,对 UINTC 中状态的影响与直接访问物理地址读写的影响是一致的。由于指令执行需要直接排除缓存系统访问外设,程序需要考虑指令乱序的问题。

uipi.send 指令传入发送方状态表的序号,根据 suist 寄存器中发送方状态表基址来读取内存中对应的表项,发送方在执行 uipi.send 指令后读到的物理地址为:

$$(PPN << 0xC) + (rs1 << 0x3)$$

其中页面大小默认为 4 KB,发送方状态表项的大小默认为 8 字节。若最后计算的地址超出了状态表的最大容量,该指令执行失败。若当前 suist 寄存器中使能位为 0,则该指令执行失败。硬件通过读出发送方指定的表项来获取中断向量和接收方序号,并写入 UINTC 对应的地址完成一次中断的发送。

其他的四条指令都需要根据 suirs 寄存器中接收方序号来获取 UINTC 读写

端口的物理地址。若当前 suirs 寄存器中使能位为 0,则该指令执行失败。

- uipi.read 指令直接访问 UINTC HIGH 端口读取数据
- uipi.write 指令直接访问 UINTC HIGH 端口写入数据
- uipi.activate 指令直接访问 UINTC ACT 端口并向 Active 位写入 1
- uipi.deactivate 指令直接访问 UINTC ACT 端口并向 Active 位写入 0

3.4 API




图 3.2 RISC-V 用户态中断工作流程

参考 x86 的用户态中断设计规范[1], 我们使用了类似的系统调用接口:

- void uintr_register_handler(void *handler):接收方注册 用户态中断处理函数
- int uintr_create_fd(int vector):接收方分配中断向量,注册并返回文件描述符
- int uintr_register_sender(int uintr_fd):发送方根据文件描述符注册发送方状态表项,返回发送方状态序号

如图 3.2 所示,应用上述系统调用接口,RISC-V 用户态中断的工作流程描述如下:

- 1. 接收方注册用户态中断处理函数和文件描述符,内核为接收方 UINTC 槽位及对应序号,处理函数的入口地址会被写入到 utvec 寄存器中;
- 2. 发送方根据文件描述符注册发送方状态表项,内核为发送方在内存中分配发送方状态表,中断向量和接收方序号会被写入到发送方状态表项中;
- 3. 发送方执行 uipi.send 指令发送用户态中断, 硬件会根据传入的发送方状态序号查找内存中对应的发送方状态表项, 并通过 UINTC 写端口发送 SEND 请求, UINTC 在 Pending Requests 中记录中断向量, 并根据 Active 位判断是否向对应核发送中断信号:
- 4a. 若接收方处于正在运行状态,此时 UINTC 中 Active 位是 1, UINTC 向该核 发送中断信号,接收方立刻陷入到中断处理函数中,完成后通过 uret 指令 回到正常的执行流;
- 4b. 若接收方处于暂停状态,此时 UINTC 中 Active 位是 0 ,UINTC 不会发送中断信号,接收方被唤醒并准备返回 U 态运行前,内核会对接收方状态进行恢复并将 Active 位置 1,执行 sret 指令后会立刻陷入用户态中断处理函数中,完成后通过 uret 回到陷入到内核前的执行流;
 - 5. 发送方可以通过和接收方协商来确定何时发送下一个中断,且发送方可以重复执行 uipi.send 指令发送中断。

第4章 软件实现

4.1 QEMU

QEMU^[2] 为操作系统和用户态程序提供虚拟的执行环境,通过动态的二进制转换,模拟 CPU 的行为,同时支持多种外设的仿真,在系统开发中扮演着重要角色。QEMU 支持模拟 RISC-V 运行环境,通过对 QEMU 的修改和测试,我们可以不断完善设计草案。对 QEMU 的修改主要分为四个方面:

- 指令翻译: 引入对 uipi 指令的译码和执行;
- CPU 状态:维护 CSR 寄存器等 CPU 状态;
- 内存读写: uipi 指令需要直接访问物理内存和 UINTC 外设,调用 void cpu_physical_memory_rw(hwaddr addr, void *buf, hwaddr len, bool is_write) 函数完成对物理地址的读写;
- 核间中断:实现 UINTC 并向各个核发送中断。

4.1.1 指令翻译

QEMU 翻译一条指令的过程为: 从客户机指令(Guest Instructions)到中间码(TCG, Tiny Code Generator),最后再到宿主机指令(Host Instructions)。QEMU 的翻译机制类似于 CPU 流水线中的译码阶段,需要定义模式串来帮助 QEMU 在执行到某一指令时调用对应的辅助函数。模式串的定义位于 target/riscv/insn32.decode:

uipi_send	0000000	00000	 010	 1111011	@r2
uipi_read	0000001	00000	 010	 1111011	@r2
uipi_write	0000010	00000	 010	 1111011	@r2
uipi_activate	0000011	00000	 010	 1111011	@r2
uipi_deactivate	0000100	00000	 010	 1111011	@r2

以 uret 这条指令为例,在 target/riscv/insn_trans 目录下,有各种指令的翻译过程,主要用来将指令解析的结果(寄存器,立即数等)传递给辅助函数,将客户机指令拆解为宿主机指令来模拟目标指令的功能。对于 uret 指令的执行涉及到较多 CPU 状态的变化,会对 pc, CSR 等产生影响,辅助函数的定义位于 target/riscv/helperh,通过宏定义 DEF_HELPER_x 来声明辅助函数,例如:

```
1 DEF_HELPER_1 (uret, t1, env)
2 DEF_HELPER_4 (csrrw, t1, env, int, t1, t1)
```

其中第一个参数对应辅助函数的名称,第二个参数代表函数的返回值类型(tl表示 target_ulong),后面的参数都是辅助函数传入的参数类型。有了以上的参考,我们可以定义其他辅助函数:

```
1 DEF_HELPER_2(uipi_write, void, env, tl)
2 void helper_uipi_write(CPURISCVState *env, target_ulong src) {
3    if (uipi_enabled(env, env->suirs)) {
4        uint64_t addr = UINTC_REG_HIGH(env->suicfg, SUIRS_INDEX(env->suirs));
5        cpu_physical_memory_write(addr, &src, 8);
6    }
7 }
```

4.1.2 CPU 状态

CPU 状态的维护位于 target/riscv/cpu.h。这个结构同时考虑了 RV32、RV64、RV128 的情况,这些寄存器都是 CPU 运行时必要的状态。包括但不限于:

- pc
- 整数、浮点寄存器堆
- CSR, 有些寄存器是 M 态和 S 态复用的, 例如 mstatus、mip 等
- PMP 寄存器堆
- 通过 kernel_addr、fdt_addr 等从指定位置加载镜像 在 target/riscv/cpu.h 文件末尾的表中注册 CSR 的操作函数。

中断异常、CSR等宏定义位于 target/riscv/cpu_bits.h ,我们需要在其中添加和U 态有关的中断控制位。CPU 中断异常处理函数位于 target/riscv/cpu_helper.c 的最后,这个函数对中断异常原因进行判断,并根据 CPU 当前的特权级做不同的处理。这个函数只给出了 M 态和 S 态的中断异常处理,我们需要额外在此处加入委托给U 态的中断异常处理,也就是读写 ustatus ,ucause ,uepc 等寄存器。

4.1.3 核间中断

QEMU 支持对不同硬件环境的模拟,需要在 virt 硬件环境中添加 UINTC 外设的配置并生成设备树信息。

UINTC 代码实现位于 hw/intc/riscv_uintc.c, 调用 riscv_uintc_realize 对 UINTC 进行初始化,将 UINTC 外设连接到总线上,并初始化总线地址空间。对外设中的 状态寄存器(接收方状态寄存器,中断信号寄存器等)进行内存分配和初始化。通过调用 qdev_connect_gpio_out 默认将 UINTC 的中断信号绑定至每个核的 uip 寄

存器中的 USIP 位。

```
1 for (i = 0; i < num_harts; i++) {
2     CPUState *cpu = qemu_get_cpu(hartid_base + i);
3     RISCVCPU *rvcpu = RISCV_CPU(cpu);
4     qdev_connect_gpio_out(dev, i, qdev_get_gpio_in(DEVICE(rvcpu), IRQ_U_SOFT));
5 }</pre>
```

最后完成对 UINTC 读写函数的注册,这样就可以直接通过物理地址访问 UINTC 外设的读写端口了:

在 UINTC 的实现中,中断是通过每次写入 UINTC 的端口来触发的,这和真实的硬件实现其实存在差异。例如在 U 态,从目前的设计草案来看,需要同时满足以下几个条件才可以触发中断:

- 当前特权级为 S 态
- ustatus 中 UIE 位是 1
- uie 中 USIE 位是 1
- uip中USIP位是1

在硬件实现中,可以看成是几个信号的与操作,当其他所有信号都拉高时,任何一个信号从低电平拉高都会触发中断,根据 RISC-V 的特权态规范^[3], sret 会将特权态从 S 态切换回 U 态, uret 会将 ustatus 中的 UIE 位设置为 UPIE 位,在这两条指令后执行的第一条指令都有可能被中断打断并立刻进入中断处理的流程,因此我们需要在 QEMU 中模拟这个过程,在 sret 和 uret 指令中直接对上述条件进行判断和处理,例如在 sret 的辅助函数中:

```
if (riscv_has_ext(env, RVN))

&& prev_priv == PRV_U

&& get_field(env->mip, MIP_USIP)

&& get_field(env->status, MSTATUS_UIE)

&& get_field(env->sideleg, MIP_USIP)) {

retpc = env->utvec; // 直接跳转到U态中断处理入口

env->uepc = env->sepc; // 指定\Iuret 到同一条指令

mstatus = env->mstatus;

mstatus = set_field(mstatus, MSTATUS_UPIE, 1);

mstatus = set_field(mstatus, MSTATUS_UIE, 0);

env->mstatus = mstatus;
```

4.2 Linux

Linux^[4] 是世界上最著名的开源操作系统。Linux 是标准的宏内核,可以在其上运行多种应用。目前 Linux 已经支持在 RISC-V 硬件平台上运行,也能在 QEMU 模拟的 RISC-V 硬件环境上运行。为了支持用户态中断并对其性能进行更深入的分析,我们对 Linux 6.0 版本进行了修改。针对 Linux 的修改主要分为三个部分:

- 添加 UINTC 驱动并让 Linux 识别 UINTC 的设备树信息
- 接收方陷入内核前的状态的保存与恢复
- 注册并实现系统调用

4.2.1 UINTC 驱动

在 QEMU 的 virt 硬件环境中添加设备树生成代码,最后生成的设备树节点内容如下:

```
uintc@2f10000 {
    interrupts-extended = <0x08 0x00 0x06 0x00 0x04 0x00 0x02 0x00>;
    reg = <0x00 0x2f10000 0x00 0x4000>;
    interrupt-controller;
    compatible = "riscv, uintc0";
};
```

其中各个字段的含义为:

- interrupts-extended 连接到每个核 uip 寄存器的 USIP 位
- **interrupts-controller** 表示该设备是一个接收中断的控制器,这里加上是为了方便 Linux 识别,实际上 UINTC 并没有接收外部中断
- compatible 表示设备名称,Linux 内注册驱动时应该与之对应

驱动代码位于 drivers/irqchip/irq-riscv-uintc.c ,Linux 对 UINTC 进行的初始化 过程如下:

- 解析设备树获取外设对应的物理地址范围
- 初始化全局控制结构 4.2.1 并保存外设信息
- 调用 void __iomem *ioremap(phys_addr_t addr, size_t size) 完成内核物理地址到虚拟地址的映射,内核可以通过虚拟地址直接 访问 UINTC 读写端口
- 初始化全局位图管理 UINTC 中已分配的槽位

```
struct uintc_priv {
struct cpumask lmask; // 位图记录已连接的 CPU
void __iomem *regs; // UINTC 在内核地址空间映射的起始地址
resource_size_t size; // UINTC 地址范围大小
u32 nr; // UINTC 槽位数量
void *mask; // 位图记录已分配的槽位
```

```
spinlock_t lock; // 互斥锁
8 };
```

4.2.2 状态保存与恢复

arch/riscv/kernel/entry.S 是 Linux 在 RISC-V 硬件平台上运行时的陷入入口,涉及上下文的保存与恢复、针对不同陷入原因跳转到对应的处理函数入口、针对不同系统调用号跳转到系统调用向量表对应的入口等。

Linux 中线程也被称为轻量级进程(LWP, Light-weight process)^[5],如无特殊说明,描述中默认使用进程指代进程或线程。考虑到在某些负载环境下,接收方进程可能在不同核上迁移,需要对用户态的控制状态进行保存与恢复,主要对utvec、uscratch、uepc 三个寄存器进行保存。此外还需要在陷入时将接收方状态的 Active 位置 0 确保当这个核运行其他进程时不会被中断。接收方被唤醒并准备在某个核上运行前,除了对上述三个寄存器进行恢复外,还需要设置 suirs 寄存器,注意到当进程主动让权时,内核会两次进入 resume_userspace 这个代码段,因此只能在 restore_all 这个代码段重新将接收方状态的 Active 位置 1 确保被唤醒的是真正运行在这个核上的进程。

4.2.3 进程管理

在 arch/riscv/kernel/uintr.c 中添加用户态中断相关代码, 主要涉及以下内容:

- 控制结构定义和初始化: 在进程控制块中维护发送方和接收方的状态
- 进程资源分配和回收: 文件描述符, 进程控制块内的状态, 发送方状态表等
- 系统调用实现:在系统调用向量表中注册系统调用号,并通过 SYSCALL DEFINEx 宏声明并实现系统调用函数

4.3 libc

4.3.1 API 实现

对系统调用进一步封装,包括设置 U 态 CSR 、上下文保存与恢复以及读取并更新 UINTC 中的 Pending Requests 等:

```
#include "uintr.h"

extern void __handler_entry(struct __uintr_frame* frame, void*
handler) {
    uint64_t irqs = uipi_read();
    csr_clear(CSR_UIP, MIE_USIE);
```

```
uint64_t (*__handler)(struct __uintr_frame * frame, uint64_t) =
     handler;
          irgs = __handler(frame, irgs);
          uipi_write(irqs);
8
9
     static uint64_t _
                       __register_receiver(void* handler) {
          // 设置中断处理函数入口
          csr_write(CSR_UTVEC, uintrvec);
12
          csr_write(CSR_USCRATCH, handler);
          // 使能 ʊ 态中断处理
14
          csr_set(CSR_USTATUS, USTATUS_UIE);
15
          csr_set(CSR_UIE, MIE_USIE);
16
          int ret = __syscall0(__NR_uintr_register_receiver);
          // 使能 UINTC
18
          uipi_activate();
19
          return ret;
20
21
     // 用户调用接口
22
      #define uintr_register_receiver(handler) ___register_receiver(handler
```

注意到上述代码并没将用户注册的函数直接赋值给 utvec 寄存器, 而是赋值 给了 uscratch, 这是因为在汇编代码中需要先将通用寄存器保存在栈上, 然后才能开始执行用户注册的函数。

4.3.2 APP 示例

根据图 3.2 中 RISC-V 用户态中断的工作流程,可以实现一个简单的进程间通信应用。

```
volatile unsigned int uintr_received; // volatile 避免编译优化
     unsigned int uintr_fd;
     uint64_t uintr_handler(struct __uintr_frame *ui_frame, uint64_t irqs
     ) {
         uintr_received = 1; // 设置标志位
         return 0;
6
     void *sender_thread(void *arg) {
9
         int uipi_index;
10
         // 注册发送方状态表项
11
         uipi_index = uintr_register_sender(uintr_fd);
12
         // 发送用户态中断
13
         uipi_send(uipi_index);
15
         return NULL;
16
17
     int main() {
18
         pthread_t pt;
19
20
         int ret;
         // 注册接收方中断处理函数
         if (uintr_register_receiver(uintr_handler))
             exit(EXIT_FAILURE);
23
         // 注册文件描述符
```

```
ret = uintr_create_fd(1);
         if (ret < 0) exit(EXIT_FAILURE);</pre>
         uintr_fd = ret;
         // 创建发送方
28
         if (pthread_create(&pt, NULL, &sender_thread, NULL))
29
             exit(EXIT_FAILURE);
         // 忙等待标志位
31
         while (!uintr_received);
         pthread_join(pt, NULL);
33
         close(uintr_fd);
34
35
         // 正常退出
36
         exit(EXIT_SUCCESS);
```

接收方注册中断处理函数,注册文件描述符,创建发送方进程,并忙等待标志位;发送方进程注册后发送一个中断便直接退出;接收方收到中断并陷入中断处理函数后设置标志位,回到正常流程发现标志位已被设置,继续执行直到退出。

第5章 硬件实现

5.1 Chisel

Chisel^[6] 是基于 Scala 编程语言的高级硬件描述语言,设计者可以使用 Chisel 编写复杂的、可参数化数字电路生成器,并生成课综合的 Verilog。 Chisel 支持高度的抽象化表示,可以使用库函数和 Scala 提供的闭包函数等,同时保留了对电路细粒度的控制。




图 5.1 Chisel 工作流程^[7]

5.1.1 Rocket Chip

Rocket Chip 是基于 Chisel 语言的 SoC 生成器,由加州伯克利分校的计算机科学和人工智能实验室开发。Rocket Chip 最大的特点是高度可配置化,支持生成处理器、内存控制器、外设等其他 SoC 组件。Rocket 处理器基于 RISC-V 指令集架构开发,并支持多种指令集扩展,例如基础的整数指令集、乘除扩展、浮点扩展等。




图 5.2 Rocket 处理器数据通路

5.1.2 RoCC

RoCC (Rocket Custom Coprocessor)^[8] 是 Rocket Chip 的扩展内容,允许用户添加自定义的协处理器到 Rocket 处理器中来实现加速或其他特殊功能。

RoCC 协处理器通过预定义的接口与 Rocket 处理器进行通信。RoCC 接口定义了一组标准的指令和协议,用于在 Rocket 处理器和 RoCC 协处理器之间传递数据和控制信息,它允许 RoCC 协处理器通过 Rocket 处理器的缓存系统访问内存和外设。

5.2 RISC-V N 扩展

参考设计规范和设计草案,在 rocket/CSR.scala 中添加读写 CSR 的逻辑,需要注意 uip 等多个特权级共用的寄存器需要设置对应特权级的屏蔽位。

参考 M 态中断和异常委托的逻辑,添加 S 态委托到 U 态的逻辑,此外需要在 S 态将已委托给 U 态的中断屏蔽。

在 rocket/IDecode.scala 中添加 uret 的指令解码并将指令解码注册到 decode_table 中。uret 的功能逻辑比较简单,只需要设置 ustatus 中的使能位并重新设置 pc 即可。

```
// 读取 uip 寄存器
val read_uip = read_mip & read_sideleg
// 委托给 U 态的中断
val delegateU = Bool(usingUser) && reg_mstatus.prv === PRV.U &&
delegate && read_sideleg(cause_lsbs) && cause(xLen - 1)
```

```
// U 态的中断
val u_interrupts = Mux(nmie && reg_mstatus.prv === PRV.U && reg_mstatus.uie, pending_interrupts & read_sideleg, UInt(0))
// uret 的逻辑
when (Bool(usingUser) && !io.rw.addr(9) && !io.rw.addr(8)) {
reg_mstatus.uie := reg_mstatus.upie
reg_mstatus.upie := true
ret_prv := PRV.U
io.evec := readEPC(reg_uepc)
}
```

5.3 UINTC 用户态中断控制器

参考 CLINT 和 PLIC 实现 UINTC 外设,首先定义 device 并指定名称和 compatible,和 QEMU 中生成设备树的逻辑类似,在这里需要指定 UINTC 连接到 into

,且需要指定为 interrupt-controller 让 linux 完成初始化。

定义 node 并配置 UINTC 寄存器的读写端口,定义一系列的 RegField 实现读写操作,调用 node.regmap (opRegFields) 进行注册:

```
val node: TLRegisterNode = TLRegisterNode(
address = Seq(params.address),
device = device,
beatBytes = beatBytes,
concurrency = 1)

// 注册 SEND 操作的写端口
val opRegFields = uirs.zipWithIndex.flatMap { case (x, i) =>
Seq(sendOffset(i) -> Seq(RegField(64, (),
RegWriteFn { (valid, data) =>
x.pending := x.pending | (valid << data(5, 0)).asUInt
Bool(true)
}))))}
```

定义 intnode 连接到 CPU, 在上述 SEND 操作里将 ipi 寄存器对应位置位:

```
outputRequiresInput = false)

// 拉高 ipi 寄存器

val ipi = Seq.fill(nHarts) { RegInit(0.U) }

ipi.zipWithIndex.foreach { case (hart, i) =>
    hart := uirs.map(x => x.pending =/= 0.U && x.active && hartId(x.hartid) === i.asUInt).reduce(_ || _)

val (intnode_out, _) = intnode.out.unzip

intnode_out.zipWithIndex.foreach { case (int, i) =>
    int(0) := ShiftRegister(ipi(i)(0), params.intStages) // usip

}
```

关键的是将中断信号连接到对应核的 USIP ,参考其他信号的处理方法,连接 core.interrupts 和 intSinkNode:

```
// freechips.rocketchip.tile.SinksExternalInterrupts
     def csrIntMap: List[Int] = {
          val usip = if (usingUser) Seq(0) else Nil
          List(65535, 3, 7, 11) ++ seip ++ usip ++ List.tabulate(nlips)(_
     + 16)
      // freechips.rocketchip.subsystem.CanAttachTile
      // 将 intSinkNode 的输入连接到 Rocket 处理器
8
     def decodeCoreInterrupts(core: TileInterrupts): Unit = {
9
          // ...
10
          val usip = if (core.usip.isDefined) Seq(core.usip.get) else Nil
12
          val (interrupts, _) = intSinkNode.in(0)
13
          (async_ips ++ periph_ips ++ seip ++ usip ++ core_ips).zip(
     interrupts).foreach { case(c, i) => c := i }
15
```

5.4 UIPI 协处理器

根据 Rocket 处理器的数据通路 5.2, RoCC 位于流水线的写回阶段, 读写 CSR 时需要考虑写后读冲突, RoCC 读 suirs 和 suist 寄存器时需要增加前传逻辑。

```
// 前传逻辑,以 suirs 寄存器为例
when (decoded_addr(CSRs.suirs)) {
    val new_suirs = new SUIRS().fromBits(wdata)
    reg_suirs := new_suirs
    io.uintr.suirs := new_suirs
}.otherwise {
    io.uintr.suirs := reg_suirs
}
```

在配置中添加 UIPI 协处理器:

```
class WithUIPI extends Config((_, _, _) => {
    case BuildRoCC => Seq((p: Parameters) => {
        val module = LazyModule(new UIPI(OpcodeSet.custom3)(p))
        module
}
```

})

UIPI 协处理器接收译码结果并根据操作码来执行不同处理流程:




图 5.3 UIPI 协处理器工作流程

根据设计草案中对 uipi 指令的描述, UIPI 协处理器要发起至多两次访存请求, 其中第二次一定为不经过缓存系统的读或写 UINTC 请求, 由于缓存系统考虑了访问外设的请求, 在实现逻辑中两次请求会依次经 RoCC 的访存端口发出。此外, 对于写外设请求, 数据缓存不会拉高 resp 信号, 需要在 UIPI 中记录 cycle 并根据数据缓存的响应信号判断最近一次写请求是否成功, 若失败则重新发送之前的请求。

SimpleHellaCacheIFReplayQueue 是一个缓存队列模块,用于处理来自 Rocket 处理器和 DMA 设备的读写请求,在默认的实现中被用来缓存多个 RoCC 的读写请求,支持失败读写请求的重试。然而对于写外设请求,队列会持续等待 resp 信号并阻塞。因为目前只有一个 UIPI 协处理器,所以在实际的实现中移除了这个队列。

5.5 仿真测试

基于 riscv-tests 项目^[9]编写了关于 RISC-V 用户态中断扩展的测试程序,用来 测试 UINTC 外设和 UIPI 协处理器能否正常工作。

Rocket Chip 提供了多种仿真工具和模拟器,我们采用 verilator 对 RTL 和测试程序进行仿真,可以在仿真结果中查看指令流,还可以查看波形来精确地了解每一个信号的状态。

第6章 性能评估

第7章 结论

参考文献

- [1] Mehta S. x86 User Interrupts support[EB/OL]. (2021-09-13)[2021-09-13]. https://lwn.net/Articles/869140/.
- [2] Bellard F, the QEMU team. About QEMU[EB/OL]. 2023. https://www.qemu.org/docs/master/about/index.html.
- [3] Waterman A, Lee Y, Avizienis R, et al. The RISC-V Instruction Set Manual Volume II: Privileged Architecture Version 1.10[R/OL]. EECS Department, University of California, Berkeley, 2017. https://riscv.org/wp-content/uploads/2017/05/riscv-privileged-v1.10.pdf.
- [4] Linux Foundation. Linux kernel[EB/OL]. 1991–present. https://www.kernel.org/.
- [5] Bovet D, Cesati M. Understanding the linux kernel 3rd.[M]. Oreilly & Associates Inc, 2005.
- [6] Bachrach J, Vo H, Richards B, et al. Chisel: constructing hardware in a Scala embedded language[C/OL]//Groeneveld P, Sciuto D, Hassoun S. The 49th Annual Design Automation Conference (DAC 2012). San Francisco, CA, USA: ACM, 2012: 1216-1225. http://dl.acm.org/citation.cfm?id=2228360.
- [7] Schoeberl M. Digital design with chisel 4th[M]. Kindle Direct Publishing, 2019.
- [8] Liu X, Zhao Y, Asanović K, et al. Automatic code generation for rocket chip rocc accelerators [C]//2016 IEEE 34th International Conference on Computer Design (ICCD). IEEE, 2016: 43-50.
- [9] RISC-V International. riscv-tests[EB/OL]. 2021. https://github.com/riscv/riscv-tests.

致 谢

衷心感谢导师 xxx 教授和物理系 xx 副教授对本人的精心指导。他们的言传身教将使我终生受益。

在美国麻省理工学院化学系进行九个月的合作研究期间,承蒙 Robert Field 教授热心指导与帮助,不胜感激。

感谢 xxxxx 实验室主任 xxx 教授,以及实验室全体老师和同窗们学的热情帮助和支持!

本课题承蒙国家自然科学基金资助, 特此致谢。

声明

本人郑重声明: 所呈交的学位论文,是本人在导师指导下,独立进行研究工作 所取得的成果。尽我所知,除文中已经注明引用的内容外,本学位论文的研究成果 不包含任何他人享有著作权的内容。对本论文所涉及的研究工作做出贡献的其他 个人和集体,均已在文中以明确方式标明。

签 名: 日 期:	日 期:
-----------	------

附录 A 补充内容

附录是与论文内容密切相关、但编入正文又影响整篇论文编排的条理和逻辑 性的资料,例如某些重要的数据表格、计算程序、统计表等,是论文主体的补充内 容,可根据需要设置。

A.1 图表示例

A.1.1 图

附录中的图片示例(图 A.1)。




图 A.1 附录中的图片示例

A.1.2 表格

附录中的表格示例(表 A.1)。

A.2 数学公式

附录中的数学公式示例(公式(A.1))。

$$\frac{1}{2\pi i} \int_{\gamma} f = \sum_{k=1}^{m} n(\gamma; a_k) \mathcal{R}(f; a_k)$$
(A.1)

表 A.1 附录中的表格示例

文件名	描述
thuthesis.dtx	模板的源文件,包括文档和注释
thuthesis.cls	模板文件
thuthesis-*.bst	BibTeX 参考文献表样式文件
thuthesis-*.bbx	BibLaTeX 参考文献表样式文件
thuthesis-*.cbx	BibLaTeX 引用样式文件