AKI-80ゴールドキット AKI-80シルバーキット

「AKI-80ゴールド・キット」と「AKI-80シルバー・キット」 の違いは搭載SRAM容量の違いです。

> ゴールド = 256Kビット (32Kバイト) シルバー = 64Kビット (8Kバイト)





AKI-80ゴールド・キット

TMPZ84C015BF-12 (東芝)使用 Z80互換の複合CPUを使用

システムクロック: 12.288MHz(X'tal 24.576MHz)

電源:DC5V単一

超小型サイズ: 70×50×10mm

名刺サイズ以下

AKI-80シルバー・キット

TMPZ84C015BF-12 (東芝)使用 Z80互換の複合CPUを使用

システムクロック: 9.830MHz(X'tal 19.6608MHz)

電源:DC5V単一

超小型サイズ: 70×50×10mm

名刺サイズ以下

12MHz 第小型 5x7cm! マイコンボード AKI-8012M

TMPZ84C015BF-12

- ★最新280複合CPUチップ284C015-12[東芝]を使用し、さらなる超高速処理を 実現。12MHzノーウェイト。 ※国内最高速(1993年7月現在)
- ★Z84C015はZ80シリーズのCPU、PIO、CTC、SIO、CGC (12MHz) をワンチップに収めたもので、ソフトウェアフルコンパチブルな高性能8ビットマイクロプロセッサです。
- ★ボードは超小型で名刺サイズよりも小さく、機器組み込みにも最適です。
- ★開発には従来のZ80用ソフトウェア資産や開発ツールがそのまま使用できます。
- ★高速動作12MHz (max) の物を使用し、ボーレートに合わせた12.288MHzをシステムクロックとしています。
- ★特に半田付けしにくい2840015はすでに基板実装済です。

	CPU	Z80CPU-12MHz	Central Processing Unit
	PIO	Z80PIO-12MHz	2組の8ピット(計16)入出力ポート
TMP	CTC	Z80CTC-12MHz	4組のカウンタ/タイマ(選択可能)
Z84C	SIO	Z80SIO-12MHz	2組の全二重チャンネル2.4Mbps迄
015	CGC	Z80CGC-12MHz	クロック発振器 4つのHALTモード
BF-12		ウォッチドックタイマ	暴走検出用タイマ
	etc	ティシーチェーン優先	内部1/0用
		順位設定バスタ	280シリーズ割込み優先順位設定
システムク	フロック	12,288MHz	$9600 \text{Hz} \times 256 \times 5 (X' \text{ tal } 24.576 \text{MHz})$
イエリー	RAM		<u>C以下)</u>
70	ROM	64K, 128K, 256K	bit(70mSEC以下) ご用意ください。
その他	メモリ-	ーバックアップニ	」。リセットIC, \$8054。全フラットIC
<u>しサイズ</u>	$50 \times 70 >$	<u>く10mm(但しROM</u>	、端子類、リチヴム電池未実装時)

■バージョンアップについて■

1990年にAKI-80/8MHz版として初登場以来皆様にたいへんご好評いただき、第2弾として[10MHz版]へのバージョンアップを行い、そして今回、更なる高速化バージョンアップ第3弾として[12MHz版]を発売することとなりました。この資料を制作している現在の段階では国内最高速版となっています。

このマニュアルでは従来の10MHz版と異なる部分のみについて記述します。基本的な内容は同梱のキットデータ及び2840015データをご参照ください。

■RAM・ROMとクリスタルについて■

12MHzの超高速処理を実現するためには、RAM·ROMともアクセスタイム70nS以下のものが必要となりますが、64KbitのSRAMは100nS以下の高速品はなかなか入手できません(カタログ上では存在しますが、実際には製造されていない場合が多い)。従いまして、お求めのAKI-80が「シルバータイプ(64K 100nS SRAM付属)」の場合には、SRAMのアクセスタイム制約上、処理速度の上限は従来と同様10MHzとなりますので、X'talは19.6608MHz(システムクロック9.8304MHz)をお使いください。また、「ゴールドタイプ(256K 70nS SRAM付属)」の場合は24.576MHzのX'talを使用することができます(12MHz動作可能です)。

なお、お求めのキットが「シルバーキット+カラーパターンジェネレータ」または、「ゴールドキット+ROMライタ」の場合には、それぞれ付属のパ talを使用しますので、詳細は各マニュアルに従ってください(表参照)。

キットタイプ	SRAM	ROM	X'tal	備考
AKI-80 12MHz SILII-	64K 100nS	オプション	19.6608 M Hz	ROMは100mS以下
同上+カラーハターンシェネレータ	64K 100nS	専用ROM	14.3181MHz	
AKI-80 12MHz	256K 70nS	オプション	24.576 MHz	ROMは 70mS以下
同上+ROMライタ	256K _70nS	専用ROM	14.7456MHz	

※補足

ROMは条件を問わず70mS以下のもので間に合いますが、RAMは単なるデータアクセスだけなら70mS以下のもの、オペコードを読み込む場合は40mSのものが必要です。

従って、SRAMのアクセスタイムが70nSの場合、SRAM上からはいかなる命令も実行させることはできませんのでご注意ください。(40nS SRAMは当社では扱っておりません)

■部品について■

以下の部品がバージョンアップに伴い変更になります。

品名	変更前	変更後	備考
CPU	Z84C015BF-10	Z84C015BF-12	専用基板に取り付け済
ロジック	74ACOOF	74VHC00F	ROMライタキットとセットのときのみ
	74AC32F	74VHC32F	[AC]タイプの場合があります
X'tal	19, 6608MHz	24. 576 MHz	ゴールドキットの場合 シルバーキットの場合
		19 <u>.6608</u> MHz	シルバーキットの場合
SRAM	64Kbit 100mS	64Kbit 100mS	
	256Kbit 90mS	256Kbit 70nS	

■システムクロックとボーレートの関係■

◆ボーレート発生法

①ボーレート300~9600bpsの場合



②ボーレート19.2K~76.8Kbpsの場合



■外部1/0増設について■


パラレルポートが16ポートで不足する場合、パラレルインターフェースICのµPD71055C (82055)等を使用することでポートの拡大が可能ですが、これらのインターフェース用IC の12MHz対応品が未だ発売となっていませんので、設計の際にはご注意ください。(10MHz 迄の対応品は入手可能です。71055-10,82055-10 etc.)

■参考■

このキットはもともとICEの接続は考えていないのですが、まして12MHzともなると ICE自体に対応品が見当りません。

ターゲット上のデバッキングにはリモートデバッガ(ホストコンピュータと通信しながらターゲットコンピュータ上でデバッグするタイプ)がお薦めです。数社よりAKI-80対応のものが販売されておりますので、利用するのも良いかも知れません。

《ご案内》 Z-VISION REMOTE 税込¥49,000. [前システムロード製] Z-VISION REMOTE MINI 税込¥ 2,000. [前システムロード製] ※詳細はトランジスタ技術誌掲載の当社広告をご覧ください。



AKI-80 12MHz キットマニュアル 1993.7.7 追補改訂第3版 働秋月電子通商 ®158 東京都世田谷区瀬田5-35-6

10//Hz 超小型 5x7cm/ マイコンボード

AKI-80 10 MI TMP Z84C015BF-10

- ★最新Z80複合CPUチップZ84C015-10(東芝)を使用し、超高速処理を実現。 10MHzノーウエイト。
- ★Z84CO15はZ8OシリーズのCPU、PIO、CTC、SIO、CGC(10MHz)をワンチップに収めたもので、ソフトウエアフルコンパチブルな高性能8ビットマイクロプロセッサです。
- ★ボードは超小型で名刺サイズよりも小さく、機器組み込みにも最適です。
- ★開発には従来のZ80用ソフトウエア資産がそのまま使用できます。
- ★超高速動作10MHz(max)の物を使用し、ボーレートに合わせた9.8304MHzをシステムクロックとしています。
- ★特に半田付けしにくいZ84C015はすでに基板実装済です。
- ★RAMにはバックアップ可能な256Kbit(32KByte)を使用。

	CPII	7 8 0 C P II-10MH 7	Central Processing Unit				
	PIO	Z 8 0 P I O-10MH z	2組の8ビット(計16)入出力ポート				
TMP	CTC	Z80CTC-10MHz	4組のカウンタ/タイマ(選択可能)				
Z 8 4 C	SIO	Z80SIO-10MHz	2組の全二重チャンネル 2000Kボーまで				
015	CGC	Z80CGC-10MHz	クロック発振器 4つのHALTモード				
BF-10		ウオッチドッグタイマ	暴走検出用タイマ				
	etc	ディジーチェーン	内部 1 / 0 用				
			Z80シリーズ割込み優先順位設定				
システム	クロック	9.8304MHz	19.2KHz×256×2 (X'tal=19.6608MHz)				
メモリー	RAM	256Kbit(100nSEC以	下)				
	ROM	64K、128K、2	56Kbit(100mSEC以下)御用意ください。				
		モリーバックアップ可。リセットIC,S8054。全フラットIC使用。					
サイズ	50mm×	70mm×10mm(但しRC	M、端子類、リチウム電池未実装時)				

★設計について

現在の制御システムではすでにマイコン無しでは考えられないのが現状です。当社では超小型、低価格、汎用を目標にマイコンボード、アキエイティを開発いたしました。これは何かと組合せて使う、システムの中でのマイコンという位置付けにより、気軽に使える必要性があります。つまり、組み込んだ場合の使いやすさです。これにより上記の目標をクリアするため、CPUには解説書のもっとも多いZ80、大きさはハイブリッドICサイズ、回路はシンプル化が徹底的に行われています。ハイブリッドICサイズは一種のワンチップマイコン(CPU)とも言えるかもしれません。このため規格化バスや余計な機能などいっさいありませんが、これは規格化バスのユニバーサルボードにも十分実装できるサイズであり、機能増設についても同様な事が言えると考えております。以上によりAKI80は必要最小限の機能でありますが十分な物であり、サイズ、価格についても御満足いただけるものと思います。

また、Z80の詳細については、このデータブックでは十分には説明しきれるものではありませんので、誠に恐れ入りますが、各出版社より販売されているZ80関係書を御参照いただきますようお願いいたします。

参考: Z80ファミリハンドブック(CQ出版社)

トランジスタ技術スペシャルZ80ソフト&ハードの全て(同社) など

★SRAMにつきましては御注文仕様の容量の物が含まれています。 64Kまたは256Kになります。SRAMは相等品が各社にありそれぞれまするはそれぞれ異なりますので相等品一覧表により確認ください。

★マニュアル一式 は三部構成により なっています。

①製作データ

②別刷回路図


③Z84C015データ の三種で、015デ

ータは製本していただく小型版ですので,015データ中 五枚目データブックの作り方の項を ご覧ください。


«	2	>>
- //	_	//

· · · · · · · · · · · · · · · · · · ·				
パーツリス	ŀ	_		
パーツ名	製	造	数	備考
専用ボードAKI80	秋	月		Z84C015
with Z 8 4 C 0 1 5	東	芝	1	実装済専用基板
S-RAM	各	社	1	御注文仕様品。フラットタイプ
74AC00F	各	社	1	BC、HVCシリーズの場合あり。
74AC32F	各	社	1	BC、HVCシリーズの場合あり。
S 8 0 5 4 A L B	SEI	KO 1	7	リセットIC。ALRの場合あり
整流用ショットキDi	各	社	2	SRAMバックアップ用
181588	東	芝	1	スイッチングD: 相等品の場合あり
水 晶(19.6608MHz)			1	最大20MHzまで交換化
33~100 μ F			1	6.3 V以上。電解コンデンサ
1~1.5 μ F			4	表示(105) 積層セラミックコンデンサ
33pF			2	表示(33) セラミックコンデンサ
10KΩ1/8W			6	表示(茶黒橙金)カーボン抵抗
100KΩ1/8W			1	表示(茶黒黄金)カーボン抵抗
28ピンICソケット			1	ROM取付用
リチウム電池			1]	3~3.6V ある時だけのおまけ扱いです。

SRAM相等品-	SRAM相等品一覧表						
64Kbit		256Kbit					
HM6264	M5M5165	HM62256	M5M5256				
TC5564	LH5164	TC55256	LH52256				
5565	MB8464	55257	MB84256				
CXK5864	μPD4364	CXK58256	μPD43256				
5865	LC3564	58257	LC36256				







★製作手順

①まず、回路図を完全に読破してください。 電子製作の第一歩です。


データライン、アドレスラインなどまとめて接続されるものは、一本の太い線にまとめて標記しています。

HC32は負論理標記になっています。

②基板と部品配置図をよく照らしあわせ、十分部品配置を確認してください。

HC32は基板裏側(半田面)に取付ます。パターン自体に1、8番の印字がありますので、表面の印刷と合わせ、十分に取付位置を確認しておきます。

SRAMはROM用ICソケットの内側に配置されます。そのためICソケットは多少の加工を伴います。



[一]の部分で、ソケットの真ん中の桟(さん)を ニッパで切断し、カッターできれいに仕上ます。 ③まずフラットICより半田付します。

フラットICを使う場合は、一番背の低いICより半田付するのが鉄則です。HCDO、SRAM、HC 32の順で取付てください。半田付は、なれない場合は接着剤で仮止めしておき、十分良質な半田で、素早く行います。熱しすぎは素子の破壊、半田のボテボテ化を伴いますので注意が必要です。SRAMとROMソケットは極端に接近していますので、ソケットを乗せショートがおきないか確認しておきます。

半田付後は、念には念をいれテスタ、導通 チェッカ等でショート、半田不良をチェック してください。

④コンデンサ、抵抗、ICソケットを半田付を します。抵抗、積層セラミックには向きはあ りません。電解コンデンサは基板+印に合わ せ取付ます。ソケットも切欠きを合わせてく ださい。 ⑤Di、8054、X'talの順に取付ます。Diの向には十分気を付けてください。

1588は部品配置図より向を確認し、立てて取付てください。

ショットキDiはメモリバックアップを行わない場合ジャンパ線としてもOK。

X'tal(水晶)は背が高いため、セロテープなどで絶縁し、寝かせて取付ても構いません。 ⑥メモリ容量セレクトを選択してください。 メモリ容量に合わせ、RAM、ROM共に指定の穴をジャンパショートします。これが正しく行われないと正常動作はしません。

⑦コネクタや、リチウム電池を使用する場合は、取り付けて完成です。リチウム電池は3. 6Vのものならなんでも0Kです。

応用編

★システムクロックについて

当キットに付属しているX'TALは19.6608MHzの物で、これをCGCで2分周され、システムクロック9.8302MHzになっています。このクロックはボーレートの倍数になっており、CTC及びSIOで、簡単に38.4k~300ボーを作り出せ、外部カウンタを使用すればそれ以上も可能です。(図参照) また、IC自体は10MHzまで可能ですから、とにかく早く使いたい場合は、20MHzのX'TALを使いましょう。ちなみにSIOは2000Kボーまで使える超高速シリアルポートです。

★リセット端子について


基板コネクタCN1、7ピンのリセット端子は入出力を兼ねています。出力として取り出す場合は必ずコネクタ付近で、シュミットバッファまたはバスドライバを通し出力としてください。(必ず行ってください。誤動作しますよ!)


★CN4について


CN4はデータ及びアドレスで占められていますが、1,2番ピンはあえて空きになっています。ここには好きな端子を接続していただいて結構です。1/0を増設する場合は、IORD,《4》

★メモリ容量セレクト









IOWR。メモリを増設する場合は、MRRD, MRWR などいいと思います。

★外部1/0増設について


パラレルポートが16ポートで不足する場合や、他の1/0を使う場合当然外部で増設するわけですが、内部aC32の余りゲートを使って80系1/0インターフェースである10RD,10WRを作成してあります。8255など使用する場合は御使用ください。割込みを使わないパラレルポートには8255が便利です。8255についてはシステムクロックが早いため、-10の物を御使用ください。(82C55-10/東芝、71055-10/NEC)(図参照)

★EV、CLK IN/OUTについて


EV(エバリュエータ)端子は基板上で、GND 接続されています。(図-①)エバリュエータ モードで使用の場合切断しHiレベルとしてく ださい。

CLK IN/OUTは基板上で接続されています。 外部クロック使用の場合、図-②で切断し、 クロック入力専用としてください。

■システムクロックとボーレートの関係■



※…は内部接続です。 一はボード上で外部接続してください。




★電源について

電源には安定化された5Vを御使用ください。 全CMOS構成ですから本体自体は低消費電力で、 ROMにもよりますがCMOSの物を使えば、50mA (typ)100mA(peak)程度ですが、瞬間的にでも 4.5V以下になりますとリセット動作をします ので、電源には十分余裕のある物をご用意く ださい。電源端子は、CN1、1~2ピンが電 源十で3~4が電源一です。

■参考パターン図■






■使用ICピン配置図■

リチウム電池の接続端子はCN4の両端脇 にあるBT⊕、BT⊖に接続してください。

★ROMについて

ROMには2764、27128、27256タイプが使え ます。スピードは150nsec以下の物を御使用 ください。(アドレスデコーダがないため、 システムクロック8MHzという高速でも150nse cの物でまにあう!)プログラム、モニタROM 等は付属していませんので、あしからず。



64K	S-RAM	256	K S-RAM	74HC00	74HC32
NC 1 2 A, 2 A, 3 A, 4 A, 5 A, 6 A, 7 A, 8 A, 9 I/O, 12 I/O, 13 GND 14	28) V cc 27) WE 26] CE; 25] A, 24] A, 23] A, 22] OE 21] A, 20] CE; 19] 1/O, 18] 1/O, 16] 1/O, 15] 1/O	A ₁₄ 1 A ₁₂ 2 A ₁ 3 A ₂ 4 A ₃ 5 A ₄ 6 A ₃ 7 A ₄ 8 A ₄ 10 1/O ₁ 11 1/O ₂ 12 1/O ₃ 13 GND 14	28 Vec 27 WE 26 A ₁₁ 25 A ₄ 23 A ₁₁ 22 OE 21 A ₁₀ 20 CS 19 1/O ₆ 10 1/O ₆ 16 1/O ₅ 15 1/O ₆	1 A 1 1 V C C 1 B 2 1 4 B 1 Y 3 4 A 2 A 4 1 4 Y 2 B 5 1 3 Y S 8 0 5 4 1 S 1	1 A T H Vcc 1 B Z H A A 2 A T H A Y 2 B S H B 3 B 2 Y 6 B 3 Y F F 5 8 8 S B Y F F
A ₀ ~A ₁₂ I/O ₃ ~I/O ₆ CE ₁ , CE ₂ WE OE V _{CC} GND NC	: アドレス入力 : データ入出力 : データ入出力 : チップイネーブル1, 2入力 : ライトイネーブル入力 : アウトブットイネーブル入力 : +5 V 電源 : グランド : ノーコネクション	A ₀ ~A ₁₄ 1/O ₁ ~I/O ₈ CS WE OE V _{CC} GND	・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	(D D D) Bottom view	黒ブラスチックスモールド モールド

適合コネクター覧 (参考です。当社では取り扱っていません。 レセプタクル 20PHIF3E-20P-2,54DSA HIF3H-20D-2.54DSA H | F 3 F B - 2 0 P A - 2. 5 4 D S A | H | F 3 F B - 2 0 D A ~ 2. 5 4 D S A 26PHIF3E-26P-2.54DSA H I F 3 H - 2 6 D - 2 . 5 4 D S A

《6》全製品ヒロセ電機製です。この他2.54mmピッチ2列ならなんでも使えます。

Z84C015←→コネクター覧表 A B C 川頁


284C01	5 ←→ コネク	ター寛衣	ABO	シル貝			
ピン名称	ピン番号	ピン形態	C N-番号	ピン名称	ピン番号	ピン形態	C N-番号
AO	6	O (3)	4 11	/IOR	HC32#11	0	3 11
A1	5	O (3)	4 13	/IORQ	15	O(3)	1 13
A2	4	0 (3)	4 15	/IOW	HC32#8	0	3 14
A3	3	0 (3)	4 17	/M1	8	O(3)	16
A4	2	0(3)	4 19	/MREQ	17	O(3)	1 14
A5	1	0(3)	4 21	/NMI	63	į.	3 12
A6	100	0 (3)	4 23	PA0	29	VO(3)	1 26
A7	99	0 (3)	4 25	PA1	28	NO(3)	1 25
A8	98	0 (3)	4 24	PA2	27	1/0(3)	1 24
A9	97	0 (3)	4 22	PA3	26	1/O(3)	1 23
A10	96	0 (3)	4 16	PA4	25	1/0(3)	1 22
A11	95	0 (3)	4 20	PA5	24	VO(3)	1 21
A12	94	0 (3)	4 18	PA6	23	1/0(3)	1 20
A13	93	0(3)	4 26	PA7	22	NO(3)	1 19
A14	92	0 (3)	4 12	PB0	53	I/O(3)	3 2
A15	91	0 (3)	4 14	PB1	54	1/O(3)	3 1
		0 00	3 16	P82	55	NO(3)	3 4
A7RF	70	0	1 17	P83	56	NO(3)	3 3
ARDY	20	I .~	1 18	PB4	57	NO(3)	3 6
/ASTB	21		3 9	PB5	58	NO(3)	3 5
BRDY	62	1 ?	3 10	PB6	59	1/0(3)	3 8
/BSTB	61		1 10	P87	60	NO(3)	3 7
/BUSACK	12	0	1 1		14	O(3)	1 12
/BUSREQ	10		1 8	/RD	9	1	1 7
CLK/TRG0	81	! !	3 25	/RESET	7	0	1 5
CLK/TRG1	80	<u> </u>	3 26	/RFSH	37	0	2 7
CLK/TRG2	79	!	3 23	/RTSA	45	0	2 14
CLK/TRG3	78	<u> </u>	3 24	/RTSB	33		2 3
CLKOUT.!N	68.69	0.1	3 13	/RXCA	49	,	2 18
/CTSA	38		2 10	/RXCB	32		2 4
/CTSB	44	1	2 11	RXDA	50		2 17
DO	89	I/O(3)	4 4	RXDB	31	100	2 1
D1	88	I/O(3)	4 3	/SYNCA		NO .	2 19
D2	87	NO(3)	4 6	/SYNCB	51	_	2 6
D3	86	I/O(3)	4 5	/TXCA	34	1	2 15
D4	85	I/O(3)	4 8	/TXCB	48	1	2 5
D5	84	I/O(3)	4 7	TXDA	35	0	2 16
D6	83	1/0(3)	4 10	TXDB	47	0	1 1
D7	82	1/0(3)	4 9	Vœ	41		1 1
/DCDA	39		2 9	Vcc	90		1 2 2 2
/DCDB	43]	2 12	/W/RDYA	30	0	, –
/DTRA	36	0	28	/W/RDYB	52	0	2 20
/DTRB	46	0	2 13	/WAIT	11	[_	1 9
EV	67	1	N/A	/WDTOUT	73	0	3 17
GND	16		13	/WR	13	O(3)	1 11
GND	64		1 4	XTAL1	65	1	N/A
/HALT	18	O(3)	1 15	XTAL2	66	0	N/A
*ICT	40	0	N/A	ZC/TO0	74	0	3 20
"ICT	42	0	N/A	ZC/TO1	75	0	3 19
IEI	72	1	3 18	ZC/TO2	76	0	3 22
IEO	71	0	3 15	ZC/TO3	77	0	3 21
/INT	19	ł i	1 16				
L'"	L ' <u>`</u>	I		1	1		


※ピン名称,「/」は負論理入·出力。ピン形態,「(3)」は3ステート。CN-番号, N/Aはノンアサイン(無接続)。

Z84C015←→コネクター覧表 ピン番号順

Z84C01	5 ←→コネク	ダー覧表		ノョ	番号ル	曳					
ピン番号	ピン名称	ピン形態	C N	-番号	ピン番	号	ピン名称	ピン	形態	C N	-番号
1	A5	O (3)	4	21	52		/W/RDYB	0		2	20
2	A4	0 (3)	4	19	53		P80	1/0(3)		3	2 .
3	A3	0(3)	4	17	54		PB1	1/0(3)		3	1
3	A2	0 (3)	4	15	55		PB2	1/0(3)		3	4
5	A1	0 (3)	4	13	56		PB3	1/0(3)		3	3
6	ÃO	0 (3)	4	11	57		PB4	VO(3)		3	6
7	/RFSH	o o	1	5	58		PB5	VO(3)		3	5
8	/M1	O(3)	1	6	59		PB6	VO(3)		3	8
9	/RESET	1	1	7	60		PB7	1/0(3)		3	7
10	/BUSREQ	l i	1	8	61		/BSTB	1		3	10
11	/WAIT	l i	1	9	62		BRDY	0		3	9
12	/BUSACK	o	1	10	63		/NMI	1 1		3	12
13	/WR	O(3)	1	11	64		GND	[1	4
14	/RD	O(3)	1	12	65		XTAL1	1			N/A
15	/IORQ	O(3)	1	13	66		XTAL2	0			N/A
16	GND		1	3	67		EV	1			N/A
17	/MREQ	O(3)	1	14	68.69		CLKOUT.IN	0.1		3	13
18	/HALT	O(3)	1	15	70		A7RF	0		3	16
19	/INT	ļ I	1	16	71		IEO	0		3	15
20	ARDY	0	1	17	72		E	1		3	18
21	/ASTB	1	1	18	73		/WDTOUT	0		3	17
22	PA7	VO(3)	1	19	74		ZC/TO0	0		3	20
23	PA6	VO(3)	1	20	75		ZC/TO1	0		3	19
24	PA5	VO(3)	1	21	76		ZC/TO2	0		3	22
25	PA4	NO(3)	1	22	77		ZC/TO3	0		3	21 24
26	PA3	NO(3)	1	23	78		CLK/TRG3	1 !		3	23
27	PA2	1/O(3) 1/O(3)	1	24	79 80		CLK/TRG2 CLK/TRG1	1 ;		3	26
28	PA1	1/O(3)	1 1	25 26	81		CLK/TRG0	1:		3	25
29	PA0	0	2	2	82		D7	1/0(3)		4	9
30 31	/W/RDYA /SYNCA	ЙO	2	1	83		D6	10(3)		4	10
32	RXDA	i	2	4	84		D5	1/0(3)		4	7
33	/RXCA	i	2	3	85		D4	1/0(3)		4	8.
34	/TXCA		2	6	86		D3	1/0(3)		4	5
35	TXDA	0	2	5	87		D2	1/0(3)		4	6
36	/DTRA	0	2	8	88		D1	VO(3)		4	3
37	/RTSA	0	2	7	89		100	VO(3)		4	4
38	/CTSA	ı	2	10	90		Vœ	1		1	2
39	/DCDA	1	2	9	91		A15	0 (3)		4	14
40	*ICT	0		NA	92		A14	O (3)		4	12
41	Vcc	_	1	1	93		A13	0 (3)		4	26
42	*ICT	0		NA	94		A12	0 (3)		4	18
43	/DCDB		2	12	95		A11	0 (3)		4	20
44	/CTSB		2	11	96		A10	0 (3)		4	16
45	/RTSB	0	2	14	97		A9	0 (3)		4	22
46	/DTRB	0	2	13	98		A8	O (3)		4	24
47	TXDB	0	2	16	99		A7	0 (3)		4	25
48	/TXCB		2	15	100	ю.	A6	0 (3)		3	23 14
49	/RXC8	!	2	18	HC32#		/10W /10R	0		3	11
50	RXDB	1 1/0	2	17	HC32#	+11	1,00	1		١	11
51	/SYNCB	10	2	19							
L		L	L		L		<u> </u>				

当キットのハードウエアに関する御質問は封書か往復葉書でお願いいたします。 アキエイティ マニュアル 秋月電子通商 〒158 東京都世田谷区瀬田5-35-6 Z80 CPU BOARD 『AKI-80』 by GO! Special Thanks For YAZAKI, NORITO. 1990-11-10





TMPZ84C015BF-6, TMPZ84C015BF-8 TMPZ84C015BF-10, TMPZ84C015BF-12

TLCS-Z80 マイクロプロセッサ

1. 概要と特長

TMPZ84C015Bは、TLCS-Z80 MPUを核としてカウンタタイマサーキット(CTC), シリアルI/O ポート(SIO), パラレルI/O ポート(PIO), クロックジェネレータ/コントローラ (CGC), ウォッチドッグタイマ (WDT)など周辺機能を内蔵した高機能CMOS 8 ビットマイクロプロセッサです。

TMPZ84C015Bは、TLCS-Z80シリーズの基本アーキテクチャには手を加えておりませんので、従来のソフトウェア資産や開発ツールがそのまま使用できます。

TMPZ84C015Bは、NEW CMOS プロセスを使用し、標準の100ピンミニフラットパッケージにパッケージングしましたので、システムの小型化, 低消費電力に大きく寄与します。

TMPZ84C015Bは、高機能なシリアルI/Oポートやボーレイトジェネレータとして使用できるカウンタタイマサーキット、また制御用の応用には欠かせないウォッチドッグタイマなど内蔵していますので、通信アダプタなどの通信制御機器や小形化を要する各種制御機器など幅広い分野のシステムに応用できます。

- (1) TLCS-Z80シリーズのMPU+CTC+SIO+PIO+CGCやウォッチドッグタイマの機能内 ***
- (2) 高速動作可能 (6MHz, 8MHz, 10MHz動作, 12MHZ動作)
- (3) クロック発生回路内蔵 (CGC: クロックジェネレータ/コントローラ内蔵)
- (4) スタンドバイ機能内蔵(コントローラ内蔵)により4種類の動作モード選択可能 RUNモード (通常動作) IDLE1モード(クロック発振のみ継続) IDLE2モード(CTCによるウェイクアップが可能)
- STOPモード (クロック発振停止: スタンドバイ状態) (5) 広範囲な動作電圧: 5V±10%
- (6) 広範囲な動作温度: -40°C~+85°C

 $-40^{\circ}\text{C} \sim +70^{\circ}\text{C} (8\text{MHz}, 10\text{MHz} \times -999 \times 999)$

(7) 低消費電力

動作時 : (RUNモード)25mA TYP. (@6MHz),35mA TYP. (@8MHz),

45mA TYP. (@10MHz)

アイドル時 : (IDLE1モード) 1.5mA TYP. (@6MHz), 2mA TYP.(@8MHz),

 $2.5 \, \text{mA TYP.} \, \left(@10 MH_Z \right)$

(IDLE2 \pm - F) 11mA TYP. (@6MHz), 15mA TYP. (@8MHz),

19mA TYP. (@10MHz)

スタンバイ時: (STOPモード) 500nA TYP



(8) TLCS-Z80シリーズのSIOの機能を内蔵

2組の独立した全二重チャネルで非同期はもとより、同期式のバイト指向 (モノシンク、バイシンク)及びビット指向のHDLC, CCITT-X. 25のプロトコルをサポート。 CRC生成、チェック機能を内蔵。

1200Kビット/sec (6MHz), 1600Kビット/sec (8MHz)/2Mビット/sec (10MHz) までのデータ転送レートが可能。

(9) TLCS-Z80シリーズのCTCの機能を内蔵 4組の独立したチャネル内蔵。 独立にタイマモード/カウンタモードの設定が可能。 SIOのボーレイトジェネレータとしても使用可能。

(10) TLCS-Z80シリーズのPIOの機能を内蔵。

ハンドシェーク機能を持つプログラム可能な2組の独立した8ビット入出力ポートを内蔵


各ポートは、プログラムにより4種類の動作モード選択可能

モード0 (バイト出力モード) モード1 (バイト入力モード) モード2 (バイト入出力モード) モード3 (ビットモード)

- (11) ウォッチドッグタイマを内蔵。
- (12) プログラムによるデイジーチェーン割込み制御が可能。
- (13) ダイナミックRAMリフレッシュコントローラ内蔵。
- (14) TTL/CMOSコンパチブル。
- (15) 小形標準100ピンミニフラットバッケージに封入。
- (16) 東芝製リアルタイムエミュレータ (RTE80) 及び市販Z80 ICE使用可能 (TMPZ84C015Bをエバリュエータチップとして使用)。
- (17) 東芝製エバリュエータボードを装備。

2. ピン配置とピン機能

2.1 ピン配置 (上面図)



(注) *ICT端子は、TEST用端子ですので、外部では何も接続しないで下さい。

図2.1 ピン配置図

2.2 (A)ピン名称と機能(1/5)

.2 (A)ヒン名称と機能 (1/5)					
ピン名称	ピン数 (番号)	ピン形態	機	能	
D0~D7	8 (82~89)	入出力 3ステート	8ビット双方向性データバスです。		
A00~A15	16 (91~100) (1~6)	出 カ 3ステート	16ビットのアドレスバスです。 メモリや入出力ポートのアドレス指 リフレッシュ期間中は、下位7ビッ スが出力されます。		
Mī	1 (8)	出 カ 3ステート	マシンサイクル1を示す信号です。 オペコードフェッチサイクルでMR ます。 2バイトのオペコード実行時には、 されます。 マスカブル割り込みアクノリッジ+ "0"が出力されます。 EV入力により高インピーダンス出力	オペコードフェッチごとに出力 ナイクルでは IORQ 信号とともに	
RD	1 (14)	出 カ 3ステート	リード信号です。 MPUがメモリまたはI/Oからデータ とを知らせる信号です。 指定されたI/Oあるいはメモリのラ データバスに乗せMPUに読み取らせ BUSREQ入力により高インピーダンン	・ データをこの信号でゲートし、 ます。	
WR	1 (13)	出 カ 3ステート	ライト信号です。 指定したメモリあるいは、I/Oに格 に乗っている時出力されます。 BUSREQ入力により高インピーダンフ		
MREQ	1 (17)	出 カ 3ステート	メモリリクエスト信号です。 メモリアクセスのための実行アドレ る時に"O"が出力されます。 また、メモリリフレッシュ期間中も れます。	· ·	
iorq	1 (15)	出 カ 3ステート	入出カリクエスト信号です。 入出力動作で入出力のためのアドレス (A0〜A7)に乗っているときに"0"がは は割り込みアクノリッジ時にMT信号 答ベクトルをデータバス上に乗せ す。 尚、TMPZB4C015BのCTC, PIO, SIOの プログラムで選択可能です。	出力されます。また、IORQ信号 とともに出力され、割り込み応 ても良いことをI/Oに知らせま	
IEO	† (71)	出力	割込みイネーブル出力です。 デイジー チェーンにおいて、TMPZ 辺LSIの割込みを制御します。 IEI端子がHレベルでかつ、内蔵周辺L い場合のみHレベルになります。		
XTAL1 XTAL2	2 (65) (66)	入 カ 出 カ	水晶発振子接続端子です。 システムクロック (CLKOUT) 周波数0 を接続して下さい。	の2倍の発振周波数を持つ発振子	

ピン名称と機能 (2/5)

ピン名称	ビン数 (番号)	ピン形態	機	ÄË
CLKIN	1 (69)	入力	単相のクロック入力です。 クロック入力がDC状態(*1"レベル 動作を停止し、そのときの状態を6 通常は、CLKOUTを接続しますが9 合はCLKINに外部クロックを入力し	禄持します。
CLKOUT	1 (68)	出力	単相のクロック出力です。 STOPモードまたはIDLE1モードで CLKOUT出力を"0"に保持します。 RUNモードおよびIDLE2モードでは 他の周辺ICへのクロックとして使用	ロックを出力し続けます。
RESET	1 (9)	入力	リセット信号入力端子です。 TMPZ84C015Bの内部をリセットす STOP, IDLEモード時のスタンドバ 用されます。	
ĪÑŤ	1 (19)	入出力 オープン ドレイン 出力付	マスカブル割り込み信号です。 割り込みは内部のCTC部、SIO部、P す。ソフトウェアによって割込み "1"にセットされていれば受付けら INT端子は、通常ワイヤードオアで を外部に付加する必要があります。 STOP、IDLEモード時のスタンドバー 用されます。	許可用フリップフロップ (IFF) が れます。 ・使用されるためブルアップ抵抗
WAIT .	1 (11)	入力	ウェイト要求信号です。 この信号によりMPUに対して指定さ タの転送準備が出来ていないことを WAIT信号が"0"である限り、MPU	知らせます。
BUSREQ	1 (10)	入力	バスリクエスト信号です。 BUSREQ信号は、MPUのアドレス/ RD, WRを高インピーダンス状態に BUSREQ信号は、通常ワイヤードオ アップ抵抗を外部に付加します。	することを要求する信号です。
BUSACK	1 (12)	出力	バスアクノリッジ信号です。 BUSREQ信号を受けて、周辺LSIに データバス, MREQ, IORQ, RD, WF ことを知らせます。	
HALT	1 (18)	出 カ 3ステート	ホールト信号です。 MPUがHALT命令を実行し、ホール す。 EV入力により高インピーダンス出力	
RFSH	1 (7)	出力	リフレッシュ信号です。 タイナミックメモリのリフレッシ 下位8ビットにのっているとき"0"だ 信号もアクティブ状態("0")になり EV入力により高インビーダンス出力	が出力されます。この時、MREQ ます。

ピン名称と機能 (3/5)

ピン名称	ピン数 (番号)	ピン形態	機	能
CLK / TRG0 ~ CLK / TRG3	4 (81~78)	入力	外部クロック/タイマトリガ入力です 4本のCLK/TRG端子があり、4組のチ 端子から入力されるアクティブな各 り)により、カウンタモードではダ リメント)され、タイマモードではダ アクティブなエッジを立上がりとする グラムで選択可能です。	ャネルに対応しています。この エッジ (立上がりまたは立下が ウン カウンタの内容が-1 (デク マイマ動作が起動されます。
ZC/TO0 ~ ZC/TO3	4 (74~77)	出力	ゼロカウント/タイマアウト出力です タイマ モード、カウンタ モードのど ダウン カウンタの値がゼロになると されます。	ちらかのモードにおいても、
IEi	1 (72)	入力	割り込みイネーブル入力です。 デイジーチェーンにおいて、上位の原 ます。015Aがデイジーチェンの最上 て下さい。	周辺LSIの割り込みの有無を示し 位に位置する場合は、pull upし
NMI	1 (63)	入力	ノンマスカブル割込み要求信号です。 この割込み要求は、マスカブル割込み 可用フリップコロップ (IFF) の状態にf STOP, IDLEモード時のスタンドバイ 用されます。	衣存しません。
EV	1 (67)	λ カ	エバリュエータ用信号です。(通常は "1"を入力することによりM1, HALT, 出力となります。 TMPZ84C015をエバリュエータチ EV="1", BUSREQ="0"として1マシン 的に切り離れ(高インピーダンス) の指示に従い動作します。切り離れる D7, MREQ, IORQ, RD, WR, M1, HAL 路により切り離す必要があります。 TMPZ84C0158をエバリュエータチ・ エータボード、アダプタボードを用意	RFSH端子が高インピーダンス ップとして使用するには、 ンサイクル実行後MPU部が電気 他のMPU (ICEなどのMPU) から MPU部の信号はA00-A15, D0- T, RFSHでBUSACKは外付け回 ップとして使用するエパリュ
A7RF	1 (70)	出力	1ビットの補助アドレスパスです。 アドレスパスのビット7(A7)と同じ値 レッシュ期間中はアドレスパスの下値 目)8ビットのリフレッシュアドレス低 ドレスを出力します。	立7ビットと連結した(8ビット
ASTB	1 (21)	入力	ボートA用ストローブ入力です。 ポートAと外部回路とのハンドシェイ 味は、動作モードにより異なります。	
BSTB	1 (61)	እ ታ	ポートB用ストローブ入力です。 ポートBと外部回路とのハンドシェイ は、ASTBと同じです。ただし、ポー ますので注意が必要です。(PIO部基本	トAがモード2のときは異なり
ARDY	1 (20)	出力	ボートA用レディ出力信号です。 ボートAと外部回路とのハンドシェイ 味は動作モードにより異なります。 (F	

ピン名称と機能 (4/5)

ピン名称	ピン数 (番号)	ピン形態	機	#E
BRDY	1 (62)	出力		ェイク時に使用します。信号の意味 トAがモード2のときは異なります タイミング参照)
PA0~PA7	8 (29~22)	入出力 3ステート	ポートデータA信号です。 ポートAと外部回路との間でデー	タの転送を行います。
PB0~PB7	8 (53~60)	ズ出カ 3ステート	ポートデータB信号です。 ポートBと外部回路との間でデータ	タの転送を行います。
W/RDYA W/RDYB	2 (30, 52)	出力	て使用できます。 "ウェイト"としてプログラムしけ付ける用意が出来ていない場つ・ウェイトを要求します。 "レディ"としてプログラムしたも	よび ウェイトまたは、レディ信号とし た場合、MPUに対してデータを受 合"0"でアクティブとなりMPUに 場合、DMAに対してデータキャラ る場合、"0"でアクティブとなり
SYNCA SYNCB	2 (31, 51)	入出力	同期信号です。 非同期受信モードの場合、CTSやD 外部同期モードの場合入力、内部 す。	CDと同様な入力端子となります。 81同期モードの場合出力となりま
RxDA RxDB	2 (32, 50)	入力	シリアル受信データです。	
RXCA RXCB	2 (33, 49)	入力	受信クロック信号です。 非同期モードの場合、プログラム X16, X32, X64の受信クロックを追	、により、データ転送レートのX1, 選ぶことが出来ます。
TXCA TXCB	2 (34, 48)	入力	送信クロック信号です。 非同期モードの場合、プログラム X16, X32, X64の送信クロックを追	により、データ転送レートのX1, 選ぶことが出来ます。
TXDA TXDB	2 (35, 47)	出力	シリアル送信データです。	
DTRA DTRB	2 (36, 46)	出力	トランスミッタをイネーブルにも	
RTSA RTSB	2 (37, 45)	出力	送信要求信号です。 シリアルデータを送信する場合"0 つまり送信を行いたい時、その信 シーバをイネーブルにします。	

ピン名称と機能 (5/5)

C > 10 10 1		<u> </u>		
ピン名称	ピン数 (番号)	ピン形態	機	AE
CTSA CTSB	2 (38, 44)	入力	送信可能信号です。 この端子が"0"であると、この信号を 夕送信を受け付けられることを示しま つまり受信できる状態にあれば、相手 し相手側のトランスミッタをイネーフ 受信できる状態になければ、非アク ミッタからの送信を抑えることができ	す。 - 側のこの信号をアクティブに 「ルにします。 ティブにし、相手側トランス
DCDA DCDB	2 (39, 43)	入力	データキャリアディテクト信号です。 この端子が"0"であると、シリアルテ 来ます。 つまりデータを送信したい時、相手側 相手側のレシーバをイネーブルにしま	'一タの受信をイネーブルに出 のこの信号をアクティブにし
*ICT	2 (40, 42)	出力	TEST用端子です。 オープン状態で使用して下さい。	
WDTOUT	1 (73)	出力	ウォッチドッグタイマの出力です。 外部で接続する端子により出力するパ	ルス幅が異なります。
vcc	2 (41, 90)		電源端子 (+5V) です。	
vss	2 (16, 64)		GND端子 (0V) です。	

100289

2.2 (B) TMPZ84C015B 内部I/O アドレスマップ


内部I/O	チヤンネル	1/0 アドレス
	ch 0	# 10
CTC	ch 1	# 11
(カウンタ タイマ)	ch 2	# 12
	ch 3	# 13
	ch A 送信/受信 バッファ	# 18
SIO	ch A コマンド/ステータス レジスタ	# 19
(シリアル I/O)	ch B 送信/受信 バッファ	# 1A
	ch B コマンド/ステータス レジスタ	# 1B
	Aポートデータ	# 1C
PIO	Aポートコマンド	# 1D
(パラレル I/O)	Bポートデータ	# 1E
	Bポートコマンド	# 1F
ウォッチドッグタイマ/スタン ドバイ モード設定レジスタ	WDTER, WDTPR, HALTMR	# F0
ウォッチドッグタイマー コマンド レジスタ	クリアーコマンド (4E _H) ディセーブルコマンド (B1 _H)	# F1
ディジーチェーン割込み優先 順位設定レジスタ	bit2~bit0のみ使用	# F4

2

3. 動作説明

3.1 全体ブロック図及び各部の動作概説

3.1.1 全体ブロック図





3.1.2 各部の動作概説

TMPZ84C015Bは、大きく分けてプロセッサ部(以下MPU部と呼ぶ)とカウンタ タイマサーキット部(以下CTC部と呼ぶ),直列入力/出力コントローラ部(以下SIO部と呼ぶ),並列入出力コントローラ部(以下PIO部と呼ぶ),ウォッチドッグタイマ部(以下WDT部と呼ぶ)およびクロックジェネレータ/コントローラ部(以下CGC部と呼ぶ)に分けることが出来ます。

- MPU部には、当社TLCS-Z80 MPU:TMPZ84C00Aの機能および端子を全て具備しており、完全にTLCS-Z80マイクロプロセッサとしての役割を全うします。
- CTC部には、当社TLCS-Z80 CTC: TMPZ84C30Aの機能を持っておりTLCS-Z80周辺LSIとしての動作を行うのに必要な端子を備えております。
 4つの独立したタイマチャネルは、内部でI/Oアドレスが指定されています。
- SIO部は、当社TLCS-Z80 SIO: TMPZ84C43Aの機能を持っておりTLCS-Z80周辺 LSIとしての動作を行うのに必要な端子を備えています。 2つの独立したシリアルチャネルは、内部でI/Oアドレスが指定されています。
- PIO部は、当社TLCS-Z80 PIO:TMPZ84C20Aの機能を持っておりTLCS-Z80周辺 LSIとしての動作を行うのに必要な端子を備えております。 2つの独立したパラレルポートは、内部でI/Oアドレスが指定されています。
- WDT部は、制御用の応用には欠かせない1チャネルウォッチドッグタイマおよび リード/ライト可能なウォッチドッグタイマコントロールレジスタを内蔵していま す。
 また、各部の割込み優先順位を決定するレジスタが内蔵されており、プログラムで

また、各部の制込み優先順位を決定するレンスタが内蔵されており、プログラムでのデイジーチェーン割込みの優先順位が可能です。また、TMPZ84C015Bの内部と外部に追加する周辺LSIとのデイジーチェーン割込みを形成するのに必要なIEI、IEO端子も備えております。

- CGC部は、このLSI全体をコントロールする4種類の機能を持っておりRUNモード、IDLE1モード、IDLE2モード、STOPモードがプログラムで選択出来ます。また、CGC部から出力されるCLKOUT端子とCGC以外に供給するCLKIN端子の2つを持っているためCGC部を使用しないで外部回路で作ったクロックをCLKIN端子に入力して使用できます。

 以下CGC部の4種類の機能についてCLKOUT端子も接続した場合について無力に対して
 - 以下CGC部の4種類の機能についてCLKOUT端子を接続した場合について簡単に説明します。
- RUNモードは、CGC部で発生したクロックを内部及び他の周辺LSIに供給しプログラムによる通常のマイコン動作を行える状態を言います。
- IDLE1モードは、クロック発振は行われていますが、TMP284C015B内部及び他の 周辺LSIへのクロック供給を行わず、システムの消費電力を低減しかつ再起動時間 を短く出来ます。

- IDLE2モードは、クロック発振が行われ、CLKOUT端子にクロックが出力されます。TMPZ84C015B内部のCTC部のみにクロックが供給されるのでCTC部によるウェイクアップが出来ます。またIDLE1と同様にシステムの消費電力を低減しかつ再起動時間を短く出来ます。
- STOPモードでは、クロック発振も行わずシステムを完全に停止させることが出来ます。このモードではCMOS特有の極めて低い消費電力で内部のデータを保持させつつシステムの再起動を待つ事が出来ます。

なお、これらのモードは、MPUがHALT命令を実行したときのみ実現されます。 この他TMPZ84C015Bには、エバリュエータチップとしての機能を持たせるため BUSREQ端子と一緒に使用しMPU部分を高インピーダンスとして切離すためのEV 端子を用意しています。

この2つの端子によりTMPZ84C015B内のMPU部を電気的に切離しICE (インサーキットエミュレータ)からの信号によってエミュレーション作業を行うことが出来ます。この場合TMPZ84C015D内のMPU部はEV端子="1",BUSREQ="0"として1マシンサイクル実行後MPU部からの指示に従い動作します。

ここで切離されるMPU部の信号はA00-A15, D0-D7, MREQ, IORQ, RD, WR, MI, HALT, RFSHでBUSACKは外付け回路により切離す必要があります。

3.2 CPU部説明

ここではTMPZ84C015BのCPU部のシステム構成について説明します。尚、CPU部の詳細な説明は単体Z80CPUの説明部を参照して下さい。

3.2.1 CPU部ブロック図

図3.2.1にCPU部のブロック図を示します。




図3.2.1 CPU部ブロック図

3.3 CGC部動作説明

ここでは、クロックジェネレータ/コントローラ部 (CGC部) のシステム構成と機能および基本動作について説明します。

3.3.1 CGC部ブロック図

図3.3.1に内部構成の概要ブロック図を示します。




図3.3.1 CGC部ブロック図

3.3.2 CGC部システム構成

CGC部の内部は、おおよそ図3.3.1のような構成になっています。

外部発振子より入力された波形は、内部発振器及び分周器により発振後分周されクロック用の方形波に変換されます。クロックはコントロール回路、カウンタにより制御され、外部に出力されます。

この節では、CGC部の以下の主要構成要素および機能について説明します。


(1)クロックの発生

(2)動作モード

[1] クロックの発生

CGC部は発振回路を内蔵しており、外部端子 (XTAL1, XTAL2) に発振子を接続することによって容易に所要のクロックを作ることができます。このCGC部では発振周波数の2分の1の周波数のクロックが出力されます。

図3.3.2に発振子の接続例を示します。






図3.3.2 (a) 発振子の接続例

図3.3.2 (b) 発振子等価回路

(1) 水晶振動子を使用する場合は次の特性のもの,又は東京電波 "MR8000-C20"または "MR8000-C14"(発振周波数8MHz), "MR12000-C20"または "MR12000-C14"(発振周波数12MHz)を使用して下さい。

水晶振動子名称		発振周波数	1	C _{IN} C _{OUT} (pF)	水晶パラメータ (Typ.)		ドライブレベル	湖定回路条件		
	保持器	(MHz)			C ₁ (pf)	C ₀ (pF)	R ₁ (Ω)	Typ. (mW)	負荷容量 (pF)	負性抵抗 (KΩ)
MR8000-C20		8	22	33	-	4.00	30.0	-	_	
MR8000-C14	1 [8	20	20	0.0189	3.87	6.0	0.5	12.67	1.6
MR12000-C20	HC-49-U	12	33	33	_	4.00	25.0		-	
MR12000-C14	(TR-49)	12	20	20	0.0190	3.81	6.9	0.5	12.55	1.2
MR16000-C14		16	20	20	0.0197	4.00	5.7	0.5	12.20	0.65
MR20000-C14		20	20	20		4.00	25.0	0.5	14.00	

(注) 測定回路条件の負荷容量は、ストレーキャパシタは含まれません。

110691

(2) セラミック振動子を使用する場合は、村田製作所 "CSA8.00MT100" または "CST8.00MT" (発振周波数8MHz), "CSA12.0MT100" または "CST12.0MT" (発振周波数12MHz) かこれらと同等の特性のものを使用して下さい。

セラミック振動子名称	発振周波数 (MHz)	C _{IN} (PF) C _{OUT} (PF)
CSA8.00MT100	8	30 30
CST8.00MT	8	外付け容量は不用
CSA12.0MT100	12	30 30
CST12.0MT	12	外付け容量は不用
CSA20.00M × 040	20	5 5

(注) CST8.00MT100及びCST12.0MT100は、外付け容量が不要なタイプです。

11069

[2] 動作モード

CGC部には、RUNモード、IDLE1モード、IDLE2モード、STOPモードの4種類の動作モードを制御する機能があります。これらのうちいずれか1つをモード設定レジスタ (#F0:ビット4、ビット3:HALTMR)により選択出来ます。これらの動作モードは、MPUがホールト命令実行時に有効となります。MPUはホールト命令をフェッチすると、HALT信号に"0"を出力し、ホールト状態に入ったことを知らせます。

この信号により、ホールト命令実行以後、CGC部は、設定されたいずれかのモードの動作を行います。

表3.3.1に各モードの動作を示します。

表3.3.1 CGC動作モード

ホールトモード設定レジスタ (#F0:HALTMR)		動作モード	各モードの動作内容	
ビット4	ビット3]		
0	0	IDLE1モード	内部発振器のみ動作し、外部へのクロック供給を停止します。クロック出力(CLKOUT)は"0"を保持します。	
0	1	IDLE2Ŧ-ド	内部発振器の動作を継続し外部へのクロック (CLKOUT)も継続します。 CLKOUT端子とCLKIN端子を接続した場合CTC部への みクロック(CLKOUT)の供給を継続します。	
1	0	STOPモード	内部動作をすべて停止します。クロック出力 (CLK)は "0"を保持します。	
1	1	RUNモード	外部へのクロックの供給を継続します。	

130289

IDLE1モード、IDLE2モード(以下IDLEモードと呼ぶ) およびSTOPモードでの クロック停止状態からのリスタートは、リセット(RESET信号), マスカブル割込み 受付け (INT信号) 又はノンマスカブル割込み受付け (NMI信号) によって行われます。

[3] リスタート時のウォーミングアップ時間 (STOPモードからのリスタート)

CPUはホールト状態を割込み受付けによって解除すると、つぎは割込み処理の実行へと移ります。したがってCGCはSTOPモードでNMIまたはINTのリスタート信号によってクロックをリスタートする場合には、その発振が十分安定してから外部へ供給する必要があります。CGCは内部カウンタを動作させることにより安定周波数に達するに充分なウォーミングアップ時間をつくります。発振周波数を分周した内部カウンタ出力の立上がりでウォーミングアップを終え、クロック出力を開始します。ウォーミングアップ時間は、外部に接続される発振子の2**14分周した時間です。

図3.3.3に内部カウンタ部のブロック図、表3.3.2に発振周波数とウォーミングアップ時間の関係を示します。

なお、RESET信号によるリスタートの場合には、パワーオン時にすばやい動作を 行うためにウォーミングアップ動作はしません。この場合には、RESET信号の幅を十 分に取り、ウォーミングアップ時間を作って下さい。




図3.3.3 内部カウンタ部のブロック図

表3.3.2 ウォーミングアップ時間


	カウンタ出力	ウォーミングアップ時間				
1	2**15	2**14/fc	fXTAL = 12MHz	fXTAL = 8MHz		
	215	2**14/1C	2.7 ms	4 ms		

*fc = f_{XTAL} / 2 130289

3.3.3 CGC部状態遷移図と基本タイミング

この節ではCGC部の動作時の状態遷移および基本タイミングについて説明します。

[1] 状態遷移図





[2] 基本タイミング

ここではCGC部の基本タイミングについて説明しますがわかりやすく説明するためにCGC部のクロッ出力端子(CLKOUT)とクロック入力端子(CLKIN)を接続した場合について説明します。

(1) ホールト命令実行時の動作

MPUがホールト命令を実行した時の各モードの基本タイミングを説明します。 MPUはホールト命令 (HALT) オペコードフェッチサイクル (M1) のT4ステートの立下がりに同期してHALT信号を"0"にします。この信号によりCGCは、MPUがホールト状態に入ることを検知します。

(a) RUNモード (#F0:ビット4=1, ビット3=1:HALTMR)

図3.3.5にRUNモードでの基本タイミングを示します。

CGCはRUNモードでは、MPUがホールト状態でもクロック外部に供給し続けます。したがって、MPUは、ホールト状態中、NOP命令を実行し続けます。メモリアドレスのリフレッシュが必要なシステムではこのモードを使用します。




図3.3.5 RUNモードのタイミング

(b) IDLE1モード(#F0: ビット4=0 ビット3=0: HALTMR), IDLE2モード(#F0: ビット4=0, ビット3=1: HALTMR)及びSTOPモード(#F0: ビット4=1, ビット 3=0)

図3.3.6にIDLEモードおよびSTOPモードでの基本タイミングを示します。これらのモードでは、HALT信号とホールト命令の次のMI信号によってT4ステートの"0"の状態でクロック出力を停止します。

ただし、STOPモードの場合はCGCの内部発振器も停止します。




図3.3.6 IDLE/STOPモードのタイミング

(2) 各モードからのクロック出力再開

IDLEモードまたはSTOPモードでのクロック停止状態は次のいずれかに"0"を入力 することによって再開します。(但しここはクロック出力の再開の説明を行っている だけですのでシステムとしての再起動は、3.3.4項を参照して下さい。)

- INT (レベルトリガ入力)
- NMI (エッジトリガ入力)
- RESET (レベルトリガ入力)

(a) IDLEモードからのクロック出力再開

図3.3.7(a) にIDLE1モードでのクロック出力停止状態からの出力再開シーケンスの基本タイミングを示します。IDLEモードでの再開では、クロック出力停止中も内部発振器が動作しているので比較的短い遅れ時間でクロック出力が再開されます。




図3.3.7(a) クロック停止状態からのリスタートシーケンスのタイミング (IDLE1モード)

(b) STOPモードからのクロック出力再開

図3.3.8にSTOPモードでのクロック出力停止状態からのリスタートシーケンスの基本タイミングを示します。INTまたはMNI信号に"0"を入力することによってリスタートを行う場合は、内部カウンタによって自動的にウォーミングアップ時間がつくられます。

なお、RESET信号によるリスタートの場合には、ウォーミングアップ動作は行わず即発振を再開します。




図3.3.7 (b) クロック停止状態からのリスタートシーケンスのタイミング(IDLE2モード)




図3.3.8 クロック停止状態からのリスタートシーケンスのタイミング (STOPモード)

3.3.4 MPU部とのかかわり

ここではCGC部とMPU部のかかわりについてホールト解除動作を中心に説明します。

[1] RESET信号

図3.3.9 に、MPU とCGC のRESET 信号を共用したTMPZ84C015Bの場合の STOPモードからのリスタートタイミング例を示します。

MPUにリセットをかけるためには、安定なクロックで少なくとも3クロック間RESET信号を"0"にしていなければなりません。また、MPUはRESET信号が"1"になると少なくとも2Tステートのダミーサイクル後ホールト状態を解除し、0000H番地から命令を実行します。

STOPモードでRESET信号によりクロック出力をリスタートする場合、ウォーミン

グアップ時間決定用の内部カウンタは動作しません。

したがって内部発振器再起動直後の不安定なクロック出力によりMPUが正しく再開しない場合又、パワーオン時の水晶発振の安定性なども考慮し、MPUに確実にリセットがかかるように十分な期間RESET信号を"0"に保つ必要があります。




図3.3.9 RESET信号によるクロックリスタートタイミング例

[2] 割込み信号によるホールト解除

CGCはIDLEおよびSTOPモードから、INTまたはNMI信号の入力によりクロック出力を再開し、そのクロック入力によりMPUは動作を開始します。ただし、クロック出力後はMPUはまだホールト状態であり、NOP命令を実行します。ホールト状態を解除するためにはMPUに割込み信号 (INTの場合を最低1命令実行分入力しておかねばなりません。

MPUの割込み検出タイミングは各命令 (ホールト状態時はNOP命令) の最終クロックの立上がりです。

(1) ノンマスカブル割込み (NMI) 使用の場合

MPUのノンマスカブル割込みはエッジトリガ入力であり、MPU内部にフリップフロップ (F/F)があります。この内部NMI F/Fの状態が命令の最終クロックの立上がりでサンプリングされます。したがって、短いローアクティブ (*0")のパルスが割込み検出タイミング以前に入力されていれば受付けられます。TMPZ84C015BのNMI入力はCGC部を経由してMPUのNMI入力に接続されていますが、同じ動作をします。(図3.3.10参照)

(2) マスカブル割込み (TNT) 使用の場合

マスカブル割込みでは、INT入力信号の"0"の検出以前にプログラムでマスカブル割込み許可用フリップフロップ (IFF)を"1"にセットしておかなければなりません。

又、CGC部にINT信号が受け付けられクロックの供給を再開しても1命令 (NOP命令) 実行終了までINT信号を入力しておかなければ割込みは受け付けられません。 又、CGC部にINT信号が受け付けられクロックの供給を再開しても1命令 (NOP命令) 実行終了までINT信号を入力しておかなければ割込みは受け付けられません。 図3.3.10に割込み信号によるホールト解除のタイミングを示します。




図3.3.10 割込み信号によるホールト解除のタイミング

3.7 スタンドバイ機能

TMPZ84C015Bは、HALT命令を実行するとホールトモード設定レジスタ (#F0:ビット4, ビット3: HALTMR) の内容により、RUN, IDLE1, IDLE2, STOPモードのいずれかになります。 (ただしRESET端子によるリセット動作直後はRUNモードに設定されます。)

これらの設定方法は下記のとおりです。

尚、各モードの説明及びタイミングについては、3.3CGC部の動作説明を参照して下さい。

ホールトモード設定レジスタは、I/Oアドレス領域のF0番のビット4, ビット3に割付けられています。

これらホールトモードからの解除は、割込み (\overline{NM} 端子によるノンマスカブル割込みと \overline{INT} 端子によるマスカブル割込み)と \overline{RESET} 端子によるリセットによって行われます。

マスカブル割込みでMPUがEI状態 (EI命令を実行後) 又はノンマスカブル割込みで割込みが受付けられ、割込み処理を開始します。

ー方マスカブル割込みでMPUがDI状態(リセット後及びDI命令を実行後)なら HALT命令(実際は、NOP命令)を実行後もとのホールトモードに再び入ります。

3.7.1 ホールトモードの設定

プログラム暴走によるホールトモードの誤設定によるウォッチドッグタイマの動作 停止防止のため2重構造のコントロールになっています。

ホールトモードの設定は、ホールトモード設定レジスタ (HALTMR) とホールトモードコントロールレジスタ (#F1:ビット 7~ビット: HALTMCR) の2つのレジスタにより設定されています。

図3.7.1にホールトモードコントロールレジスタ (HALTMCR) の内容、図3.7.2にホールトモード設定レジスタ (HALTMR) の内容を示します。




図3.7.2 ホールトモード設定レジスタ

図3.7.3にCLKOUT端子とCLKIN端子を接続した場合のホールト時の各部の状態を示します。

モード	CGC 発振器	CPU	стс	PIO	SiO	ウォッチドッグ タイマ (WDT)	CLKOUT 端子
IDLE1	0	×	×	×	×	×	×
IDLE2	0	×	0	×	×	×	0
STOP	×	×	×	×	×	×	×
RUN	0	0	0	0	0	0	0

○……動作継続 ×……動作停止 (条件: CLKOUT端子とCLKIN端子を接続)

図3.7.3 ホールト時の各部の状態

尚、CLKIN端子よりクロックを入力する(CGC部の発振器を使用しない)場合のホールトモードはRUNモードを設定して下さい。

3.7.2.ホールトモード設定手順

ホールトモードは、リセット後RUNモードとなっていますが、新しくモードを設定する場合のプログラム手順を図3.7.4に示します。



3.8 ウォッチドャッグタイマ (暴走検出用タイマ)

ウォッチ ドッグ タイマ (WDT) は、MPU暴走による誤動作を検出し正常動作にもどす働きをするタイマです。

3.8.1 ウォッチ ドッグ タイマ部ブロック図

WDTのブロック図を図3.8.1に示します。




図3.8.1 ブロック図



3.8.2 ウォッチ ドッグタイマの設定

(1) ウォッチドッグタイマの許可:ウォッチドッグタイマイネーブルレジスタ(#F0:ビット7:WDTER)とウォッチドッグタイマ周期レジスタ(#F0:ビット6,ビット5:WDTPR)の2つのレジスタを設定します。





図3.8.2 ウォッチ ドッグ タイマ許可設定

(2) ウォッチドッグタイマの禁止:ウォッチドッグタイマイネーブルレジスタ (WDTER)をディセーブル後ウォッチドッグコントロールレジスタ(#F1:ビット7~ビット0:WDTER)にデータ'B1'を書込むと設定されます。

これはプログラム暴走によるウォッチ ドッグ タイマの動作停止の誤設定防止のために2重構造のコントロールになっています。



130289

図3.8.3 ウォッチ ドッグタイマ禁止設定

(3) ウォッチ ドッグ タイマクリア:ウォッチ ドッグ タイマコントロールレジスタ (WDTCR)にデータ '4E' を書込むことにより行われます。



図3.8.4 ウォッチ ドッグ タイマのクリア

130289




図3.8.4 ウォッチ ドッグ タイマ設定レジスタの読出し

3.8.3 ウォッチ ドッグ タイマ出力 (WDTOUT端子)

ウォッチ ドッグ タイマをイネーブルにして使用するとウォッチ ドッグ タイマ周 期レジスタ (WDTPR) で指示された時間経過後WDTOUT端子に "0" レベル信号を出力 します。

出力されるパルス幅は、WDTOUT端子の接続方法により次の2通りです。


- (1) WDTOUT端子をRESETに接続した場合: 5TcC(TcC:基本クロック)の"0"レベルのパルスを出力します。
- (2) RESET端子に以外に接続した場合:ソフトウェアによるウォッチ ドッグ タイマ のクリア又は、RESET端子によるリセットが起るまで"0"レベルを出力し続けます。

3.9 割込み優先順位

TMPZ84C015B内部のCTC部, SI0部, PI0部, の割込み優先順位を決定するプログラマブルな割込み優先順位レジスタ (#F4:ビット2~ビット0:INTPR)を内蔵しています。

3.9.1 割込み優先順位の設定

各部のデイジーチェーン割込みの優先順位の決定を行うレジスタです。



19 図3.9.1 割込み優先順位レジスタ (INTPR)

[例] F4番地 (INTPR) に '101' を書込んだ時各部のデイジーチェーンの割込み優先順位は図 3.9.2のようになります。




図3.9.2 デイジーチェーン

4 電気的特性 (TMPZ84C015BF-6/BF-8/BF-10/BF-12)

4.1 最大定格

記号	項 目	定格	単位
Vcc	電源電圧	-0.5~ + 7.0	٧
ViN	入力電圧	-0.5~Vcc + 0.5	٧
PD	消費電力 (TA ≈ 85°C)	250	mW
TSOLDER	半田付温度 (10sec)	260	°C
T _{STG}	保存温度	-55~125	°C
T _{OPR}	動作温度	TMPZ84C015BF-6/-8; -40~85 TMPZ84C015BF-10/-12; -40~70	°C

110691

4.2 DC電気的特性 (1/2)

 $\begin{array}{l} TMPZ84C015BF\text{-}6/\text{-}8\,(T_{OPR}\!=\!-40^{\circ}\text{C}\!\sim\!+85^{\circ}\text{C},\,V_{cc}\!=\!5\text{V}\pm10\%,\,V_{SS}\!=\!0\text{V}) \\ TMPZ84C015BF\text{-}10/\text{-}12\,(T_{OPR}\!=\!-40^{\circ}\text{C}\!\sim\!+70^{\circ}\text{C},\,V_{cc}\!=\!5\text{V}\pm10\%,\,V_{SS}\!=\!0\text{V}) \end{array}$

12 号	項	目 測定条件	最小	標準	最大	単位
V _{ILC}	クロック低レベル 入力電圧 (CLKIN)		-0.3	-	0.6	v
V _{IHC} .	クロック高レベル 入力電圧 (CLKIN)		V _{CC} -0.6		V _{CC} + 0.3	v.
Volc	クロック低レベル 出力電圧 (CLKOU)	lloι = 2 0mΔ	-	-	0.6	٧
V _{OHC}	クロック高レベル 出力電圧 (CLKOUT	11011 m - 2 ftm A	V _{CC} -0.6	_	_	٧
VIL	低レベル入力電圧 (XTAL1, RESETを	余〈)	-0.5	-	0.8	v
ViH	高レベル入力電圧 (XTAL1, RESETを	余〈)	2.2		Vcc	V
VILR	低レベル入力電圧 (RESET入力)		-0.5	-	0.45	٧
VIHR	高レベル入力電圧 (RESET入力)		V _{CC} -0.6		V _{CC}	٧
VoL	低レベル出力電圧 (クロックを除く)	I _{OL} = 2.0mA	_		0.4	٧
V _{OH1}	高レベル出力電圧 (クロックを除く)	I _{OH} = -1.6mA	2.4	-	_	v
V _{OH2}	高レベル出力電圧 (クロックを除く)	l _{OH} = -250μA	V _{CC} -0.8	-	-	٧

DC電気的特性 (2/2)

記号	項 目	測定	条件	最小	標準	最大	単位
ILI	入力リー ク電流	VSS S VINS VC	с	-	-	± 10	μΑ
lo	フローティング時の 3ステート出力電流	V _{SS} ≤ V _{OUT} ≤ \	/cc	_	-	± 10	μΑ
		V _{CC} = 5V fCLK = (注1) V _{IHC} = V _{IH} =	BF-6	· _	25	35	mA
I _{CC1}	電源電流(動作時)	V _{CC} -0.2V	BF-8	-	35	45	mA
		0.2V	BF-10	_	45	55	mA
			BF-12	-	55	65	mA
lccz	電源電流 (動作時) Vcc-0.2V ViLc = VIL 0.2V ViLc = VIL 0.2V ViLc = SV fCLK = (注 ViHc = VIL Vcc-0.2V ViLc = VIL 0.2V Vcc-5V fCLK = (注 ViHc = VIL Vcc-5V fCLK = (注 ViHc = VIL Vcc-0.2V Vcc-6.2V Vcc-0.2V Vcc-6.2V Vcc-0.2V	fCLK = (注2) V _{IHC} = V _{IH} = V _{CC} -0.2V V _{ILC} = V _{IL} =	BF-6 /BF-8 /BF-10		0.5	50	μА
		V _{CC} ≈ 5V fCLK = (注1) V _{IHC} = V _{IH} ≈	BF-6	_	1.5	3	mA
іссз	, , , , , , ,	V _{CC} -0.2V V _{ILC} = VIL =	BF-8	_	2	4	φA
		0.2V	BF-10		2.5	5	mA
			BF-12	_	3.0	6	mA.
	電源電流 (アイドル時:	V _{CC} = 5V fCLK = (注1) V _{IHC} = V _{IH} =	BF-6		11	15	mA
ICC4	IDLE1 = F)	V _{CC} -0.2V V _{ILC} = V _{IL} =	BF-8	_	15	20	mA
		0.2V	BF-10	· -	19	25	mA
			BF-12	-	23	35	mA

(注1) fCLK=1/T CC (MIN)
 (注2) ● ホールト命令フェッチサイクル直後のM1サイクルのT4 "LOW" ステート時
 SYNCAおよびSYNCBが "L" 出力の場合を除く

4.3 AC電気的特性 (1) (アクティブ状態)

$$\begin{split} & \text{TMPZ84C015BF-6/-8} \text{ } (\text{T}_{OPR} = \text{-}40^{\circ}\text{C} \sim +85^{\circ}\text{C}, \text{ } \text{V}_{CC} = 5\text{V} \pm 10\%, \text{ } \text{V}_{SS} = 0\text{V}) \\ & \text{TMPZ84C015BF-10/-12} \text{ } (\text{T}_{OPR} = \text{-}40^{\circ}\text{C} \sim +70^{\circ}\text{C}, \text{ } \text{V}_{CC} = 5\text{V} \pm 10\%, \text{ } \text{V}_{SS} = 0\text{V}) \end{split}$$

4.3.1 MPU部AC特性 (アクティブ 状態) (1/4)

番号	12 5	項目		284C01 (6MHz			84C01 (8MHz		I .	84C015			84C01: 12MH:		单位
Ľ	ļ		表小	標準	最大	最小	標準	最大	最小	標準	最大	最小	標準	最大	
t	TcC	クロック周期	162	-	DC	125	_	DC	100	-	DC	80	-	DC	n
2	TwCh	クロック高レベルパルス輪	65		DC	50	_	DC	42	-	DC	32	-	DC	n
3	TwCl	クロック低レベルパルス幅	65	-	DC	50	-	DC	42	-	DC	32	-	DC	n
4	TfC	クロック立下がり時間	-	-	20	-	-	15	-	-	12	-	-	10	ns
5	TrC	クロック立上がり時間	-	-	20	-	-	15	-	-	12	-	-	10	ns
6	TdCr (A)	クロック立上がりからの有 効アドレス出力遅延	-	-	90	_	-	85	-	-	75	-	-	65	ns
7	TdA (MREQf)	MREQに先立つアドレス出 力確定時間	35	-	_	20	_	-	22	-	-	- 5	-	-	ns
8	TdCf (MREQf)	クロック立下がりからの MREQ="L"になるまでの選	1		70	-	-	60	_	-	55	-	-	50	ns
9	TdCr (MREQr)	クロック立上がりから MREQ≖"H"になるまでの 遅延	1	_	70	-	-	60	-	-	55	_	-	50	ns
10	TwMREQh	MREQ高レベルバルス幅	65	-	1	45	-	-	32	-	1	20	-	-	ns
11	TwMREQ1	MREQ低レベルバルス幅	135	-	1	100	1	-	75	1	1	55	ı	-	ns
12	TdCf (MREQr)	クロック立下がりから MREQ="H"になるまでの 遅延		- 1	70	-	-	60	1	-	55	+	1	50	ns
13	TdCf (RDf)	クロック立下がりから RD="L"になるまでの遅延	-	-	80	-	-	70		-	65	-	-	50	ns
14	TdCr (RDr)	クロック立上がりから RD="H"になるまでの選延	-	-	70	-	-	60	-	-	55	-	-	50	ns
15	TsD (Cr)	クロック立上がりに対する データセットアップ時間	30	-	-	30	-	-	25	-	-	25	15	1	ns
16	ThD (RDr)	RD立上がりに対するデー タホールド時間	0	-	-	0	-	-	0	-	-	0	0	-	ns
17		クロック立下がりに対する WAIT信号セットアップ時間	60	-	-	50	-	-	25	-	-	25	10	-	ns
18	ThWAIT (Cf)	クロック立下がり後の WAITホールド時間	10	-	-	10	-	-	10	-	-	10	10	-	ns

MPU部AC特性 (アクティブ 状態) (2 / 4)

番号	記号	項目	1	Z84C01 (6MHz		l	284C01 (8MHz			84C015 10MH2	BF-10	i .	84C01! 12MH;		#
_			最小	標準	最大	最小	標準	最大	最小	標準	最大	最小	標準	最大	位
19	TdCr (M1f)	クロック立上がりから M1=*L*になるまでの遅延	-	-	80	-	-	70	-	-	65	-	-	50	ns
20	TdCr (M1r)	クロック立上がりから MT="H"になるまでの遅延		-	80	-	-	70	-	-	65	-	-	50	ns
21	TdCr (RFSHf)	クロック立上がりから RFSH= "L"になるまでの選 延		-	110	-	-	95	-	-	80	-	-	70	ns
22	TdCr (RFSHr)	クロック立上がりから RFSH="H"になるまでの選 延	1	-	100	-	-	85	-	-	80	-	-	70	ns
23	TdCf (RDr)	クロック立下がりから RD="H"になるまでの選延	-	-	70	_	-	60	_	-	55	-	-	50	ns
24	TdCr (RDf)	クロック立上がりから RD= "L"になるまでの選延	-	-	70	_	-	60	-	-	55	-	-	- 50	ns
25	TsD (Cf)	クロック立下がりに対する データセットアップ時間 (M2, M3, M4, M5サイクル 時)	40	-		30	-	_	25	1	-	15	-	-	ns
26	TdA (IORQf)	IORQ立下がりに先立つア ドレス確定時間	110	-	-	75	-	-	70	-	-	30	-		ns
27	TdCr (IORQf)	クロック立上がりから iORQ≖″L″になるまでの選 延	_	_	65	-	-	55	-	-	50	-	-	50	ns
28	TdCf (IORQr)	クロック立下がりから IORQ="H"になるまでの遅 延	_	-	70	-	-	60		-	55	_	-	50	ns
29	TdD (WRf)	WR立下がりに先立つデー 夕確定時間	25	-	-	5	-		40	-	-	20	-	-	ns
30	TdCf (WRf)	クロック立下がりから WR="L"になるまでの遅延	-	-	∖70		١	60	-	-	55	-	-	50	ns
31	TwWR	WRパルス幅	135	_	-	100	-	_	75	-	-	55	-	-	ns
32	TdCf (WRr)	クロック立下がりから WR="H"になるまでの選延	-	-	70	-	-	60		-	55	-	-	50	ns
33	TdD (WRf)	WR立下がりに先立つデータ確定時間	-55	-	-	55	-	-	-8	-	-	-20	-	-	ns
34	TdCr (WRf)	クロック立上がりから WR= "L"になるまでの遅延	-		60	-	-	55		-	50	_	-	45	ns
35	TdWRr (D)	WR="H"になってからの出 カデータ保持時間	30	-	-	15	-	-	12	-	-	15	-	-	ns

MPU部AC特性 (アクティブ 状態) (3/4)

番号	起号	項自		284C01 (6MHz		I .	284C01 (8MHz	58F-8)	1	84C01! 10MH:		1	84C015		#
7			最小	標準	最大	最小	標準	最大	最小	標準	最大	最小	標準	最大	ti
36	TdCf (HALT)	クロック立下がりから HALT= "L" または"H" に なるまでの選延	-	-	260	_	-	225	-	-	90	-	_	80	n)
37	TWNMI	NMIパルス幅	80	-	_	80	-	-	60	-	-	60	-	-	ns
38	TsBUSREQ (Cr)	クロック立上がりに対す るBUSREQセットアップ 時間	50	-	-	40	-	_	30	-	-	20	-	-	ns
39	ThBUSREQ (Cr)	クロック立上がり後の BUSREQホールド時間	10	-	-	10	-	-	10	-	_	10	-	-	ns
40	TdCr (BUSACKf)	クロック立上がりから BUSACK="L"になるまで の時間	-	_	90	-	-	80	-	-	75	-	-	50	ns
41	TdCf (BUSACKr)	クロック立下がりから <u>BUSACK</u> = "H"になるまで の時間	-	-	90	-	-	80	-	-	75		-	50	ns
42	TdCr (Dz)	クロック立上がりから データバスフロート状態 までの遅延	-	~	80	-	-	70	-	-	65	1	-	50	ns
43		クロック立上がりからコ ントロール出力フロート 状態までの遅延(MREQ, IORQ, RD, WR)	-		70	-	-	60	-	-	60		-	50	ns
44	TdCr (Az)	クロック立上がりからア ドレスバスフロート状態 までの遅延	-	-	80	-	-	70	-	-	65	-	-	50	ns
45	TdCr (A)	MREQ, IORQ, RDまたは WRからのアドレス保持 時間	35	-	-	20	-	-	32	-,	-	10	-	-	ns
46	TsRESET (Cr)	クロック立上がりに対す るRESETセットアップ時 間	60	-	-	45	-	-	40	-	-	20	-	-	ns
47	INRESEL(Cr) I	クロック立上がりから RESETホールド時間	10	-	-	10	-	-	10	-	-	10	-	- [ns
48		クロック立上がりに対す るINTセットアップ時間	70	-	-	55	-	-	50	-	-	25	-	-	ns
49		クロック立上がり後の INTホールド時間	10	-	-	10	-	-	10	-	-	10	-	-	ns
so	EdM 1f (IOROt) I	IORQ立下がりに先立つ M1出力("L)の確定時間	365	-	-	270	-	-	222	-	-	170	-	-	ns



MPU部AC特性 (アクティブ状態) (4/4)

番号	12 5	項 目	1	Z84C01 (6MHz		l .	84C01 (8MHz		l	84CQ19			84C015 12MHz		単
Ľ			最小	標準	最大	最小	標準	最大	最小	標準	最大	最小	標準	最大	位
51	TdCf (IORQf)	クロック立下がりから IORQ="L"になるまでの遅 延		-	70	-	-	60	-	-	55	-	-	50	ns
52	TdCr (IORQr)	クロック立上がりから IORQ≈"H"になるまでの遅 延	1	-	70	-	-	60	_		55	-	-	55	ns
53	TdCf (D)	クロック立下がりからデー タ出力までの連延	-	-	130	_	-	115	-	_	110	-	-	100	ns

4.3.2 CGC部AC特性 (アクティブ状態)

番号	記号	項目		Z84C01 (6MHz		1	Z84C01 (8MHz		ł	84C015 10MHz		1	84C015 12MHz		単位
Ľ			最小	標準	最大	最小	標準	最大	最小	標準	最大	最小	標準	最大	W
54	TcC CLK	出カクロック周期	-	162	-	-	125	-	-	100	ī,-	_	80	-	ns
55	TwCh CLK	出カクロック高レベルバル ス 幅	-	70	_	50	-	-	38	-	-	32	-	-	ns
56	TwCl CLK	出カクロック低レベルパル ス幅	-	70	-	50	_	-	38	-	+	32	-	-	ns
57	TfC CLK	出カクロック立下がり時間	-	12	-	-	-	12	-	-	12	-	-	10	ns
58	TrC CLK	出カクロック立上がり時間	-	12	-	-	-	12	-	-	12	-	-	10	ns
59	TRST (INT) S	INTによるCLK OUTリスタート時間 (STOPモード)	-	214 + 2.5TcC	-	-	214 + 2.5TcC	-	-	214 + 2.5TcC	-	-	214+ 2.5TcC	-	ns
60	TRST (NMI) S	NMIによるCLK OUTリスタ ート時間 (STOPモード)	-	214 + 2.5TcC	-	-	214+ 2.5TcC	-	-	214 + 2.5TcC	-	-	214 + 2.5TcC	٠,٠	ns
61	TRST (INT) I	INTによるCLK OUTリス タート時間 (IDLE1/2モー ド)	-	2.5 *TcC	-		2.5 *TcC	1	-	2.5 *TcC	-	1	2.5 *TcC	-	ns
62	TRST (NMI) I	NMiによるCLK OUTリスタート時間 (IDLE1/2モード)	-	2.5 *TcC	-	-	2.5 *TcC	-	-	2.5 *TcC	-	-	2.5 *TcC	-	ns
63	TRST (RESET) I	RESETによるCLK OUTリス タート時間 (IDLE1/2モード)	-	TcC	_	-	TcC	-	-	TcC	-	-	TcC	-	ns

4.3.3 CTC部AC特性 (アクティブ状態)

#	記号	項目	1	84C01 (6MHz		ı	84C01 (8MHz		1	84C015		TMPZ	84C019		単
号	"		最小	標準	最大	最小	標準	最大	最小	標準	最大	最小	標準	最大	位
64	TdM1 (IEO)	M1立下がりからIEO立下が りまでの遅延(M1サイクル の直前で割込みが発生した とき)	-	-	160	-	-	130	-	_	130	-	-	80	ns
65	TdIEI (IEOf)	IEI立下がりからIEO立下が りまでの遅延	-	-	70	-	-	50	-	-	50	-	-	50	ns
66	TdIEI (IEOr)	IEI立上がりからIEO立上が りまでの遅延 (EDデコード 後)	-	_	150	-	-	120	-	-	120	-	-	120	ns
		割込み検知するのに必要な CLK/TRGセットアップ時間 Ts CTR (C) を満足する場合	TcC + 120 + T68 + T48	-	-	TcC + 100 + T68 + T48	-	-	TcC + 100 + T68 + T48		_	TcC + 100 + T68 + T48	_	-	
67	isCLK (INT)	Ts`CTR(C) を満足しない場合	2TcC + 120 + T68 + T48	_	-	2TcC + 100 + T68 + T48	-	-	2TcC + 100 + T68 + T48	. –	-	2TcC + 100 + T68 + T48	_	-	ns
68	TeCTR	CLK / TRG周期	2TcC	-	-	2TcC	-	-	2TcC	-	-	2TcC	-	-	ns
69	TrCTR	CLK/TRG立上がり時間	-	-	40	-	-	30	-	-	30	-	-	30	ns
70	TfCTR	CLK/TRG立下がり時間	-	-	40	-	-	30	-	-	30	-	-	30	ns
71	TwCTR1	CLK/TRG低レベルバルス幅	120		_	90	-	-	90	-	-	75	-	-	ns
72	TwCTRh	CLK/TRG高レベルパルス幅	120	-	1	90	-	_	90	-	-	75	-	ı	ns
73	TsCTR (Cs)	即時カウントの要するクロックの立上がりに対する CLK/TRGのセットアップ時間(カウンタモード)	150	-	-	110	-	_	110	_	_	75	-	-	ns
74	TsCTR (CT)	ブリスケーラの即時起動に 要するクロックの立上がり に対するCLK/TRGのセット アップ時間 (タイマ モード)	150	-	-	110	_	-	110	_	_	75	-	-	ns
75	TdC (ZC/TOr)	クロック立上がりから ZC/TO立上がりまでの遅延	-	-	140	-	-	110	-	-	110	-	-	80	ns
76	TdC (ZC/TOf)	クロック立下がりから ZC/TO立下がりまでの遅延	-	_	140	-	-	110	-	-	110	-	-	80	ns

4.3.4 PIO部AC特性 (アクティブ状態)

番号	12 号	項目	1	Z84C01 (6MHz			84C01 (8MHz		TMPZ	84C015		1	84C015		単位
5			最小	標準	最大	最小	標準	最大	最小	標準	最大	最小	標準	最大	IV.
77	TdM1 (IEO)	M1立下がりからIEO立下が りまでの遅延	-	-	100	_	-	100	-	_	100	_	-	80	ns
78	TsIEI (IO)	IEIのĪORQの立下がりに対す るセットアップ時間 (INTAサ イクル)	1	-	_	80	-	-	80	_	ı	80	_	-	ns
79	TdIEI (IEOf)	IEI立下がりからIEO立下がり までの遅延	-	-	70	-	-	50	-	-	50	-	-	50	ns
80	TdIEI (IEOr)	IEI立上がりからIEO立上がり までの遅延	-	_	150	-	-	120	_	-	120	-	-	110	ns
81	TdC (RDYr)	クロック立下がりから READY立上がりまでの遅延	_	-	170	-	-	150	_	-	150	-	_	100	ns
82	TdC (RDYf)	クロック立下がりから READY立下がりまでの遅延	-	-	120	-	-	110	-	_	110	-	-	100	ns
83	TwSTB (C)	STROBEパルス幅	120	-	_	100	-	-	100	ı	1	60	-	-	ns
84	TSSTB (C)	クロック立下がりに対する SYROBEの立上がりのセット アップ時間 (次のサイクルで READYをアクティブにする 場合)		-	-	100	-	_	100	1	-	100	1	-	ns
85	TdIO (PD)	IORQ立上がりから出カデー タ確定までの遅延(モード0)	-	-	160	-	-	140	-	1	140	-	-	110	ns
86	TsPD (STB)	STROBE立上がりに対する データセットアップ時間 (モード1)	190	-	-	150	1	-	150	ı	-	75	,	1	ns
87	TdSTB (PD)	STROBE立下がりからの出力 データ遅延時間 (モード2)	-	-	180	-	-	150	-	-	150	-	_	110	ns
88	TdSTB (PDr)	STROBE立上がりからデータ フローまでの遅延 (モード2)	-	-	160	-	_	120	-	-	120	_	-	110	ns
89	USSTRR	割込み検知するのに必要な STROBEセットアップ時間	350 + T48	1	_	350 + T48	_	_	350 + T48	-	-	350 + T48	-	-	ns
90	IsPD	割込み検知するのに必要な ポートデーター致 セット アップ時間 (モード3)	430 + T48	-	-	350 + T48	-	~	350 + T48	-	_	350 + T48	-	-	ns
91		STROBE立上がりに対する データホールド時間 (モード1)	40	-	-	40	-	-	40	_	_	15	-	_	ns

4.3.5 SIO部特性 (アクティブ状態) (1/2)

*	#2 5	填目	1	Z84C01 (6MHz			84C01 (8MHz		TMPZ	84C015 10MHz			84C015 12MHz		#
号			最小	標準	最大	最小	標準	最大	最小	標準	最大	最小	標準	最大	位
92	TsM1 (C)	クロック立上がりに対する MT信号セットアップ時間	75	-	-	50	-	-	50	-	-	40	-	-	ns
93	TsiEl (IO)	iORQの立下がりに対する IEI信号セットアップ時間 (INTACKサイクル)	120	-	-	100	-	-	100	-	_	80	-	-	ns
94	TdM1 (IEO)	M1の立下がりからIEOの立 下がりまでの遅延 (EDデコード)	-	_	160	_	-	120	-	-	120	-	-	80	ns
95	TdIEI (IEOr)	IEIの立上がりからIEOの立 上がりまでの遅延 (EDデコード後)	-	-	150	-	-	120	-	-	120	-	-	110	ns
96	TdIEI (IEOf)	IEIの立下がりからIEOの立 下がりまでの遅延	-	-	70	-	-	50	-	-	50	-	-	50	ns
97	TdIO (W/RWf)	IORQ立上がりからW/RDY 立下がりまでの選延(ウェイト)(ウェイトモード)	-	-	175	-	-	130	-	-	130		_	110	ns
98	TdC (W/RRf)	クロックの立上がりから W/RDY立下がりまでの遅 延(レディモード)	-	-	100	-	_	80	_	-	80	-	-	80	ns
99	TdC (W/RWZ)	クロックの立下がりから W/RDYフロート状態までの 遅延(ウェイトモード)	-	_	110	_	_	90	-	-	90	-	-	75	ņs
100	TwPh	CTC, DCD, SYNC高レベル パルス幅	200	-	-	200	_	1	200	-	-	100	-	-	ns
101	TwPl	CTC, DCD, SYNC低レベル パルス幅	200	-	-	200	-	_	200	-	_	100	-	-	ns
102	TcTxc	送信クロック周期	330	-	®	250	-	00	250	-	8	160	-	8	ns
103	TwTxcl	低レベル送信クロック周期 パルス幅	100	-	80	80	-	80	80	1	8	70	-	80	ns
104	TwTxch	高レベル送信クロック周期 パルス幅	100	-	80	80	_	8	80	-	8	70	-	80	ns
105	TdTxc (TxD)	TxCの立下がりからTxD信号までの選延(X1モード)	-	_	220	_	-	180	-	-	180	-	-	115	ns
106	TdTxC (W/RRf)	TxC立下がりからW/RDY立 下がりまでの選延(レディ モード)	5	-	9	5	-	9	5	-	9	5	-	8	CLKIM MIN
107	TcRxC	受信クロック周期	330	_	8	250	-	8	250	-	8	160	-	8	ns
108	TwRxcl	低レベル受信クロック バル ス幅	100	_	. 8	80	-	8	80	-	8	60	-	8	ns

SIO部特性 (アクティブ状態) (2/2)

wRxch	高レベル受信クロック パ	最小	標準			(8MHz	,		10MHz	!) 	(12MH	ž)	4
wRxch	高レベル受信クロック パ		14-7-	最大	最小	標準	最大	最小	標準	最大	最小	標準	最大] "
	ルス幅	100	-	80	80	-		80	-	· ·	70	-	8	n
sRxD (Rxc)	RXCの立上がりに対する RxD信号セットアップ時間 (X1モード)	0	_	_	10	-	-	10	-	-	0	_	-	n:
hRxD (Rxc)	RXCの立上がりに対する RxD信号ホールド時間 (X1 モード)	100	-	-	80		- ،	80	-	-	50	-	-	n:
dRxc (W / RRf)			-	13	10	-	13	10	-	13	10	_	13	CLK
dRxc (SYNC)	RXCの立上がりからSYNC 立下がりまでの遅延 (出力 モード)	4	-	7	4	-	7	4	-	7	4	-	7	CLK M)
sSYNC (Rxc)	RXC立上がりに対する SYNC信号セットアップ時間 (外部周期モード)	-100	_	-	-100	-	-	-100	-	-	-100	_	-	n
Тис	割込み検知するのに必要 なTXCセットアップ時間	5.T1 +T48		9.T1 +T48	5.T1 +T48	-	9.T1 +T48	5 ₊ T1 +T48	-	9 _* T1 + T48	5.T1 + T48	_	9.T1 ⊷T48	ns
Rxc	割込み検知するのに必要 なRXCセットアップ時間	10.T1 + T48	-			-	- 1		-	- 1	- 1		13.T1 +748	ns
	iRxc (W / RRf) iRxc (SYNC) sync (Rxc)	(X1モード)	(X1モード) RXCの立上がりに対する RxD(居今ホールド時間 (X1 モード) RXCの立上がりからW/RXC (W/RRf) RXCの立上がりからW/ROY立下がりまでの遅延 (レディモード) RXCの立上がりからSYNC 立下がりまでの遅延 (出力モード) RXC立上がりに対する SYNC(居号セットアップ時間 (外部周期モード) RXC 都込み検知するのに必要 10、11 148	(X1モード)	(X1モード) RXCの立上がりに対する RxD(居号ホールド時間(X1 100 モード) RXCの立上がりからW RDY立下がりまでの遅延 10 - 13 (レディモード) RXCの立上がりからSYNC 立下がりまでの遅延(出力 モード) RXC立上がりからSYNC 10 RXC立上がりに対する RXC立	(X1モード)	(X1モード) RXCの立上がりに対する RxD(居号ホールド時間(X1 100 - 80 - 100 1 100 RxD(居号ホールド時間(X1 100 - 80 - 100 1 100 RXC の立上がりからW	(X1モード)	(X1モード) RXCの立上がりに対する RxD(Rxc) RXCの立上がりに対する RxD(居号ホールド時間(X1 モード) RXCの立上がりからW/ (RYc) RXCの立上がりからW/ (レディモード) RXCの立上がりからSYNC 立下がりまでの遅延(出力 モード) RXC立上がりからSYNC 立下がりまでの遅延(出力 モード) RXC立上がりに対する SYNC(Rxc) RXC立上がりに対する SYNC(居号セットアップ時間 SYNC(Rxc) RXC立上がりに対する RXC立上が	(X1モード)	(X1モード) RXCの立上がりに対する RxD(居号ホールド時間 (X1 100 - 80 80 80 180 180 RxD(居号ホールド時間 (X1 100 - 80 180 180 180 RXCの立上がりからW (RXC(W/RRf) (RY立下がりまでの遅延 10 - 13 10 - 13 10 - 13 10 - 13 10 - 13 10 RXCの立上がりからSYNC 立下がりまでの遅延 (出力 モード) RXCの立上がりからSYNC 立下がりまでの遅延 (出力 モード) RXC立上がりに対する SYNC(居号セットアップ時間 (外部周期モード) RXC立上がりに対する SYNC(居号セットアップ時間 (外部周期モード) RXC	(X1モード) RXCの立上がりに対する RxD信号ホールド時間 (X1	(X1モード) RXCの立上がりに対する RxD(居号ホールド時間 (X1 100 - 80 80 50 - 100 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	(X1モード) RXCの立上がりに対する RxD信号ホールド時間 (X1 日の) 80 * 80 50 * 80 50 * 80 50 * 80 * 50 * 80 * 50 * 80 * 50 * 80 * 50 * 60 * 7 4 - 7 4 - 7 4 - 7 4 - 7 4 - 7 4 - 7 4 - 7 4 - 7 4 - 7 4 - 7 4 - 7 4 - 7 4 - 7 4 - 7 4 - 7 4 - 7 7 4 - 7 4 - 7 4 - 7 4 - 7 4 - 7 4 - 7 7 7 7 7 7 7 7 7

4.3.6 WDT部AC特性 (アクティブ状態)

番号	1 2	号	項	目	l	Z84C01 (6MHz)			284C01 (8MHz)			84C015 10MHz		F	84C015 12MHz		¥
7					最小	標準	最大	最小	標準	最大	最小	標準	最大	最小	標準	最大	位
117	Tdc (WDTf)		立上 が り か ら 下がりまでの遅	~	-	160	-	-	120	_	-	120	-	_	120	ns
118	Tdc (WDTr)		立 上 が り か ら 上がりまでの遅	_	-	165	-	-	125	-	-	125	-	-	125	ns
119	TcWDT			カ周期 WDTモード0 WDTモード1 WDTモード2 WDTモード3	- - -	T1,216 T1,218 T1,220 T1,222	1 1 1 1	1 1 1 1	T1,216 T1,218 T1,220 T1,222	1111		T1 ₊ 216 T1 ₊ 218 T1 ₊ 220 T1 ₊ 222		-	T1,216 T1,218 T1,220 T1,222		ns ns ns

- (注) AC電気的特性測定条件

 VIH=2.4V, VIL=0.4V, VIHC=VCC-0.6V, VILC=0.6V

 VOH=2.2V, VOL=0.8V(ただしCLKOUTは除く)

 VOHC=VCC-0.6V, VOLC=0.6V(CLKOUT出力)

 CL=100pF

4.4 ACタイミング図 (1)(アクティブ状態)

4.4.1 MPU部ACタイミング図 (アクティブ状態)

図4.4.1~4.4.8は各動作の基本タイミング図です。図中の番号は4.3 AC電気的特性の表の番号と一致しています。




図4.4.1 オペコードフェッチサイクル

4.5 AC電気的特性(2)(インアクティブ状態)

$$\begin{split} &\text{TMPZ84C015BF-6} \text{ (TA} = -40^{\circ}\text{C} \sim +85^{\circ}\text{C}, \text{ V_{CC}=5V$} \pm 10\%, \text{ V_{SS}=0V)$} \\ &\text{TMPZ84C015BF-10/-12} \text{ (TA} = -40^{\circ}\text{C} \sim 70^{\circ}\text{C}, \text{ V_{CC}=5V$} \pm 10\%, \text{ V_{SS}=0V)$} \end{split}$$

4.5.1 CGC部AC特性 (インアクティブ状態)

番号	記号	項目		Z84C01 (6MHz)			84C015 (10MHz			84C015 12MHz		单位
r			最小	標準	最大	最小	標準	最大	最小	標準	最大	12
1	TcCCLK	出カクロック周期	-	162	_	_	100	_	_	80	-	n:
2	TwChCLK	出カクロック高レベルバル ス幅	-	70	_	-	40	-	-	32	-	n
3	TwCiCLK	出カクロック低レベルパル ス轄	_	70	-	-	40	-	-	32	-	n:
4	TfCCLK	出力クロック立下がり時間	-	. 12	_	_	10			10		n
5	TrCCLK	出カクロック立上がり時間	-	12		_	10		-	10	-	n:
6	TRST (INT) S	INTによるCLK OUTリスタート時間 (STOPモード)	-	214 + 2.5TcC	-	-	214 + 2.5TcC	_	_	214 + 2.5TcC	_	ns
7	TRST (NMI) S	NMI に よ るCLK OUT リ スタート時間 (STOPモード)	-	214 + 2.5TcC	-	-	214 + 2.5TcC	-	_	214 + 2.5TcC	-	n:
8	TRST (INT) I	INTによるCLK OUTリスター ト時間 (IDLE 1/2 モード)	-	2.5 *TcC	-	_	2.5 _TcC	-	-	2.5 *TcC	-	ns
9	TRST (NMI) I	NMIによるCLK OUTリスタート時間 (IDLE 1/2 モード)		2.5 *TcC	_	_	2.5 *TcC	-	_	2.5 _TcC	٦,	ns
10		RESETによるCLK OUTリスタート時間 (IDLE 1/2 モード)		1TcC	-	_	1TcC	-	_	1TcC	1	ns
11	TsHALT (M1r)	HALTセットアップ時間	10	-	_	10	-	-	10	_	-	ns
											29	1092

4.5.2 CTC部AC特性 (インアクティブ状態) (1/3)

番号	5\$	号	項	8		84C01 6MHz			84C01 10MH:			84C01 12MH		単位
7					最小	標準	最大	最小	標準	最大	最小	標準	最大	
12	TcC		クロック周期		162	-	-	100	_	-	80	_	_	ns
13	Twch		クロック高レ	ベルパルス幅	65	-	-	38	_	-	32	-	-	ns
14	Twci		クロック低レ	ベルバルス幅	-65	_	_	38	-	-	32	-	-	ns
15	TfC		クロック立下	がり時間	-		20	_		12	-	_	10	ns
16	TrC		クロック立上	がり時間	-	-	20	-	_	12	-	_	10	ns
17	Th		ホールド時間		10			10	-	_	10	-	-	ns

CTC部BAC特性 (インアクティブ状態) (2/3)

	CHOOKCAS	性(インアクティブ状態)	(2/3	''								
番号	記 号	項 目	TMP	Z84C01 (6MHz			Z84C01 (10MH:			284C01 (12MH		単位
~ 			最小	標準	最大	最小	標準	最大	最小	標準	最大] 14
18	TcCS (C)	クロック立下がりに対する CS (A1, A0) セットアップ時間	100	-	-	100	-	-	-	-	50	ns
19	TSCE (C)	クロック立上がりに対する CE (A7〜A2) セットアップ時間	150	-	-	80	-	-	-	-	50	ns
20	TsIO (C)	クロック立上がりに対する IORQ立下がりまでのセット アップ時間	70	_	-	65	_	-	-	-	50	ns
21	TsRD (C)	クロック立上がりに対する RD立下がりまでのセット アップ時間	70	-	-	55	_	-	45	_	-	ns
22	TdC (DO)	クロック立上がりからデー タ出力までの遅延	-	_	130	_	-	110	-	-	75	ns
23	ThWAIT (Cf)	IORQ, RD立上がりからデータフロートまでの遅延	_	_	90	_	_	85	-	-	70	ns
24	TdCr (M1f)	クロック立上がりに対する データ入力セットアップ時間	40	-	-	40	-	-	30	_	-	ns
25	TsM1 (C)	クロック立上がりに対する MTセットアップ時間	70	-	-	55	-	-	40		-	ns
26	TdM1 (IEO)	MT立下がりからIEO立下が りまでの遅延(MTサイクル の直前で割込みが発生した とき)	-	-	130		-	110	-	_	80	ns
27	TdiO (DOI)	IORQ立下がりからデータ出 カまでの遅延 (INTAサイク ル)	_	-	110	_	_	85	_	_	85	ns
28	TdCf (RDr)	IEI立下がりからIEO立下がり までの遅延	1	-	70	-	-	60	-	_	50	ns
29	TdIEI (IEor)	IEI立上がりからIEO立上がり までの遅延 (EDデコード後)	_	-	150	_	_	160	-	-	110	ns
30	TdC (INT)	クロック立上がりから INT立 下がりまでの遅延時間	-	-	TcC + 120	-	_	TcC + 110	-	-	TcC + 70	ns
31		CLK / TRG立上がりからINT 立下がりまでの遅延 (カウンタモード) TsCTR (C)を満足する場合	-	TcC + 120 + T37 2TcC + 120 +	_	_	TcC + 110 + T37 2TcC + 110 +	_	_	-	TcC + 70 + T37 2TcC + 70	ns
		TsCTR (C)を満足しない場合	_	T37	_	_	T37	_	_	_	+ 70 + T37	



CTC部BAC特性 (インアクティブ状態) (3/3)

番号	記号	項目	1 '	284C01 (6MHz			84C01 10MH;			84C01 12MH		単位
״			最小	標準	最大	最小	標準	最大	最小	標準	最大	1M
32	TcCTR	CLK/TRG周期	-	2TcC	-	_	2TcC	_	-	2TcC	-	ns
33	TrCTR	CLK / TRG立上がり時間	T -	-	40	-	_	30	-	_	30	ns
34	TfCTR	CLK / TRG立下がり時間	T-	-	40	_	_	30	_	_	30	ns
35	TwcTRI	CLK / TRG低レベルパルス幅	120	_	-	90	-	_	75	-	_	ns
36	TwCTRh	CLK/TRG高レベルパルス幅	120	-	-	90	-	-	75	-	_	ns
37	TsCTR (CS)	即時カウントに要するクロックの立上がりに対する CLK/TRGのセットアップ制 間(カウントモード)	150	-	_	110	-	-	65	_	-	ns
38	TsCTR (CT)	ブリスケーラの即時起動に 要するクロックの立上がり に対するCLK/TRGのセット アップ時間(カウンタ モード)	150	-	_	110	_	_	65	-	_	ns
39	TdC (ZC / TOr)	クロック立上がりから ZC/TO立上がりまでの遅延	-	-	140	-	-	110	-	-	65	ns
40	TdC (ZC / TOf)	クロック立下がりから ZC/TO立下がりまでの遅延	-	-	140	_	-	110	-	-	65	ns

29109

4.5.3 PIO部AC特性 (インアクティブ状態) (1/3)

番号	58	号	項	B		84C01 6MHz			84C015 10MHz			84C01! 12MH		単位
7					最小	標準	最大	最小	標準	最大	最小	標準	最大] "
41	TsCS (RI)		CE, B/A, C/D 対するセット	のRD, IORQ に アップ時間	50	-	-	50	-	-	30	-	-	ns
42	Th		ホールド時間)	40	-	_	40		_	20	_	-	ns
43	TsRI (C)			_がりに対する ットアップ時間	70	-	- :	60	-	-	45	-	-	ns
44	TdRI (DO)		RD, IORQの データ出力ま	立下がりから での遅延	-	-	300	-	-	200	-	-	70	ns
45	TdRI (DOs)	,		立上がりから トまでの遅延	-	-	70	-	-	70	_	-	70	ns
46	TsDI (C)		クロック立」 データセット	がりに対する アップ時間	40	-	-	40	1	-	25	-	-	ns
47	TdIO (DOI)	1		vのIORQの立下 - タ出力までの	_	-	120	-	-	85	-	-	85	ns

PiO部AC特性 (インアクティブ状態) (2/3)

番号	記号	項	B		84C01 6MHz			84C01 10MH	5BF-10 z)		84C01 12MH		単
7				最小	標準	最大	最小	標準	最大	最小	標準	最大	位
48	TsM1 (Cr)		ヒがりに対する トアップ時間	70	_	-	50	-	-	40	-	-	ns
49	TsM1 (Cf)		ドがりに対する トアップ時間)	0	_	_	0	_	_	0	-	-	ns
50	TdM1 (IEO)	M1立下がりた までの遅延	からIEO立下がり	-	-	100	-	_	100	-	-	80	ns
51	TsIEI (IO)	IEIのIORQのこ るセットアッ (INTAサイク)		100	-	_	80	. –	-	80	-	_	ns
52	TdIEI (IEOf)	IEI立下がりか までの遅延	らIEO立下がり	_	-	70	-		70	-	-	50	ns
53	TdIEI (IEOr)	IEI立上がりか までの遅延	・らIEO立上がり	-	-	150	_	_	120	-	_	110	ns
54	Td10 (C)		Fがりに対する ットアップ時間	170	-	-	120	_	_	40	-	-	ns
55	TdC (RDYr)	クロック立下 立上がりまで	がりからREADY の遅延	-	-	170	_	_	150	-	_	90	ns
56	TdC (RDYf)	クロツク立下 立下がりまで	がりからREADY の遅延	_		120	-	-	110	-	-	90	ns
57	TwSTB (C)	STROBETTIL	ス幅	120	-	_	100	-	- "	40	_		пs
58	TsSTB (C)	STROBEの立』 アップ時間(2	下がりに対する 上がりのセット 欠のサイクルで フティブにする	150	-	_	100	-	-	60	-	-	ns
59	TdIO (PD)	IORQ立上がり タ確定までの (モード0)	ノから出力デー 遅延	-	-	160	-	_	140	-	_	110	ns
60	TsPD (STB)		がりに対する トアップ時間	190	-	-	150	-	-	50	-	-	ns
61	TdSTB (PD)	STROBE立下が データ遅延時 (モード2)	がりからの出力 省	-	_	180	-	-	150	-	-	80	ns
62	TdSTB (PDr)	STROBE立上か フロートまで (モード2)	「りからデータ の遅延	-	_	160	-	-	120	-	-	110	ns

PiO部AC特性 (インアクティブ状態) (3/3)

番号	£ 5‡	号	項	B		84C01 6MHz			84C015 10MHz		l	84C015 12MHz	5BF-12 z)	単位
Ľ					最小	標準	最大	最小	標準	最大	最小	標準	最大	
63	TdPD (INT)	ŀ	ポートデー 下がりまで((モード3)	ター致からINT立 D遅延		_	430	-	_	350	_	-	150	ns
64	TdSTB (INT)		STROBE立上 下がりまでの	がりからINT立 D遅延	-	-	350	-	-	250	-	1	100	ns
													29	91092

4.5.4 SIO部AC特性 (インアクティブ状態) (1/3)

番号	記号	項目	1	.84C01 (6MHz		TMPZ	84C01 10MH			84C01 12MH:		単位
Ľ			最小	標準	最大	最小	標準	最大	最小	標準	最大] ' <u>*</u>
65	TsCS (C)	クロック立上がりに対する コ ン ト ロ ー ル 信 号 (CE (A7〜A2), C / D (A0), B / A (A1)) セットアップ時間		-	_	40	-	-	30	_	_	пs
66	TsRD (C)	クロック立上がりに対する IORO, RD信号セットアップ 時間		-		55	_	_	45	_	_	ns
67	TdC (DO)	クロックの立上がりから データ出力までの遅延	-	-	150	_	-	100	-	-	75	ns
68	TsDI (C)	クロック立上がりに対する データ入力セットアップ時間(ライトサイクルおよび MTサイクル)	30	-	-	30	_	-	30	_	_	ns
69	TdRD (DOz)	RDの立上がりからのデータ ホールド時間	_	1	90	~	_	70	-	_	70	ns
70	TdIO (DOI)	IORQ立下がりからデータ出 カまでの遅延 (INTACKサイ クル)	_		120	+	-	85	-	+	85	ns
71	TsM1 (C)	クロック立上がりに対する MT信号セットアップ時間	75	-	-	50	-	-	40	-	_	ns
72	TsiEl (IO)	IORQの立下がりに対するIEI 信号セットアップ時間 (INTACKサイクル)		-	-	80	1	-	80	-	_	ns
73	TdM1 (IEO)	Mīの立下がりからIEOの立 下がりまでの遅延 (ED デ コード)		_	160	-	-	120	-	_	80	ns
74	TdIEI (IEOr)	IEIの立上がりからIEOの立上 がりまでの遅延 (EDデコー ド後)	_	-	150	-	-	120	-	-	110	ns

SIO部AC特性 (インアクティブ状態) (2/3)

番号	記号	項目		284C01 (6MHz			84C01 10MH		TMPZ	84C01 12MH		単位
Ľ			最小	標準	最大	最小	標準	最大	最小	標準	最大	۳ ا
75	TdIEI (IEOf)	IEIの立下がりからIEOの立 下がりまでの遅延	_	-	70	- '	-	50	-	-	50	ns
76	TdC (INT)	クロックの立上がりから INTの立下がりまでの遅延	-	-	150	_	_	100	-	-	100	ns
77	TdIO (W / RWf)	IORQ, CE (A7〜A2)の立下が りからW/RDY立下がりまで の遅延 (ウェイト モード)	-	_	175	-	-	130	-	_	110	ns
78	TdC (W / RRf)	クロックの立上がりから W/RDY立下がりまでの遅延 (レディ モード)	_	-	100	-	-	80		_	80	ns
79	TdC (W / RWz)	クロックの立下がりから WR/DYフロート状態までの 遅延(ウェイト モード)	-		110	-	_	90	-	-	75	ns
80	Th, Th (CS)	セットアップ時間が規定さ れている各箇所でのホール ド時間	0	_	_	0	1	-	-	-	10	ns
81	TwPh	高レベルパルス幅	200	-	_	200	_	-	100	-	_	ns
82	TwPl	低レベルバルス幅	200	_	_	200		_	100	-	_	ns
83	TcTxC	送信クロック周期	330	_	∞	250	-	8	160	-	8	ns
84	TwTxCl	低レベル送信クロック パ ルス幅	100	-	∞	80	-	8	70	-	8	ns
85	TwTxCh	高レベル送信クロック パ ルス幅	100	-	8	80	-	∞	70	-	∞	ns
86	TdTxC (TxD)	TxCの立下がりからTxD信号 までの遅延 (x1モード)	1	_	220	-	-	180	-	-	180	ns
87	, ,	TxCの立下がりからW/RDY 立下がりまでの遅延 (レディ モード)	5		9	5	_	9	5		9	CLK 周期
88	TdTxC (INT)	TxCの立下がりからINT立下 がりまでの遅延	5	-	9	5	-	9	5	-	9	CLK 陶斯
89	TcRxC	受信クロック周期	330	-	∞	250	_	∞	250	-	∞	ns
90	TwRxCl	低レベル受信クロック パ ルス幅	100	-	∞	80	-	∞	70	-	∞	ns
91	TwRxCh	高レベル受信クロック パ ルス幅	100	-	∞	80	-	∞	70	-	∞	ns
92	TsRxD (RxC)	RxC立上がりに対するRxD信 号セットアップ時間 (x1モード)	0	-	-	0	-	-	0	-	-	ns

SIO部AC特性 (インアクティブ状態) (3/3)

番号	£ 5 1	-	項	· ·	I	84C01 6MHz			84C01! 10MH		TMPZ	84C01! 12MHz		単位
Ľ					最小	標準	最大	最小	標準	最大	最小	標準	最大] IX
93	ThRxD (RxC))	RXCの立上が 信号ホールド (x1モード)	りに対するRxD 時間	100	-	-	80	-	-	100	_	-	ns
94	TdRxC (W / F	RRf)	RXCの立上が 立下がりまで (レディ モー		10	_	13	10	-	13	10	-	13	CLK 周期
95	TdRxC (INT)		RXCの立上が がりまでの遅	りからINT立下 延	10	-	13	10	-	13	10	_	13	CLK 周期
96	TdRxC (SYN	C)	RXCの立上が 下がりまでの (内部周期 モ-		4	ı	7	4	-	7	4	-	7	CLK 周期
97	TsSYNC (RxC	-)		「りに対する トアップ時間 -ド)	-100	1	_	-100	ı	1 .	-100	ı	1	ns

4.5.5 WDT部AC特性 (インアクティブ状態) (1/2)

番号	記号	項目	TMPZ84C015BF-6 (6MHz)			TMPZ84C015BF-10 (10MHz)			TMPZ84C015BF-12 (12MHz)			単位
			最小	標準	最大	最小	標準	最大	最小	標準	最大	114
98	TsAdd (Cr)	クロック立上がりに対する アドレスセットアップ時間		-	_	150	-	-	150	-	-	ns
99	TsIO (Cr)	クロック立上がりに対する IORQ立下がりまでのセット アップ時間		_	-	70	-	_	70	-	-	ns
100	TdRD (Cr)	クロック立上がりに対する RD立下がりまでのセット アップ時間		-	-	70	-	_	70	_ '	-	ns
101	TdCr (Do)	クロック立上がりからデー タ出力までの遅延	-	-	130	-	-	130	-	-	130	ns
102	TdIORDr (DoZ)	IORQ, RD立上がりからデータフロートまでの遅延	-	-	90	-	_	90	_	_	90	ns
103	TsWR (Cr)	クロック立上がりに対する WR立下がりまでのセット アップ時間		-	-	70	_	_	70	-	-	ns
104	TsDI (Cr)	クロック立上がりに対する データ入力セットアップ時間		-	_	0	-	-	0	-	1	ns
105		IORQ, WR立上がってから のデータ出力保持時間	20			20	1	-	20	-	-	ns

WDT部AC特性 (インアクティブ状態) (2/2)

番号	記号	項	E	TMPZ84C015BF-6 (6MHz)			TMPZ84C015BF-10 (10MHz)			TMPZ84C015BF-12 (12MHz)			東
٦			最小	標準	最大	最小	標準	最大	最小	標準	最大	位	
106	TdC (WDTf)		立 上 が り か ら 下がりまでの遅延	-	-	160	_	_	120	-	-	120	ns
107	TdC (WDTr)		立上がりから 上がりまでの遅延	-	-	165	-	-	125	-	-	125	ns
	TCWDT	WDTOUT出7	カ周期 WDTモード0	-	T12+	-	-	T12*	-	-	T12+		ns
108			WDT€- F1	-	T12+ 218	-	-	T12*	_	-	T12+ 218	٠,	ns
			WDTモード2	-	T12+	-	-	T12+ 220	-	-	T12- 220		ns
			WDT€ - F3	-	T12*	-	-	T12+ 222	-	-	T12+ 222	-	ns

- (注) AC電気的特性測定条件

 VIH = 2.4V、VIL = 0.4V

 VOH = 2.2V、VOL = 0.8V(ただしCLKOUTは除く)

 VIHC = Vcc 0.6V、VILC = 0.6V(CLKOUT)

 VOHC = VCC 0.6V、VOLC = 0.6V(CLKOUT)
- CL=100pF

4.6 ACタイミング図 (2) (インアクティブ状態)

4.6.1 CGC部ACタイミング図 (インアクティブ状態)

. CLKOUT端子とCLKIN端子を接続した場合の各モードのタイミングを示します。




図4.6.1 CLKOUT波形




図4.6.2 クロックリスタートタイミング(STOPモード時)