


习题——处理器设计及分析 一. 阅读理解（共2题，100分）

1. (阅读理解, 50分) 某嵌入式处理器的核心 CPU 结构如图所示（含累加器 AC、条件状态寄存器、运算器 ALU 及 4 个寄存器 a/b/c/d），主存 MM 为该处理器的外部存储单元，图中箭头定义了各部件间的信息传输逻辑。基于该硬件架构，完成以下工程分析任务：



(1) (填空题) 硬件部件识别

在计算机系统硬件设计中，寄存器是指令执行与数据通路的核心部件。请结合 CPU 的功能逻辑（取指、译码、执行阶段的信息交互需求），标识图中 4 个寄存器（a、b、c、d）对应的硬件功能模块，填写其标准部件名称：

a:(); b:(); c:(); d:()。

第1空

数据寄存器MDR

第2空

指令寄存器IR

第3空

地址寄存器MAR

第4空

程序计数器PC

(2) (简答题) 取指阶段数据通路分析

指令取指是 CPU 执行周期的首个阶段，需完成 “从主存读取指令并送入译码部件” 的功能。请基于图中硬件连接关系，描述该 CPU 取指过程的数据传输通路（用 “部件→部件” 的逻辑链路表示）。

程序计数器PC(d)→地址寄存器MAR(c)→主存储器M→数据寄存器MDR(a)→指令寄存器IR(b)→操作控制器→程序计数器PC(d)+1

(3) (简答题) “LDA X” 指令执行通路分析

在该处理器指令集中，“LDA X” 为 “主存读” 指令（功能定义：将主存地址 X 对应的存储单元内容送入累加器 AC，即 $(X) \rightarrow AC$ ）。请结合硬件架构，描述该指令执行阶段的完整数据通路（含地址传输、数据读取、运算器交互的全链路）。

分析： LDA X 是取数指令，功能是将内存地址 X 的内容加载到累加器 AC。此时指令已在 IR (b) 中，地址码 X 位于 b 中。

1. **送地址：** 将指令寄存器 (b) 中的地址码 X 送入地址寄存器 (c)。
2. **读数据：** 主存 (M) 根据地址 X 读出数据，送入数据寄存器 (a)。
3. **执行加载：** 数据从 (a) 经过 ALU（通常由 ALU 进行透传操作，即加 0 或直接传送）送入累加器 AC。

指令寄存器IR(b) → 地址寄存器MAR(c) → 主存储器M → 数据寄存器MDR(a) → 运算器ALU → 累加器AC

(4) (简答题) “ADD Y” 指令执行通路分析

“ADD Y” 为 “主存加法” 指令（功能定义：将累加器 AC 当前值与主存地址 Y 对应的存储单元内容相加，结果回存至 AC，即 $(AC) + (Y) \rightarrow AC$ ）。请基于硬件模块的连接逻辑，描述该指令执行阶段的数据传输与运算通路。

分析： **ADD Y** 是加法指令，功能是将 AC 的当前值与内存地址 Y 的内容相加，结果存回 AC。

1. **送地址：** 将指令寄存器 (b) 中的地址码 Y 送入地址寄存器 (c)。
2. **读操作数：** 主存 (M) 根据地址 Y 读出操作数，送入数据寄存器 (a)。
3. **执行运算：** 累加器 AC 的内容和数据寄存器 (a) 的内容同时送入 ALU 进行加法运算，运算结果由 ALU 输出并写回 AC。

答案：

- 取操作数：指令寄存器IR(b) → 地址寄存器MAR(c) → 主存储器M → 数据寄存器MDR(a)
- 运算回写：(累加器AC，数据寄存器MDR(a)) → 运算器ALU → 累加器AC

状态寄存器由ALU更新

(5) (简答题) “STA Z” 指令执行通路分析

“STA Z” 为 “主存写” 指令（功能定义：将累加器 AC 当前值写入主存地址 Z 对应的存储单元，即 (AC)→Z)。请结合图中信息流向，描述该指令执行阶段的地址准备、数据写回通路。


分析： **STA Z** 是存数指令，功能是将 AC 的内容写入内存地址 Z。

1. **送地址：** 将指令寄存器 (b) 中的地址码 Z 送入地址寄存器 (c)。
2. **送数据：** 将累加器 AC 中的数据送入数据寄存器 (a)（图中 AC 有指向 a 的箭头）。
3. **写内存：** 将 (a) 中的数据写入主存 (M) 中由 (c) 指向的单元。

答案：

- 地址准备：指令寄存器IR(b) → 地址寄存器MAR(c) → 主存储器M(地址端)
- 数据写回：累加器AC → 数据寄存器MDR(a) → 主存储器M(数据端) 操作控制器的写控制信号为1时,数据寄存器MDR(a) → 主存储器M[地址寄存器MAR(c)],即**数据寄存器 MDR(a)** 中的内容写入 **地址寄存器 MAR(c)** 当前指示的主存单元。

2. (阅读理解, 50分) 某嵌入式计算系统的 CPU 数据通路架构如图所示（包含指令寄存器 IR、移位器、算术逻辑单元 ALU、寄存器组 ($R_0 \sim R_3$ 、PC)、地址寄存器 MAR、数据寄存器 MDR 及主存 M 等核心硬件模块)。指令 **ADD R_1 , (R_2)** 的功能定义为 “将寄存器 R_1 中的数据与主存中以 R_2 内容为地址的存储单元数据相加，结果暂存至指定部件”。基于该硬件架构，需完成指令执行全流程的微操作序列分析（含取指、取数、运算三个关键阶段），具体工程任务如下：



(1) (简答题) 取指周期微操作序列分析

指令取指是 CPU 指令执行的首个阶段，需完成“从主存读取指令、送入指令寄存器并完成程序计数器自增”的硬件逻辑。请结合图中数据通路，推导该阶段的微操作执行序列（需明确各硬件模块的信号传输与控制逻辑，以“部件操作→部件操作”的形式描述）。

目标：将 PC 的内容作为地址送给主存，读出指令存入 IR，并使 PC+1。

- **分析：**
- PC 在寄存器堆中，要送到 MAR，必须走：PC → LA/LB → ALU → 移位器 → 总线 → MAR。
- PC 自增通常在 CPU 内部完成，可以利用 ALU 进行 +1 运算，结果写回 PC。
- 内存读出的指令经 MDR 送入 IR。
- 取指周期 = PC 给地址 → 内存给指令 → IR 装指令 → PC 通过 ALU 自增。

答案：

节拍	微操作	说明
T0	PC → LA → ALU → Bus → MAR	数据经ALU透传上总线
T1	M[MAR] → MDR, (PC → LA)	读内存，同时PC送入LA准备自增

节拍	微操作	说明
T2	MDR → IR	指令送译码
T3	1 → LB, (LA+LB) → Bus → PC	利用ALU完成PC+1并写回

(2) (简答题) 取数周期微操作序列分析

对于ADD R₁, (R₂)指令，取数阶段需完成“以 R₂内容为地址，读取主存对应单元数据”的功能。请基于硬件模块的连接关系，推导该阶段的微操作执行序列（需覆盖地址传输、主存访问、数据暂存的全链路）。

目标：指令是 ADD R₁, (R₂)，需要根据 R₂ 中的地址，去内存把数据取出来。

- **分析：**
- 指令已在 IR 中，寄存器 R2 保存的是操作数的 **有效地址**。
- R2 位于寄存器堆中，其内容需经总线送入 MAR。
- 主存根据 MAR 中的地址读出数据。
- 读出的数据先进入 MDR，作为 ALU 的一个输入操作数。

答案：

节拍	微操作	说明
T4	R2 → LA → ALU → Bus → MAR	R2经ALU透传做地址
T5	M[MAR] → MDR	数据读入MDR
T6	MDR → Bus → LB	将数据预先送入运算输入锁存器LB

(3) (简答题) 加法周期微操作序列分析

加法运算阶段需完成“R₁数据与取数阶段获取的主存数据相加，并暂存结果”的功能。请结合 ALU、寄存器组等模块的交互逻辑，推导该阶段的微操作执行序列（需明确运算器的输入来源、运算过程及结果存储逻辑）。

目标：将寄存器 R1 中的数据与取数阶段从主存获得的数据相加，并将运算结果暂存（写回）至 R1。

- **分析：**
- 加法运算由 ALU 完成，ALU 的两个输入端分别为 LA 和 LB。
- 寄存器 R1 的内容作为第一个操作数，送入 LA。

- 数据寄存器 **MDR** 中的内容作为第二个操作数，送入 **LB**。
 - ALU 执行加法运算，结果经总线写回寄存器 **R1**。
 - 同时，ALU 可更新条件码/状态标志（若题目未要求，可不写）。
-

答案：

节拍	微操作	说明
T7	R1 → LA	被加数送入LA (加数已在LB)
T8	ALU(LA+LB) → Bus → R1	结果经移位器、总线写回