РОССИЙСКАЯ ФЕДЕРАЦИЯ

(19) RU (11) 2018 101 470 (13) A

(51) МПК
H03L 7/185 (2006.01)

ФЕДЕРАЛЬНАЯ СЛУЖБА
ПО ИНТЕЛЛЕКТУАЛЬНОЙ СОБСТВЕННОСТИ

(12) ЗАЯВКА НА ИЗОБРЕТЕНИЕ

(21)(22) Заявка: **2018101470, 09.08.2016**

Приоритет(ы):
(30) Конвенционный приоритет:
18.06.2015 US 62/181,221;
05.08.2016 US 15/229,915

(43) Дата публикации заявки: **18.07.2019** Бюл. № **20**

(85) Дата начала рассмотрения заявки PCT на национальной фазе: **18.01.2018**

(86) Заявка PCT:
IB 2016/054790 (09.08.2016)

(87) Публикация заявки PCT:
WO 2016/203460 (22.12.2016)

Адрес для переписки:
190000, Санкт-Петербург, БОКС-1125

(71) Заявитель(и):
ЙОЗЕФСБЕРГ, Йекутиэль (IL),
ЛАВИАН, Таль И. (US)

(72) Автор(ы):
ЙОЗЕФСБЕРГ, Йекутиэль (IL),
ЛАВИАН, Таль И. (US)

(54) СИНТЕЗАТОР ЧАСТОТ СО СВЕРХНИЗКИМ ФАЗОВЫМ ШУМОМ

(57) Формула изобретения

1. Система, состоящая из:

как минимум одного синтезатора частоты со сверхнизким фазовым шумом, при этом как минимум один синтезатор частоты со сверхнизким фазовым шумом содержит:

(i) как минимум один первый тактовый генератор, конфигурированный для генерирования как минимум одного первого сигнала тактовой частоты;

(ii) как минимум один контур фазовой автоподстройки частоты с дискретизацией (PLL), при этом данный как минимум один PLL с дискретизацией содержит:

(a) как минимум один фазовый детектор с дискретизацией, конфигурированный для приема как минимум одного первого тактового сигнала и одной эталонной частоты для генерирования как минимум одного первого аналогового сигнала управляющего напряжения; и

(b) как минимум один эталонный управляемый напряжением генератор (VCO), конфигурированный для приема как минимум одного аналогового сигнала управляющего напряжения для генерирования эталонной частоты;

(iii) как минимум один первый делитель фиксированной частоты, конфигурированный для приема как минимум одной эталонной частоты и для деления как минимум одной данной эталонной частоты на первый заданный коэффициент для генерирования как минимум одного тактового сигнала цифрового генератора прямого сигнала (DDS);

(iv) как минимум один высокочастотный DDS, конфигурированный для приема как

RU 2018101470 A

минимум одного тактового сигнала DDS и для генерирования как минимум одного второго тактового сигнала как минимум одной второй тактовой частоты; и

(v) как минимум один главный контур фазовой автоподстройки частоты (PLL), при этом как минимум один главный PLL содержит:

(a) как минимум один высокочастотный цифровой детектор фазы/ частоты, конфигурированный для приема и сравнения как минимум одного второго сигнала тактовой частоты и как минимум одного сигнала частоты обратной связи для генерирования как минимум одного второго аналогового сигнала управляющего напряжения и как минимум одного цифрового сигнала управляющего напряжения;

(b) как минимум один главный VCO, конфигурированный для приема как минимум одного первого аналогового сигнала управляющего напряжения или как минимум одного второго аналогового сигнала управляющего напряжения и для генерирования как минимум одного выходного сигнала как минимум на одной выходной частоте, при этом как минимум один цифровой сигнал управляющего напряжения контролирует, какой из как минимум одного первого аналогового сигнала управляющего напряжения или как минимум одного второго аналогового сигнала управляющего напряжения принимается как минимум одним главным VCO;

(c) как минимум один микшер преобразования частоты с понижением, конфигурированный для смешивания как минимум одной выходной частоты и эталонной частоты для генерирования как минимум одной промежуточной частоты; и

(d) как минимум один второй делитель фиксированной частоты, конфигурированный для приема и деления как минимум одной промежуточной частоты на второй заданный коэффициент для генерирования как минимум одного сигнала обратной связи.

2. Система по п. 1, в которой как минимум один синтезатор частоты со сверхнизким фазовым шумом далее содержит как минимум один третий делитель фиксированной частоты, конфигурированный для приема и деления как минимум одного выходного сигнала, генерированного как минимум одним главным PLL, на третий заданный коэффициент для генерирования как минимум одного окончательного выходного сигнала как минимум одной окончательной выходной частоты.

3. Система по п. 2, в которой как минимум одна окончательная выходная частота находится в диапазоне от 4,9 ГГц до 5,85 ГГц, включительно.

4. Система по п. 2, в которой третий заданный коэффициент равен 2.

5. Система по п. 1, в которой как минимум один генератор тактового сигнала содержит кварцевый генератор с температурной компенсацией (TCXO).

6. Система по п. 5, в которой как минимум одна первая тактовая частота находится в диапазоне от 10 МГц до 250 МГц, включительно.

7. Система по п. 1, в которой эталонная частота составляет 11,75 ГГц или 12,75 ГГц.

8. Система по п. 1, в которой первый заданный коэффициент равен 4.

9. Система по п. 1, в которой как минимум вторая тактовая частота находится в диапазоне от 0,525 ГГц до 1 ГГц, включительно.

10. Система по п. 1, в которой как минимум одна выходная частота составляет 9,8 ГГц или 11,7 ГГц.

11. Система по п. 1, в которой как минимум одна промежуточная частота находится в диапазоне от 1,05 ГГц до 2 ГГц, включительно.

12. Система по п. 1, в которой второй заданный коэффициент равен 2, и как минимум одна частота обратной связи находится в диапазоне от 0,525 ГГц до 1 ГГц, включительно.

13. Система по п. 1, в которой как минимум один высокочастотный DDS является источником низкого фазового шума как минимум в одном синтезаторе частоты со сверхнизким фазовым шумом.

RU 2018101470 A

14. Система по п. 1, в которой как минимум один микшер преобразования частоты с понижением понижает как минимум одну выходную частоту как минимум одного выходного сигнала для уменьшения отношения частот как минимум одного второго тактового сигнала и как минимум одного сигнала обратной связи.

15. Система по п. 14, в которой уменьшение отношения частот как минимум одного второго тактового сигнала и как минимум одного сигнала обратной связи приводит к снижению фазового шума, присутствующего как минимум в одном выходном сигнале.

16. Система по п. 14, в которой коэффициент 2 снижает фазовый шум как минимум одного окончательного выходного сигнала как минимум в одном синтезаторе частоты со сверхнизким фазовым шумом на величину 20 дБ.

17. Система по п. 1, в которой как минимум один синтезатор частоты со сверхнизким фазовым шумом используется в конце линии передатчика для устранения помех алгоритма цифровых предыскажений (DPD) в выходных сигналах передатчика.

18. Система по п. 1, в которой система состоит из одной системы радиолокационной связи, системы спутниковой связи, системы связи стандарта «Долгосрочное Развитие» (LTE) и системы оборонной связи.

19. Система по п. 1, в которой как минимум один синтезатор частоты со сверхнизким фазовым шумом работает в качестве независимой микросхемы.

20. Система по п. 1, в которой как минимум один синтезатор частоты со сверхнизким фазовым шумом снижает фазовый сдвиг на ошибку ($\Delta\emptyset$) до значения ниже 0,04°.

21. Система, включающая в себя:

как минимум один синтезатор частоты со сверхнизким фазовым шумом, при этом как минимум один синтезатор частоты со сверхнизким фазовым шумом содержит:

(i) как минимум один генератор тактового сигнала, конфигурированный для генерирования как минимум одного тактового сигнала как минимум одной тактовой частоты;

(ii) как минимум один контур фазовой автоподстройки частоты с дискретизацией (PLL), при этом как минимум один PLL с дискретизацией содержит:

(a) как минимум один фазовый детектор с дискретизацией, конфигурированный для приема как минимум одного тактового сигнала и эталонной частоты для генерирования как минимум одного первого аналогового сигнала управляющего напряжения; и

(b) как минимум один эталонный управляемый напряжением генератор (VCO), конфигурированный для приема как минимум одного первого аналогового сигнала управляющего напряжения или как минимум одного второго аналогового сигнала управляющего напряжения для генерирования эталонной частоты, при этом как минимум один цифровой сигнал управляющего напряжения контролирует, какой из как минимум одного первого аналогового сигнала управляющего напряжения или как минимум одного второго аналогового сигнала управляющего напряжения принимается как минимум одним эталонным VCO;

(iii) как минимум один главный контур фазовой автоподстройки частоты (PLL), при этом как минимум один главный PLL содержит:

(a) как минимум один синтезатор с дробным коэффициентом деления N, при этом как минимум один синтезатор с дробным коэффициентом деления N содержит:

(1) как минимум один высокочастотный цифровой детектор фазы/частоты, конфигурированный для приема и сравнения как минимум одной тактовой частоты и как минимум одной частоты обратной связи для генерирования как минимум одного второго аналогового сигнала управляющего напряжения и как минимум одного цифрового сигнала управляющего напряжения; и

(2) как минимум один делитель переменной частоты, конфигурированный для деления как минимум одного промежуточного сигнала на заданный коэффициент N для

RU 2018101470 A

генерирования как минимум одного сигнала обратной связи как минимум одной частоты обратной связи;

(b) как минимум один главный VCO.конфигурированный для приема как минимум одного третьего аналогового сигнала управляющего напряжения и для генерирования как минимум одного выходного сигнала как минимум одной выходной частоты; и

(c) как минимум один микшер преобразования частоты с понижением, конфигурированный для смешивания как минимум одной выходной частоты и эталонной частоты для генерирования как минимум одного промежуточного сигнала как минимум одной промежуточной частоты.

22. Система по п. 21, в которой как минимум один синтезатор частоты со сверхнизким фазовым шумом далее содержит как минимум один делитель фиксированной частоты, конфигурированный для приема и деления как минимум одного выходного сигнала, генерированного как минимум одним главным PLL, на заданный коэффициент для генерирования как минимум одного окончательного выходного сигнала как минимум одной окончательной выходной частоты.

23. Система по п. 22, в которой как минимум одна окончательная выходная частота находится в диапазоне от 4,9 ГГц до 5,85 ГГц, включительно.

24. Система по п. 22, в которой заданный коэффициент равен 2.

25. Система по п. 21, в которой как минимум один генератор тактового сигнала содержит кварцевый генератор с температурной компенсацией (TCXO).

26. Система по п. 25, в которой как минимум одна тактовая частота находится в диапазоне от 10 МГц до 250 МГц, включительно.

27. Система по п. 25, в которой кварцевый генератор с температурной компенсацией (TCXO) работает в качестве входа по частоте с низким уровнем шумам как для как минимум одного PLL с дискретизацией, так и для как минимум одного главного PLL.

28. Система по п. 21, в которой эталонная частота составляет 11,75 ГГц или 12,75 ГГц.

29. Система по п. 21, в которой как минимум одна выходная частота составляет 9,8 ГГц или 11,7 ГГц.

30. Система по п. 21, в которой как минимум одна промежуточная частота находится в диапазоне от 1,05 ГГц до 2 ГГц, включительно.

31. Система по п. 21, в которой как минимум один микшер преобразования частоты с понижением понижает как минимум одну выходную частоту как минимум одного выходного сигнала для уменьшения отношения частот как минимум одного тактового сигнала и как минимум одного сигнала обратной связи.

32. Беспроводная система по п. 31, в которой уменьшение отношения частот как минимум одного тактового сигнала и как минимум одного сигнала обратной связи приводит к снижению фазового шума, присутствующего как минимум в одном выходном сигнале.

33. Система по п. 21, в которой как минимум один синтезатор частоты со сверхнизким фазовым шумом используется как передатчик для устранения помех алгоритма цифровых предыскажений (DPD) в выходных сигналах передатчика.

34. Система по п. 1, в которой система содержит одну систему радиолокационной связи, систему спутниковой связи, систему связи стандарта «Долгосрочное Развитие» (LTE) и систему оборонной связи.

35. Система по п. 21, в которой как минимум один синтезатор частоты со сверхнизким фазовым шумом работает в качестве независимой микросхемы.

36. Система по п. 21, в которой как минимум один синтезатор частоты со сверхнизким фазовым шумом работает внутри системы на кристалле (SoC).

37. Система по п. 21, в которой как минимум один синтезатор частоты со сверхнизким

RU 2018101470 A

фазовым шумом уменьшает фазовый сдвиг на ошибку (Δ∅) до величины ниже 0,04°.

38. Система, содержащая:

систему фазовой автоподстройки частоты с дискретизацией (PLL), при этом система PLL с дискретизацией содержит:

(i) генератор тактового сигнала, конфигурированный для генерирования тактового сигнала на тактовой частоте;

(ii) генератор комбинационных частот, связанный с генератором тактового сигнала, генератор комбинационных частот преобразует тактовый сигнал из синусоидальной волны в серию очень узких импульсов на тактовой частоте;

(iii) фазовый детектор с дискретизацией, связанный с генератором комбинационных частот, фазовый детектор с дискретизацией принимает серии очень узких импульсов как минимум на одной тактовой частоте и генерирует первый аналоговый сигнал управляющего напряжения;

(iv) цифровой детектор фазы/частоты, связанный с генератором тактового сигнала, цифровой детектор фазы/частоты принимает тактовый сигнал и генерирует второй аналоговый сигнал управляющего напряжения;

(v) двухпозиционный ключ постоянного тока, связанный с цифровым детектором фазы/частоты и с фазовым детектором с дискретизацией;

(vi) контурный фильтр, связанный с двухпозиционным ключом постоянного тока; и

(vii) управляемый напряжением генератор (VCO), связанный как минимум с одним контурным фильтром и конфигурированный для генерирования эталонной частоты,

где:

(a) цифровой детектор фазы/частоты, двухпозиционный ключ постоянного тока, контурный фильтр и VCO работают как цифровой контур фазовой автоподстройки частоты (PLL),

(b) генератор комбинационных частот, фазовый детектор с дискретизацией, двухпозиционный ключ постоянного тока, контурный фильтр и VCO работают как PLL с дискретизацией.

(c) цифровой детектор фазы/ частоты (1) генерирует второй аналоговый сигнал управляющего напряжения на основании сравнения тактового сигнала и эталонной частоты и (2) генерирует цифровой сигнал управляющего напряжения в качестве сигнала обнаружения замыкания, который может быть высоким или низким; цифровой сигнал управляющего напряжения будет высоким, когда цифровой PLL замкнут на тактовую частоту, и низким, когда цифровой PLL не замкнут на тактовую частоту,

(d) двухпозиционный ключ постоянного тока принимает цифровой сигнал управляющего напряжения от цифрового детектора фазы/ частоты и производит переключение между цифровым детектором фазы/частоты и фазовым детектором с дискретизацией на основании цифрового сигнала управляющего напряжения; двухпозиционный ключ постоянного тока выводит: (1) второй аналоговый сигнал управляющего направления по сигналу цифрового детектора фазы/ частоты, если уровень цифрового сигнала управляющего напряжения низкий и (2) выводит первый аналоговый сигнал управляющего напряжения по сигналу фазового детектора с дискретизацией, если уровень цифрового сигнала управляющего напряжения высокий.

(e) контурный фильтр генерирует третий аналоговый сигнал управляющего напряжения, получая и обрабатывая: (1) второй аналоговый сигнал управляющего направления, если уровень цифрового сигнала управляющего напряжения низкий и (2) первый аналоговый сигнал управляющего направления, если уровень цифрового сигнала управляющего напряжения высокий, и

(f) VCO генерирует эталонную частоту на основании третьего аналогового сигнала

RU 2018101470 A

управляющего напряжения для замыкания цифрового PLL или PLL с дискретизацией на тактовой частоте.

39. Система по п. 38, в которой генератор тактового сигнала содержит кварцевый генератор с температурной компенсацией (TCXO).

40. Система по п. 39, в которой тактовая частота находится в диапазоне от 10 МГц до 250 МГц, включительно.

41. Система по п. 38, в которой эталонная частота равна 11,75 ГГц или 12,75 ГГц.

42. Система по п. 38, в которой цифровой детектор фазы/ частоты выполняет исходное замыкание, а когда цифровой PLL замыкает VCO на тактовой частоте, PLL с дискретизацией последовательно замыкает его на тактовой частоте, а цифровой PLL размыкается.

43. Система по п. 42, в которой во время исполнения исходного замыкания цифровым детектором фазы/ частоты первый аналоговый сигнал управляющего напряжения остается равным второму аналоговому сигналу управляющего напряжения.

44. Система по п. 38, в которой цифровой сигнал управляющего напряжения контролирует двухпозиционный ключ постоянного тока, выбирая цифровой PLL, PLL с дискретизацией или их комбинацию.

45. Система по п. 38, в которой, когда PLL с дискретизацией теряет состояние замыкания, цифровой сигнал управляющего напряжения становится низким, чтобы соединить двухпозиционный ключ постоянного тока с цифровым детектором фазы/ частоты для обеспечения повторного замыкания цифрового PLL на тактовом сигнале.

46. Система по п. 38, в которой контурный фильтр является общим как для PLL с дискретизацией, так и для цифрового PLL, в результате чего поддерживается одинаковое управляющее напряжение при переключении с цифрового PLL на PLL с дискретизацией.

47. Система по п. 38, в которой VCO является устройством с радиочастотной полосой пропускания (RF) или с узкой полосой пропускания.

48. Система по п. 38, в которой контурный фильтр является истинным интегрирующим контуром.

49. Система по п. 38, в которой PLL с дискретизацией работает как независимая микросхема с цифровыми цепями.

50. Система по п. 38, в которой PLL с дискретизацией работает как модуль, интегральная схема или их комбинация.

RU 2018101470 A