

0.1. Introducción

En el siguiente informe se busca diseñar y simular el sistema mostrado en la Figura (1). Para esto, se valió un oscilador que lidie con las señales de control del sistema, un filtro antialiasing y recuperador, un bloque de sample and hold y una llave analógica. Como primera instancia, se abordó el tema desde un punto teórico, deduciendo las fórmulas matemáticas para cada nodo del sistema.




Figura 1: Esquema del sistema sin señales de control.

Siendo $X_{in}(t)$ la señal de entrada analógica al sistema, para que esta sea inequívocamente representada por muestras equiespaciadas en el tiempo, debe ser el periodo de muestreo menor a la mitad del periodo de la señal de entrada, es decir, sea f_{in} la componente de mayor frecuencia de señal de entrada y f_s la frecuencia de muestreo

$$f_s > f_{in} \quad (1)$$

Debido a esto, se utiliza un filtro pasabajos para limitar en frecuencia la señal de entrada. Este filtro se denomina filtro antialiasing (o anti-alias), dado que al muestrear por debajo del susodicho límite, la relación entre la señal muestreada y la señal original no es más unívoca. Estas señales que pueden ser confundidas por la señal de entrada original se denominan alias.

Ahora que la señal de entrada puede ser inequívocamente representada por un muestreo en tiempo, se procede a obtener la fórmula matemática. Para esto, existen dos formas de muestrear una señal: muestreo natural y muestreo instantáneo. El muestreo natural se realiza con el sistema de la Figura (1), bypasseando el bloque de sample and hold, mientras que el muestreo instantáneo se realiza con el sistema entero.




Figura 2: Muestreo natural. a-b) Señal original y su espectro c-d) Tren de pulsos y su espectro e-f) Convolución de ambas señales. Imagen del apunte de ASSD.




Figura 3: Muestreo natural. a-b) Señal original multiplicada por tren de deltas y su espectro c-d) Pulso y su espectro e-f) Convolución de ambas señales. Imagen del apunte de ASSD

Finalmente, sea X_{FAA} la señal de entrada limitada en banda, al pasar por el sample and hold, la señal multiplicada por un tren de deltas es convolucionada con un pulso obteniendo X_{SH} , es decir

$$X_{SH} = \sum_{k=-\infty}^{+\infty} X_{FAA}(t) \cdot \delta_T(t - Tk) * \Pi\left(\frac{t}{\tau}\right) \quad (2)$$

0.2. Oscilador

Para realizar el muestreo y las subsiguientes mediciones se requiere diseñar un oscilador con frecuencia y duty cycle variable. El diseño elegido es el siguiente:




Figura 4: Oscilador con ajuste de frecuencia y duty cycle independientes.


Este permite, con los valores mostrados más adelante, variar la frecuencia entre 9.66 kHz , levemente menor a la frecuencia de corte del filtro anti-alias, y 25 kHz , logrando traspasar a la frecuencia de Nyquist en un 25 %. Además, este circuito permite configurar el duty cycle de la señal desde un 1 % a 99 % con máxima frecuencia y desde un 5 % a 95 % con mínima frecuencia. Existe, como se puede ver, una pequeña interacción entre el ajuste de frecuencia y duty cycle, lo que genera que los límites del duty cycle se achiquen al disminuir la frecuencia. A fines prácticos, se la consideró insignificante dado que los límites mínimos se cumplen. De esta forma, los valores tomados se detallan a continuación:

Componente	Valor
R_1	$2.2\text{ k}\Omega$
R_2	$10\text{ k}\Omega$
R_3	$10\text{ k}\Omega$
RP_{freq}	$4\text{ k}\Omega$
RP_{DT}	$45\text{ k}\Omega$
C_1	10 nF
C_2	1 nF


Tabla 1: Componentes del oscilador.

Una peculiaridad de esta configuración circuital del 555 es que la salida se encuentra tomada en el pin de descarga del integrado. Esta configuración funciona dado que el dicho pin y el pin de salida del integrado se encuentran en contra-fase. Esto permite realizar la carga y descarga del capacitor C_1 mediante la salida del integrado. Además, las resistencias R_2 y R_3 aumentan el rango de variabilidad de frecuencias y duty cycle del oscilador. Como el pin de descarga es de tipo open collector, se debe atar esta salida a la tensión de alimentación mediante una resistencia de pull up, en este caso R_1 .


Los resultados del oscilador, con una alimentación de 5 V se muestran a continuación:




(a) Onda simétrica con máxima frecuencia.




(b) Onda simétrica con mínima frecuencia.




(c) Máximo duty cycle con máxima frecuencia.



(d) Máximo duty cycle con mínima frecuencia.



(e) Mínimo duty cycle con máxima frecuencia.



(f) Mínimo duty cycle con mínima frecuencia.