El modulo de Sample and Hold puede ser esquematizado de la siguiente forma:




FIGURE 1. A Simple S/H Amplifier Consists of a Switch, Hold Capacitor, and Input and Output Buffers

## Figura 1

Su objetivo es el de muestrear la señal analógica de entrada y retener su valor por un pequeño intervalo de tiempo para que la circuiteria colocada inmediatamente después puede utilizar ese valor.

Sin embargo, es necesario adaptarlo a las condiciones en las que se lo va a utilizar. Para esto, se incluyen pines de corrección de tensión de offset, selección tasa de muestreo y finalmente otro muy importante para escoger el capacitor,  $C_{hold}$  más apropiado.

## 0.0.1. Circuito de correción de Offset

Al diseñar un circuito siempre se debe tener que los procesos de fabricación no son perfectos. En el caso de la digitalización de señales las tensiones de offset pueden provocar interpretaciones erróneas de los verdaderos valores de la señal. De hecho se recomienda que la tensión de offset este por debajo de la mitad del voltaje que ofrece el LSB.

$$V_{OS} < \frac{FS}{2^{n+1}}$$

Donde n es la resolución del  $\mathbf{ADC}$  y FS es el tope de escala.

El fabricante nos brinda una configuración para poder compensar la tensión de offset




Figura 2