의견(답변, 소명)서

【구분】 거절이유 등 통지에 따른 의견

【제출인】

【명칭】 삼성전자주식회사

【특허고객번호】 1-1998-104271-3

【사건과의 관계】 출원인

【대리인】

【명칭】 특허법인 씨엔에스

【대리인번호】 9-2003-100065-1

【지정된변리사】 이의훈, 안홍주, 조경은

【포괄위임등록번호】 2010-008855-7

【사건의 표시】

【출원번호】 10-2015-0100035

【제출원인이 된 서류의 발송번호】 9-5-2019-0490644-03

【의견내용】 별지와 같음

【취지】

위와 같이 특허청장(특허심판원장, 심판장)에게 제출합니다.

대리인 특허법인 씨엔에스 (서명 또는 인)

의견내용

2015년 특허출원 제10-2015-0100035호 '팬-아웃 반도체 패키지 및 그 제조 방법'(이하, "본원발명"이라 함)에 관한 2019년 07월 08일자 의견제출통지서에 대하여 다음과 같은 의견 및 보정을 제출합니다.

I. 거절이유의 내용

심사관님께서 지적하신 거절이유는 다음과 같습니다.

거절이유 1: 청구항 제7항의 기재가 불비하여 특허법 제42조제4항제2호에 따른 요건을 충족하지 못하므로 특허를 받을 수 없음.

거절이유 2: 청구항 전항에 기재된 발명은 통상의 기술자가 쉽게 발명할 수 있는 것이므로 특허법 제29조제2항에 따라 특허를 받을 수 없음.

인용발명 1: 미국 특허출원공개공보 US2013/0249101호(2013.09.26.)

인용발명 2: 공개특허공보 제10-2013-0132163호(2013.12.04.)

인용발명 3: 일본 공개특허공보 특개2007-157859호(2007.06.21.)

이에, 본원발명의 출원인은 아래와 같이 의견 및 보정을 개진합니다.

Ⅱ. 특허청구범위 보정

본 출원인은 특허청구범위를 아래와 같이 보정 하였습니다.

[청구항 1] (정정)

관통홀을 갖는 프레임;

상기 프레임의 관통홀 내에 배치된 반도체칩;

상기 프레임을 커버하며, 상기 반도체칩을 봉합하는 봉합재;

상기 프레임의 하면 및 상기 반도체칩의 하면 상에 배치된 절연층, 및 상기 절연층의 하면 상에 배치되며 상기 반도체칩과 전기적으로 연결된 제1도전성 패턴을 포함하는 재배선층;

상기 프레임 내에 배치되며, 하면이 상기 프레임으로부터 노출되며, 상기 하면의 적어도 일부가 상기 절연층과 접하는 제2도전성 패턴;

상기 프레임의 상기 제2도전성 패턴이 배치된 측의 반대측 상에 배치된 제3도전성 패턴; 및

상기 프레임 내에 배치되며, 상기 제2 및 제3도전성 패턴을 전기적으로 연결하는 관통 배선; 을 포함하며,

상기 제2도전성 패턴의 상기 관통 배선과 연결되는 상면의 적어도 일부는 상기 프레임과 접하고,

상기 제3도전성 패턴의 상기 관통 배선과 연결되는 하면의 적어도 일부는 상기 프레임과 접하고,

상기 절연층의 상면의 적어도 일부는 상기 반도체칩의 하면의 적어도 일부와 접하며,

상기 제2 및 제3도전성 패턴은 상기 제1도전성 패턴을 통하여 상기 반도체칩과 전기적으로 연결된,

팬-아웃 반도체 패키지.

[청구항 7] (정정)

제 1 항에 있어서,

상기 봉합재는 상기 제3도전성 패턴의 적어도 일부를 오픈시키는 개구부를 갖는,

팬-아웃 반도체 패키지.

[청구항 14] (정정)

제 1 항에 있어서,

상기 관통홀의 내벽에 배치되며, 상기 프레임의 상면 및 하면 중 적어도 하나로 연장되어 배치된 금속층; 을 더 포함하는,

팬-아웃 반도체 패키지.

[청구항 15] (정정)

관통홀을 갖는 프레임을 준비하는 단계;

상기 프레임 내에 배치되며, 하면이 상기 프레임으로부터 노출된 제1도전성 패턴을 형성하는 단계;

상기 프레임의 상기 제1도전성 패턴이 배치된 측의 반대측 상에 제2도전성 패턴을 형성하는 단계;

상기 프레임 내에 배치되며 상기 제1 및 제2도전성 패턴을 전기적으로 연결하는 관통 배선을 형성하는 단계;

상기 프레임의 관통홀 내에 반도체칩을 배치하는 단계;

상기 반도체칩을 봉합재로 밀봉하는 단계; 및

상기 프레임의 하면 및 상기 반도체칩의 하면 상에, 상기 제1도전성 패턴의 노출된 하면의 적어도 일부와 접하는 절연층 및 상기 절연층의 하면 상에 배치되며 상기 제1도전성 패턴 및 상기 반도체칩과 각각 전기적으로 연결되는 제3도전성 패턴을 포함하는 재배선층을 형성하는 단계; 를 포함하며,

상기 제1도전성 패턴의 상기 관통 배선과 연결되는 상면의 적어도 일부는 상기 프레임과 접하고,

상기 제2도전성 패턴의 상기 관통 배선과 연결되는 하면의 적어도 일부는 상기 프레임과 접하며,

상기 절연층의 상면의 적어도 일부는 상기 반도체칩의 하면의 적어도 일부와 접하는,

팬-아웃 반도체 패키지의 제조 방법.

상기 청구항 제1항 및 제15항의 보정은 [도 8e, 8f, 11e, 11f] 등을 기초로 구성요소 사이의 배치를 더 한정한 것이고, 상기 청구항 제7항의 보정은 [도 8e, 11e] 등을 기초로 기재불비를 해소하기 위한 보정을 수행한 것이며, 상기 청구항 제14항의 보정은 단락 [0161]을 기초로 독립항을 종속항으로 정정한 것인바, 특허법 제47조제2항 및 제3항의 범위를 만족하는 적법한 보정이라 판단됩니다.

Ⅲ. 거절이유에 대한 의견

1. 기재불비 거절이유에 대한 의견

심사관님께서는 청구항 제7항에는“봉합재는 상기 제2도전성 패턴의 적어도 일부를 오픈시키는 개구부를 갖는”이 기재되어있으나, 본원발명의 상세한 설명 및 도면에는 봉합재가 제2 도전성 패턴이 배치된 측의 반대측상에 배치된 제3 도전성 패턴의 일부를 오픈시키는 개구부를 갖는 점이 명시되어있을 뿐(본원 명세서 단락 [0077] 및 도면 8, 11 참조), 봉합재가 제2 도전성 패턴의 적어도 일부를 오픈시키는 개구부를 갖는 기재는 찾아볼 수 없으므로, 제7항은 발명의 상세한 설명에 의해 뒷받침된다고 볼 수 없다 지적하셨습니다.

이에, 본 출원인은 청구항 제7항의 기재불비를 극복하기 위하여 “봉합재는 상기 제2도전성 패턴의 적어도 일부를 오픈시키는 개구부를 갖는”을 “봉합재는 상기 제3도전성 패턴의 적어도 일부를 오픈시키는 개구부를 갖는”으로 정정하였으며, 보정된 청구항 제7항은 단락 [0077] 및 [도 8, 11] 등에 의하여 뒷받침되는바, 보정에 의하여 기재불비는 모두 해소된 것으로 사료됩니다.

2. 진보성 거절이유에 대한 의견

(1) 청구항 제1항

심사관님께서는 보정 전 청구항 제1항에 대하여 인용발명 1의 [도 6j, 6k, 6p, 6q] 및 단락 [0096]에 개시된 구성들과 실질적으로 동일하며, 일부 차이점에 대해서는 통상의 기술자가 자명하게 도출할 수 있는 것이라 지적하셨습니다.

이에, 본 출원인은 청구항 제1항을 상술한 바와 같이 보정하였으며, 심사관님께서 인용하신 도면 및 그 부호를 참조하여 보정된 청구항 제1항 발명을 인용발명 1과 비교하면 다음과 같습니다.

[구성 비교표]



청구항 제1항	인용발명 1	비교
① 관통홀을 갖는 프레임(110);	관통홀을 가지는 수직 연결 구조체(158)	대응
② 프레임(110)의 관통홀 내에 배치된 반도체칩(120);	관통홀에 배치된 반도체 다이(124)	대응
③ 프레임(110)을 커버하며, 반도체칩(120)을 봉합하는 봉합재(130);	수직 연결 구조체(158) 및 반도체 다이(124)를 밀봉하는 봉합재(282)	대응
④ 프레임(110)의 하면 및 반도체칩(120)의 하면 상에 배치된 절연층(140), 및 절연층(140)의 하면 상에 배치되며 반도체칩(120)과 전기적으로 연결된 제1도전성 패턴(144)을 포함하는 재배선층;	수직 연결 구조체(158) 및 반도체 다이(124) 각각의 하면 상에 배치된 절연층(304), 및 절연층(304)의 하면 상에 배치되며 반도체 다이(124)와 전기적으로 연결된 도전층(308)을 포함하는 빌드업 연결 구조체(324)	대응
⑤ 프레임(110) 내에 배치되며, 하면이 프레임(110)	수직 연결 구조체(158)의 하측에 배치된 전도층(162)	하측 및 상측에 배치된 전도층(162)은 수직 연결 구조

으로부터 노출되며, 하면의 적어도 일부가 절연층(140)과 접하는 제2도전성 패턴(184a);		체(185) 내에 그리고 상에 배치된 것이 아니라, **수직 연결 구조체(185)의 절연층(160)에 형성된 개구를 일부 채우는 것**임.
⑥ 프레임(110)의 제2도전성 패턴(184a)이 배치된 측의 반대측 상에 배치된 제3도전성 패턴(184b); 및	수직 연결 구조체(158)의 상측에 배치된 전도층(162)	
⑦ 프레임(110) 내에 배치되며, 제2 및 제3도전성 패턴(184a, 184b)을 전기적으로 연결하는 관통 배선(180); 을 포함하며,	수직 연결 구조체(158) 내에 배치되며, 양측의 전도층(162)을 전기적으로 연결하도록 배치된 전도층(152)	대응
⑧ 제2도전성 패턴(184a)의 관통 배선(180)과 연결되는 상면의 적어도 일부는 상기 프레임(110)과 접하고,	-	하측에 배치된 전도층(162)의 상면은 **전체적으로 전도층(152)과 접하**는바, 하측의 절연층(160)과 접할 수 없음.
⑨ 제3도전성 패턴(184b)의 관통 배선(180)과 연결되는 하면의 적어도 일부는 프레임(110)과 접하고,	-	상측에 배치된 전도층(162)의 하면은 **전체적으로 전도층(152)과 접하**는바, 상측의 절연층(160)과 접할 수 없음.
⑩ 절연층(140)의 상면의 적어도 일부는 반도체칩(120)의 하면의 적어도 일부와 접하며,	절연층(304)의 상면의 적어도 일부는 반도체 다이(124)의 하면의 적어도 일부와 접함	일부 차이

⑪ 제2 및 제3도전성 패턴(184a, 184b)은 제1도전성 패턴(144)을 통하여 반도체 칩(120)과 전기적으로 연결된,	양측 전도층(162)은 도전층(308)과 전기적으로 연결되고, 도전층(308)은 도전층(316)을 통해 반도체 다이(124)의 전도층(132)과 전기적으로 연결	일부 차이

대비 표에서 보실 수 있듯이, 인용발명 1은 보정된 청구항 제1항의 구성⑤⑥⑧⑨를 만족하지 못합니다. 예를 들면, 아래 도면에서와 같이, 보정된 청구항 제1항은 **(a) 관통 배선(180)과 연결되는 제2도전성 패턴(184a)의 상면의 적어도 일부가 프레임(110)과 접하는 점, 및 (b) 관통 배선(180)과 연결되는 제3도전성 패턴(184b)의 하면의 적어도 일부가 프레임(110)과 접하는 점**에서 인용발명 1과 구조적 차이점을 가집니다. 이는, 인용발명 1의 하측 및 상측에 배치된 전도층(162)은 수직 연결 구조체(185) 내에 그리고 상에 배치된 것이 아니라, **수직 연결 구조체(185)의 절연층(160)에 형성된 개구를 일부 채우는 것**에 불과하기 때문입니다. 특히, 이러한 개구는 각각 하측/상측의 전도층(152)을 스타퍼층으로 이용하여 형성되는 것이기 때문에, 하측/상측의 전도층(162) 각각의 하면/상면은 **필연적으로 그리고 전체적으로 하측/상측의 전도층(152)과 접할 수 밖에 없으**며, 그 결과 **하측/상측의 전도층(162) 각각의 하면/상면은 하측/상측의 절연층(160)과 결코 접할 수 없습**니다.



[도면 비교표]

본원발명의 도 12f의 일부	인용발명 1의 도 6p의 일부
	

따라서, 보정된 청구항 제1항은 인용발명 1 대비 진보성을 가진다 사료됩니다. 더불어, 이는 인용발명 2 및 3을 더 조합하더라도 마찬가지라 사료됩니다.

예를 들면, 보정된 청구항 제1항은 구성 ⑩에 한정된 바와 같이, 먼저 반도체칩을 배치하여 봉합재로 봉합하고, 그 후에 반도체칩 및 봉합재의 하측에 직접 재배선층을 형성하는, 소위 칩-퍼스트 구조에 관련된 발명이며, 인용발명 1 및 2도 마찬가지인 반면, 인용발명 3은 재배선층을 먼저 형성한 후 칩을 표면실장 기술로 실장하는, 소위 칩-라스트 구조에 관한 발명입니다.

[도면 비교표]

본원발명의 도 12f의 일부	인용발명 3의 도 5의 일부
	

따라서, 인용발명 3을 기초로 보정된 청구항 제1항의 구성을 도출하는 것이 통상의 기술자에게 자명하다 볼 수도 없고, 또한 인용발명 3을 인용발명 1 및/또는 2에 단순 조합하는 것이 통상의 기술자에게 자명하다 볼 수도 없다 사료됩니다.

(2) 청구항 제2, 5, 7, 9-11, 13-15항

청구항 제2, 5, 7, 9-11, 13-14항은 보정된 청구항 제1항을 인용하는 종속항들인바 적어도 상술한 이유로 인용발명 1-3 대비 진보성이 인정된다 사료됩니다.

또한, 청구항 제15항은 보정된 청구항 제1항과 실질적으로 동일한 기술적 특징을 포함하도록 보정 되었는바, 적어도 상술한 이유로 인용발명 1-3 대비 진보성이 인정된다 사료됩니다.

Ⅳ. 결 론

이상에서 설명 드린 바와 같이, 심사관님께서 지적하신 거절이유 1 및 2는 보정에 의하여 모두 해소된 것으로 사료됩니다.

따라서, 본 의견서 및 별도로 첨부되는 보정서를 참고하시어 심사하신 후, 특허 결정을 허여하여 주시길 부탁 드립니다.