# 의견서·답변서·소명서

【구분】 거절이유 등 통지에 따른 의견

【제출인】

【명칭】 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드

【특허고객번호】 5-2003-031981-8

【사건과의 관계】 출원인

【대리인】

【성명】 김태홍

【대리인번호】 9-1998-000158-0

【포괄위임등록번호】 2015-021877-3

【사건의 표시】

【출원번호】 10-2018-0072607

【제출원인이 된 서류의 발송번호】 9-5-2020-0150766-03

【의견내용】 별지와 같음

【취지】

위와 같이 특허청장(특허심판원장, 심판장)에게 제출합니다.

대리인 김태홍 (서명 또는 인)

## 의견내용

### Ⅰ. 거절결정의 이유의 요지

본원(특허출원번호 : 제10-2018-0072607호)에 대한 2020년 2월 27일자 거절결정의 이유는,

『본원 청구항 제10항의 발명은 통상의 기술자가 미국 특허출원공개공보 US2011/0207409호("**인용발명 1**") 및 미국 특허출원공개공보 US2011/0042747호("**인용발명 2**")로부터 용이하게 발명할 수 있다.』라는 것입니다.

### Ⅱ. 보정의 주요 내용

출원인은 본 의견서와 동일자로 제출하는 보정서에서, 청구범위에 기재된 발명이 인용발명들로부터 더 명확히 구별될 수 있도록 본원 명세서 단락 [0044], 도 6 및 청구항 제7항의 기재를 토대로 하여 본원 독립항 제10항을 보정하였습니다. 금번 보정은 특허법 제47조제2항 및 제3항에 따른 범위 내에서 이루어진 것으로서, 적법한 보정 범위 내임을 말씀드립니다.

### Ⅲ. 진보성 흠결의 거절결정의 이유에 대한 의견

거절결정서에서는 본원 독립항 제10항에 기재된 발명이 인용발명 1과 2에 비해 진보성이 흠결된다고 지적되었습니다. 이에 대응하여, 출원인은 본원 명세서 단락 [0044], 도 6 및 청구항 제7항의 기재를 토대로 하여 본원 독립항 제10항에 "**상기 제2 복수의 영역들은 제1 복수의 다이오드 핑거 영역들을 포함하며, 상기 제1 복수의 다이오드 핑거 영역들 중 각각의 다이오드 핑거 영역은: 제1 타입의 재료의 제1 웰 영역, 상기 제1 웰 영역에 위치된 상기 제1 타입의 재료의 제1 핑거 영역, 및 상기 제1 타입의 재료와는 상이한 제2 타입의 재료의 제2 핑거 영역 및 제3 핑거 영역 – 상기 제2 핑거 영역 및 상기 제3 핑거 영역은 상기 제1 웰 영역 내에 위치됨 – 을 포함**"하는 한정사항을 추가하였습니다. 따라서, 이하에서는 본원의 보정된 독립항 제10항에 기재된 발명의 인용발명들에 비한 진보성에 관해 구체적으로 말씀드리겠습니다.

#### 1. 본원 독립항 제10항 발명

본원의 보정된 독립항 제10항은 다음과 같은 구성을 청구합니다.

『[청구항 10]

집적 회로에 있어서,

반도체 기판; 및

반도체 기판 내에 또는 반도체 기판 위에 위치되는 다이오드 - 상기 다이오드는 제2 복수의 영역들과 맞물리는 제1 복수의 영역들을 포함함 -

를 포함하고,

**상기 제2 복수의 영역들은 제1 복수의 다이오드 핑거 영역들을 포함하며,**

**상기 제1 복수의 다이오드 핑거 영역들 중 각각의 다이오드 핑거 영역은:**

**제1 타입의 재료의 제1 웰 영역,**

**상기 제1 웰 영역에 위치된 상기 제1 타입의 재료의 제1 핑거 영역, 및**

**상기 제1 타입의 재료와는 상이한 제2 타입의 재료의 제2 핑거 영역 및 제3 핑거 영역 -**

**상기 제2 핑거 영역 및 상기 제3 핑거 영역은 상기 제1 웰 영역 내에 위치됨 -**

**을 포함하고,**


상기 제2 복수의 영역들은, 상기 제1 복수의 영역들이 정전기 방전 이벤트에 응답하여 발생된 과도 신호를 발산하는 것에 응답하여, 상기 반도체 기판을 통해 흐르는 캐리어 전자들 또는 캐리어 홀들을 수집하도록 구성되는 것인, 집적 회로.』

아울러, 본원 명세서에 따르면, 본원 독립항 제10항 발명의 다이오드의 구조를 통해, 정전 방전 이벤트로부터 발생되는 원치 않는 과도 신호에 의해 반도체 기판으로 흐르는 캐리어 전자들 및/또는 홀들의 양을 효과적으로 감소시킬 수 있고, 반도체 기판 내의 하나 이상의 기생 구조물을 활성화시킬 가능성, 즉, 전자 회로의 래치-업이 감소될 수 있습니다(본원 명세서 단락 [0015] 참조).

**2. 본원 독립항 제10항 발명과 인용발명들의 비교**

거절결정서에서 심사관님께서는 인용발명 1은 기판과, N-웰과 맞물리는 P-웰을 포함하는 정류기로서, P-웰에 연결된 캐소드로부터 N-웰에 위치된 N+ 반도체 재료로 전류가 흐르는 다이오드 경로를 개시한다고 지적하셨습니다(인용발명 1의 도 3 참조). 또한, 심사관님께서는 인용발명 1이 P+ 반도체 재료와 P-웰 사이 또는 N+ 반도체 재료와 N-웰 사이에 인덕터와 직렬로 연결된 다이오드를 개시한다고 지적하셨습니다.


[인용발명 1의 도 3]




하지만, 심사관님께서는 인용발명 1이 본원의 보정된 독립항 제10항 발명의 **제2 복수의 영역들에 포함된 제1 복수의 다이오드 핑거 영역들 중 각각의 다이오드 핑거 영역이 (i) 제1 타입의 재료의 제1 웰 영역, (ii) 상기 제1 웰 영역에 위치된 상기 제1 타입의 재료의 제1 핑거 영역, 및 (iii) 상기 제1 웰 영역 내에 위치되는, 상기 제1 타입의 재료와는 상이한 제2 타입의 재료의 제2 핑거 영역 및 제3 핑거 영역**을 개시한다고 지적하시진 않았습니다.

다만, 2019년 8월 8일자 의견제출통지서에서 심사관님께서는 본원발명의 제2 복수의 영역들 내의 제1 웰 영역에 위치된 제1 핑거 영역을, 인용발명 2의 P-타입 웰(37)에 형성되는 N+ 영역(41a, 41c)과 대비하셨습니다. 하지만, 인용발명 2는 N+ 영역(41a, 41c)의 도전성이 웰(37)의 도전성과 반대인 타입이라고 명시적으로 기재하고 있습니다(인용발명 2의 단락 [0066] 및 도 4a 참조). 반면에, 본원의 보정된 독립항 제10항 발명의 제1 웰 영역과 제1 핑거 영역은, 제1 타입의 재료, 즉 동일한 타입의 재료로 형성되는 구성입니다.

[인용발명 2의 도 4a]




따라서, 인용발명 2의 P-타입 웰(37)에 형성되는 N+ 영역(41a, 41c)은 본원 독립항 제10항 발명의 제1 타입의 재료의 제1 웰 영역에 위치된 제1 타입의 재료의 제1 핑거 영역과는 명확히 배치되는 구성이므로, 인용발명 2는 본원의 보정된 독립항 제10항 발명의 **제2 복수의 영역들에 포함된 제1 복수의 다이오드 핑거 영역들 중 각각의 다이오드 핑거 영역이 (i) 제1 타입의 재료의 제1 웰 영역, (ii) 상기 제1 웰 영역에 위치된 상기 제1 타입의 재료의 제1 핑거 영역, 및 (iii) 상기 제1 웰 영역 내에 위치되는, 상기 제1 타입의 재료와는 상이한 제2 타입의 재료의 제2 핑거 영역 및 제3 핑거 영역**을 개시하거나 시사하지 않는 것으로 사료됩니다.

**3. 소결**

전술한 바를 고려할 때 인용발명들은 본원 독립항 제10항 발명의 구성을 개시하거나 시사하지 않는 것이어서, 본원 독립항 제10항 발명은 인용발명들에 비해 진보성이 인정된다고 사료됩니다.

**Ⅳ. 결어**

이상과 같은 보정과 의견 개진에 의해 상기 거절결정의 이유는 해소될 것으로 사료됩니다. 이러한 점을 감안하여 본원발명을 재심사하시어 본원에 대해 특허결정하여 주시기 바랍니다.