의견(답변, 소명)서

【구분】 거절이유 등 통지에 따른 의견

【제출인】

【명칭】 선전 구딕스 테크놀로지 컴퍼니, 리미티드

【특허고객번호】 5-2014-067882-5

【사건과의 관계】 출원인

【대리인】

【명칭】 유미특허법인

【대리인번호】 9-2001-100003-6

【지정된변리사】 송주현, 김인한, 김지현

【포괄위임등록번호】 2016-065018-8

【사건의 표시】

【출원번호】 10-2018-7012676

【제출원인이 된 서류의 발송번호】 9-5-2019-0408839-42

【의견내용】 별지와 같음

【취지】

위와 같이 특허청장(특허심판원장, 심판장)에게 제출합니다.

대리인 유미특허법인 (서명 또는 인)

의견내용

Ⅰ. 의견제출통지서의 내용

이건 특허출원 제10-2018-7012676호 "집적 회로에 적용된 정전기 방전 보호 회로" (이하, "본원발명"이라 함)에 관한 2019년 6월 10일자 의견제출통지서에 따른 거절이유의 요지는 다음과 같습니다.

『 이 출원의 청구범위의 청구항 제1항 내지 제15항에 기재된 발명은 그 출원 전에 이 발명이 속하는 기술분야에서 통상의 지식을 가진 사람이 쉽게 발명할 수 있는 것이므로 특허법 제29조제2항에 따라 특허를 받을 수 없습니다.

인용발명 1 : 일본공개특허공보 특개2009-218296호(2009.09.24.)

인용발명 2 : 공개특허공보 제10-2010-0128506호(2010.12.08.)

인용발명 3 : 일본공개특허공보 특개2016-119389호(2016.06.30.)

인용발명 4 : 일본공표특허공보 특표2015-505644호(2015.02.23.)』

이와 같은 거절이유에 대해, 본 출원인은 보정서를 제출하고 아래와 같이 의견을 개진합니다.

Ⅱ. 보정의 내용

본 의견서와 동일자로 제출한 보정서에서, 특허청구범위를 아래와 같이 보정하였습니다.

(1) 제2 N형 트랜지스터의 구성요소로 "상기 제3 전극 단자, 상기 제4 전극 단자 및 상기 제1 딥 N웰 사이에 배치된 제1 P웰(P well)(PW); 상기 제1 P웰의 측면에 배치되는 제1 N웰(NW); 및 상기 제1 N웰 내에 배치되는 제1 N형 영역(227) - 상기 제1 N형 영역은 공급 전압(VDDIO)을 제공하는 전압 공급 회로에 연결됨 - "를 더 한정하고, 각 구성요소에 도면부호를 병기하였습니다. 보정된 구성은 명세서 도 2, 및 단락 [0027]의 기재에 의해 뒷받침됩니다.

(2) 보정전 제3항 내지 제6항의 구성을 삭제하고, 나머지 청구항을 제1항 내지 제11항으로 재정렬하였습니다.

금번 보정은 새로운 사항을 추가한 것 없이 최초 출원시 명세서의 기재 범위 내에서 이루어진 적법한 보정이므로, 이하 보정된 청구범위에 기초하여 거절이유에 대한 의견을 개진하도록 하겠습니다.

Ⅲ. 거절이유에 대한 의견

1. 제1항에 대하여

(1) 제1항의 구성 및 효과

보정된 제1항에 따른 본원발명의 구성은 다음과 같습니다.

[청구항 1]

정전기 방전(electrostatic discharge, ESD) 보호 회로로서,

접지 단자에 연결된 제1 게이트 단자(G1);

상기 제1 게이트 단자에 연결된 제1 전극 단자(S1); 및

제2 전극 단자(D1)

를 포함하는 제1 N형 트랜지스터(Q1); 및

금속 패드에 연결된 제2 게이트 단자(G2);

상기 제2 게이트 단자에 연결된 제3 전극 단자(S2);

상기 제2 전극 단자에 연결된 제4 전극 단자(D2);

상기 제3 전극 단자와 상기 제4 전극 단자의 아래에 배치된 제1 딥 N웰(deep N well)(DNW);

상기 제3 전극 단자, 상기 제4 전극 단자 및 상기 제1 딥 N웰 사이에 배치된 제1 P웰(P well)(PW);

상기 제1 P웰의 측면에 배치되는 제1 N웰(NW); 및

상기 제1 N웰 내에 배치되는 제1 N형 영역(227) - 상기 제1 N형 영역은 공급 전압(VDDIO)을 제공하는 전압 공급 회로에 연결됨 -

을 포함하는 제2 N형 트랜지스터(Q2)

를 포함하는 정전기 방전 보호 회로.


보정에 의해 제1항의 정전기 방전 보호 회로의 제2 N형 트랜지스터(Q2)의 구성요소로 제1 P웰, 제1 N웰, 제1 N형 영역이 더 한정되었습니다.

본원발명의 명세서 단락 [0031]에는 다음과 같이 기재되어 있습니다.

"다른 관점에서, **P웰(PW)과 N웰(NW) 사이의 접합부(junction)는 기생 다이오드(parasitic diode)(D_{par})를 형성할 수 있다**. 금속 패드 전압(V_{PAD})이 공급 전압(VDDIO)보다 큰 경우, 보다 정확하게 말하면, 금속 패드 전압(V_{PAD})이 공급 전압(VDDIO)에 기생 다이오드(D_{par})에 대응하는 전도 전압(conducting voltage)(V_D)을 더한 전압보다 더 큰 경우

(V_{PAD}>VDDIO+V_D), **P웰(PW)과 N웰(NW) 사이의 접합부는 순방향 바이어스를 형성할 수 있으며, 이것은 도통되어 P웰(PW)로부터 N웰(NW)로의 전환 전류를 형성하는 기생 다이오드(D_{par})와 동일하다**. 즉, 종래 기술과 비교하면, ESD 보호 회로(10)는 회로 면적을 적게 차지한다. 또한, 금속 패드 전압(V_{PAD})이 너무 큰 경우, ESD 보호의 효과를 향상시키기 위해, ESD 보호 회로(10)는 P웰(PW)로부터 N웰(NW)로의 전환 전류를 더 형성할 수 있고, ESD Zap 또는 EST 시험 중에 내부 회로(12)로 흐르는 전류가 감소된다."

제1항의 정전기 방전 보호 회로의 구성은 아래의 도 2의 예시와 같이 도시될 수 있습니다.



- 도 2 -

단락 [0031]의 기재 및 도 2에 도시된 바와 같이, P웰(PW)과 N웰(NW) 사이의 접합부는 기생 다이오드(D_{par})를 형성할 수 있습니다. 그리고 본원발명은 N웰(NW) 내에 배치되는 제1 N형 영역(227)을 공급 전압(VDDIO)을 제공하는 전압 공급 회로에 연결합니다. N웰(NW)는 공급 전압(VDDIO)에 의해 바이어스됩니다. 금속 패드 전압(VPAD)가 매우 큰 경우, 기생 다이오드(D_{par})는 전도될 것이고 ESD 전류를 전환하는 추가 전류 경로가 형성될 수 있습니다.

(2) 제1항과 인용발명 1 내지 4의 비교

인용발명 1 내지 4는 모두 보정된 제1항의 "상기 제1 N웰 내에 배치되는 제1 N형 영역(227) - 상기 제1 N형 영역은 공급 전압(VDDIO)을 제공하는 전압 공급 회로에 연결됨 -"에 대응하는 구성을 개시하지 않고 암시하지도 않아, 본원발명과 차이가 있습니다.


의견제출통지서에서, 보정전 제6항의 구성(공급 전압을 수신하는 제1 N형 영역의 구성)이 "**인용발명 2**에 나타난 N웰(420, 440)의 상부에 형성된 N형 영역(422)이 애노드 전극으로 연결되어 포지티브 전압을 수신하는 특징(인용발명 2 도 4b 및 단락[0046])"으로부터 용이하게 도출될 수 있다고 지적되었습니다.

그러나 인용발명 2의 구성은 본원발명과는 완전히 상이한 구성입니다.

본원발명은 P형 트랜지스터(PMOS) 및 N형 트랜지스터(NMOS)를 포함하는 종래의 정전기 방전 보호 회로에서 P형 트랜지스터(PMOS)를 N형 트랜지스터(NMOS)로 대체하는 것에 의해 회로 면적을 줄이면서, 동시에 P형 트랜지스터를 사용할 때와 같은 양호한 ESD 전류 전환 효과를 얻기 위한 것입니다. 본원발명은 기생 다이오드 및 ESD를 전환하는 추가 전류 경로가 형성되도록, N웰을 바이어스 하는 것에 의해 위와 같은 효과를 달성할 수 있습니다. 구체적으로 본원발명은 P웰의 측면에 N웰을 배치하고 또한 N웰을 바이어싱하여, 기생 다이오드 및 추가적인 전류 전환 경로가 형성될 수 있도록 합니다.

본원발명과 다르게 인용발명 2는 **다이오드 및 모스 트랜지스터로 구성되는** 정전기 방전 보호 소자를 개시합니다. 아래의 인용발명 2의 도 4a에 도시된 바와 같이 다이오드가 모스 트랜지스터의 상단과 하단에 연결됩니다.

인용발명 2의 도 4a	인용발명 2의 도 4b



즉, 인용발명 2는 기본적으로 2개의 N형 트랜지스터로 구성된 정전기 방전 보호 소자를 개시하지 않으므로, 그 중 접지 단자가 아닌 금속 패드에 연결되는 게이트를 가진 N형 트랜지스터가 N형 영역을 더 포함하는 구성도 개시하지 않습니다.

거절이유에서 지적된 N웰의 상부에 형성된 N형 영역(422)은 본원발명의 제2 N형 트랜지스터가 포함하는 "제1 N형 영역"에 대응하지 않습니다.

또한 제1항의 제1 N형 영역은 제2 N형 트랜지스터(Q2)에 포함되는 것으로서, 제2 N형 트랜지스터(Q2)는 금속 패드에 연결된 제2 게이트 단자(G2), 제2 게이트 단자에 연결된 제3 전극 단자(S2), 제2 전극 단자에 연결된 제4 전극 단자(D2)를 갖습니다. 즉, 제2 게이트 단자(G2)에 연결된 금속 패드 전압과 제1 N형 영역의 공급 전압은 서로 상이한 전압입니다. 인용발명 2는 이러한 구성도 개시하지 않습니다.

따라서 **인용발명 2**는 제1항의 "상기 제1 N웰 내에 배치되는 제1 N형 영역(227) - 상기 제1 N형 영역은 공급 전압(VDDIO)을 제공하는 전압 공급 회로에 연결됨 - "에 대응하는 구성을 개시하지 않고 암시하지도 않습니다.

인용발명 1, 3, 및 4도 보정된 제1항의 "상기 제1 N웰 내에 배치되는 제1 N형 영역(227) - 상기 제1 N형 영역은 공급 전압(VDDIO)을 제공하는 전압 공급 회로에 연결됨 - "에 대응하는 구성을 개시하지 않고 암시하지도 않아, 본원발명과 차이가 있습니다.

(3) 소결

이와 같이 인용발명들은 제1항의 구성을 개시하고 있지 않고, 상술한 본원발명의 효과를 발생시키지도 않습니다. 따라서 인용발명들을 통해 본원발명 제1항이 용이하게 발명될 수는 없습니다.

2. 나머지 청구항에 대하여

독립항 제1항이 진보성이 있으므로 이를 인용하는 종속항들도 인용발명으로부터 용이하게 발명될 수 없습니다.

Ⅳ. 결론

이상에서 살펴본 바와 같이, 본원에 대한 금번 거절이유는 보정서 및 상술한 의견에 의해 모두 해소된 것으로 사료되는 바, 첨부된 보정서 및 본 의견서를 참조하시어 본원에 대하여 특허결정을 내려주시기 바랍니다.