의견서·답변서·소명서

【구분】 거절이유 등 통지에 따른 의견

【제출인】

【명칭】 주식회사 사피엔반도체

【특허고객번호】 1-2018-034219-1

【사건과의 관계】 출원인

【대리인】

【명칭】 특허법인 티앤아이

【대리인번호】 9-2014-100061-6

【지정된변리사】 정태훈,오용수,배성호

【포괄위임등록번호】 2019-093089-4

【사건의 표시】

【출원번호】 10-2020-0009383

【제출원인이 된 서류의 발송번호】 9-5-2020-0253391-12

【의견내용】 별지와 같음

【취지】

위와 같이 특허청장(특허심판원장, 심판장)에게 제출합니다.

대리인 특허법인 티앤아이 (서명 또는 인)

의견내용

본 출원인은 특허출원 제10-2020-0009383호(이하 '본 출원'이라 함)에 관한 2020년 04월 08일자 의견제출통지서에 대하여 다음과 같은 의견을 제출합니다.

I. 심사결과

이번 의견제출통지서의 심사결과는 다음과 같습니다.

- 심사 대상 청구항 : 제1-6항

- 이 출원의 거절이유가 있는 부분과 관련 법조항

순번	거절이유가 있는 부분	관련 법조항
1	청구항 6	특허법 제42조제4항제2호
2	청구항 1-6	특허법 제29조제2항

II. 보정내용

본 출원인은 본 의견서와 동일자로 제출되는 보정서를 통하여, 본출원의 특허청구범위를 다음과 같이 보정하였습니다.

[청구항 1]

발광소자를 구동시키기 위한 픽셀구동회로부;

상기 발광소자의 구동과 관련된 데이터를 저장하기 위해 복수의 정적 랜덤 액세스 메모리(Static Random-Access Memory, SRAM) 셀을 가진 픽셀내장메모리부; 및

상기 발광소자의 밝기 제어를 위한 신호를 처리하는 PWM 제어부;를 포함하는 픽셀회로으로서,

상기 픽셀내장메모리부에 포함된 각 SRAM 셀은,

데이터를 전달하기 위한 비트라인에 연결된 드레인 단자, 워드라인에 연결된 게이트 단자 및 제1 노드에 연결된 소스 단자를 가진 제1 N형 트랜지스터;

고전위 공급원에 연결된 드레인 단자, 상기 제1 노드와 보상관계인 제2 노드에 연결된 게이트 단자 및 상기 제1 노드에 연결된 소스 단자를 가진 제2 P형 트랜지스터;

상기 고전위 공급원에 연결된 드레인 단자, 상기 제1 노드에 연결된 게이트 단자 및 상기 제2 노드에 연결된 소스 단자를 가진 제3 P형 트랜지스터; 및

상기 제2 노드에 연결된 드레인 단자, 상기 제1 노드에 연결된 게이트 단자 및 저전원 공급원에 연결된 소스 단자를 가진 제4 N형 트랜지스터;**로 구성되고,**

상기 제1 N형 트랜지스터의 임계전압의 크기가 상기 제2 P형 트랜지스터의 임계전압보다 작은 것을 특징으로 하는 픽셀회로..

[청구항 2] ~ [청구항 5] 유지

[청구항 6]

청구항 3에 따른 복수의 픽셀회로를 포함하는 디스플레이 패널;

각 픽셀회로의 위드라인과 연결된 복수의 스캔라인들 중 행 방향으로 배열된 픽셀회로들을 순차적으로 구동시키는 스캔구동회로; 및

각 픽셀회로의 비트라인과 연결된 복수의 데이터라인들을 통해 각 픽셀내장메모리에 각 발광소자들의 구동과 관련된 신호를 출력하는 데이터구동회로;를 포함하는 디스플레이 장치로서,

상기 플로팅방지 트랜지스터의 게이트 단자에는 수신되는 제어신호는 상기 복수의 그레이 클럭 신호가 입력된 이후에 수신되는 것을 특징으로 하는 디스플레이 장치.

상기 보정은 본 출원의 최초로 첨부된 명세서 또는 도면에 기재된 사항에 기재된 사항의 범위 내에서 수행되기 때문에 신규사항을 추가하지 않은 적법한 보정입니다. 정정된 내용은 아래 표에 정리되어 있습니다.

III. 출원인의 의견

1. 거절이유 1에 대해서

종래 청구항 6이 인용하던 청구항 4의 구성을 대부분 가져오면서, 단지 청구항 4의 디스플레이 패널은 청구항 3을 인용하는 방식으로 변경되었습니다. 상기 보정을 통해 청구항 6에 기재된 구성이 모두 선행하는 청구항에 기재되어 있는바, 거절이유 1은 해소되었다고 사료됩니다.

2. 거절이유 2에 대해서

심사관님께서는 청구항 1에 대해서 인용발명 1 및 2의 조합을 통해 진보성 흠결을 지적하셨습니다. 이에, 본 출원인은 보정된 청구항 1을 중심으로 인용발명 1 및 2와의 차이점에 대해서 설명하도록 하겠습니다.

(1) 해결하고자 하는 과제의 차이


진보성 여부의 판단에 있어서 발명에 이를 수 있는 동기가 있는지 여부가 중요한 판단 요소입니다. 발명의 동기 여부는 기존 발명의 단점을 어떻게 파악하고 있는지에 따라 상이할 수 있으므로, 본 출원 발명이 해결하고자 하는 과제에 대해서 살펴보겠습니다.

1) 6T SRAM과 4T SRAM의 차이

본 출원의 청구항 1은 SRAM 메모리를 가진 픽셀 회로입니다. 이때, SRAM 메모리가 **4T SRAM**인 것이 특징입니다. 일반적인 SRAM은 6개의 트랜지스터로 구성된 6T SRAM입니다. 당연히 6T SRAM보다 4T SRAM으로 메모리를 구성할 경우 메모리에 사용되는 트랜지스터의 개수도 줄어들고 이와 함께 제조 공정, 비용 및 부피도 함께 작아질 수 있습니다. 그렇다면, 왜 종래 당업자들은 픽셀 회로의 메모리로 6T SRAM이 단순히 4T SRAM으로 대체하지 못 했던 것인지, 무엇이 기술적으로 어려운 부분인지 살펴볼 필요가 있습니다.

1) 종래 4T SRAM 메모리 픽셀의 문제점

4T SRAM은 로직로우(일반적으로 데이터 '0')을 저장할 경우, 전압 플로팅(voltage floating)의 문제가 발생할 수 있습니다.



본 출원 명세서의 도 4를 참조하면, 로직로우(데이터 '0')을 저장하는 과정을 확인할 수 있습니다. 데이터를 저장하기 위해 워드라인(WL)에 전압이 인가되어 트랜지스터 M1이 턴온(turn on)되고, 비트라인(BL)에 데이터 '0'에 해당하는 로직로우 전압이 인가됩니다. 이 때, 노드 Q에 로직로우 전압이 인가되고, 트랜지스터 M3는 턴온(turn on)되고, 트랜지스터 M4는 턴오프(turn off)되어서 노드 Q'에 로직하이 전압이 형성됩니다. 그리고 노드 Q'에 로직하이 전압에 의해 트랜지스터 M2는 턴오프됩니다. 이후 워드라인(WL)이 로직로

우가 된 상황에서 노드 Q를 살펴보면, 트랜지스터 M1과 트랜지스터 M2 모두 턴오프 상태이고, 접지에 연결되어 있지 않기 때문에, 노드 Q가 플로팅 상태가 될 수 있습니다.
따라서, 종래 4T SRAM은 1 프레임 동안 로직로우(데이터 '0')를 안정적으로 유지할 것으로 기대하기 어려웠습니다.

2) 본 출원의 전압 플로팅 문제 해결 방안

본 출원은 상기 전압 플로팅의 문제를 제1 N형 트랜지스터의 임계전압의 크기가 상기 제2 P형 트랜지스터의 임계전압보다 작게 구성하여 해결합니다.
전압 플로팅(voltage floating)의 문제가 발생할 수 있는 상황 즉, 워드라인(WL)이 로직로우가 된 상황에서 제1 노드(Q)를 살펴보면, 제1 트랜지스터(M1)과 제2 트랜지스터(M2) 모두 턴오프 상태입니다. 턴오프 상태에서 제1 트랜지스터(M1)의 소스 단자에서 드레인 단자로 흐르는 누설 전류를 제1 누설 전류(Ileakage1)이고, 턴오프 상태에서 제2 트랜지스터(M1)의 소스 단자에서 드레인 단자로 흐르는 누설 전류를 제2 누설 전류(Ileakage2)입니다. 종래 4T SRAM과 달리, 상기 제1 트랜지스터(M1)의 임계전압(Vth)의 크기가 상기 제2 트랜지스터(M2)의 임계전압(Vth)보다 작기 때문에, 제1 누설 전류(Ileakage1)의 크기가 제2 누설 전류(Ileakage2)보다 큽니다. 따라서, 워드라인(WL)이 로직로우가 된 이후에도 제2 트랜지스터(M2)-제1 노드(Q)-제1 트랜지스터(M1)의 순서로 전위가 낮아지는 구조가 형성될 수 있습니다. 즉, 누설 전류의 크기 차이를 발생하도록 의도적으로 트랜지스터이 임계전압을 구성하여 전위 차이가 발생하고 하게, 이를 이용하여 제1 노드(Q)의 로직로우가 유지될 수 있습니다.

3) 인용발명의 공통된 문제인식 부재

인용발명 1은 6T SRAM을 개시하고 있습니다. 따라서, 4T SRAM이 가진 로직로우에서 전압 플로팅에 대한 문제 인식이 없습니다. 나아가, 인용발명 2 역시 4T SRAM이 가진 로직로우에서 전압 플로팅에 대한 문제 인식이 없습니다.
따라서, 인용발명들은 본 출원의 발명과 과제의 공통성이 없으므로, 본 출원의 발명에 대한 시사(示唆)가 있다고 볼 수 없습니다.

4) 단순 결합의 비용이성

6T SRAM과 4T SRAM 구조 그 자체에 대한 것은 공지의 기술입니다. 따라서, 인용발명 1의 6T SRAM을 4T SRAM으로 단순 대체하는 것에 대해서 고려해볼 수 있습니다.

그러나 앞서 살펴보았듯이, 4T SRAM으로 단순 대체할 경우 로직로우에서 전압 플로팅의 문제가 발생하며, 특히 1프레임동안 데이터를 안정적으로 유지하는 것이 화면의 품질과 직결되는 디스플레이 기술 분야에서는 4T SRAM은 단순 대체의 대상이 아닙니다.

나아가, 인용발명 2에 기재된 바와 같이, 트랜지스터의 임계전압을 서로 다르게 설정하는 구성은 단순히 인용발명 1에 적용할 경우, 과연 어느 트랜지스터의 임계 전압을 크게 또는 작게 설정해야 하는지 전혀 암시 또는 시사하고 있지 않습니다. 또한, 인용발명 2에 기재된 트랜지스터의 임계 전압은 전압 플로팅을 해결하기 위한 구성에 해당하지 않는 바, 출원 발명을 인지한 후에 사후적으로 적용 가능한 사항일 뿐입니다.

5) 소결

인용발명 1은 4T SRAM이 아닌 6T SRAM을 개시할 뿐이고, 나아가 4T SRAM의 전압 플로팅에 대한 문제 인식이 없습니다. 인용발명 2는 본 출원의 문제 해결을 위한 구성 즉, 전압 플로팅을 해결하기 위해 의도적인 누설 전류의 편차에 대한 시사가 없습니다. 따라서, 당업자가 인용발명 1 및 2로부터 본 출원 청구항 1의 발명을 용이하게 도출할 수 없습니다.

6) 나머지 청구항에 대해서

보정된 청구항 1은 4T SRAM인 것을 보다 명확하게 나타내기 위해 '포함'이라는 용어를 '구성'이라는 용어로 바꾸었습니다. 이를 통해 인용발명들로부터 용이하게 도출할 수 없는 구성을 가지고 있습니다. 나아가, 인용발명들로부터 당업자가 통상의 창작능력을 발휘하여 본원발명을 용이하게 도출할 수 있는 기재가 없다고 사료됩니다.

따라서, 청구항 1의 특허성과 함께 이를 인용하는 종속 청구항의 특허성도 함께 인정되어야 할 것입니다.

IV. 결론

이번 의견제출통지서에서 지적된 거절이유는 보정을 통해 모두 해소되었으므로, 본 출원을 다시 심사하시어 특허결정하여 주시기 바랍니다.