Codificação das Instruções do Processador

Gustavo Brunholi Chierici - 2126656 Thiago de Mendonça Mildemberger - 1716980

27/05/2022

1 Operações da ULA (ULA_OP):

• ADD: 000

• SUB: 001

• AND: 010

• OR : 011

• XOR: 100

• SHL: 101

• ASHR: 110

• ROL: 111

2 Formatos das instruções:

• Formato X (para carregar constantes de 16 bits):

```
- MOV R6, #imm16 
ightarrow 11 Oiii iiii iiii iiii - MOV R7, #imm16 
ightarrow 11 11 1111 iiii iiii iiii
```

3 bits	15	bits			
R6/R7	15	bits	menos	significantes	da
no/n/	con	stant	е		

• Formato M (para escrita e leitura na memória):

```
- MOV Rm, [Rn + #imm8] (leitura - r) \rightarrow 1000 iiii iiii rrr rrr - MOV [Rm + #imm8], Rn (escrita - w) \rightarrow 1001 iiii iiii rrr rrr
```

4 bits	8 bits	3 bits	3 bits
Opcode M	constanto	Rn (r) Rm (r)	Rm (r)
	constante	Rm (w)	Rn (w)

• Formato I (para operações com constantes de 10 bits):

```
- {\it ULA\_OP} Rm, \it \#imm10 \rightarrow 0 iiiii Osss iiiii rrr

- CMP Rm, \it \#imm10 \rightarrow 0 iiiii 1001 iiiii rrr

- MOV Rm, \it \#imm10 \rightarrow 0 iiiii 1010 iiiii rrr
```

6 bits	4 bits	5 bits	3 bits
0 & 5 bits		5 bits LSB	
MSB da cons-	Opcode I	da cons-	Rm
tante M		tante	

• Formato R (para operações entre registradores):

```
- {\it ULA\_OP} Rm, Rn \rightarrow 101100 0sss 00 rrr rrr

- CMP Rm, Rn \rightarrow 101100 1001 00 rrr rrr

- MOV Rm, Rn \rightarrow 101100 1010 00 rrr rrr
```

6 bits	4 bits	5 bits	3 bits
101100	Opcode R	$00 \ \& \ \mathrm{Rm}$	Rn

• Formato J (para Jumps e Calls, relativos e absolutos):

- JMPA cc,	$\texttt{caddr} \ \rightarrow$	1010 Oaaa aaaa 00 cccc
- CALLA cc,	$\texttt{caddr} \ \rightarrow$	1010 0aaa aaaa 01 cccc
- JMPR cc,	$\mathtt{rel} \ \rightarrow$	1010 iiii iiii 10 cccc
- CALLR cc,	$\mathtt{rel} \ \rightarrow$	1010 iiii iiii 11 cccc

4 bits	8 bits	1 bit	1 bit	4 bits
1010	(0 & endereço absoluto) ou (constante)	A/R	JMP/ CALL	condição

• Formato U (para operações na stack):

- POP Rm
$$\to$$
 101110 0000 10 000 rrr
- PUSH Rm \to 101110 0011 00 000 rrr
- MOV Rm, SP \to 101110 1000 10 000 rrr
- MOV SP, Rm \to 101110 1001 01 000 rrr
- RET \to 101111 0000 00 000 000

15 bits	3 bits
Opcode U	Rm/000

• Obs: O registrador RO é sempre 0 e a codificação da instrução NOP é a mesma codificação de ADD RO, #0, com a diferença de que há uma clausula extra para se assegurar que o NOP não altera as flags.