小特集

半導体パルスパワー電源の現状と今後

~プラズマ研究をささえる半導体パワーデバイス~

Present and Future of Semiconductor Pulsed Power Generator ~Role of Power Semiconductor Devices in Plasma Research~

(Received 15 February 2005)

1. はじめに

エネルギーを時間的空間的に圧縮することで、大電流、強磁界、高密度プラズマなどの極限状態を形成する技術がパルスパワーである。極限状態を利用するという点で、プラズマへの応用が広く研究されているが、エネルギーの蓄積と放出を利用したシステムという広い意味では、蓄電池やスーパーキャパシタを利用したハイブリッド自動車等もパルスパワー応用の1つであると言える。ハイブリッド自動車にパワーエレクトロニクス技術が広く応用されていることは周知の事実であり、半導体パワーデバイスのパルスパワー技術への応用は既に行われていると考えることもできる。しかし、プラズマ生成を目的としたパルスパワー技術に目を向けると、状況は若干異なってくる。

パルスパワー電源のプラズマ応用といえば、大型 Z ピンチ装置や高エネルギー粒子ビーム生成など、その動作領域は数十 kV 以上の高電圧と MA 級の大電流であるというイメージを持つ人が多いかもしれない。しかし、近年のパルスパワーによるプラズマ生成は、半導体プロセス用気体放電レーザやオゾナイザなど、比較的エネルギーの小さなパルスを高繰り返しで発生することに主眼が置かれつつある。さらに、最近では医学・薬学・生物学など、全く新しい分野への応用も検討されはじめており、負荷としてのプラズマの微小化など、その傾向は高まりつつある。

従来、パルスパワーに利用されるスイッチは、高耐圧・大容量で高速動作が可能なギャップスイッチやサイラトロンといった放電スイッチが主であった。しかし、それらのスイッチで高繰り返し動作を行う場合、寿命とメンテナンスの問題が非常に深刻となってくる。一方、半導体パワーデバイスは耐圧や動作速度など、スイッチの基本特性では放電スイッチに及ばないものの、長寿命、メンテナンスフリーなど、高繰り返し動作に適した多くの資質を有するス

イッチである. さらに、放電スイッチでは難しいターンオフ動作可能なものが多く、開放スイッチとしての利用も可能である. このような状況を背景として、半導体パワーデバイスを利用したパルスパワー電源に関する研究が盛んに行われている.

本小特集では、半導体パワーデバイスを応用したパルスパワー電源開発の現状について、各方面の研究者にわかりやすい解説を執筆していただいた.具体的には、2章では、製品レベルのプラズマ応用機器への適用例を含め、現状のパワーデバイス技術を用いて実現されているパルスパワー電源について、プラズマ応用の立場から解説いただいた、3章~5章では、最近のパルスパワー電源開発の最新動向を紹介していただいた。さらに、6章では、半導体デバイス研究者の立場から、半導体デバイスのパルスパワー利用を論じていただいた。我々プラズマ研究者にとっては若干敷居の高い半導体デバイス研究であるが、非常に興味深い解説となっており、是非ご一読いただきたい。

半導体デバイスを応用してパルスパワー電源が制作され、そのパルスパワー電源を利用してプラズマ応用が実現される。このような構図の中で、さらなる研究開発には、デバイスの性能限界や、電源への要求仕様など、各分野間の双方向の連携が重要である。実際、半導体パワーデバイス技術は、パワーエレクトロニクスと共に発展してきた技術である。プラズマやパルスパワー技術と交わることで、半導体パワーデバイスの新たな展開も期待できる。しかし、半導体デバイス研究からプラズマ応用まで、全分野の研究者が一体となった研究開発プロジェクトの実現はなかなか難しいのもまた事実である。本小特集がその一助となることを希望している。

石井彰三 (東京工業大学大学院理工学研究科)



小特集 半導体パルスパワー電源の現状と今後 ~プラズマ研究をささえる半導体パワーデバイス~

2. 半導体パルスパワー電源のプラズマ応用機器への適用

佐久川貴志,浪 平 隆 男,勝 木 淳,秋 山 秀 典,長 田 俊 宏 $^{1)}$,小金澤竹久 $^{1)}$ (熊本大学, $^{1)}$ (㈱明電舎)

Application of All Solid-State Pulsed Power Generators to Equipment Using Plasmas

SAKUGAWA Takashi, NAMIHIRA Takao, KATSUKI Sunao, AKIYAMA Hidenori, OSADA Toshihiro¹⁾ and KOGANEZAWA Takehisa¹⁾

Kumamoto University, Kumamoto 860-8555 Japan

¹⁾Meidensha Corporation, Numazu, 410-8588 Japan

(Received 25 January 2005)

Recently, high-repetition-rate all-solid-state pulsed power generators with long lifetime and high reliability, have been developed for industrial applications with plasmas, such as high-repetition-rate pulsed gas lasers, high energy density plasma (EUV sources) and water discharges. Nowadays, power semiconductor device technology can improve the performance of fast and high-power switching devices. In practical systems, however, semiconductor switches are used with the assistance of magnetic switches because the semiconductor switches are not capable of driving the usual generators by themselves. These generators consist of semiconductor switches, step-up pulse transformers and magnetic switches. Progress of all-solid-state pulsed power generators is reviewed with particular emphasis on industrial applications with plasmas.

Keywords:

semiconductor switch, magnetic switch, magnetic pulse compressor, water discharge, extreme ultraviolet

2.1 はじめに

近年、IT 産業をはじめとしてパルスパワー生成プラズマを用いた産業応用が広がりを見せている。プラズマの利用としては、プラズマからの放射光や電子・イオン等の荷電粒子を被処理物質に作用させる各種プロセス、パルスアーク放電やパルスストリーマ放電による衝撃波の発生を利用した殺菌や水処理[1]、レーザー発振、排気ガス浄化[2,3]、オゾン生成[4]、さらに最近その実用化研究が注目されている高密度プラズマ放射による極端紫外(EUV: Extreme Ultra- Violet)光源[5-7]等がある。

従来高電圧パルスパワー電源のスイッチにはギャップスイッチやサイラトロンなどの気体放電を利用したものが多く用いられてきた。しかし産業分野にこれらの気体放電スイッチを適用するにはスイッチ寿命や安定動作において問題がある。1980年代後半から1990年代前半にかけてパルス放電励起気体レーザーの励起電源回路に半導体スイッチを適用する研究開発が盛んに行われた[8-10]。

現在、リソグラフィー光源の主流となっているエキシマレーザーの励起には立ち上がり数十nsで $20\sim30~kV$ の高電圧を $\sim6~kpps$ (\underline{k} ilo pulses per \underline{s} econd) の繰り返しで発生させる必要がある。このときのパルス電流のピーク値は数kAになる。最近の半導体パワーデバイスの進歩には目を見張るものがあるが、最新の半導体パワーデバイスを用い

Corresponding author's e-mail: sakugawa@kcr.kumamoto-u.ac.jp

てもこのような高速高電圧・大電流の仕様を直接満足させることは困難である。そのため半導体スイッチの後段に昇圧トランスや磁気スイッチを用いた磁気パルス圧縮回路 (MPC: Magnetic Pulse Compressor)を付加して高電圧・短パルス化を図っている。このような半導体パワーデバイスと磁気スイッチを組み合わせた回路がレーザーのみならず各種プラズマ発生機器に広く適用され、最近のプラズマ研究を支えている。

本章では、半導体パワーデバイスと磁気スイッチについてまとめた後、水中ストリーマ状放電プラズマ生成、極端紫外光源等、プラズマ応用機器への適用例を述べる.

2.2 半導体パワーデバイスと磁気スイッチ

パルスパワー発生装置に多く利用されている半導体パワーデバイスには高電圧のサイリスタ、GTO (Gate Turn Off) サイリスタ、SI (Static Induction) サイリスタなどのサイリスタ系のパワーデバイスのほかに、IGBT (Insulated Gate Bipolar Transistor)、MOSFET (Metal Oxide Semiconductor Field Effect Transistor) 等がある[11].

磁気スイッチはアモルファス合金やナノ結晶合金等でできた強磁性体の急激な透磁率変化(透磁率の高い状態で通電を阻止し,飽和後の低透磁率状態で一気に通電する)を利用する.回路の中では可飽和インダクタや可飽和トラン

スとして用いる. MPC は磁気スイッチとキャパシタを用いた LC 共振回路である. 磁気スイッチを含む共振ループのインダクタンスを小さくすることで共振周波数が高くなり, 結果的にパルス圧縮が行われる.

一般的にサイリスタ系の素子はサージ電流耐量を高くできるため、素子の並列数を低減できるがスイッチング速度が遅い。そのためゲート電流を高速化してスイッチングを高速化したり多段の MPC を用いたりすることで高速パルスを得る必要がある。IGBT は比較的高速スイッチングができ、MOSFET より電流密度が高く、高耐圧である。スイッチングを制御するゲート回路も絶縁ゲートを持つため駆動電力が小さい。MOSFET はそのスイッチングの高速性においてはこれらパワーデバイスの中でも最速で MPCを不要とするほどであるが 1 素子あたりの容量が小さいために多数個直並列接続したスイッチバルブを構成する必要がある。

2.3 パワーデバイスを用いたプラズマ発生装置 2.3.1 水中ストリーマ状放電プラズマ発生装置

気体中のストリーマ放電利用研究はオゾン生成,排ガス処理,殺菌等で広く行われている.近年水中においてもストリーマ状放電プラズマ生成の研究が進展してきている.その水中放電プラズマの研究と並行してそのパルスパワー発生装置への半導体パワーデバイスの適用研究がある[6]. Fig. 1 はアオコ処理用の水中放電用パルスパワー発生装置である.アオコは夏季に湖沼や池等で大量発生して水質汚染を引き起こす.そのため発生現場でのパルスパワー処理が必要となるため可般型の装置にする必要がある. Fig. 1




Fig. 1 Block diagram of pulsed power system for water discharge.

では電力供給は太陽光発電で行っている。通常のパルス発生の繰り返しは10 ppsであるが供給電力によっては最大40 ppsの繰り返しまで対応できる。パルス発生用の半導体スイッチは4.5 kV耐圧の高速サイリスタ素子 1 個でスイッチングし、可飽和インダクタによる磁気アシストを行っている。スイッチング電圧は3.5 kVで行っている。パルス幅は4.4 μsである。パルストランスにより20 kVに昇圧後、MPCでパルス圧縮する。さらにブルームライン型パルスフォーミングネットワーク(B-PFN)を用いて、立ち上がりの速い矩形波に成形してパルストランスで100 kV以上に昇圧後、水中の電極に印加している。Fig. 2 は出力電圧電流波形を示している。立ち上がりは0.3 μs、最大電圧130 kV、最大電流20 Aに達している。水中放電の様子をFig. 3 に示す。広がりのあるストリーマ放電が観測されている。ストリーマの進展長は72 mmに達している。

2.3.2 極端紫外光源用パルスパワー発生装置

次世代の最有カリソグラフィー光源として波長 13.5 nm を利用する極端紫外(EUV)光源があり、その研究開発が日米欧を中心に国際的にも活発に行われている。EUV光発生にはレーザーを Xe や Sn, Li ターゲットに照射し、その生成プラズマからの放射 EUV を利用するレーザー生成プラズマ (LPP: Laser Produced Plasma) 方式と、パルスパワーによって直接 Xe 等を高温高密度のプラズマにする放




Fig. 2 Output voltage and current waveforms.




Fig. 3 Photograph of streamer discharges in water [Conductivity: 0.1 mS/m].

電生成プラズマ(DPP: Discharge Produced Plasma) 方式がある. ここでは DPP 方式のパルスパワー発生装置について述べる.

Fig. 4 に SI サイリスタを用いた EUV 光発生用パルスパ ワー発生装置を示す。SI サイリスタスイッチは耐電圧 4.5 kV の素子を1個で構成している. 最大スイッチング電圧 は3.8 kV で設計され、パルストランス PT と可飽和トラン ス ST で 30 kV まで昇圧し, ST と可飽和インダクタ SI 2 の 磁気スイッチ動作でパルス圧縮を行っている. この出力パ ルスパワーで高エネルギー密度の Z-pinch プラズマを生成 する. Fig. 5にSIサイリスタのスイッチング電圧電流波形, Fig. 6 に SI 2 の出力電流波形をそれぞれ示す。Fig. 5 では、 SIサイリスタのスイッチ動作により入力電圧3.8kVでピー ク値約 6 kA, パルス幅 3.3 μs の電流を発生している. EUV 光を効率良く発生させるための高エネルギー密度プラズマ 生成には高速大電流が不可欠である。Fig.6よりSI2の磁 気スイッチ動作で立上がり約60 ns の高速大電流パルスが 発生しているのがわかる. Fig.7 に負荷であるアルミナ放 電管内で発生した高エネルギー密度 Z-pinch プラズマを示 す. アルミナ放電管の内径は5 mm, 長さは10 mm である. ピンチプラズマの外径は約350 μmになっている. EUV 光発生のためにはこの狭い領域に大電流パルスパワーが印 加されなければならない.

他にも SI サイリスタと PFN (Pulse Forming Network) を用いた EUV 光源用パルスパワー発生回路[12] がある. 回路中の磁気アシスト用可飽和インダクタの磁化電流




Fig. 4 Schematic pulsed power circuit using SI thyristor and MPC for EUV source.




Fig. 5 Switching waveforms of SI thyristor.

が負荷に流れ、生成プラズマの予備電離に寄与している.

Fig. 8にIGBTとMPCを用いたEUV発生用パルスパワー発生装置の回路[5]の概略を示す。この回路の負荷はDense Plasma Focus (DPF)である。高繰り返しに対応するために共振充電器を用いている。入力電圧は $1.3\,\mathrm{kV}$ で IGBTを直列接続せずに8並列接続でスイッチを構成している。SI 0 を用いて IGBT の磁気アシスト回路になっている。スイッチング時の電圧と電流の位相をずらして IGBT の損失を低減できる磁気アシストであるが,このような複数並列の半導体スイッチの電流バランスにも有効と考えられる。この回路では,出力電圧は $4\sim5\,\mathrm{kV}$ と低電圧である

パルスパワー電源の出力エネルギーを EUV 光に変換する効率は 0.5% と低い. パルスパワー出力はプラズマには




Fig. 6 Output current waveform of MPC for EUV source.




Fig. 7 Photograph of high energy density Z-pinch plasma for EUV source [Gas:Xe].




Fig. 8 Schematic pulsed power circuit using IGBT and MPC for DPF

消費されず反射電圧としてパルスパワー電源に戻ってくる 割合も多い. 負荷であるプラズマで消費されなかったエネ ルギーは放っておくと熱損失となる. EUV リソグラフィー においては2009年頃には115 W の光源が期待されてお り、パルスパワー電源へも高繰り返し高出力化が要求され ている. パルスパワー電源としては自らの効率向上の他に 負荷で消費されなかったエネルギーの有効利用を考えなけ ればならない. Fig. 9 にエネルギー回生回路を備えたパル スパワー電源を示す. 半導体スイッチには3.3kV耐圧の IGBT を3並列で使用している.パルストランスPTで昇圧 後,多段MPCによりパルス圧縮を行って,負荷へパルスパ ワーを供給している. また, PTの1次側にエネルギー回生 用の巻線を施し、余剰となる負荷からの反射電圧を初段エ ネルギー蓄積用のキャパシタ C 0 に返すようにしている. この場合, IGBT の OFF 性能が重要になる. Fig. 10 に負荷 短絡状態での C0へのエネルギー回生を行っている C0 充 電電圧波形を示す. 2kV の入力電圧に対して負荷で消費さ れなかったエネルギーが約1.3kVの電圧としてC0に戻っ てくる. その前に IGBT を OFF することで C 0 に余剰エネ ルギーを蓄積する. 繰り返しは7kppsである. エネルギー 回生回路を設けることで繰り返し動作において第2パルス 以降は残りのエネルギーを充電器から供給すればよく. 電 力節約と冷却装置の負担を低減できる.

2.3.3 その他のパルスパワー発生装置

その他の半導体パワーデバイスを用いた装置応用として




Fig. 9 Schematic pulsed power circuit using IGBT and MPC with energy recovery circuit.




Fig. 10 C0 voltage waveform from 7 kpps demonstrating energy recovery.




Fig. 11 Schematic circuit using MOSFET.

はオゾン生成[4]や排気ガス浄化[3]等がある。Fig. 11 は MPCを付加せず MOSFET のスイッチ動作だけでパルスパワー発生を行う回路[13]である。MOSFET スイッチは耐電圧 900 V,許容パルス電流 27 A の素子を 8 直列×6 並列でスイッチスタックを構成している。負荷抵抗への出力電圧は $5\,\mathrm{kV}$,電流 80 A,パルス幅 240 ns で繰り返しは $2.1\,\mathrm{Mpps}$ である。

2.4 おわりに

現在、プラズマ応用機器の駆動電源として半導体パルスパワー電源が幅広く利用されている。本章で取り上げた半 導体パルスパワー電源はほんの一部にすぎない。

最近の EUV 光源の激しい研究開発競争を見ていると過去にリソグラフィー光源が g 線や i 線から KrF エキシマレーザーに移行した頃を思い起こす。当時はレーザー駆動用パルスパワー電源を半導体スイッチ化すること [14,15]が研究課題であった。10年が経過した今日では半導体パワーデバイスの搭載は当然のことになっている。前述のエネルギー回生 [16] や安定性向上や低ジッター化等のプラズマ発生タイミング制御などはリソグラフィー光源エキシマレーザー用パルスパワー電源で培ってきた技術である。それまでの半導体パワーデバイスの性能向上と、パルスパワー電源の半導体化の研究開発の成果により、放電スイッチに比べ繰り返し安定性やスイッチ寿命、制御性が桁違いに優れていることを検証した結果だと思う。

これからのプラズマ応用機器は実用化の方向として安定性や高繰り返し化はもちろん、エネルギー回生や必要なときに必要なだけプラズマ発生を任意に制御できる等のインテリジェント化も求められていくように思われる.

パワーデバイスの耐電圧や高速性等の性能向上には目を見張るものがある.パルスパワーに利用できるパワーデバイスも少し高価だが市販品があり,入手しやすくなった.そのことは幅広いプラズマ応用機器への適用に大きく寄与したと考える.一方ではシリコンパワーデバイスの性能限界が近づいているとの議論がある[17,18].パワーデバイスがさらに進化するには SiC 等の新材料に性能限界のブレークスルーに期待が寄せられる.

本章で紹介した資料の一部は21世紀 COE プログラム(衝撃エネルギー科学の深化と応用), NEDO の支援による極端紫外線露光システム技術開発機構(EUVA)の再委託研究,株式会社明電舎から提供されたものを利用させていただきました。また章末に示す文献を参考にさせていただきましたのでここに謝意を表します。

参考文献

- [1] H. Akiyama, S. Katsuki, T. Namihira, K. Ishibashi and N. Kiyosaki, J. Plasma Fusion Res. 79, 26 (2003) in Japanese.
- [2] T. Namihira, S. Tsukamoto, D. Wang, S. Katsuki, R. Hackam, H. Akiyama, Y. Uchida and M. Koike, IEEE Trans. Plasma Sci. 28, No.2, 434 (2000).
- [3] K. Takaki, M. Shimizu, T. Sasaki, S. Kato, S. Mukaigawa and T. Fujiwara, *Proc. 14th IEEE Pulsed Power Conf.* (2003) p.571.
- [4] T. Sakugawa, D. Wang, K. Shinozaki, T. Namihira, S. Katsuki and H. Akiyama, *Proc. 14th IEEE Pulsed Power Conf.* (2003) p.657.
- [5] R.M. Ness and W. N. Partlo, *Proc. 13th IEEE Pulsed Power Conf.* (2001) p.1268.
- [6] 佐久川貴志:明電時報 296, 10 (2004).
- [7] 遠藤 彰:レーザー研究 32,757 (2004).
- [8] T. Hatakeyama, E. Murata, E. Fujiwara and H. Deguchi, *Proc. of IPEC Tokyo* (1990) p.312.
- [9] H. Hatanaka, H. Tanaka, M. Obara, K. Midorikawa and

- H. Tashiro, J. Appl. Phys. 68, 1456 (1990)
- [10] 岩田明彦, 鈴木弘一, 殖栗成夫: 電気学会論文誌 D, 113, No1, 23 (1993).
- [11] T. Sakugawa, J. Plasma Fusion Res. 79, 15 (2003) in Japanese.
- [12] 堀田栄喜,宋 仁皓,岡本光男,北出恵太,林 靖,渡 辺正人,沖野晃俊,安岡康一,堀岡一彦:SIデバイスシ ンポジウム,SSID-03-6 (2003).
- [13] W. Jiang, K. Yatsui, N. Shimizu, K. Iida and A.Tokuchi, *Proc. 14th IEEE Pulsed Power Conf.* (2003) p.261.
- [14] W. Partlo, R. Sandstrom and I. Fomenkov, Proc. SPIE **2440**, 90 (1995).
- [15] H. Mizoguchi, O. Wakabayashi, T. Aruga, T. Sakugawa and T. Koganezawa, Proc. SPIE, **2726**, 831 (1996).
- [16] 長田俊宏, 小金澤竹久, 片岡康夫:電気学会基礎·材料· 共通部門大会予稿集 (2003) p.352.
- [17] マジュムダール ゴーラブ:応用物理 74,66 (2005).
- [18] 菅原良孝:電気学会誌 125, 25 (2005).

•

小特集 半導体パルスパワー電源の現状と今後 ~プラズマ研究をささえる半導体パワーデバイス~

3. SOS ダイオードによる誘導性エネルギー蓄積型パルス電源

浪平隆男,佐久川貴志,勝木 淳,秋山秀典 (熊本大学)

Pulsed Power Generator with Inductive-Energy Storage Using Semiconductor Opening Switch

NAMIHIRA Takao, SAKUGAWA Takashi, KATSUKI Sunao and AKIYAMA Hidenori

Kumamoto University, Kumamoto 860-8555, Japan (Received 25 January 2005)

Pulsed power technology enables the generation of large electrical power of micro to nano second duration by compressing and releasing electrical energy. The pulsed power is utilized in a variety of applications such as large -volume non-thermal plasmas and excimer laser excitation, neither of which could be realized by conventional high -voltage and current technology. Pulsed power has been generated by capacitive energy storage (CES) systems based on the direct discharge of the capacitor. On the other hand, inductive energy storage (IES) systems, in which an inductor stores the energy, allow for more compact system configuration. In the IES system, an opening switch is always necessary to release the stored energy and is required to interrupt a large current quickly. In this paper, a new type of pulsed power generator based on the IES system using a semiconductor opening switch (SOS) is introduced. The SOS allows for all-solid-state, stable and long-lifetime operation, as well as a high repetition rate for pulsed power generators.

Keywords:

semiconductor opening switch (SOS), pulsed power generator, inductive energy storage

3.1 まえがき

パルスパワーの発生方法には、エネルギーを電界の形でコンデンサに蓄える容量性エネルギー蓄積 (Capacitive Energy Storage, CES)と磁界の形でインダクタに蓄える誘導性エネルギー蓄積 (Inductive Energy Storage, IES)の2種類があげられる. Table 1には両者の比較を示すが、IESのエネルギー蓄積密度は CES より2桁以上大きいことが知られている。そのため IES は小型・軽量のパルスパワー発生装置開発への魅力を秘めている。しかし、IES を用いたパルスパワーの発生には、大電流を高速に遮断するオープニングスイッチが必要不可欠である。

オープニングスイッチには、電流源から供給される大電

Table 1 Comparison of CES and IES for pulsed power production (C: Capacitance, V: Charging voltage, L: Inductance, I: Circuit current).

	Capacitive Energy storage	Inductive Energy storage
Medium for energy storage	Capacitor	Inductor
Storage energy	(CV ²)/2	(LI ²)/2
Energy density	$\sim 10^5 \text{J/m}^3$	$\sim 10^7 \text{J/m}^3$
Energy density against mass	\sim 10 2 J/kg	∼10 ⁴ J/kg
Switch	Closing	Opening

 $Corresponding\ author's\ e\text{-}mail:\ namihira@eecs.kumamoto\text{-}u.ac.jp$

流の周期に見合う導通時間を持ち、瞬時に導通電流を遮断することが必要で、遮断時に発生する高電圧によって絶縁破壊することなく、動作後はすばやく初期の状態に戻れるといった性能が要求される。これまでのオープニングスイッチ開発は、ヒューズやプラズマオープニングスイッチなどを代表とし、いかに大電流を高速に遮断するかが開発の中心であった。これらのオープニングスイッチは基本的に単発動作に適しており、近年のパルスパワーの産業応用を後押しする高繰り返し動作への対応は難しかった。本章では、近年開発が進み高繰り返しで安定した動作が可能なオープニングスイッチとして認知されつつある「半導体オープニングスイッチ(Semiconductor Opening Switch、SOS)」について、そのスイッチ原理と SOS を用いたパルスパワー電源について述べる。

3.2 半導体オープニングスイッチ

半導体オープニングスイッチ(Semiconductor Opening Switch, SOS)は、Institute of Electrophysics、Russian Academy of Science にて研究が始まった比較的新しいオープニングスイッチであり、ダイオードの逆電流遮断特性を利用することでオープニングスイッチとして動作させる [1-4]. ダイオードとは p型半導体と n型半導体を接合したものであり、通常順バイアスをかけたときのみ順方向電流

が導通する.しかし、順バイアスから逆バイアスへと瞬時 に極性を入れ替えた場合、蓄積されている少数キャリアが 再結合するまでの短い時間は逆方向電流が導通可能であ る. この逆方向電流は少数キャリアの消滅とともに遮断さ れるため、この現象を利用してオープニングスイッチとし て動作させる. Fig. 1 には最も基本的な SOS を用いた IES 方式パルス発生回路及び各部における電圧・電流のP-SPICE 解析による結果を示す. まず, t=0 にてスイッチ S を閉じると、 $C \cdot L \cdot SOS$ の閉回路へ電流 I_{SOS} が流れる. こ のとき SOS 中に少数キャリアが形成・蓄積される. Isos の半周期 (C の電圧反転)後,反転電流 - I_{SOS} が回路中へ流 れ始めるが、SOS 中へ蓄積された少数キャリアの影響によ り、反転直後は SOS へ逆方向電流が流れる. この逆方向電 流は上述したように少数キャリアの消滅とともに遮断され る. そのため、遮断後は負荷へ急速に $V_R = L(dI_{SOS}/dt)$ の 電圧が印加されることとなる.

Fig. 2 および Table 2 には Institute of Electrophysics, Russian Academy of Science にて開発されている SOS ダイ オードの外観ならびに諸特性を示す[5]. SOS ダイオード はp⁺-p-n-n⁺の内部構造を有する複数の半導体ダイオー ドがスタックされており、各素子間には温度上昇を抑制す るためのヒートシンクが取り付けられている。また、半導 体ダイオードを利用しているため安定した動作が可能であ り、寿命も半永久的である。なお、SOS ダイオードは kA 程度の大電流を高速で遮断可能(数-数+ns)であり、短 い自己回復時間 (<1 µs) を有するため、立ち上がり時間が 短いパルス電圧を発生させるとともにkHzに及ぶ高繰り返 し動作が可能である. 近年では、これらの特性を生かし有 害ガス処理や表面処理,殺菌を目的とした非熱平衡(低温) プラズマ[6]・大気圧グロー放電[7]の生成やエキシマレー ザの励起源[8]といった産業応用向けのパルス電源へSOS ダイオードが組み込まれるようになってきている. Fig. 3




Fig. 1 Basic circuit of IES type pulse generator using SOS.

にはSOSを用いたIES方式パルス電源を用いることでXeFレーザの出力光がロングパルス化した結果を示す[8].これはSOSダイオードによりレーザ電極への印加電圧立ち上がりが高速化し、放電安定性が改善されたことに起因する.



Fig. 2 External appearance of SOS-diodes [5].

Table 2 Technical characteristics of SOS-diodes [5].

Parameter	Value
Working voltage	60 - 250 kV
Number of series connected structures	80 - 320
Structure square	$0.25 - 4 \text{ cm}^2$
Forward current density	$0.4 - 2 \text{kA/cm}^2$
Cutoff current density	$2 - 10 \text{kA/cm}^2$
Forward pumping time	300 - 600 ns
Reverse pumping time	40 - 150 ns
Cutoff time	1 - 10 ns
Length	80 - 220 mm
Mass	0.1 - 0.6 kg




Fig. 3 Advantage of SOS-based pulse generator [8] (Voltage and laser power in case of with and w/o SOS).

3.3 SOSを用いたIES方式パルスパワー発生装置

Fig. 4 に SOS を用いた IES 方式パルスパワー発生装置 (SOS パルス電源)の主なエネルギー転送過程を示す。Fig. 4 に示されるように SOS パルス電源においては、まず比較 的低電圧の直流電源(~5 kV)にてコンデンサへ充電されたエネルギーが、サイリスタや IGBT 等で代表される半導体クロージングスイッチを介し磁気圧縮部へ転送される。次に磁気圧縮されたエネルギーは、SOS へ転送され更なる圧縮後負荷へ転送されることとなる。

Fig. 5 は熊本大学にて開発された SOS パルス電源の回路 図[9], Table 3 は組み込まれている SOS ダイオード (SOS -100-1, Russia) の諸特性である。本電源は、一次コンデン サの充電に商用電源(200 V, 60 Hz)を利用することでトリガレスにて作動するようになっており、商用周波数と等しいパルス繰り返し周波数にて電圧 200 kV, パルス幅 50 ns 程度のパルス電圧が発生するユニークな構成となっている。Fig. 6 は上述電源に(a) 300 Ω および(b) 1 k Ω の抵




Fig. 4 Energy compression process of SOS-based pulse generator.




Fig. 5 Trigger-less pulsed power generator using SOS [9].

Table 3 Specification of SOS-100-1 [9].

Parameter	Value
Maximum peak reverse voltage	100 kV
Pulse duration (FWHM)	10 – 60 ns
Forward pumping current	100 – 300 A
Reverse pumping current	500 – 1500 A
Forward pumping time	300 – 500 ns
Reverse pumping time	40 – 100 ns
Current interruption time	5 – 15 ns
Switching energy losses	0.2 – 0.5 J/pulse
Recommended switching energy at 100 – 1000 Hz PRF	1-5 J/pulse
Recommended overvoltage coefficient (SOS output voltage to pumping capacitor voltage ratio)	1.5 – 2.5
Recovery time	≤1 µs
Maximum dissipation power in oil	
Continuously	200 W
Burst mode (30 sec)	2 kW
Dimensions	$116 \times 63 \times 44 \text{ mm}^3$
Mass	350 g

抗負荷を接続した場合の SOS に流れる電流(I_{SOS})と負荷への印加電圧 (V_R)を示す。両抵抗値において、オープニング前の SOS に流れる順方向及び逆方向電流は同様であるが、電流遮断に要する時間および V_R のパルス幅は 1 k Ω 負荷においてより短くなっている。これはオープニング中およびオープニング後の回路時定数が、負荷抵抗の大きさに反比例して減少するためである。なお、本電源では、 300Ω 抵抗負荷に対して最大値-150 kV、立ち上がり14.5 ns、パルス幅 60 ns、1 k Ω 抵抗負荷に対して-220 kV、12.7 ns、35 ns を有するパルス電圧が得られている。Fig. 7には上述電源の出力電圧パルスの安定性試験結果を示す。15分間 60 pps の繰り返し周波数にて連続運転を行っているが、出力電圧は 161.5 ± 2.4 kV とその安定度は3 %以内である。




Fig. 6 Typical I_{SOS} and V_R for 300 and 1 k Ω resistive load [9].




Fig. 7 Long-time operation test [9].




Fig. 8 Low-voltage pulse generator using SOS [10].



Fig. 9 External appearance of SM-2N generator [5].

Table 4 Specifications of SOS-based generator [5].

	SM-1N	SM-2N	SM-3N	S-5N
Output voltage, kV	200 - 250	100 - 200	200 - 400	400 – 1k
Output current, kA	1.0 - 1.4	0.2 - 0.4	0.5 - 1.5	1.0 - 3.0
Pulse duration, ns	20 - 30	30 - 40	30 - 60	40 - 60
Pulse energy, J	5.0 - 8.0	0.4 - 0.8	8.0 - 10	40 - 60
Pulse rep. frequency (continuously), Hz	100	1000	300	500
Pulse rep. frequency (30-sec burst), Hz	1000	5000	2000	_

Fig. 8 は長岡技術科学大学にて開発された SOS パルス電源の回路図である [10]. 本電源は $200\,\Omega$ の抵抗負荷に対し、最高電圧 $10\,\mathrm{kV}$ 、パルス幅 $25\,\mathrm{ns}$ のパルス電圧を印加可能である.

Fig. 9 および Table 4 には Institute of Electrophysics, Russian Academy of Science にて開発されている SOS パルス電源の外観ならびに諸特性を示す。100 kV から 1 MV,

0.4 J/pulse から 60 J/pulse と幅広い電圧・パルスエネルギーに対応した電源が完成している。なお、本電源の詳細は文献 [5,11] を参照いただきたい。

3.4 まとめ

本章では、近年産業応用を目的とし、開発が急速に進んでいる SOS を用いた誘導エネルギー蓄積型のパルス電源に関して紹介した。 SOS ダイオードは kA 程度の大電流をns 程度の短時間にて遮断できるため、高速な立ち上がりを有するパルス電圧の発生が可能である。 そのため排ガス処理やエキシマレーザの励起源といった気体中放電の産業応用分野にて大いに普及が期待されるパルス電源である。

また、最近ではSOSダイオードではなく一般の高速整流素子をSOS素子として適用する試みも始まっており[12]、今後、安価なSOSパルス電源の開発も期待される.

参考文献

- [1] S.A. Darznek, G.A. Mesyats and S.N. Rukin, Tech. Phys. 42, 1170 (1997).
- [2] S.A. Darznek, S.N. Rukin and S.N. Tsyranov, Tech. Phys. 45, 436 (2000).
- [3] A.V. Ponomarev, S.N. Rukin and S.N. Tsyranov, Tech. Phys. Lett. 27, 857 (2001).
- [4] I.V. Grekhov and G.A. Mesyats, IEEE Trans. Plasma Sci. 28, 1540 (2000).
- [5] URL: http://eng.iep.uran.ru/
- [6] K. Takaki, T. Sasaki, S. Kato, S. Mukaigawa and T. Fujiwara, 24th International Power Modulator Symposium, Hollywood, USA (2002) p.575.
- [7] K. Takaki, M. Hosokawa, S. Mukaigawa and T. Fujiwara, 15th Symposium of The Materials Research Society of Japan, Tokyo, Japan (2004) p.146.
- [8] E.H. Baksht, A.N. Pachenko, V.F. Trasenko, T. Matsunaga and T. Goto, Jpn. J. Appl. Phys. 41, 3701 (2002).
- [9] Y. Teramoto, D. Deguchi, I.V. Lisitsyn, T. Namihira, S. Katsuki and H. Akiyama, Rev. Sci. Instrum. 72, 4464 (2001).
- [10] K. Yatsui, IEEJ Trans. Fundam. Mater. 125, 9 (2005).
- [11] S.N. Rukin, Instrum. Exp. Tech. 42, 439 (1999).
- [12] Y. Teramoto, H. Urakami, S. Katsuki, T. Namihira and H. Akiyama, *IEEE 25th International Power Modulator Sym*posium, USA (2002) p.210.



小特集 半導体パルスパワー電源の現状と今後 ~プラズマ研究をささえる半導体パワーデバイス~

4. SI サイリスタを用いた高速高電圧パルス電源

井深真治(東京工業大学大学院理工学研究科)

Fast High-Voltage Pulse Generator Utilizing SI-Thyristor

IBUKA Shinji

Tokyo Institute of Technology, Tokyo 152-8552, Japan (Received 25 January 2005)

Research on and development of a fast high-voltage pulse generator utilizing a SI-thyristor is reviewed. Although the SI-thyristor is a device developed for large current control in the power electronics field, it has desirable properties for pulsed power applications. According to the experimental results on the SI-thyristor, the turn-on characteristics can be drastically improved by driving with a fast and large gate current. The self-turn-off capability of the SI-thyristor was also applied to the inductive energy storage circuit. This paper introduces a newly developed turn-off scheme with the SI-thyristor assisted by MOSFETs to make the circuit configuration extremely robust and simple. A high-voltage pulse with the amplitude of 18.7 kV and the pulse width of 74 ns was successfully obtained at the primary voltage of 100 V.

Keywords:

SI-thyristor, pulsed power technology, high-voltage pulse generator, gate driving circuit, inductive energy storage

4.1 はじめに

近年、パルスパワー用スイッチ素子として、高繰り返し動作可能、長寿命、自己消弧能力など数多くの利点を有する半導体パワーデバイスへの期待が高まってきている。しかし、インバータに代表されるパワーエレクトロニクス分野で利用されている既存の半導体パワーデバイスは、耐圧、スイッチング速度、電流容量など、パルスパワー用スイッチに要求される最も基本的な特性において、従来からあるガス放電スイッチの性能に到達していないのが現状である。そこで、筆者らは、実現性の高い新規デバイスとして、現在試験段階にある静電誘導型サイリスタ(Static Induction Thyristor: SI-Thyristor)に着目し、そのパルスパワー応用に関する研究を行ってきた[1-4]、近年は、SIサイリスタの利用を検討する研究者も多くなり、活発な研究が行われている[5,6]。本稿では、SIサイリスタを用いたパルスパワー電源開発の現状について簡単に紹介する。

4.2 SIサイリスタ

SI サイリスタは、静電誘導効果によるキャリア制御を利用した静電誘導型デバイスの一種で、pin ダイオードにキャリア制御用のゲートを付加した構造を持つ[7]. Fig. 1 は筆者らが利用している埋め込みゲート型 SI サイリスタの内部構造である。pnpn 構造を持つ一般のサイリスタとは違い、ゲート開放時にpin ダイオードと同様に順方向に対して導電性を持つノーマリーオン特性を有する。接合型

FET (JEFT) と似た構造であると見ることもできるが、pin ダイオード同様オン状態における導電率が非常に高く、大電流の高速制御に適したデバイスである。SI サイリスタは、カソード・ゲート間への電圧印加により通電制御される。ノーマリーオン構造ではあるが、確実なオン状態を維持するために、通常はゲートに正電位を与えて Fig. 1(a)のような導通状態を形成する。ただし、ゲート・カソード間はpn接合の順方向となるため、ゲート電圧はさほど上昇しない。ゲートに負電位を印加すると、n 一層内のキャリアがゲートから排出され、ゲート電極近傍に空乏層(depletion layer)が生成され、Fig. 1(b)に示されるようにデバイスは阻止状態となる。




Fig. 1 Device structure of SI-thyristor.

author's e-mail: ifuka@ee.titech.ac.jp

4.3 SI サイリスタの高速ターンオン動作

パワーエレクトロニクス分野では、SIサイリスタは電圧制御デバイスに分類され、ターンオン時のゲート電流は数~数十A程度である。これは、阻止状態を形成している空乏層へのキャリア注入が、アノード・カソード間の主電流によってまかなわれるためである。しかし、このような通常のオン動作を行う限り、パルスパワー分野で必要とされるnsオーダの高速ターンオンを実現することは難しい。しかし、SIサイリスタは、IGBT (Insulated Gate Bipolar Transistor)や MOSFET のように絶縁ゲート構造を持たず、特にオン状態への移行時にはゲート・カソード間は pn 順方向バイアス状態となるため、ゲートに大電流を供給することが可能である。この場合、ゲートから直接空乏層へのキャリア注入を行うことも可能と考えられ、高速なオン動作が期待できる。

そこで、特性の異なる3種類のゲート駆動回路を用いて SI サイリスタのターンオン特性評価を行った[2,3]. Circuit 1 はパワーエレクトロニクス用に開発されたゲート駆 動回路であり、6 V のオンゲート信号を発生する. 一方, Circuit 2, Circuit 3 はパルスパワー利用を念頭に開発され た駆動回路であり、大電流をゲートに注入することができ る. それぞれのゲート駆動回路に対するゲート電流波形を Fig. 2 に示す. 図では読み取ることが困難であるが、Circuit 1のゲート電流は10A程度である.一方, Circuit 2, Circuit 3 では、200~300 A もの大電流をゲートに注入して いることが確認できる. これらのゲート駆動回路を用い て, SI サイリスタのターンオン特性評価を行った. パルス パワー領域におけるスイッチの動作特性を詳細に評価する ためには、高速な電流応答を実現可能な低インダクタンス 評価回路を用いる必要がある[2]. ここでは、セラミックコ ンデンサを同軸形状に配置した, 静電容量 38 nF, 残留イ ンダクタンス 50 nH の評価回路を作製し、実験を行っ た. 評価回路の詳細については文献[2] を参照されたい.

Fig. 3 に各ゲート駆動回路使用時における SI サイリスタのアノード電圧降下時間 (fall time) T_f とサイリスタに流れる電流の $\mathrm{d}i/\mathrm{d}t$ ピーク値を示す。横軸は評価回路中のコンデンサの充電電圧であり,阻止状態の SI サイリスタのアノード・カソード間に印加される電圧である。Fig. 3 では,大電流によるゲート駆動が SI サイリスタの動作速度を大




Fig. 2 Output current waveforms of the gate-driving circuits.




Fig. 3 Turn-on characteristics of the SI-thyristor.

幅に改善していることが確認できる。その影響が充電電圧により変化するのは、充電電圧が高い場合ほど主電流によるキャリア注入効果が促進されるためである。Circuit 3を用いて 5 kV 充電した場合には、 $T_{\rm f}=35$ ns, di/dt=9.5 × 10^{10} A/s を達成しており、大電流によるゲート駆動方式を採用することで、SI サイリスタがパルスパワー制御用スイッチとして利用可能な素子であることが確認された。

4.4 直列接続による高耐圧スイッチの実現

前述のとおり、SI サイリスタはパルスパワー領域で利用 可能な高速パワーデバイスであるが、その耐圧は4~5 kV 程度である. さらに高圧で利用する場合, 複数のデバイ スを直列接続して高耐圧化をはかる必要がある. ここで は、その実現性を検討するため、3個の SI サイリスタを直 列接続し, その動作検証を行った[3]. 測定に用いた等価回 路を Fig. 4 に示す. 各 SI サイリスタの阻止電圧分担を平均 化させる必要があるため、SI サイリスタと並列に $2M\Omega$ の抵抗を接続した、各SIサイリスタに接続したゲート駆動 回路への電力注入は,50 kHzインバータと高耐圧パルスト ランスを用いた. Fig. 4 では、最上部にある SI サイリスタ (A)と並列に120 pFのコンデンサが接続されている.これ は、各SIサイリスタの対地静電容量の違いにより発生する 過渡的な電圧分担不均衡を抑制するための措置である. Fig. 5に1Ωの純抵抗負荷接続, 2kHzバースト運転時にお けるスイッチ電圧と出力電流波形を示す. 図のように,




Fig. 4 Equivalent circuit of the high-voltage switch with stacked SI-thyristors.




Fig. 5 Turn-on characteristics of the stacked SI-thyristors.

Table 1 Energy transfer efficiency of the generator.

load resistance	efficiency
10 Ω	86.4%
1 Ω	68.5%

ピーク値 3.5 kA, パルス幅 200 ns の電流パルスを負荷に供給することに成功した。この電源装置のエネルギー転送効率を Table 1 に示した。効率の計算には、ゲートへの注入電力も考慮している。負荷抵抗 1Ω 時には効率 68.5% にとどまっているのものの、 10Ω では80%以上の効率を達成しており、非平衡プラズマによる排ガス処理装置など大電流を必要としない応用機器へは十分利用可能であることが確認された。

4.5 ターンオフを利用した誘導性エネルギー蓄 積回路への応用

これまでは、SI サイリスタの高速投入スイッチとしての利用に関する研究を紹介してきた.実際、SI サイリスタは他のパワーデバイスでは実現困難な高速ターンオン特性を有している.しかし、気体放電スイッチにはないパワーデバイスの持つ最大のメリットである自己消弧可能な能力は生かされていない.半導体パワーデバイスを開放スイッチに利用できれば、蓄積エネルギー密度が高く、低電圧駆動も可能な誘導性エネルギー蓄積回路を構成可能である.そこで、SI サイリスタを開放スイッチとして利用した新しい誘導性エネルギー蓄積型(Inductive Energy Storage: IES)回路が提案されている[4,6].

SIサイリスタでターンオフを実現するためには、アノード・カソード間を流れる電流とほぼ同等の電流をゲートから引き抜く必要がある。これは、ゲート付近に空乏層を形成するために不可欠な条件であり、そのため大電流を制御可能なゲート回路を必要とする。さらに、電流遮断時の高di/dt を実現するには大電流をスナバ回路なしで遮断する必要があり、安全動作領域を逸脱しデバイス破壊を起こす危険性も高い。しかし、Fig.6に示す単純な回路構成を採用することにより、容易かつ安全に大電流遮断を実現可能となる。Fig.6では、SIサイリスタと MOSFET が直列に接続されており、MOSFET へのゲート信号により全体の回路動作を制御可能である。すなわち、SIサイリスタのゲートにはダイオードが接続されているだけで、ゲート駆動回路




Fig. 6 Opening procedure of the SI-Thyristor combined with MOSFETs.

は必要としない.

この回路の動作原理を,以下に簡単に説明する. Fig. 6(a) の状態は、MOSFET が阻止状態にあるため回路に電流は 流れていない. ただし, 印加可能な電源電圧は MOSFET の耐圧により制限される. ここで、MOSFETにオンゲート 信号を印加すると、SI サイリスタはノーマリーオン特性を 有しているため、Fig. 6(b)のようにMOSFETおよびSIサイ リスタに電流が流れ始める. その結果, Fig. 6(c)のよう に、SI サイリスタのアノード・カソード間に若干の電圧降 下が生じ、SIサイリスタのゲートは正電位となり、安定な オン状態が確立される. 次に、MOSFETにオフゲート信号 を入力すると、MOSFET も自己消弧可能なデバイスであ るため、MOSFETのドレイン電圧が上昇し、電流遮断が開 始される. このとき, Fig. 6(d)のように, SI サイリスタを流 れる電流の一部はゲートから排出され、アノード・ゲート 間に電流が流れ始める.これは、ゲートが絶縁されていな いSIサイリスタ特有の動作である. その結果, SIサイリス タ n ⁻層内にある大量のキャリアがゲートから高速に排出 され, ゲート付近の空乏層が急速に成長し, 高速なターン オフが実現される. MOSFET はこのカソードからゲート への転流動作を開始させるきっかけを与えるだけであり, 大電流遮断能力は必要とせず、安価で小型な素子を利用す ることができる.

この回路を IES に応用した回路が Fig. 7 である. エネルギー蓄積素子にパルストランスを用いたフライバックコンバータ型の回路構成とすることにより, 高電圧出力を実現している. 電流による初期エネルギー蓄積のため, 数十 V程度の駆動電圧でも動作可能であり, 車載用排ガス浄化装置などへの応用が期待できる. この回路を直流 100 V で駆動した際の出力電圧波形を Fig. 8 に示す. 出力端開放時に




Fig. 7 Circuit configuration of the IES pulse generator.




Fig. 8 Output voltage waveform of the pulse generator.

は,波高値 18.7 kV,立ち上がり時間 66 ns,パルス幅 74 ns (FWHM)の出力が得られている. Fig. 9 は、様々な駆動電 圧に対する出力電圧波高値を示したものである. 40 V の低 電圧駆動においても5kV以上の出力が得られており, 車載 バッテリーによる駆動にも対応可能であることが確認され た. Fig. 9では, 駆動電圧の上昇とともに出力電圧も上昇し ている. 出力電圧は電流遮断時の電流値によって決定され るため、低い駆動電圧であっても、通電時間を長くとり十 分なエネルギー蓄積を行うことで,同等の出力電圧がとれ るはずである. そこで、各駆動電圧に対し、蓄積電流値を 一定とする条件のもとで出力電圧波高値を測定した. Fig. 10 に結果を示すが、やはり駆動電圧によって出力波高値が 変化している. これは、駆動電圧の違いは SI サイリスタの 通電時間の違いとなり、電流遮断時におけるSIサイリスタ 内部のキャリア分布に違いが生じ、SI サイリスタのターン オフ特性に影響を与えたためと推測されるが、今後詳細な 検討が必要である.

4.6 まとめ

本稿で概説したように、SIサイリスタはIGBT、FET などの MOS ゲートデバイスと異なり、ゲートインピーダンスが低く、ゲート駆動電流を大電流化することが可能である。単にゲート駆動に必要な電力という観点からは不利




Fig. 9 Output amplitude for various driving voltage.




Fig. 10 Output amplitude for constant storage current.

であるとも考えられる特性であるが、大電流を高速に安全確実に制御できるという点で、パルスパワー応用に適した特性である.残念ながら、現時点で SI サイリスタは市販されておらず、パルスパワーやプラズマ研究者が容易に利用できるデバイスではないものの、今後の動向に期待を持てるデバイスであると言えよう.

参考文献

- [1] S. Ibuka, K. Saito, A. Yamamoto et al., Proc. of the 11th IEEE Int. Pulsed Power Conf., (1997) Vol. 2, p.954.
- [2] S. Ibuka, A. Yamamoto, Y. Hironaka et al., Conf. Records of the 23rd Int. Power Modulator Symp. (1998) p.106.
- [3] S. Ibuka, T. Osada, K. Jingushi et al., Proc. of the 12th IEEE Int. Pulsed Power Conf. (1999) Vol.2, p.1441.
- [4] S. Ibuka, R. Tsunoda, J. Shiina et al., Proc. of the 14th IEEE Int. Pulsed Power Conf. (2003) Vol.2, p.931.
- [5] R. Hironaka, M. Watanabe, E. Hotta *et al.*, IEEE Trans. Plasma Sci. 28, No.2, 1524 (2000).
- [6] W. Jiang, K. Yatsui, K. Takayama *et al.*, Proc. IEEE, **92**, No.7, 1180 (2004).
- [7] 西澤潤一:SI デバイス (オーム社 1995) p.37.



小特集 半導体パルスパワー電源の現状と今後 ~プラズマ研究をささえる半導体パワーデバイス~

5. サイリスタを用いた高繰り返しマルクスジェネレータ

前 山 光 明 (埼玉大学 工学部,電気電子システム工学科)

High-Repetition-Rate Marx Generator Using Thyristor Switches

MAEYAMA Mitsuaki

Department of Electrical and Electronic Systems, Faculty of Engineering, Saitama University, Saitama 338-8570, Japan (Received 28 January 2005)

The Static Marx Generator is a high-voltage impulse generator using semiconductor switches that borrow their simple trigger operation from the conventional Marx Generator. This commentary presents the principle of successive trigger operation, the high-speed and high-efficiency charging mechanism used in this Static Marx Generator circuit system, and the typical properties of the voltage amplification ratio, i.e. the rise time and charging efficiency.

Keywords:

impulse generator, marx generator, solid state switch, high repetitive operation

5.1 はじめに

マルクスジェネレータ (以後 MG) に代表されるインパル ス電圧発生器は、電力用変圧器、遮断機などの絶縁破壊試 験や,核融合研究関係では,大阪大の励電 IV 号,長岡技大 の ETIGO-II に代表される大強度荷電粒子ビーム発生用電 源の初段部の高電圧発生用として広く利用されている[1]. Fig. 1に, その基本回路構成図を示す. 抵抗を通して複数の コンデンサを並列に充電し、最下段のスイッチを ON させ ると、上位のスイッチは自動的に ON し、コンデンサが瞬 時に直列に接続され、段数 e^n 、充電電圧 e^n とすると、 $-n \times E_0$ の高電圧が出力される. つまり, 充電用電源の電 圧は 出力電圧の1/n ですみ,また,始動のトリガー動作 が単純であるという特徴を持つ.また, MGは, 出力電圧の 立上り時間が数百 ns 程度であること, および, 出力イン ピーダンスが比較的大きいということから, この後段に PFL (Pulse Forming Line) やパルス圧縮回路を付加し、目 的の電圧電流波形を発生させる.

1個の半導体素子の最大印加可能電圧は,10kVを超えないため,数十kVから数百kVの出力電圧を得るためには,変圧器を利用するか,または,複数のスイッチを直列に接続して直接高電圧を発生することが考えられる.スイッチを直列接続するためには,各スイッチのゲート回路用電源の絶縁方法,始動信号の伝送方法を検討する必要がある.

以下に紹介する半導体化 MG では、従来の MG が持っている単純トリガー動作の原理を利用することで、トリガー回路部分を単純な回路構成で実現している。また、半導体スイッチの長寿命性を生かし、高効率短時間充電による高

繰り返し動作と、出力電圧の可変などの機能を備えた高機能 MG を目標として開発を行った.

5.2 半導体化MGの回路構成および従属トリガー 方式

Fig. 2に示す 4 段のMGの回路図を用いて、初段のスイッチ Sw1 が ON したときの回路の動作を解析する。 + HV で示される電源から各コンデンサに電圧 E_0 を充電すると、各スイッチ(Sw1~Sw4)の電極間にも、同じ電圧 E_0 が印加される。 Sw1 を ON すると、b1 の節点電圧が 0 V から $-E_0$ に変化し、負荷抵抗 R_L を通り、Fig. 2 に示す 2 つの経路を経由した電流 i_1 , i_2 が流れる。この電流がコンデンサ間の抵抗に流れる結果、Sw2~Sw4 の電極間には




Fig. 1 Circuit of Marx Generator.

author's e-mail: maeyama@ees.saitama-u.ac.jp




Fig. 2 Current paths flowing after Sw1 closed.

$$\Delta V_{\rm sw} = \frac{r}{(n-1)r + R_{\rm L}} E_0$$

$$= \frac{1}{n-1} E_0 \qquad ((n-1)r \gg R_{\rm L} \ \mathcal{O}$$
場合)

の電圧変化が発生する。ここで、n は MG の段数、r はコンデンサ間の抵抗、 R_L は出力抵抗である。したがって、Sw1 を外部信号により ON させ、 $Sw2\sim Sw4$ を、その結果発生するスイッチ電極間の電圧の変化を利用して動作させれば、従来の MG と同じ従属的なトリガー動作を実現できる[2].

本半導体化MGでは、各段のスイッチとして、ONさせるためのトリガー信号のみで動作するサイリスタを利用した。Fig. 3 にゲート回路の原理図を示す。コンデンサ Cc は、サイリスタのアノードーカソード間電圧 V_{A-K} から充電され、このゲート回路の電源の働きをする。また、コンデンサ Cd とそれにつながる抵抗により V_{A-K} の微分波形を作成し、単安定マルチバイブレータ (M.S.B.) を動作させ、サイリスタを確実に ON させるに十分な電圧・電流および時間幅のゲート信号を発生させる。

5.3 半導体化 MG の動作試験

1 段あたり 2 kV, 12段の MG を作成し、前節で示したトリガー方式の動作を実験で確認した。 Table 1 は、作成した MG で用いた素子およびパラメータである。 Fig. 4 は、Sw1 および Sw2 のサイリスタのゲート信号波形 V_G である。 t=0 sで 1 段目のサイリスタを動作させた後、約 0.8 μ s 後に 2 段目のゲート電圧波形が 3 μ s の幅で発生した事が確認でき




Fig. 3 A basic figure of a gate circuit.

Table 1 Used elements and its rated values.

サイリスタ	78RT200	2200 V/1300 A
С	0.1 μF	$2.5~\mathrm{kV}$
M.S.B	C-MOS 4538B	
$r/R_{ m L}$	$39~\mathrm{k}\Omega$ / $1~\mathrm{k}\Omega$	




Fig. 4 Gate voltage Waveforms of the first and second Thyristor switches.




Fig. 5 Output voltage waveforms of 12 stage static MG.

る. Fig. 5 は、コンデンサの充電電圧を V_0 = 1 k,1.5 k,2 kV として動作させたときの、出力電圧波形である。最高出力電圧 V_{R0} は - 18 kV に達し、回路構成、抵抗値など変更することなく、充電電圧を変更するだけで出力電圧を 2 倍以上変化させられることも確認できた[2].

5.4 低インピーダンス高速充電方式の採用

MG の繰り返し動作を実現するためには、充電時間を短くするとともに、充電効率も高くする必要がある。Fig. 6 に示す回路図で、コンデンサ C の電圧 v_c を V_1 から V_2 まで充電したときの静電エネルギーの増加分 $(\Delta W_{\rm C} = \frac{1}{2}C(V_2^2 - V_1^2))$ と、この間に電源が発生したエネルギー $(\Delta W_{\rm S} = \int_{t_1}^{t_2} E_0 i \, \mathrm{d}t = C E_0(V_2 - V_1))$ の比としての効率は、次式のように、 V_1 、 V_2 および E_0 の値だけで表示できる。

$$\eta = \frac{\Delta W_{\rm C}}{\Delta W_{\rm s}} = \frac{V_2 + V_1}{2E_0} \tag{2}$$




Fig. 6 A simple circuit to analyze the charging efficiency.




Fig. 8 Charging properties of the high speed charging MG.




Fig. 7 High speed charging MG with L-C resonant charging method.

 $V_1=0$ V, $V_2=E_0$ の場合は効率50%であり, $V_1=0$ V, $V_2=2E_0$ の場合に効率100%となる.電源とCの間をインダクタンスで接続すると(LC 共振充電),正弦波状の充電電流が流れ, $Q=\frac{1}{R}\frac{\sqrt{L}}{C}\to\infty$ で,Cの充電電圧が $2E_0$ となる.

Fig. 7は、ダイオードを利用し、充電経路のインピーダンスを充電するときは低く、出力電圧が発生するときは高くし、また、1段目のスイッチが動作したとき、上位のスイッチ電極間に式(1)の電圧変化が発生するように考案した共振充電方式を利用した高速充電MG回路である[3]. 従来の MG は、図の左下部分に充電電源を接続したが、本方式では、左上から充電しているので、出力電圧の一部がIGBT (Insulated Gate Bipolar Transistor)で示される充電制御スイッチに印加されるという欠点がある。本回路では、インダクタンス L_c および Drr+Rrr の還流回路で、この電圧を分圧することで、IGBT スイッチに印加される負の電圧を低減させている。また、IGBT スイッチで充電時間を制御するすることにより、MG のコンデンサの充電電圧を変化させることが可能である。

コンデンサの充電経路に耐圧 $2\,\mathrm{kV}$ のダイオード、および $L_\mathrm{c}=500\,\mathrm{\mu H}$ を用いた 5 段の MG を作成し動作を確認した。 Fig. 8 は、充電回路の電圧 $E_0=800\,\mathrm{V}$ とした時の 1 段目のコンデンサの電圧波形である。 $\pi\sqrt{5L_\mathrm{c}C}=50\,\mathrm{\mu s}$ で E_0 のほ

ぼ 2 倍の 1.5 kV に充電され, 充電効率が94%であることが確認できる.

5.5 改良型ゲート回路

2段目以上のサイリスタのゲート信号を発生させる V_{A-K} 電圧の時間変化は、充電中にも発生し、充電時間に反比例して大きくなるため、式(1)の電圧変化との区別がし難くなる。特に、作成した MG では、繰り返し周波数を $1\,kHz$ 以上とすると、ゲート回路の素子パラメータの調整の範囲が非常に狭くなり、実用的でなくなる。ここで、ダ




Fig. 9 The improved gate circuit.




Fig. 10 Output voltage waveforms of the high speed charging MG.




Fig. 11 Maxmum voltage and current of used diodes.

イオードを用いた高速充電方式では、 $Fig.70R_T$ の電圧が、充電時はほぼダイオード D_{Ri} の順方向電圧(~ 0.6 V)で1段目スイッチ動作時にのみ式(1)の電圧が発生する。Fig.9に示す改良ゲート回路は、この動作特性を利用し、ゲート回路の動作開始電圧を抵抗 R_T から供給する方式であり、微分回路を用いずに電圧レベルで動作するため、素子の設計範囲が飛躍的に広くできる[4]。

5.6 半導体化 MG の動作特性

Fig. 10 は、10段の MGで、充電電圧が $E_0=500$ 、650、850 V のときの出力電圧波形である。充電電圧・出力電圧が高くなるにつれ、立上り時間の短い出力電圧が得られるが、これは、Fig. 5と同様に、主にゲート電圧・電流値が充電電圧で変化するためと考えている。抵抗負荷での出力電圧の立上り時間はおおよそ 200 ns である。また、Fig. 11 は、5 段の MG(Fig. 7)において、各ダイオードに印加される電圧の最大値および流れる電流値を整理した図である。DL/5 Dh4 の電流を除いて、充電電圧 (E) および充電電流の最大値 (I_0) を超えることはない。DL/5 の電流は、MG 動作時に、インダクタンスを経由して、流れるが DL/5 に流れるため




Fig. 12 f = 2 kHz repetitive IG operation.

である. 電源電圧 E に対して、MG のコンデンサの充電電圧が最大で 1.96~E、さらに、抵抗出力 $R_{\rm L}=250~\Omega$ で、ピーク出力電圧 -8.5~E (5段)、-16.5~E (10段) を得ることができる.

Fig. 12 は、電圧が低いが、繰り返し動作試験を行ったときの (a) IGBT スイッチのエミッターコレクタ間電圧、(b) 1段目サイリスタのアノードーカソード電圧、(c) 出力電圧波形である。サイリスタスイッチを OFF させるには、電流を保持電流以下にするか逆方向電圧を加える必要があり、繰り返し周波数を決める要因は、電源部分以外に負荷回路にも関係する。この図より、充電時間は、5段 MGで 50 μ s、10段 MG で 70 μ s であるため、充電開始スイッチの容量が十分であれば 10 kHz 以上の繰り返し動作が可能となる。

5.7 おわりに

本半導体化 MG の他の方法とは異なる特徴は、(1)昇圧用の変圧器が不要、(2)充電電源電圧が数kVと小さい、(3)各スイッチのゲート電源およびトリガー信号の送信方法が簡便、(4)スイッチ間の分圧対策不要、などの点である。今後、不正な電圧振動などの影響を受け難い、より信頼性の高いゲート回路の開発と、上記特徴を生かした半導体化 MGの大容量化を行う予定である。

参考文献

- [1] 電気学会・大電流エネルギー応用技術調査専門委員会編:『大電流エネルギー工学』5章(オーム社,東京,2002年).
- [2] 岡村一弘, 他:電学論誌 118A, 1318 (1998).
- [3] K. Okamura, S. Kuroda and M. Maeyama, *12th IEEE Int. Pulse Power Conf.* (1999) Vol.2, p.807.
- [4] M. Maeyama and M. Yoshida, 13th IEEE Int. Pulse Power Conf. (2001) Vol.2, p.1264.



小特集 半導体パルスパワー電源の現状と今後 ~プラズマ研究をささえる半導体パワーデバイス~

6. 高速・大容量半導体パワーデバイス

高田育紀(三菱電機)

High-Speed, Large-Current Power Semiconductors for Pulse Power Generation

TAKATA Ikunori

Mitsubishi Electric Corporation, Hyogo 661-8661, Japan (Received 25 January 2005)

This paper describes the operation principles and limits of power semiconductors. In addition, operation mechanisms of the new pulse power devices, SOS (Semiconductor Opening Switch) and dynistors, are explained qualitatively. The fastest operating power device is the series connection of comparatively low-voltage devices. For large-current operation, a uniformly operating pin-diode structure device is essential. An SOS is constructed from dozens of medium voltage (about 3kV) special hard-recovery diodes. This can shut off 2kA current at 10kV within 10ns. The dynistor has n^+pnp^+ four layers and two electrodes. Serial-connected dynistors have the potential to replace thyratrons. These new devices can endure over $10kA/cm^2$ at much higher voltage than their static breakdown values in the repetitive use more than 10^{11} times.

Keywords:

power semiconductor, pulse power, pin diode, dynistor, FID, RDS, SOS, DSRD, IRD

6.1 はじめに

半導体パワーデバイス(以後、パワーデバイスと呼ぶ)のエッセンスは、通電状態と遮断状態を行き来できるスイッチ機能である。通電状態では金属で、遮断状態では絶縁体となる素子が理想的である。それに近いデバイスとしてサイラトロン(thyratron)に代表されるガス放電管がある。パワーデバイスを代表するサイリスタ(thyristor)は、このサイラトロンと同じ動作を期待されて名づけられた。そして現在、50年近い期間を経てようやくサイラトロンを置き換え得るデバイス(SOS、dynistor)が現れようとしている。

このように、半導体の第一の特徴は、導体と絶縁体の間 を人為的に行き来できることである。第二の特徴は、電子

author's e-mail: Takata.Ikunori@wrc.melco.co.jp

の運動形態とほとんど同じ働きをする「自由電子」と「正 孔」が存在することである.そして,これらが各々負電荷 と正電荷を持ち半導体中に混在できることで,ガス放電管 と同様に「プラズマ状態」を実現し得て,高濃度の荷電担 体(キャリア)を半導体の内部に保持することが可能とな る.

半導体素子では、通電能力に先だって遮断能力が必須である.これは「電圧保持能力」と言い換えることができる.通常は、電流が流れていない状況に対する「静的な耐圧」で表されるが、パワーデバイスでは電流が流れている状況での電圧保持能力が極めて重要である.「安全動作領域」と言われているものがこれにあたる.パワーデバイスの実用化の歴史は、この「安全動作領域」を拡大する歴史であったと言える.

6.2 現在の高速,大容量パワーデバイス 6.2.1 パワーデバイスファミリー

半導体パワーデバイスは、1957年のサイリスタの開発以来、水銀整流器を1960年代に置き換え、1980年代には自己消弧能力のある GTO (Gate Turn-Off thyristor) や接合形トランジスタ BJT (Bipolar Junction Transistor) でパワーエレクトロニクスを開花させ、1990年代に IGBT (Insulated Gate Bipolar Transistor) で絶頂に達した。パワーデバイスを基本動作に基づいて分類すると Fig. 1 となる。大きく(1) MOSFET、(2)接合形トランジスタ (BJT)、(3)pin ダイオー




Fig. 1 Power devices family.

ド類、(4)ショトキーバリアダイオードに分類できる。(3)の pin ダイオード類は、IGBTとサイリスタ、GTO等を含み圧倒的な重みを占める。

6.2.2 パルスパワー用パワーデバイス

GCT (Gate Commutated Thyristor) は、GTO のゲート 駆動能力を著しく高めることでdi/dt, L負荷遮断耐量の大幅な改善をもたらした。サイリスタ形デバイスの理想形を実現したデバイスである[1]。GCT と同様の低 L_s 大容量 ゲート駆動方式 SIThy (Static Induction Thyristor) は、最強、最速の大容量パワーデバイスである。現在まだ進化している IGBT は、速度はともかく過電流特性と繰り返し周波数で SIThy に 劣る。MAGT (MOS Assisted Gatetriggered Thyristor) は、IGBT をベースにしてこの課題を解決したが、大面積化できなかった[2]。最速の半導体スイッチでは多数の MOSFET を直並列接続している[3]。

残念ながら、数十nsで数十kV、数十kAを扱おうとするパルスパワー用デバイスの開発活動は、国内では(SIThyを例外として)行われていない。また、パワーデバイスの学会でも、この方面の発表は極めて少ない。

6.2.3 近年のパワーデバイス業界のトピックス

6.5 kV IGBT も実現しパワーデバイス技術は閉塞しつつ あると一時言われていたのであるが、200 μ m~100 μ m 以下の薄いウエハを使った IGBT の出現によって、技術開発が活発化している。開発テーマは、低圧 IGBT の低損失化、高速ダイオードのリカバリー特性の改善、高温動作(125 \mathbb{C} →175 \mathbb{C} @600 V)、マトリックスインバータ用の逆阻止形 IGBT、100 V 以下の超接合 MOSFET 等である。

また、パルスパワーに関与する技術的なトピックスとして、次のものがある(出現時間順).

1. 宇宙線によるダイオードの破壊現象:人工衛星や航空機に使われる約 200 V から数十 V 程度のパワーデバイスが、宇宙線によって破壊することはよく知られている [4]. この破壊は、宇宙線による正孔 - 電子対の発生が、高い電圧が印加された接合形トランジスタ (BJT) 部分で起きた場合にのみ起こり、ダイオードでは発生しないところが、 $3\,\mathrm{kV}\sim5\,\mathrm{kV}$ の高耐圧ダイオードは、内部の電界強度が高くなると(基本構造が等しい)GTO と同じ率で破壊することが1994年に確認された[5]. 現在では、IGBT を含め高耐圧パワーデバイスの耐圧定格は、宇宙

線破壊に対する耐性で実質的に定まっている*1. パルスパワー用デバイスにも,必須の特性項目である.

- 2. SiC で作った pn 接合デバイスの劣化:SiC デバイスでは、Schottky Barrier Diode(SBD)が実用化され(600 V、20 A)、各種デバイスの試作も進んだが、新たな問題として pn 接合デバイスに限って動作試験で劣化する問題が生じた.これは、正孔 自由電子の再結合時に発生するバンドギャップ($\approx 3\,\mathrm{eV}$)に相応するエネルギーによって、SiC 結晶に転移が発生することが原因と確認された.この劣化は良好な結晶を用いれば大幅に改善できるが、極限的な動作に曝されるパルスパワー用デバイスとしては重要な問題である.
- 3. IGBT 破壊現象の解析:現在の主力パワーデバイスである IGBT の破壊機構は未だ明白ではない.負荷短絡時に示す破壊は,熱的な要因[6]や電子的な要因[7]の解析が知られていたが,最近,オフした数百 μs 後に破壊する現象も解析され[8],ようやくその全容が明らかになった. L負荷オフ動作の破壊についても解析が進み,一貫性のあるモデルのシミュレーションが報告されようという段階である[9].
- 4. ロシアからの新型パルスパワーデバイス:ロシアの新型パルスパワーデバイスは、3章の SOS (Semiconductor Opening Switch)以外に、サイラトロンの置き換えが期待できる dynistor も使われ始めた。これらのデバイスは1985年頃から開発されていたが、パワーデバイスの学会等では全く話題にならなかった。しかしながら、デバイス構造は簡単で、動作原理は原則に則っている[10].使い方には、独特のノウハウが必要であるが、極め付けの高速、大容量デバイスとして今後一分野を占めよう。

6.3 デバイス特性の限界とその原因

MOSFETでサイラトロンに匹敵する動作をさせている 例として、1 kVのMOSFETを30直列に100並列接続した24 kV、2 kAのレーザー電源がある。26 kA/µs という高速動作は、1 kV MOSFETのオン時間で決まる。このように、高速オン動作の基本はデバイス長の短い(耐圧の低い)デバイスを多段に接続して同時にオンさせることである。一方、大電流動作の基本は、デバイスの両端に不純物濃度の濃い p 領域と n 領域を設け、それぞれから正孔と電子を中間の低濃度不純物領域に流入させて、両者の密度を高くすることである。このため、この pin 構造のダイオード動作の把握が、SIThy、GCTの限界特性を評価するためには不可欠である。本節では、pin ダイオードと微妙な差がある IGBT の動作原理と合わせて説明する。

6.3.1 pin ダイオードの動作原理

pin ダイオードの動作原理の簡明な説明を見いだせなかったので、著者は新たに説明を試みた[11]. その動作原理は極めて簡単で、次の式(1)と式(2)に尽きる。式(1)は領域a, b のエネルギー差 (E_{ab})と粒子密度 (N_a , N_b)の関係(ボルツマン分布)、式(2)は p 領域と n 領域中の拡散電流を示す。 (q:電荷素量、D:拡散係数、n:電荷密

* 1 例えば, デバイスの定格電圧の約60%の DC 電圧を印加した時の故障率が 1,000 万時間あたり 1 回 (100 Failure In Time) 以下.

度, μ :移動度, $D = \mu kT/q$: Einstein の関係式)

$$\exp\left(-\Delta E_{\rm ab}/kT\right) = N_{\rm a}/N_{\rm b} \tag{1}$$

$$J = qD \frac{\mathrm{d}n}{\mathrm{d}x} = \mu kT \frac{\Delta n}{\Delta x} \tag{2}$$

最も単純な pin(実際は pn⁻n)ダイオードは, p 領域, $i(n^-)$ 領域,n 領域の濃度をそれぞれ一定と単純化し,p 領域とn 領域の厚み (x_p,x_n) がせいぜい数 μ m 程度という構造である (Fig. 2). 再結合は無視する. Fig. 2 には,自由電子密度 (n_e) と正孔密度 (n_h) の分布も示す. Fig. 3 に示すように電荷密度は n^- 接合や n^- p接合を挟んで大きく変化するが,式 (1)に従っている.

エネルギー差 (E_{ab}) は,次のようにして決まる.各接合を挟んで不純物濃度の差に応じたエネルギー差が始めから存在している.これは,外部に電圧として現れないので内蔵電位と呼ばれている (V_{n^-n},V_{pn^-}) .外部から順方向電圧 (V_0) を加えると, nn^- 接合部 (V_k) と n^- 領域 (V_d) そして n^- p 接合部 (V_a) に電位が生じる $(V_0=V_k+V_d+V_a)$.この V_k と V_a は,内蔵電位差 (V_{n^-n},V_{pn^-}) を(極性が違うので)実質的に小さくする.その結果, $E_{n^-n}=q(V_{n^-n}+V_k)$, $E_{pn^-}=q(V_{pn^-}+V_a)$ となる.

(外部電圧有無)×(両接合)×(正孔と自由電子)の組み合わせの8つの密度比率式(1)と、p領域内の自由電子とn領域内の正孔の拡散電流式(2)を連立させ、2、3の近似を行えば式(3)が導かれる。小電流動作に限ればn 領域での電圧降下(V_0)を無視できて($V_0 \approx V_a + V_k$)、よく知られた式(4)の関係となる。

$$J \approx J_{\rm h} + J_{\rm e} \approx \frac{kT n_{\rm i}^2 (\mu_{\rm h} + \mu_{\rm e})}{\sqrt{N_{\rm p} N_{\rm n} x_{\rm p} x_{\rm n}}} \exp[q (V_{\rm a} + V_{\rm k})/kT] \quad (3)$$

$$J \bullet c \exp\left(qV_0/kT\right) \tag{4}$$




Fig. 2 Carrier distributions and voltage sharing of pin diode.




Fig. 3 (a) Carriers in cathode side. (b) Carriers in anode side.

電流密度が増えると n^- 領域のドリフト電流(式(5))も考慮する必要が生じ、単純な式で近似できなくなる。

$$J = qnv = qn\mu E \tag{5}$$

6.3.2 pin ダイオードの大電流動作特性

大電流動作状態の pin ダイオードのオン電圧は、 n^- 領域の電圧降下 (V_d) が大半を占める。この状況の動作電流は、次の式 (6) と評価することができる。N と Δx は、それぞれ p あるいは n 領域の不純物濃度と厚みで、電界強度 (E) は (オン電圧) / (デバイス長) と近似できる。この式 (6) は、 n^- 領域のドリフト電流と p あるいは n 領域の拡散電流が等しい関係式 (7) と、 n^- 領域の電荷密度積 $(n^2 \approx n_e n_h)$ と p あるいは n 領域中の電荷密度積 $(\approx N\Delta n)$ が等しい関係式 (8) を使って求めたものである。例えば $N \approx 10^{18}$ cm $^{-3}$, $\Delta x \approx 1$ μ m, $\mu \approx 500$ cm 2 /Vs とすれば、(シリコンで 10 kV 耐圧に相当する)1 mm 長のデバイスに 1 kA/cm 2 が流れる際のオン電圧は 6 V 程度と見込める。(N:p あるいは n 領域の不純物濃度、 $\Delta x:p$ あるいは n 領域の何期量)

$$J = qn\mu E \approx \frac{q^2\mu}{kT} E^2 N \Delta x \tag{6}$$

$$J = qn\mu E \approx \mu k T \frac{\Delta n}{\Delta r} \tag{7}$$

$$n^2 \approx (N + \Delta n) \Delta n \approx N \Delta n \approx N \frac{qnE\Delta x}{kT}$$
 (8)

6.3.3 IGBT の動作原理

Fig. 4にIGBTの構造例を示す。その中の破線で囲んだ領域の電子電流密度と正孔電流密度分布のオン時のシミュレーション例をFig. 5に示す。正孔電流はチャネル開口部から少し離れた所を中心として流れ、そこ以外のp領域(p-well と呼ぶ)にはあまり流れない。また、p-well 中央部ほどその外側の正孔密度(自由電子も)が低下している。IGBTはベース電流がMOSFETから供給されるpnpトランジスタとよく説明されるが、Fig. 5は、大半の電流はpnpトランジスタのコレクタに当たるp-wellの主要部を流れてないことを示している。

むしろ、IGBT は、主要な電流経路にそって pin ダイオード動作をしていると考える方がふさわしい。正孔と自由電子が各々デバイスの両側から流入し、 n^- 領域では基本的に正孔と自由電子の密度は等しい形で動作する特徴は pin ダイオードと共通している。しかしながら、IGBT のエミッタでは正孔が n^+ チャネル領域に流入せずに p-well 領域を




Fig. 4 A schematic cross-section of IGBT.




Fig. 5 Distributions at emitter side of on-state IGBT @ V_{CE} = 5 V, (25 μ m \times 110 μ m) NPT-IGBT. (a)Electron current density. (b)Hole current density.

もっぱら通る点が異なる。すなわち、IGBT のエミッタは、電子にとっては n^+ - n^- 接合であるが、正孔にとっては(電子の経路に隣接する) p^+ - n^- 接合となっている。 n^- 領域中の正孔密度 $(n_h \approx n_e)$ は p-well 内部より小さいので、 n^- 領域から p^+ 領域に正孔が流れるためには濃度勾配に打ち勝つ電界が必要である。このため、IGBT は pin ダイオードに比べて余分な順方向電圧がエミッタ側に必要となる。そして、IGBT のエミッタ側の実効的な動作面積が狭いことが一層の順方向電圧降下をもたらす。IGBT は、結果的にこの余分な順方向電圧を低減しつつ進歩してきた。

6.3.4 オン動作速度

パワーデバイスのオン動作速度は、次の4要因で制限される(電界の変化で生じる変位電流が一番速いが、オン電流の主成分にはなり得ない).

- 1. 空乏領域に荷電担体が現れる始めるまでの時間接合容量の充電時間 (R_jC_j) >ゲート容量の充電時間 (R_gC_g) >正孔 -電子対発生時間
- 2. 空乏領域に荷電担体が供給される速度 拡散運動とドリフト運動のアンバランス<正孔-電 子対発生
- 3. 空乏領域を荷電担体が走行する時間(空乏領域幅/ $v_{
 m d}$)

通常はドリフト速度 (v_d) で走る。これは基本的に電界強度(E)に比例するが $(v_d = \mu E)$,高電圧スイッチングでは飽和速度 $(v_s \approx 10^5 \, \mathrm{m/s})$ となる。 正月 - 電子対発性が大きい場合には対発性位置が移

正孔 - 電子対発生が大きい場合には対発生位置が移動する速度となる.

4. 定常オン時の分布状態まで荷電担体が蓄積される時間 (バイポーラ系デバイスのみ)

通常は(オン状態電荷蓄積量/流入電流)が目安となるが、正孔-電子対発生が著しく大きい場合には不要となる.

ガス放電管のオン時間は、オン状態で通電経路のほぼ全体でグロー放電が起きる時間である。正孔 - 電子対発生が大きい場合に相応し、(4)の期間は存在しない。

6.3.5 静的耐圧

オフ状態のパワーデバイスの印加電圧を上げていくと リーク電流が数桁に渡り急増する現象が起こる(Fig. 6)。 ガス放電管になぞらえて、これを降伏(Breakdown)と呼 ぶが、欠陥のない半導体デバイスでは数十 A/cm²程度の電




Fig. 6 Reverse *I-V* characteristics of pin diode.




Fig. 7 Charge and electric field distributions in pin diode.

流密度で"破壊"することはない。なぜならば、pin ダイオードでは、電界強度の最大領域で衝突電離によって発生し陽極に移動する電子が、n 「領域の正味の正電荷密度を低下させてn 「領域の電界強度の勾配を下げる (Fig. 7)。電界の最大値も下がるので、衝突電離が起こり難くなるという負帰還が働くためである。デバイスの耐圧は、n 「領域の不純物密度を下げるとともに厚みを増やせばいくらでも増大できる原理であるが、実際の高耐圧デバイスが使用できる最大電圧は、リーク電流による温度上昇が正帰還的に起こる熱暴走で制限されている。リーク電流の発生率は $\exp(-E_g/kT)$ に比例するので、シリコンでは125 で使う限り $12\,kV$ 以上の高耐圧化は無理である。リーク電流は、 E_g の大きいワイドバンドギャップ半導体の pn 接合を使うと原理的には桁違いに小さくなる。

6.3.6 安全動作限界(動的耐圧)

スイッチング用のパワーデバイス(GCT、IGBT、MOSFET)では、大電流が流れているオン状態での電圧保持能力がオフ時の耐圧よりも重要である。この能力限界で起こるのが二次降伏(Secondary Breakdown)である。パワーデバイスの二次降伏現象は長年の懸案であったが、ようやくIGBTのシミュレーション結果が報告され始めた[9]。それによれば、不均一部がなければ、定格電圧に近い電圧で数万 A/cm²の動作ができそうである。実験的にも IGBTの破壊機構が確認される日は近いと予想される。残る大きな問題は、宇宙線による破壊とダイオードのリカバリー動作時の破壊となった。

6.3.7 デバイスの劣化

半導体デバイスには,次の劣化要因が考えられる.

- 1. 機械的な疲労(半田疲労,アルミ・ワイヤ疲労,表 面電極疲労)
- 2. 大電流動作による半導体基板 電極部の疲労
- 3. 電子-正孔対の再結合エネルギーによる半導体結晶 の疲労(積層欠陥の発生,成長)
- シリコンデバイスでは1.だけが問題であったが、レー

ザーのような高エネルギー密度動作を行う化合物半導体では2.や3.も深刻な問題であった。6.2.3節で述べたように、最近 SiC で3.が問題となっている。どの材料でも、素材である結晶やその上に成長させるエピタキシャル層の欠陥を減すことが有効であるが、高エネルギー状態で結晶の原子結合が破壊される現象が、半導体には潜在すると考えるべきである。特に、SiC の長期信頼性における懸念はまだ払拭されていない。また、シリコンにおいても結晶が劣化する可能性の(例外的な)指摘もある[12].

一方,シリコン酸化膜が(微細な)リーク電流の総通電量に応じて劣化することは詳細に研究されている。電流を流すためには(高電界をかけて)原子間のボンドを切り荷電担体を生じさせねばならない。元から荷電担体が存在する半導体には通常は高電界が掛からないが、高電界がかかる状況ではやはりボンドが切れる。これが衝突電離に他ならない。衝突電離によって正孔-電子対を発生させるエネルギーは、SiC のpn 接合素子で問題となる正孔-電子対の再結合エネルギーと等しい。すなわち、"(大規模な衝突電離が起きている)アバランシェ動作によって半導体素子は劣化しないのか"という昔からの疑問は、SiC バイポーラ素子の劣化と基本的に同じ問題ではないかと、著者は危惧する。

シリコンは、かなりの回数のアバランシェ動作を繰り返しても明白な劣化がないことは確かである。しかしながら、シリコンは本来の原子間のボンドを切るエネルギー(≈ 3.5 eV)のわずか1/3でアバランシェ動作が起きる。このことがシリコンに例外的に強いアバランシェ耐性をもたらしていて、むしろ再結合エネルギーが半導体結晶に欠陥を生じさせるのが一般的な現象ではないのかとの疑問が残る。

6.3.8 低気圧ガス放電管との比較

高耐圧パワーデバイスと低気圧ガス放電管は、微小なリーク電流から破壊が起こる大電流まで、広い動作範囲で類似点が認められる。Fig.8は、600 V クラスの NPT - IGBT と 3 kV クラスの pin ダイオードのシミュレーション結果である。ダイオードは単に逆方向電圧を増大させた時の逆方向電流密度を計算している。IGBT の(a) はゲートーエミッタをショートしてコレクタ電圧を増大させた場合である。これらのシミュレーションでは、デバイスに直列に高抵抗を挿入し、デバイスに掛かる電圧よりも桁違いに大きく電源電圧を増やしている。また、IGBT の(b) は L 負荷をオフする際に破壊した際の軌跡である。いずれも温度上




Fig. 8 $V_{CES}(sus)$ of a 110 μm NPT-IGBT and post avalanche of a 300 μm pin diode.




Fig. 9 *I-V* characteristic of low pressure gas discharge tube [13].

昇は考慮していない.

これらの特性は、Fig.9に示す低気圧ガス放電管の電流-電圧特性と類似している。"暗流"はリーク電流に他ならない。放電が安定して継続する"タウンゼント放電"は、アバランシェ降伏現象と基本的に同じと思える。パワーデバイスのサスティン動作の機構は、放電領域が実質的に短くなって放電電圧が下がる"グロー放電"に似ている。温度上昇を無視したシミュレーションであるので、温度による電離が主要となる"アーク放電"に当たる現象はダイオードでは起きないが、IGBTでは主電極の両側から正孔と自由電子が流入するサイリスタ動作が起きて、放置すれば発熱によって破壊する。

6.4 新しいデバイス構造や材料

数十kAを数nsでオンあるいはオフできるパルス動作専用のシリコン半導体デバイスが、ロシアで作られている。 どちらも pin ダイオードを基本としており、単体デバイスの耐圧は 1 kV $\sim 3 k$ V であるが、多数の直列接続が可能で 100 kV以上の使用例がある。いずれも二端子デバイスなのでもっぱらパルスパワー用途に限られようが、動作原理からして最速、最強のパワーデバイスと言える。

6.4.1 Dynistor (FID, RSD)

dynistor は、RSD (Reverse Switching Dynistor) とか FID (First Ionization Dynistor) とも呼ばれる。Fig. 10 に示すように、pin ダイオードの i 層部分が比較的高濃度の n 層とp 層となっている。4 層構造であることは thyristor に似て




Fig. 10 Structure of dynistor and its initial electric filed distribution.

おり、2端子素子 (diode) であることから dvnistor と名づ けたものと思われる. 定格電圧は1kV~3kVで, パワーデ バイスとしては低い. 76 mm^{*} ウエハの3kV dynistor は,250 kA,50 μs 幅のサイン波パルスを60 kA/μs でオン し、数十個の直列接続ができる.始めに降伏電圧の数十% の順方向電圧を印加しておく. この電圧は、図に示すよう に逆バイアスとなる中央部のpn接合の両側で保持される. そして順方向に急峻で降伏電圧を大きく超えるサージ電圧 を加えることで、オン動作は始まる. このサージ電圧に よって中央部の電界分布の山が高くなる. すぐに、電界分 布の頂上で激しいアバランシェ動作が始まる. 発生した正 孔と電子はプラズマ状態となり、電界強度の分布は急峻な カルデラ火山状となる. 外輪山にあたる部分の電界強度 は、正孔-電子対の発生が起こり始めた時の最大電界より も高くなるので、外輪山部でも新たにアバランシェ動作が 起きる. こうして, 高電界強度の山が外側に移動する現象 が瞬時に起き、後に高密度のプラズマを残す. デバイス両 端のn⁺p あるいはnp⁺接合は順バイアス状態なので,内部 でプラズマが広がると直ちに大電流が流れ始める.

このように、dynistor はサイリスタというよりも pin ダイオードとしてオンする. 正孔と電子の移動速度は、高電界中で 10⁵ m/s で飽和するが、dynistor のプラズマの成長速度は正孔 - 電子対発生現象と電界分布が変化する速さ(光速)で定まるのでオン速度が桁違いに速く、6.3.4節で示したバイポーラ素子でネックとなる(4)の期間がごく短い. そして、大電流密度動作をする pin ダイオードはドリフト電流機構(すなわちオームの法則)で動くので電流集中が起きず、大面積デバイスが可能である. また、保持電圧が大きいデバイスほどオンしやすいので、オン過程での電圧分担の不均一が問題にならない. 定格耐圧が3kV程度と低めなのは、深い pn 接合を作る製造方法からの制限と、アバランシェを特定の場所で均一に起こしやすいためであるう.

6.4.2 SOS (DSRD, IRD)

SOS (Semiconductor Opening Switch) は,多数の DSRD (Drift Step Recovery Diode) を放熱板を挟みながら直列接続して構成している。4 kA,120 kV を20~30 ns で遮断した例では,0.25 cm² の DSRD チップを128 ヶ直列した SOSを10 直 2 パラにしている。絶縁油に直接浸した状態で 200 Hzの連続動作が可能で,(少なくとも) 10^{11} 回のショット数が可能とのことである。DSRD は,Fig. 11 に示すように pin ダイオードを基本とし比較的高濃度の深い p 領域を加わえて,急峻な逆回復特性(ハードリカバリー)を得ている。IRD(Inverse Recovery Diode)はその改善形のようだ。

オン動作の pin ダイオードに逆バイアスが印加されると、中間領域に満たされていた正孔と自由電子がそれぞれ p^+ 領域と n^+ 領域に移動してリカバリー電流となる。この移動は両端から起こり、正孔と自由電子は中央辺に取り残される傾向がある。この正孔 - 電子プラズマが存在する限り、リカバリー電流は流れる。DSRD は、リカバリー電流の減衰を急峻にするために、小面積 $(0.25~{\rm cm}^2)$ にして電流密度を高くし、また正孔 - 電子プラズマが消滅する直前ま




Fig. 11 Structure of DSRD.




Fig. 12 Carrier distribution during a recovery process.

でプラズマ電荷の分布が高いピークを持つように設計されている (Fig. 12). pin ダイオードにとって、8 kA/cm² 程度のオン動作は全く問題なく、リカバリー電流が急峻に切断されるのも当然の動作である。電流遮断がチップ全面で一斉に起こることが DSRD 動作の鍵である。また、宇宙線による破壊は、DSRD を直列接続することで回避できると予想される。正孔 – 電子対発生はごく局所で起こるので、一つの DSRD の保持電圧が瞬時的に下がるだけの影響に止まるからである。

従来の高耐圧の高速ダイオードの設計は、リカバリー電流を少なくし緩やかに減衰させようとしている。リカバリー電流の減衰がきついと、従来の高耐圧の高速ダイオードは(たかだか 100 A/cm²以下の動作で)容易に発振し、高じると破壊に至る(Fig. 13).

6.4.3 超接合デバイス

1998年から市販され始めた超接合 (super junction) MOSFET は,600 V~800 Vの高耐圧用途のみでなく数十Vクラスでも広く使われ始めた.これは,ドレイン領域を均一なn 領域の代わりに,幅の狭い高濃度のn 領域とp 領域を入れ子にしている (Fig. 14). 両領域の不純物の総量は同じにして,しかも低い逆電圧が掛かった段階でそれぞれの自由電子と正孔が空乏化するように設計する.このようなp, n入れ子領域は,オフ時には実質的にごく高い比抵抗領域として働き,優秀な耐圧保持能力を発揮する.オン時には高濃度n 領域が低抵抗の電流経路となって,例えば800 V MOSFET のオン抵抗を1/3 程度に下げることができている.




Fig. 13 Recovery waveforms of (a) DSRD and (b) conventional hard recovery diode.




Fig. 14 An example of super junction MOSFET.

6.4.4 ワイドバンドギャップ半導体デバイス

6.3.5節で述べたように、リーク電流が低いことは高耐 圧デバイスの必須要因である. そして, リーク電流は $\exp(-E_g/kT)$ に比例するので、シリコンで実現している12 kV (@125℃) 以上の高耐圧, 高温動作デバイスにはワイ ドバンドギャップ半導体が必須である.数kV以上のパ ワーデバイス用途に期待されているのは SiC である. SiC デバイスの基本構造の開発は、ここ10年に急速に進歩し3 kV, 30 A GTO を使った 18 kVA インバータが試作される までになった[15]. 結晶技術も格段に進み、4インチウエ ハも近く市販されようとしているし、高速エピタキシャル 技術も進み 200 µm の成長が 20~100 hr でできようになっ た. 1 mm^2 程度の600 V ショトキーダイオードは市販され、 MOS チャネルのドリフト移動度 (μ) がバルクの移動度よ りも桁違いに小さい問題も何とか対処療法的な方策が見い だされている. 何よりも、シリコンウエハの拡散炉の保護 管の材料である絶縁体 (SiC) で本当に数千 V のパワーデバ イスができつつあることは、ゲルマニウム、シリコンとい う既成半導体イメージ (タブー) を打ち壊した点で歴史的 な意義があると、著者は考える.

しかしながら、SiC デバイスの本格的な実用化にはまだ 時間がかかるようである. 材料コストが製造方法上シリコ ンよりも格段に高くなることは当初から予想されていた が、(1)バイポーラ動作時の結晶劣化という質的に新しい問 題が現れ、(2)高温での MOS ゲート酸化膜の劣化というシ リコン MOSFET と共通の問題が大きな障害となってい る. 1~2 kV MOSFET は (シリコン並の動作温度でも) 高 速スイッチングによる小体積化に特色を出し得るので、シ リコンの主要市場 (IGBT) の置き換えでなく、電力変換分 野で1kV以上のDC/DCコンバータに必要な高速デバイス [16]としてまず広がる可能性がある. 現在, ハイパワー分 野で J-FET (SIT) とショトキーダイオードの組み合わせが 試みられているが,アバランシェ動作が求められるであろ うから(1)の解決が不可欠である. また, Schottky Barrier Diode (SBD) の低オン電圧は、電極金属と半導体基板の間 の電位障壁が pn接合よりも低いことに起因しているので、 必然的にリーク電流の増大をもたらす。このため、SiCに おいてもシリコンと同様に SBD の高耐圧化は pn ダイオー ドよりも難しい.

6.5 課題

6.5.1 デバイス分野の課題

パワーデバイスの動作がわかりづらいのは当然である.パワーデバイスでは半導体材料の正味の特性が問題となるが,これらの明快な説明がないからである. 例えば,耐圧限界,電流限界,温度限界,耐ストレス限界のみならず,最近まで pin ダイオードの動作モデルでさえ簡明な説明がなかった. そして,基礎現象では高電界増倍現象[4]とその逆過程(正孔 - 電子消滅過程),飽和速度等のモデルは甚だ不十分である.何よりも「正孔」が不明瞭である. 半導体デバイスの動作を考える際には,「正孔」と「自由電子」はどちらも理想粒子で,電気極性が異なっているだけのように思えるが,それに対応するモデルがない.

今まで、宇宙線破壊やリカバリー破壊とかデバイスの寿命は、主要な研究・開発課題として取り上げられなかった。ロシアの新デバイスは、これらの問題に図らずも新しい視点をもたらした。まず、シリコンデバイスの動作限界が、従来の定格レベルより桁違いに大きいことが明白となった。また、高電圧が印加された dynistor に宇宙線が入射し大量の正孔 - 電子対を発生させれば、サージ電圧を加えなくとも入射部分がオンし得るであろう。そして、リカバリー破壊耐量の改善には、DSRD 設計の逆を指針にすればよいと予想できる。本質的な問題と予想される課題は、(遅ればせながらも)避けることなく正面から取り組まねばならない。

6.5.2 応用分野の課題

プラズマ分野にパワーデバイスを使う場合には、使用条件に応じた構造のデバイスの選択と、均一動作パッケージングが重要である。パワーデバイスの動作機構は必ず明らかにされるし、動作条件や寿命の限界は、当分は経験値を

使わざるえないにしろ、必ずモデル化されるべきものと考えるべきである。また、いかなる半導体デバイスを使うに しろ、次の原則が言えよう。

- ・高速動作:比較的低耐圧デバイスの直列,同時動作が最速
- ・大容量動作:pin ダイオードを基本構造とする素子の全 面均一動作

数十万 V のデバイスを使う基本技術は, 半導体がシリコンであっても SiC 等のワイドバンドギャップ半導体であっても変わらないと予想する.

6.6 まとめ

あまりにも常識破りの特性であることと、詳しい情報がないことから長い間一部にしか認知されていなかったが、サイラトロンと競合し得るデバイス dynistor が現れたようである。また、ガス放電管にない開放スイッチも、数十kV、2kA、数十nsの特性が SOS で可能になった。これらのデバイスは、10kA/cm²程度以上の大電流を流しながら、静的な降伏電圧を遥かに越える電圧で、 10^{11} 回以上の繰り返し動作にも耐える。これらは、ようやく理解が進みつつある半導体パワーデバイスの基本動作原理から見て、単純で極めて基本的な機構のデバイスである。使いこなすには独特の技術が必要であろうが、半導体デバイスの高電界、大電流密度動作の極限を実現する新しいデバイス群が出現したと、著者は考える。

また、この新しいデバイスは、従来の高電圧パワーデバイスの極めて困難とされている諸問題(宇宙線による破壊、ダイオードのリカバリー破壊、定格オーバー条件動作での長期信頼性)の解決に有用なヒントを与える。これら問題が解決され、半導体の固有能力の限界を十二分に実現されたデバイスが(まずシリコンで)実現する日はそう遠くないと予想する。

最後に、高耐圧パワーデバイスの新たな研究者が増えることを切に期待します。半導体メーカー主体のパルスパワー用パワーデバイスの開発は、今のままでは期待できない。本命はロシア製デバイスのような1次元デバイスで、ガス放電管と異なり理想粒子からなる素直なプラズマ現象が対象となる。市販のデバイスシミュレーターもかなり有用なので、設計そして試作の敷き居は案外低いと思いま

す.

参考文献

- [1] 電気学会技術報告第947号, "次世代パワーデバイス開発に向けての取り組むべき重要課題," pp.17-22, 2004-2.
- [2] 電気学会技術報告第710号, "大電力パルス発生技術と それに向けたパワーデバイスの動向", 1999-1.
- [3] 電気学会技術報告第960号, "パワーデバイス応用大電力パルス電源の適用技術", 2004-4.
- [4] 田上三郎, 小林孝, 桐畑文明, 染河秀治, 久保山智: "宇宙用 MOSFET のシングルイベントバーンアウト (SEB) の 3 次元シミュレーション", 電学合同研究会資料, EDD-01-75/ PC-01-80, pp.41-46, 2001.
- [5] 松田,藤原,日吉,西谷,桑子,池原:"パワーデバイス への宇宙線の影響",電学合同研究会資料,EDD-94-47 /SPC-94-61,69,1994.
- [6] H. Hagino, J. Yamashita, A. Uenishi and H. Haruguchi, IEEE Trans. Electron Devices, 43, No.3, 490 (1996).
- [7] I. Takata, *Proceeding of ISPSD'02* (2002) p.173.
- [8] M. Ohtsuki, Y. Onozawa, H. Kanemaru, Y. Seki and T. Matsmoto, IEEE Trans. Electron Devices, 50, No.6, 1525 (2003).
- [9] I. Takata, "A Trial Simulation of the Fourth Secondary Breakdown of IGBTs", Conference Recorde of IPEC'05, S48-3 (2005) p.1611.
- [10] I. Grekhov, S. Korokov, A. Stepaniants, D. Khristyuk and V. Voronkov, "High power Semiconductor-based nano and subnanosecond pulse generator with a low delay time", *Power Modulator Conference '04* www.eng.auburn.edu/pmc2004/SSSw4-7.doc>.
- [11] 高田育紀:"pin ダイオードの小電流動作モデル," H17 電学全国大会 4-008, 第 4 分冊 pp.11-12, 2005.
- [12] 電気学会技術報告書 第666号, "21世紀に向けたパワーデバイスの重点課題", pp.88-90, 1998-2.
- [13] 放電ハンドブック出版委員会編:放電ハンドブック (上) (電気学会, 2000) 第4章 図4.2, p.150.
- [14] Y. Kawaguchi, K. Nakamura, A. Yahata and A. Nakagawa, *Proceeding of ISPSD'99* (1999) p.95.
- [15] 浅野勝則, 菅原良孝: "SiC 3 相 PWM インバータの開発", 電学産業応用部門ニュースレター, Vol.2, No.2, p.3, 2005.
- [16] 赤木泰文:H15電学産業産業応用部門大会, I-19, pp.I -183-186, 2003



小特集 半導体パルスパワー電源の現状と今後 ~プラズマ研究をささえる半導体パワーデバイス~

7. 半導体パルスパワー電源の将来展望

Future View of Semiconductor Pulsed Power Generator

石井彰三

(東京工業大学大学院理工学研究科)

本小特集を通じて、半導体パルスパワー電源開発の現状を垣間見ていただけたであろうか。2章で述べられているように、高繰り返しエキシマレーザなどでは、半導体パワーデバイスの利用が既に当然とも言える状況にある。これは、磁気パルス圧縮やパルストランスの高性能化など、パルスパワー周辺要素技術の着実な進歩によるものである。このように大きな進歩を成し遂げられたのは、半導体製造装置用エキシマレーザという具体的なアプリケーションが存在していたからではないだろうか。繰り返し周波数や電圧・電流値、動作ジッタなどの厳しい要求仕様が明確になることにより、その実現に向かい研究が行われる。"Necessity is the mother of invention."の言葉どおり、必要性の生み出した成果と言えよう。

もちろん、周辺要素技術だけではなく、スイッチ素子で ある半導体パワーデバイス自体の高性能化も実現されてい る. 特に, パワーエレクトロニクス分野では, IGBT の高耐 圧化など高速大容量デバイスの実現が大きく取り上げられ ており、今日の電力技術の発展を支える基礎技術として確 固たる領域を形成している.しかし、それらの最新パワー エレクトロニクスデバイスであっても、パルスパワー分野 から見れば、耐圧・動作速度共に不満の残るレベルと言わ ざるを得ない. パワーエレクトロニクスとは大きく異なっ た動作領域であるパルスパワー分野では、パワーエレクト ロニクス応用を目指して開発された半導体パワーデバイス が、その特性を十分に発揮することはなかなか難しいもの である。もちろん、パルスパワー利用を前提とした半導体 デバイスの開発も、ごくわずかではあるが行われてきてい る. 実際, 現時点でパルスパワー用高速サイリスタ, GTO などが市販されており, 若干高価ではあるが比較的容易に 入手することが可能である.しかし、それらのデバイス開 発を考慮しても、パワーエレクトロニクス用デバイスの特 性改善による半導体パワーデバイスの進歩は、劇的な進歩 を遂げている CPU など半導体電子デバイスの進歩には遠 く及ばないのも現実である. CPU 製造を支える露光技術の 中心的存在であるレーザ用電源装置に、最新とは言い難い 半導体パワーデバイスが利用されているというのも皮肉な ものである.

これまでのパルスパワー電源開発は,入手可能な半導体パワーデバイスをどのように利用するかという受動的な研究が中心であった.パワーエレクトロニクス用に開発され

た半導体パワーデバイスの性能を限界まで引き出すことで、パルスパワー利用を実現しようというものである。現在も、その研究形態に大きな違いはないが、大気圧グロー放電や、マイクロプラズマ応用など、パルスパワー応用分野の拡大とともに、パルスパワー電源に要求される特性も幅広いものになってきており、研究も活発になっている。さらに、半導体パワーデバイスを開放スイッチとして利用するなど、放電スイッチの代替にとどまらず、半導体デバイス固有の特性を利用した研究も始められている。今後は、単にパワーエレクトロニクス用デバイスの流用ではなく、パルスパワー電源の高機能化を実現するための手段として利用されることになるだろう。

一方,本小特集でも取り上げた SOS の開発など,パルス パワー応用に特化した新たなデバイス開発が始まっている ことは特筆に値する. パワーエレクトロニクス分野では、 次世代半導体デバイスとして、SiC への期待が大きくなっ ているようである. キャリア再結合に伴うデバイス破壊な ど、ワイドギャップであるがゆえの新たな問題も生じてい るようであるが、SiC デバイスがパワーエレクトロニクス の主要な担い手となるのも, そう遠い未来ではないのかも しれない. SiC のような次世代半導体材料は、半導体デバ イスの極限的な利用であるパルスパワーという立場からも 大きく期待されている.しかし、6章で述べられたように パルスパワー利用という観点から半導体デバイスを見つめ 直すと、物性限界に到達していると言われるシリコンデバ イスであっても、まだ十分に研究の余地が残されているの も事実のようである. 半導体デバイス研究者に、パルスパ ワーのような極限領域で使用可能な半導体デバイス開発を 進めてもらえるよう、プラズマ応用の立場から新しいアプ リケーションを模索する必要性を痛感する.

そのような中、プラズマ・核融合学会誌で本小特集を企画いただけたことは大変喜ばしい限りである。我々プラズマ研究者にとって、現状の技術で実現可能な半導体パルスパワー電源の特性や、近い将来入手可能な半導体パワーデバイスの詳細を知ることは、今後の研究方針を決定する上での判断材料となろう。今後、半導体パルスパワー電源開発におけるブレークスルーを実現するには、新しいパワーデバイスの必要性をアピールしていくことが不可欠である。本小特集がきっかけとなって、半導体パルスパワー電源の新たな応用が広がることを願っている。

ISHII Shozo, Tokyo Institute of Technology, Tokyo 152-8552, Japan

 $e\hbox{-}mail\hbox{:} ishii@ee.titech.ac.jp$



小特集用語解説

磁気パルス圧縮器(回路) (Magnetic Pulse Compressor)

強磁性体を磁心材とした磁気スイッチ(可飽和インダクタや可飽和トランス)を用いて電流パルスを圧縮するとともにピーク値を増幅する LC 共振回路. 磁性体の磁気飽和現象を利用して低インダクタンス時にキャパシタの高速電荷転送を行い、パルス圧縮を行う. 磁気スイッチ、キャパシタなどの受動素子とリセット回路から構成される. 古くはレーダ用電源に利用されていた. 近年、アモルファス合金やナノ結晶合金の進歩により磁気特性に優れた磁気スイッチ用磁性材が開発され、半導体パワーデバイスと組み合わせて高繰り返しレーザー電源として広く利用されるようになっている.

半導体オープニングスイッチ (Semiconductor Opening Switch, SOS)

Institute of Electrophysics, Russian Academy of Science にて 研究が始まった比較的新しいオープニングスイッチであり, ダイオードの逆電流遮断特性を利用することでオープニングスイッチとして動作させる。ダイオードとは p 型半導体と p 型半等を p 型半等を p 型本を p

静電誘導サイリスタ(Static Induction Thyristor: SI-Thyristor) 電界による半導体内部のキャリア挙動制御(静電誘導効果)を利用した半導体デバイスの一種. pin ダイオードの i 層に p+ゲートを設けた構造を持ち, i 層へのキャリア注入をゲート電圧で制御することでアノード・カソード間をオン・オフさせる. オン状態は pin ダイオードと同様のキャリア分布を持ち,接合の多い pnpn 構造を持つ他のサイリスタと比較して低いオン電圧を実現できる. 平面ゲート構造や埋め込みゲート構造等が提案されているが,大電流用途には埋め込みゲート構造が有利とされている.

衝撃電圧発生装置 (Impulse Generator)

電力機器の絶縁耐力試験,または,高エネルギー荷電粒子ビームやプラズマ生成のために,ミリ秒未満の短い時間幅で発生させる高電圧電源装置である.装置の主な構成要素は,エネルギー蓄積源としてのコンデンサと,始動スイッチとからなる.出力電圧を高くするために,コンデンサとスイッチを多段にし,直列充電の形式のものを特に,その考案者に因んでマルクス発生器と呼ぶ.出力電圧は,10 MV を超えるものもあり,また,電力機器の試験で用いられる出力電圧波形は,波頭長と波尾長が規格で定められている.

pin ダイオード (pin Diode)

p形とn形の半導体から構成されるpn ダイオードに, insulator を挟んだものがpin ダイオードである. 実際には, i 領域の不純物濃度が両側のp, n 領域よりも数桁以下の構造となっている. 例えば, n 形で数百 Ω cm, 300μ m 程度のシリコン結晶の両側から浅く高濃度のp形領域とn 形領域を形成し, 電極を付けると $3 \, \mathrm{kV}$ 程度のpin ダイオードが得られる. この時, オン電圧は i 領域の比抵抗の値にほとんど影響を受けない. 耐圧

は第一にi領域の厚みで決まり、比抵抗の影響は二次的である。オン状態では、i領域はp領域とn領域から流入する正孔と自由電子でプラズマ状態となっている。また、オフ状態では定格の数分の一の電圧でi領域全域に高電界が広がって荷電担体が空乏化している。半導体デバイスにおいて、pin ダイオードは、低オン電圧で高耐圧を得るための最も基本的な構造である。純粋なシリコンは数百 MΩcm という絶縁体に匹敵する高比抵抗を有するが、電界による荷電担体の運動速度は速く、室温で1,600 cm²/Vs)の移動度を有する。荷電担体の高速移動機能は半導体結晶の必須要素である。ちなみに、整流特性は2つの領域の間で荷電担体の感じるポテンシャル差があれば生じる。pn接合部にはこのポテンシャル差が生じている。pin ダイオードの場合はpiとinの2ヶ所の接合部に存在していると見なせる。また、金属と半導体間のポテンシャル差を利用したのが Schottky Barrier Diode (SBD) である。

超接合デバイス (Super Junction Structure Semiconductor Device)

MOSFET とか J-FET などのユニポーラ形デバイスのオン電 圧を低くするためには、電流通路である半導体基板の比抵抗 を小さくする必要がある.しかしながら、そうすると逆電圧印 加時に電界強度分布の最大値が高くなるために高電圧を保持 できない. このトレードオフは, 次の方法で一桁程度改善する ことができる. n 形で低比抵抗の電流通路を数 µm 以下の幅で 複数形成し, それらの間にも数 µm 程度の幅の p 形領域を設け る. そして, 隣り合う n 形と p 形領域の不純物量が互いにほぼ 等しいようにする. 数 μm の薄さは, 逆電圧が印加された際に n, p それぞれの領域からすべての自由電子と正孔がなくなる ようにするためである. 互いの不純物総量がそろっていると n, p領域それぞれの正, 負の不純物原子イオン量が拮抗し, 印 加された逆電圧を実質的な低不純物密度(高比抵抗)領域とし て保持することができる. 作り方の一例は, n 基板成長と選択 p拡散を数回繰り返した後,通常の MOSFET の表面工程を行 う. また, 低耐圧の MOSFET では, 表面工程の前に高エネル ギーのイオンインプラで p 領域を深さを変えながら形成する ことも可能である.

ワイドバンドギャップ半導体(Wide Bandgap Semiconductor)

半導体のバンドギャップ (E_g) は、同一領域において最低エ ネルギー状態にある正孔と自由電子のエネルギー差である. 半導体結晶原子の最外殼電子を取り出し,正孔-自由電子対 を一組作るために必要な最低エネルギーに当たる. シリコン のバンドギャップ $(E_g = 1.1 \text{ eV})$ が基準となっており、高周波 デバイス用として GaN $(E_g = 3.4 \text{ eV})$, パワーデバイスとして SiC では $(E_g = 3 \text{ eV})$ が期待を集めている. これらの物質は、炭 素(C)とか窒素(N)という最外殻電子の結合エネルギーが大 きい元素を含んでいる. これらは機械的にも堅牢であるし, 比 抵抗は極めて高く良好な絶縁材料となっている. ワイドバン ドギャップ半導体の基板は、ごく高純度で結晶性がよい状態 で初めて半導体として使うことができる. 半導体の使用上限 温度と上限耐圧は、それぞれ熱あるいは電界強度によって結 晶原子の最外殻電子を解離させる現象で定まるので, ワイド バンドギャップ半導体はシリコンに較べ桁違いに優秀な温度 特性と耐圧特性を示す. ただし、それ以外の半導体デバイス材 料としての特質(結晶性,加工性等)はシリコンにはるかに及 ばない. シリコンは、飛び抜けて優秀な半導体材料である.

の 小特集執筆者紹介



石井彰三

1973年東京工業大学大学院博士課程修了. 東京工業大学助手, 助教授を経て, 1990年同教授. 現在は大学院理工学研究科電気電子工学専攻に所属. 高速大電流ピンチ現象, 高密度

プラズマ,パルス電源,半導体パワーデバイス,固体絶縁物に関する研究に加えて,マイクロプラズマの発生とそれにかかわる電源技術に関する研究に従事.



さくがわたかし

1989年3月九州大学大学院総合理工学研究科 エネルギー変換工学専攻修了.同年4月(株) 明電舎入社,在職中に熊本大学大学院自然科 学研究科修了(2004年3月).2004年10月より

熊本大学地域共同研究センター助教授. 主として半導体と磁気スイッチを用いたパルスパワー発生装置の研究開発,学内発明相談の業務に従事. 最近は安価な半導体式パルスパワー電源の開発とそのバイオ応用を考えている. レーザー学会,応用物理学会,電気学会,静電気学会,機械学会会員. 趣味: (デジカメになった) 写真と (研究室の窓からの) バードウオッチング.



なみできたかまり

1997年熊本大学工学部電気情報工学科卒業,1999年熊本大学大学院工学研究科修士課程修了,同年熊本大学工学部助手に採用される.2003年米国テキサステック大学パルスパ

ワー・パワーエレクトロニクス研究所客員教授を経て、現在、熊本大学工学部電気システム工学科助手. IEEE、電気学会、静電気学会会員. 研究分野は固体・液体・超臨界流体・気体中におけるパルス放電の物理と産業応用.



熊本大学大学院卒業後,熊本大学助手,助教授となり現在に至る.同大学秋山教授の下パルスパワー電源の開発と産業応用に関する研究に携わってきた.2001年に渡米しK.H.

Schoenbach 教授の下パルスパワーの生体作用に関する研究に従事し、その経験をもとに帰国後バイオ関係の研究を開始した。一方、Z-pinch 放電の研究には予てから携わっており、EUV 光源研究の礎となっている。家族は妻と娘の3人.血液型0型.最近0型といわれることに飽きてきた。IEEE、電気学会、水環境学会会員。



あき やま ひで のり 秋 山 秀 典

1951年4月2日生. 79年3月名古屋大学大学院博士課程修了. 同年4月同大学工学部助手,85年4月熊本大学工学部助教授,94年8月同大学教授,現在に至る. 工学博士. 2000

年 IEEE Major Educational Innovation Award 受賞, IEEE Fellow 会員, 2003年 IEEE Peter Haas Award 受賞. 日本物理学会,日本レーザー学会,プラズマ・核融合学会会員.



1999年3月東京工業大学大学院総合理工学研究科創造エネルギー専攻修了.同年4月(株)明電舎入社.パワーエレクトロニクスおよびパルスパワー発生装置の研究開発に従事.電

気学会会員.趣味:野球,ドライブ.



こがねざわ たけひさ 小金澤 竹久

1993年3月長岡技術科学大学電気電子システム工学専攻修了.同年4月㈱明電舎入社.パワーエレクトロニクスおよびパルスパワー発生装置の研究開発に従事.電気学会会員.趣

味:仕事, 育児.



井深真治

1994年東京工業大学大学院理工学研究科電気・電子工学専攻修士課程修了. 同年より東京工業大学助手として, 主にパルスパワー電源開発およびパルスプラズマ応用に関する研究

に従事. 2003年より、プラズマ・核融合学会編集委員に祭り上げられ、名古屋の食文化の実地調査を開始し、現在に至る.



まえ やま みつ あき 前 山 光 明

1987年東京工業大学大学院理工学研究科博士 課程修了.工学博士.同年同大助手を経て, 現在埼玉大学工学部助教授.主な研究分野 は,パルスパワー電源,およびそれを応用し

た放電プラズマの応用,並びに,軸対称プラズマの平衡解析・ 制御に関する研究を行っている.



たかたいくのり

1974年神戸大学大学院理学研究科修士課程修了(物性実験),三菱電機株式会社入社.トランジスタモジュール,高速ダイオード等の半導体パワーデバイスの製造,開発に従事.パ

ワーデバイスの破壊現象の測定、解析を経験し、近年はもっぱらシミュレーションを行っている。 高電界による破壊現象を解明し尽くしたい. 現在、先端技術総合研究所パワーエレクトロニクスシステム開発センター勤務.