

ミーティング資料

安達智哉

to-adachi@ist.osaka-u.ac.jp

2019 年 10 月 31 日

1 Idle タイマの最適化

以前までの評価において、Idle タイマを適切に設定することにより、CPU 負荷およびメモリ使用量の削減が期待できることを示した。それと同時に、Idle タイマの最適な値は、UE の通信周期やその分布に依存して大きく変化することも示した。

一方で、現実的には UE の通信周期やその分布は明らかではない。また、それらは時間とともに変化するものである。そのため、UE の通信周期やその分布が不明であり、動的に変化するような環境においても、Idle タイマを適切な値に設定するような制御方法が必要となる。そこで本章では、Idle タイマの制御方法に関して述べる。

まず、Idle タイマを各 UE に適用するタイミングは、大きく分けて、UE の強制的な状態遷移を引き起こさない方法と引き起こす方法の 2 種類がある。まず、UE の強制的な状態遷移を引き起こさない方法として以下の 2 つが考えられる。

- UE がアタッチしたタイミング
- UE がデータ送信を行うタイミング

次に、UE の強制的な状態遷移を引き起こす方法として以下の 2 つが考えられる。

- UE の動作や状態に依存しない、定期的なタイミング
- 任意のタイミング

それぞれには、メリットデメリットが考えられる。UE の強制的な状態遷移を引き起こさない方法の場合、更新タイミングが UE の動作に依存するため、新しい Idle タイマを UE に設定するまでにかかる時間が UE ごとに異なるという問題がある。これにより、異なる Idle タイマを持つ UE が同時に存在するような状況が発生するため、Idle タイマの制御が複雑になると考えられる。また、Idle タイマを変更した後、CPU 負荷とメモリ使用量に変化が現れるまでに遅延が発生するため、MME のリソースの制御が難しくなると考えられる。しかし、アタッチやデータ送信など、UE と MME が通信するタイミングで Idle タイマの更新を行うため、追加のシグナリングや状態遷移が少なく、オーバーヘッドが小さい。

一方、更新タイミングが UE の動作や状態に依存しない場合、Idle タイマを更新するために UE の状態を変化させる必要がある場合があり、オーバーヘッドが大きくなるという問題がある。具体的には、MME と通信できない状態にある UE の Idle タイマを変化させるためには、UE を一度接続状態へと遷移させる必要がある。この際に、状態遷移に伴うシグナリング処理が発生するため、

MME の CPU 負荷が増加する。しかし、Idle タイマを UE に反映させるまでにかかる時間は UE に依存しないため、全 UE の Idle タイマの値を一定期間内で更新できる。さらに、設定する Idle タイマの値を 0 にすることで、MME は任意のタイミングで任意の UE を強制的にアイドル状態へ遷移させることができる。これにより、UE の強制的な状態遷移を引き起こさない方法の場合と比較して MME のリソース制御が容易になると考えられる。

1.1 Idle タイマの制御方法 (UE の強制的な状態遷移を引き起こさない方法)

本節では、UE の強制的な状態変化を引き起こさないことを前提にする。つまり、Idle タイマが切れていない UE を強制的に Idle 状態へ遷移させることはないとする。また、Idle タイマの更新は、UE がデータ送信を行うタイミングで実行するものとする。MME は UE を収容するために使用されている CPU およびメモリリソース量を観測できるものとする。つまり、UE の収容とは無関係な処理によって発生する負荷を取り除いた CPU 負荷およびメモリ使用量を知ることができる。MME は現在収容されている UE 台数を観測できるものとする。

突発的な負荷の増加に対応するという観点から、現在収容している UE に加え、最も多くの UE を収容できるような Idle タイマの値が最適と考える。具体的には、現在収容している UE と同じ通信周期を持つ UE がネットワークに参加すると仮定し、収容可能な UE 台数が最大となる Idle タイマの値を最適と定義する。また、CPU よびメモリのどちらも過負荷状態でないことは、UE を収容可能であることの必要十分条件であるとする。

まず、UE 一台あたりが各リソースに与える負荷の平均を推定する。現在収容している UE 台数を N_{UE} とする。UE 台数が N_{UE} 、Idle タイマが T の時に観測される、CPU 負荷およびメモリ使用量をそれぞれ $C_{N_{\text{UE}}}(T)$ 、 $M_{N_{\text{UE}}}(T)$ とする。この時、UE 一台あたりが与える CPU 負荷およびメモリ使用量の平均 ($C_1(T)$ 、 $M_1(T)$) は以下の式 (1)、(2) で表せる。

$$C_1(T) = \frac{C_{N_{\text{UE}}}(T)}{N_{\text{UE}}} \quad (1)$$

$$M_1(T) = \frac{M_{N_{\text{UE}}}(T)}{N_{\text{UE}}} \quad (2)$$

Idle タイマを T とした時に、収容可能な UE の総数を $N_{\text{UE}}^{\text{capa}}(T)$ とする。 $N_{\text{UE}}^{\text{capa}}(T)$ は、 $C_1(T)$ 、 $M_1(T)$ 、 C^{max} および M^{max} を用いて、以下の式 (3) で表せる。ここで、 C^{max} 、 M^{max} はそれぞれシグナリング処理および UE のセッション情報を保持するために使用可能な CPU リソース量およびメモリリソース量である。

$$\begin{aligned} N_{\text{UE}}^{\text{capa}}(T) &= \lfloor \min\left\{\frac{C^{\text{max}}}{C_1(T)}, \frac{M^{\text{max}}}{M_1(T)}\right\} \rfloor \\ &= \lfloor N_{\text{UE}} \cdot \min\left\{\frac{C^{\text{max}}}{C_{N_{\text{UE}}}(T)}, \frac{M^{\text{max}}}{M_{N_{\text{UE}}}(T)}\right\} \rfloor \end{aligned} \quad (3)$$

Idle タイマを制御する上での目的関数を以下の式 (4) に示す。

$$\text{maximize : } N_{\text{UE}}^{\text{capa}}(T) \quad (4)$$

$N_{\text{UE}}^{\text{capa}}(T)$ を最大化する Idle タイマの値が明らかである場合は、その値を Idle タイマに設定すれば良い。しかし一般的に、UE の台数や通信周期は未知であり時間的に変動するため、 $N_{\text{UE}}^{\text{capa}}(T)$ を最大化する Idle タイマの値を知ることは難しい。そのような場合は、 $N_{\text{UE}}^{\text{capa}}(T)$ を最大化するように、Idle タイマを適応的に制御する必要がある。具体的には、各リソースの使用量を観測して、 $N_{\text{UE}}^{\text{capa}}(T)$ を大きくする向きに Idle タイマを変化させる。このステップを複数回繰り返すことにより、Idle タイマを制御する。

この時、1ステップごとの Idle タイマの変化量を考える必要がある。この値を小さく設定すると、最適な値に到達するまでに大きな時間がかかってしまう場合がある。逆に Idle タイマの変化量を大きく設定すると、Idle タイマが発振する可能性もあり、制御が不安定になる。また、UE の通信周期によって、Idle タイマが変化した時に各リソースの負荷の変化量が異なる点も考慮する必要がある。つまり、ネットワークの変化に短い時間スケールで対応しつつ、安定した制御を実現するためには、ネットワークの環境に応じて Idle タイマの変化量を制御する仕組みが必要である。このような制御には様々な手法が考えられるが、本報告では動作がシンプルであり、汎用性が高い PID 制御を用いる。 T および $N_{UE}^{capa}(T)$ をそれぞれ、PID 制御における入力値および出力値として捉えることで、Idle タイマの変化量を調整しつつ、最適値に近づけることができる。

まず、PID 制御における出力値 $y(t)$ および目標値 $r(t)$ を設定する。以前の評価より、UE 台数を固定した時、CPU 負荷は Idle タイマの値に対して広義単調減少でありかつ、メモリ使用量は Idle タイマの値に対して広義単調増加であることがわかっている。このことから、式 (3) を確認すると、 $\frac{C_{N_{UE}}^{max}}{C_{N_{UE}}(T)}$ は広義単調増加でありかつ、 $\frac{M_{N_{UE}}^{max}}{M_{N_{UE}}(T)}$ は広義単調減少であることがわかる。ここで、 $\frac{C_{N_{UE}}^{max}}{C_{N_{UE}}(T)}$ と $\frac{M_{N_{UE}}^{max}}{M_{N_{UE}}(T)}$ の差分を最小化するような T の集合を \mathbf{T} とする。また、 $N_{UE}^{capa}(T)$ を最大化するような T の集合を $\mathbf{T}_{optimal}$ とする。すると、 $T \in \mathbf{T}$ であることは $T \in \mathbf{T}_{optimal}$ であるための十分条件になる。

以上の議論のイメージを図 1、図 2a および図 2b に示す。図 1 は UE 台数が 500,000 台、UE ごとの通信周期は 10 s から 6,000 s の範囲で一様分布とした時の、Idle タイマと各リソース負荷の関係を示したものである。図 2a は図 1 と同じ UE を収容した時の、Idle タイマと $N_{UE} \cdot \frac{C_{N_{UE}}^{max}}{C_{N_{UE}}(T)}$ と $N_{UE} \cdot \frac{M_{N_{UE}}^{max}}{M_{N_{UE}}(T)}$ との関係を示している。また、図 2b は図 1 と同じ UE を収容した時の、Idle タイマと $N_{UE}^{capa}(T)$ との関係を示している。図 2b を見ると、 $N_{UE}^{capa}(T)$ を最大化する Idle タイマの値と $\frac{C_{N_{UE}}^{max}}{C_{N_{UE}}(T)}$ と $\frac{M_{N_{UE}}^{max}}{M_{N_{UE}}(T)}$ の差分を最小化する Idle タイマの値が一致していることが確認できる。






図 1: Idle タイマに対する、メッセージ処理頻度とメモリ使用量の関係



(a) Idle タイムと $N_{\text{UE}} \cdot \frac{C^{\max}}{C_{N_{\text{UE}}}(T)}$ と $N_{\text{UE}} \cdot \frac{M^{\max}}{M_{N_{\text{UE}}}(T)}$ の関係



(b) Idle タイムと $N_{\text{UE}}^{\text{capa}}(T)$ の関係

図 2

このことを踏まえ、PID 制御における出力値 $y(t)$ および目標値 $r(t)$ を以下の式 (5)、(6) のように定義する。 t は時刻を表す変数である。

$$y(t) = \frac{C^{\max}}{C_{N_{\text{UE}}}(T)} - \frac{M^{\max}}{M_{N_{\text{UE}}}(T)} \quad (5)$$

$$r(t) = 0 \quad (6)$$

時刻 t における $y(t)$ と $r(t)$ の差を $e(t)$ として以下の式 (7) ように定義すると、PID 制御における操作量 ($u(t)$) は以下の式 (8) で表せる。

$$e(t) = r(t) - y(t) \quad (7)$$

$$u(t) = K_p \cdot e(t) + K_i \cdot \int_0^t e(\tau) d\tau + K_d \cdot \frac{de(t)}{dt} \quad (8)$$

ここで、 K_p 、 K_i および K_d はそれぞれ、比例ゲイン、積分ゲインおよび微分ゲインと呼ばれる定数である。これらの定数は、 $e(t)$ およびその積分値、微分値が $u(t)$ にどの程度寄与するのかを決定する。

PID 制御を機能させるためには、これら 3 つの定数を適切に設定する必要がある。しかし、一般的に、これらの定数の最適値を数学的に導出することは困難である。そのため、試行錯誤を繰り返しながら経験的にパラメータ調整を行う必要があると言われている。しかし一方で、パラメータの設定方法に関しては、いくつか有名な手順が存在するため、それらに従って設定することもできる。以下に代表的なパラメータの設定手順を示す。

- ジーグラ・ニコルス法
- CHR 法

1.2 Idle タイマの制御方法 (UE の強制的な状態遷移を引き起こす方法)

現在検討中である。

1.3 シミュレーション環境

Idle タイマの制御方式の妥当性を評価するためには、UE および MME の動作をシミュレートする必要がある。UE のシミュレートとは、各 UE1 台ごとの状態や状態遷移、データ送信等の挙動を再現することである。MME のシミュレートとは、全 UE の状態および状態遷移から、MME に発生する負荷を再現することである。Idle タイマの制御機能とは、上述のシミュレータから MME の負荷と UE 台数を取得し、Idle タイマを制御し、更新された Idle タイマを上述のシミュレータへ出力する機能である。Idle タイマの制御機能および MME と UE のシミュレータを図 3 のクラス図に示す。

UE のシミュレートは UE シミュレータというクラスで実装する。UE シミュレータは、各 UE の状態や状態遷移、データ送信等の動作をシミュレートする。これは、UE 台数分のインスタンスを生成し、各インスタンスが特定の UE の通信周期や Idle タイマを保持することにより実現する。

MME のシミュレートは MME シミュレータというクラスで実装する。MME シミュレータは全 UE のリストを保持しており、そのリストを参照することにより、各 UE の状態および状態遷移を取得する。そしてそれらの情報から、CPU 負荷とメモリ使用量をシミュレートする。

最後に Idle タイマの制御機能は、Idle Timer コントローラというクラスで実装する。Idle Timer コントローラは、“Idle タイマの更新 ()”というメソッドを持つが、このメソッドの実装は事前に決定した Idle タイマの制御アルゴリズム (PID 制御など) に依存する。このクラスでは、MME シミュレータから MME の負荷と UE 台数を取得し、Idle タイマの制御に用いる。




図 3: Idle タイマに対する、メッセージ処理頻度とメモリ使用量の関係

表 1: パラメータ設定

Parameter	Numerical setting
T^{ci}	10 s
$s_{MME}^{c \rightarrow c}$	0 messages
$s_{MME}^{ci \rightarrow ci}$	0 messages
$s_{MME}^{c \rightarrow ci}$	0 messages
$s_{MME}^{ci \rightarrow c}$	0 messages
$s_{MME}^{ci \rightarrow i}$	5 messages
$s_{MME}^{i \rightarrow c}$	5 messages
m_{MME}^c	17878 bits
m_{MME}^{ci}	17878 bits
m_{MME}^i	408 bits
C^{\max}	1200 messages/s
M^{\max}	1,000 MB
d_h	1

1.4 シミュレーション環境の動作環境

第 1.3 節で述べたシミュレーション環境を実装した。評価を行う前に、MME の負荷を正しくシミュレートできているかを以下の 3 つのシナリオで確認した。

1.4.1 シナリオ 1


シナリオ 1 では、UE 台数を 1 台とし、その通信周期は 20 s とした。また、タイムステップ 1 で最初のデータ送信が発生するものとする。その他のパラメータは表 2 の通りとし、1 タイムステップの長さは 1 s とした。今後の研究では Idle タイマの制御を行う予定だが、今回はシミュレータの動作確認が目的であるため、Idle タイマは 15 s で固定している。

図 4a に、タイムステップ毎の MME 負荷を示す。横軸がタイムステップ、縦軸がメッセージ処理数およびメモリ使用量である。また、図 4b では、各状態に存在する UE 台数タイムステップ毎に示している。図 4a と図 4b を見ると、UE がアイドル状態から接続状態へ遷移するタイミングおよび Connected Inactive 状態からアイドル状態へ遷移するタイミングでメッセージ処理が発生していることがわかる。また、UE が接続状態および Connected Inactive 状態である時にメモリ使用量が増加し、アイドル状態である時にメモリ負荷が減少していることがわかる。

1.4.2 シナリオ 2

シナリオ 2 では、UE 台数を約 1,036,800 台とし、それらの通信周期は 1 day とした。また、UE の通信タイミングは理想的に分散している。その他のパラメータは表 2 の通りとし、1 タイムステップの長さは 1 s とした。Idle タイマは 600 s で固定している。

図 5 に、タイムステップ毎の MME 負荷を示す。横軸がタイムステップ、縦軸がメッセージ処理数およびメモリ使用量である。また、図 6 では、各状態に存在する UE 台数タイムステップ毎に示している。シナリオ 1 と比較すると MME の負荷が一定であることがわかる。なぜなら、UE の通



(a) メッセージ処理数とメモリ使用量の変化 (シナリオ 1) (b) 各状態に存在する UE 台数の変化 (シナリオ 1)

図 4

信タイミングが理想的に分散しているため、タイムステップに依存せず、常に一定の台数の UE がデータ送信を行う状態遷移を行うためである。また、MME の負荷や UE の状態は正しい値であることを確認した。

1.4.3 シナリオ 3

シナリオ 3 は、途中で UE が増加するシナリオである。初期状態の UE 台数は 86,400 台である。タイムステップ 21,600 から 43,200 の間に 86,400 台の UE が新しく追加され、UE 台数は 172,800 台に増加する。全ての UE の通信周期は 1 day とした。また、初期状態では、UE の通信タイミングは理想的に分散している。その他のパラメータは表 2 の通りとし、1 タイムステップの長さは 1 s とした。Idle タイマは 3600 s で固定している。

図 7 に、タイムステップ毎の MME 負荷を示す。横軸がタイムステップ、縦軸がメッセージ処理数およびメモリ使用量である。また、図 8 では、各状態に存在する UE 台数タイムステップ毎に示している。

1.5 PID 制御の設定

PID 制御においては、比例ゲイン、積分ゲイン、微分ゲインと呼ばれる 3 つの定数を設定する必要がある。今回は、それぞれのゲインに 1、0、0 を設定して以下のシナリオでの動作を確認した。

UE 台数は 648,000 台であり、UE の持つ通信周期は 1 day, 2 hours, 1 hour, 30 minutes のいずれかである。それぞれの通信周期を持つ UE の割合は表 3 の通りである。

評価結果を図 9 に示す。各図の点線は Idle タイマの制御を開始した時刻 (TimeStep=21600) を表している。また、Idle タイマの初期値は 600 s である。図 9a は、タイムステップ毎の MME 負荷を示している。Idle タイマの制御を行うことで、CPU 負荷およびメモリ負荷は大きく変動してい




図 5: メッセージ処理数とメモリ使用量の変化 (シナリオ 2)




図 6: 各状態に存在する UE 台数の変化 (シナリオ 2)




図 7: メッセージ処理数とメモリ使用量の変化 (シナリオ 3)




図 8: 各状態に存在する UE 台数の変化 (シナリオ 3)

表 2: パラメータ設定

Parameter	Numerical setting
T^{ci}	10 s
$s_{MME}^{c \rightarrow c}$	0 messages
$s_{MME}^{ci \rightarrow ci}$	0 messages
$s_{MME}^{c \rightarrow ci}$	0 messages
$s_{MME}^{ci \rightarrow c}$	0 messages
$s_{MME}^{ci \rightarrow i}$	5 messages
$s_{MME}^{i \rightarrow c}$	5 messages
m_{MME}^c	17878 bits
m_{MME}^{ci}	17878 bits
m_{MME}^i	408 bits
C^{\max}	1200 messages/s
M^{\max}	1,000 MB
d_h	1

表 3: UE の通信周期の分布

	通信周期			
	1 day	2 hours	1 hour	30 minutes
UE 台数の割合	40%	40%	15%	5%

ることがわかる。また、それらの値が周期的に繰り返す、ハンチングと呼ばれる現象が発生していることがわかる。これは、今回の評価で用いた比例ゲインの値が大きすぎることを意味している。


図 9b では、各状態に存在する UE 台数タイムステップ毎に示している。この図からも Connected 状態およびアイドル状態の UE の数が周期的に変動していることがわかる。

図 9c は、Idle タイマの変化を示している。初期状態では Idle タイマは 600 s であり、CPU に対してメモリと比べて大きな負荷がかかっていた。そのため、制御開始後はメモリへ負荷をオフロードすることを目的として、Idle タイマが増加していることが分かる。しかし、制御が行きすぎる現象 (オーバーシュート) の発生により、メモリの負荷が CPU と比較して大きくなる。そのため、一定期間後には Idle タイマは減少に転じる。そして再びオーバーシュートが発生し、CPU 負荷がメモリ負荷と比較して大きくなる。この動作を周期的に繰り返す。


図 9c は、収容可能な UE 台数の変化を示している。上述のように、ハンチングが発生しているため、収容可能な UE 台数は増加と減少を周期的に繰り返していることが分かる。

2 今後の予定


- PID 制御に関する学習




(a) メッセージ処理数とメモリ使用量の変化



(b) 各状態に存在する UE 台数の変化



(c) IdleTimer の変化



(d) 収容可能な UE 台数の変化

図 9