進捗報告資料

安達智哉 to-adachi@ist.osaka-u.ac.jp

2019年9月30日

1 CQ 研究会

論文を執筆中である。

2 Idle タイマの最適化

以前までの評価において、Idle タイマを適切に設定することにより、CPU 負荷およびメモリ使用量の削減が期待できることを示した。それと同時に、Idle タイマの最適な値は、UE の通信周期やその分布に依存して大きく変化することも示した。

一方で、現実的には UE の通信周期やその分布は明らかではない。また、それらは時間とともに変化するものである。そのため、UE の通信周期やその分布が不明であり、動的に変化するような環境においても、Idle タイマを適切な値に設定するような制御方法が必要となる。そこで本章では、Idle タイマの制御方法に関して述べる。

まず、Idle タイマを各 UE に適用するタイミングは、大きく分けて、UE の強制的な状態遷移を引き起こさない方法と引き起こす方法の2種類がある。まず、UE の強制的な状態遷移を引き起こさない方法として以下の2つが考えられる。

- UE がアタッチしたタイミング
- UE がデータ送信を行うタイミング

次に、UE の強制的な状態遷移を引き起こす方法として以下の2つが考えられる。

- UE の動作や状態に依存しない、定期的なタイミング
- 任意のタイミング

それぞれには、メリットデメリットが考えられる。

UE の強制的な状態遷移を引き起こさない方法の場合、更新タイミングが UE の動作に依存するため、新しい Idle タイマを UE に設定するまでにかかる時間が UE ごとに異なるという問題がある。これにより、異なる Idle タイマを持つ UE が同時に存在するような状況が発生するため、Idle タイマの制御が複雑になると考えられる。また、Idle タイマを変更した後、CPU 負荷とメモリ使用量に変化が現れるまでに遅延が発生するため、MME のリソースの制御が難しくなると考えられる。しかし、アタッチやデータ送信など、UE と MME が通信するタイミングで Idle タイマの更新を行うため、追加のシグナリングや状態遷移が少なく、オーバヘッドが小さい。

一方、更新タイミングが UE の動作や状態に依存しない場合、Idle タイマを更新するために UE の状態を変化させる必要がある場合があり、オーバヘッドが大きくなるという問題がある。具体 的には、MME と通信できない状態にある UE の Idle タイマを変化させるためには、UE を一度接 続状態へと遷移させる必要がある。この際に、状態遷移に伴うシグナリング処理が発生するため、 MME の CPU 負荷が増加する。しかし、Idle タイマを UE に反映させるまでにかかる時間は UE に依存しないため、全 UE の Idle タイマの値を一定期間内で更新できる。さらに、設定する Idle タイマの値を 0 にすることで、MME は任意のタイミングで任意の UE を強制的にアイドル状態へ 遷移させることができる。これにより、UE の強制的な状態遷移を引き起こさない方法の場合と比 較して MME のリソース制御が容易になると考えられる。

Idle タイマの制御方法 (UE の強制的な状態遷移を引き起こさない方法) 2.1

本節では、UE の強制的な状態変化を引き起こさないことを前提にする。つまり、Idle タイマが 切れていない UE を強制的に Idle 状態へ遷移させることはないとする。また、Idle タイマの更新 は、UE がデータ送信を行うタイミングで実行するものとする。MME は UE を収容するために使 用されている CPU およびメモリリソース量を観測できるものとする。つまり、UE の収容とは無 関係な処理によって発生する負荷を取り除いた CPU 負荷およびメモリ使用量を知ることができる とする。MME は現在収容されている UE 台数を観測できるものとする。

突発的な負荷の増加に対応するという観点から、現在収容している UE に加え、最も多くの UE を収容できるような Idle タイマの値が最適と考える。具体的には、現在収容している UE と同じ 通信周期を持つ UE がネットワークに参加すると仮定し、最も多くの UE を追加で収容できる Idle タイマの値を最適と定義する。また、CPU よびメモリのどちらも過負荷状態でないことは、UE を 収容可能であることの必要十分条件であるとする。

まず、UE 一台あたりが各リソースに与える負荷の平均を推定する。現在収容している UE 台数 を N_{UE} とする。UE 台数が N_{UE} 、Idle タイマが T^{i} の時に観測される、CPU 負荷およびメモリ使 用量をそれぞれ $C_{N_{
m UE}}(T^{
m i})$ 、 $M_{N_{
m UE}}(T^{
m i})$ とする。この時、UE 一台あたりが与える CPU 負荷および メモリ使用量の平均 $(C_1(T^i), M_1(T^i))$ は以下の式 (1), (2) で表せる。

$$C_1(T^{i}) = \frac{C_{N_{\text{UE}}}(T^{i})}{N_{\text{UE}}}$$
 (1)
 $M_1(T^{i}) = \frac{M_{N_{\text{UE}}}(T^{i})}{N_{\text{UE}}}$ (2)

$$M_1(T^{\mathbf{i}}) = \frac{M_{N_{\text{UE}}}(T^{\mathbf{i}})}{N_{\text{UE}}} \tag{2}$$

 $Idle タイマを <math>T^i$ とした時に、 N_{UE} 台の UE を収容している状態から追加で収容可能な UE 台数 を $N_{\mathrm{UE}}^{\mathrm{add}}(T^{\mathrm{i}})$ とする。 $N_{\mathrm{UE}}^{\mathrm{add}}(T^{\mathrm{i}})$ は、 $C_{1}(T^{\mathrm{i}})$ 、 $M_{1}(T^{\mathrm{i}})$ 、 $C_{N_{\mathrm{UE}}}(T^{\mathrm{i}})$ 、 $M_{N_{\mathrm{UE}}}(T^{\mathrm{i}})$ 、 C^{max} および M^{max} を用いて、以下の式 (3) で表せる。ここで、 C^{\max} 、 M^{\max} はそれぞれシグナリング処理および UE のセッション情報を保持するために使用可能な CPU リソース量およびメモリリソース量である。

$$N_{\mathrm{UE}}^{\mathrm{add}}(T^{\mathrm{i}}) = \min\{\lfloor \frac{C^{\mathrm{max}} - C_{N_{\mathrm{UE}}}(T^{\mathrm{i}})}{C_{1}(T^{\mathrm{i}})} \rfloor, \lfloor \frac{M^{\mathrm{max}} - M_{N_{\mathrm{UE}}}(T^{\mathrm{i}})}{M_{1}(T^{\mathrm{i}})} \rfloor\}$$
 (3)

Idle タイマを制御する上での目的関数を以下の式(4)に示す。

maximize:
$$N_{\text{UE}}^{\text{add}}(T^{\text{i}})$$
 (4)

 $N_{
m HIG}^{
m add}(T^{
m i})$ を最大化するように、 ${
m Idle}$ タイマを制御すれば、 ${
m Idle}$ タイマを最適な値に近づけるこ とができる。具体的には、各リソースの使用量を観測して、 $N_{
m add}^{
m add}(T^{
m i})$ を大きくする向きに ${
m Idle}$ タ イマを変化させる。このステップを複数回繰り返すことにより、Idle タイマを制御する。

この時、1ステップごとの Idle タイマの変化量を考える必要がある。この値を小さく設定すると、最適な値に到達するまでに大きな時間がかかってしまう場合がある。逆に Idle タイマの変化量を大きく設定すると、Idle タイマが発振する可能性もあり、制御が不安定になる。また、UEの通信周期によって、Idle タイマが変化した時に各リソースの負荷の変化量が異なる点も考慮する必要がある。

つまり、ネットワークの変化に短い時間スケールで対応しつつ、安定した制御を実現するためには、ネットワークの環境に応じて Idle タイマの変化量を制御する仕組みが必要である。この仕組みには PID 制御が利用できると考えている。Idle タイマの設定を入力、各リソースの使用率を出力をして捉えることで、PID 制御により、Idle タイマの変化量を調整しつつ、最適値に近づけることができる。

まず、PID 制御における出力値 y(t) および目標値 r(t) を設定する。以前の評価より、UE 台数を固定した時、CPU 負荷は Idle タイマの値に対して広義単調減少でありかつ、メモリ使用量は Idle タイマの値に対して広義単調増加であることがわかっている。このことから、 $C_1(T^i)$ および $C_{N_{\mathrm{UE}}}(T^i)$ は T^i に対して広義単調減少であることがわかる。同様に $M_1(T^i)$ および $M_{N_{\mathrm{UE}}}(T^i)$ は T^i に対して広義単調増加であることがわかる。以上を踏まえて式 T^i を確認すると、 $\begin{bmatrix} \frac{C^{\max}-C_{N_{\mathrm{UE}}}(T^i)}{C_1(T^i)} \end{bmatrix}$ は広義単調増加でありかつ、 $\begin{bmatrix} \frac{M^{\max}-M_{N_{\mathrm{UE}}}(T^i)}{M_1(T^i)} \end{bmatrix}$ は広義単調減少であることがわかる。ここで、 $\begin{bmatrix} \frac{C^{\max}-C_{N_{\mathrm{UE}}}(T^i)}{C_1(T^i)} \end{bmatrix}$ と $\begin{bmatrix} \frac{M^{\max}-M_{N_{\mathrm{UE}}}(T^i)}{M_1(T^i)} \end{bmatrix}$ の差分を最小化するような T^i の集合を T^i とする。また、 T^i を最大化するような T^i の集合を T^i の集合を T^i であることは T^i であることは T^i であることは T^i であることは T^i であることは T^i であるための十分条件になる。

このことを踏まえ、PID 制御における出力値 y(t) および目標値 r(t) を以下の式 (5)、(6) のように定義する。t は時刻を表す変数である。

$$y(t) = \lfloor \frac{C^{\max} - C_{N_{\text{UE}}}(T^{i})}{C_{1}(T^{i})} \rfloor - \lfloor \frac{M^{\max} - M_{N_{\text{UE}}}(T^{i})}{M_{1}(T^{i})} \rfloor$$
 (5)

$$r(t) = 0 (6)$$

時刻 t における y(t) と r(t) の差を e(t) として以下の式 (7) ように定義すると、PID 制御における操作量 (u(t)) は以下の式 (8) で表せる。

$$e(t) = r(t) - y(t) \tag{7}$$

$$u(t) = K_p \cdot e(t) + K_i \cdot \int_0^t e(\tau)d\tau + K_d \cdot \frac{de(t)}{dt}$$
(8)

ここで、 K_p 、 K_i および K_d はそれそれ、比例ゲイン、積分ゲインおよび微分ゲインと呼ばれる定数である。これらの定数は、e(t) およびその積分値、微分値が u(t) にどの程度寄与するのかを決定する。

PID 制御を機能させるためには、これら3つの定数を適切に設定する必要がある。しかし、一般的に、これらの定数の最適値を数学的に導出することは困難である。そのため、試行錯誤を繰り返しながら経験的にパラメータ調整を行う必要があると言われている。しかし一方で、パラメータの設定方法に関しては、いくつか有名な手順が存在するため、それらに従って設定することもできる。以下に代表的なパラメータの設定手順を示す。

- ジーグラ・ニコルス法
- CHR 法




図 1: Idle タイマに対する、メッセージ処理頻度およびメモリ使用量の関係(シナリオ1)

2.2 Idle タイマの制御方法 (UE の強制的な状態遷移を引き起こさない方法)

本節では、UEの強制的な状態変化を引き起こすことを前提にする。つまり、Idle タイマが切れていない UE を強制的に Idle 状態へ遷移させることが可能である。また、MME は CPU およびメモリリソースの使用量および、現在収容している UE 台数を観測できるものとする。

第 2.1 節と同様に、現在収容している UE に加え、最も多くの UE を収容できるような Idle タイマの値が最適と考える。

本節は第 2.1 節と異なり、UE を強制的に Idle 状態へ遷移させることが可能であるため、短期間にメモリ使用量を削減することが可能である。そこで、常にメモリに使用量が大きい状態にしておき、UE の増加に応じて一部の UE を Idle 状態へ遷移させるような制御が良いと考える。例えば、Idle タイマとシグナリング頻度およびメモリ使用量の関係が図 1 のようになる場合、メモリ使用量がメモリ容量を超えないギリギリの値(約 4,000 s)を Idle タイマに設定する。そして、UE 台数が増加し、メモリ使用量が増加した場合には、Idle タイマを小さくする。その際、Idle タイマの変更に伴い、Idle 状態へ遷移するまでの残り時間が 0 秒となった UE は即座に Idle 状態へ遷移する。

3 今後の予定

- PID 制御に関する学習
- 論文の完成: ~ 9/31
- 発表スライドの作成: ~10/16