CHUYỂN ĐỔI FIRMWARE ĐIỀU KHIỂN ESC

PWM 400 Hz → DShot300

STM32G474RE • TIM3 + DMA-burst • 4 động cơ • SBUS và MPU6500 được giữ lại

Phiên bản	**UAV_DShot300 fixed v2**	**Ngày báo cáo**	29/10/2026
Nền tảng	STM32G474RET6 / LQFP64	**Mức xác nhận**	Rà soát mã + kiểm tra vector

TÓM TẮT Mục tiêu và kết quả

Mục tiêu của công việc là thay đầu ra PWM servo 400 Hz thành DShot300 một chiều cho bốn ESC, sử dụng timer và DMA trên STM32G474RE. **Bản fixed v2 đã chỉnh lại cách tạo CRC DShot, sửa lỗi log lệnh bị xóa về 0 và chuyển kiến trúc phát bốn kênh sang một luồng DMA kết hợp timer DMA-burst.**

> **TRẠNG THÁI HIỆN TẠI**
> Đã rà soát mã nguồn và xác nhận bốn vector gói DShot bằng kiểm thử độc lập. Chưa có bằng chứng build hoàn chỉnh hoặc đo waveform trên bo mạch; vì vậy chưa thể khẳng định ESC đã nhận DShot hay động cơ đã chạy.

01 Bối cảnh và triệu chứng đầu vào

Mã gốc dùng TIM3 để phát PWM 4 kênh ở 400 Hz. Ảnh log do người dùng cung cấp cho thấy SBUS vẫn nhận dữ liệu nhưng cả bốn trường DSHOT bằng 0 khi ga thay đổi.

```
LINK=1  age≈2–13 ms  ARM=1  R≈67–100  DSHOT=0/0/0/0  txErr=0  bad=0  uartErr=0
```

Trích yếu từ log người dùng; đây là ảnh trước khi áp dụng bản fixed v2, không phải kết quả kiểm thử của bản cuối.

Cách diễn giải: LINK=1, age thấp và bad/uartErr bằng 0 cho thấy bộ giải mã SBUS không báo lỗi trong đoạn log. Tuy nhiên, các giá trị này không chứng minh tín hiệu DShot đã xuất đúng ra chân. DSHOT=0/0/0/0 đồng thời với ARM=1 và R>0 là dấu hiệu cần kiểm tra luồng cập nhật lệnh và log trước khi kết luận lỗi nằm ở ESC.

02 Thiết kế sau chuyển đổi

Cấu hình được đọc từ các tệp main.c, uav_test.c, stm32g4xx_hal_msp.c và UAV_.ioc trong gói fixed v2.

Hạng mục	Cấu hình trong mã	Vai trò
Giao thức	DShot300 một chiều	Khung số 16 bit; không bidirectional/telemetry.
Clock timer	170 MHz, PSC=0, ARR=566	170 MHz / 567 ≈ 299.824 kbit/s.
Xung dữ liệu	T0H=213 ticks; T1H=425 ticks	T0H≈1.253 µs; T1H=2.500 µs.
Đầu ra TIM3	CH1=PA6; CH2=PA4; CH3=PB0; CH4=PB1	Bốn tín hiệu động cơ, cùng phát theo từng bit.
DMA	DMA1_Channel1, request TIM3_UP	Một request; timer DMA-burst ghi CCR1–CCR4.
Lịch điều khiển	Mỗi 1 ms (1 kHz)	Mỗi lần tính lệnh tạo bộ đệm 16 bit + 1 ô đệm.
Nguồn lệnh	SBUS CH_THR=2, CH_ARM=4, CH_KILL=5	Giữ quy tắc kênh hiện tại và các điều kiện failsafe.

03 Các thay đổi mã nguồn chính

- **Tạo gói DShot:** ghép 11 bit throttle, 1 bit telemetry request (đặt 0) và 4 bit CRC; phát bit cao trước (MSB first).
- **CRC một chiều:** dùng XOR của ba nibble trong payload 12 bit và không đảo checksum. Quy tắc CRC đảo chỉ áp dụng với biến thể bidirectional/inverted DShot theo tài liệu giao thức [2].
- **DMA-burst đồng bộ:** bộ đệm dshot_dma_buffer[17][4] chứa 16 bit dữ liệu cùng một hàng zero tail; mỗi sự kiện update phát một burst ghi bốn giá trị CCR thông qua TIM3_DMAR. Cấu hình này phù hợp với cơ chế DMA-burst được mô tả trong RM0440 [1].
- **Sửa log DSHOT:** dshot_set_compare_zero() chỉ hạ các thanh ghi CCR; không xóa mảng output_dshot đang dùng làm nguồn lệnh và log. Hàm dshot_clear_command() mới xóa cả lệnh và compare khi cần dừng/fault.
- **Chẩn đoán DMA:** bổ sung bộ đếm txDone khi callback hoàn tất truyền, txErr khi có lỗi hoặc trạng thái DMA bất thường. Hai bộ đếm giúp tách lỗi tính lệnh khỏi lỗi truyền DMA, nhưng không xác nhận chất lượng waveform.
- **Giữ tính năng khác:** nhận SBUS qua USART1, log qua LPUART1 và đọc MPU6500 qua SPI2 được giữ lại; lệnh DShot bằng 0 được gửi khi chưa ARM, ga thấp, SBUS lỗi/mất hoặc KILL hoạt động.

> **LÝ DO CHỌN MỘT LUỒNG DMA**
> Bản thử trước gán cùng request TIM3_UP cho nhiều kênh DMA đồng thời. Bản fixed v2 tránh tình huống này: chỉ một DMA stream được kích hoạt, còn bộ điều khiển DMA-burst của timer tuần tự chuyển bốn half-word đến CCR1–CCR4 theo mỗi sự kiện update [1].

04 Các lỗi đã tìm và cách sửa

Triệu chứng / rủi ro	Nguyên nhân trong bản thử trước	Sửa ở fixed v2
ESC có thể bỏ qua lệnh	CRC bị complement dù đang phát unidirectional DShot.	Tính CRC bằng XOR và không complement.
Log luôn DSHOT=0/0/0/0	Hàm ép CCR về 0 đồng thời xóa mảng output_dshot dùng trong log.	Tách hàm hạ CCR khỏi hàm xóa lệnh; giữ lại giá trị ga đã tính.
DMA nhiều kênh có thể xung đột	Nhiều DMA channel dùng chung request TIM3_UP cùng lúc.	Dùng một DMA channel và timer DMA-burst để ghi bốn CCR.
Khó phân biệt lỗi lệnh và lỗi truyền	Chỉ nhìn txErr=0 không khẳng định DMA đã hoàn tất.	Thêm txDone từ callback hoàn tất và đếm lỗi trong callback lỗi.

05 Kiểm tra đã thực hiện

Kiểm tra	Kết quả	Phạm vi xác nhận
Kiểm tra gói ZIP	14 tệp (15 mục ZIP tính cả thư mục); có source, .ioc và README.	Đảm bảo gói có các tệp mã/config dự kiến, không phải build hoàn chỉnh.
Kiểm tra công thức packet	4/4 vector đúng.	Chỉ xác nhận phép tạo payload/CRC theo hàm kiểm tra riêng.
Tính toán timing	Bit period≈3.3353 µs; bit rate≈299.824 kbit/s.	Suy ra từ clock/timer constants trong source, chưa đo trên chân.
Rà soát luồng điều khiển	DSHOT array được bảo toàn khi chỉ hạ CCR; DMA callback cập nhật txDone/txErr.	Rà soát mã tĩnh, chưa chứng minh behavior trên target.
Build firmware đầy đủ	Chưa xác nhận.	Thiếu bộ HAL/startup/linker/build metadata đầy đủ trong gói nguồn gửi.
Đo dạng sóng / chạy ESC	Chưa thực hiện.	Cần đo bằng logic analyzer/oscilloscope và xác nhận đúng cấu hình ESC.

Các vector được xác nhận bằng phép tính độc lập theo công thức: payload=(value & 0x07FF)<<1; CRC=(payload ^ (payload>>4) ^ (payload>>8)) & 0x0F; packet=(payload<<4)|CRC.

Throttle	Packet 16 bit	Trạng thái
0	0x0000	PASS
48	0x0606	PASS
1046	0x82C6	PASS
2047	0xFFEE	PASS

06 Kế hoạch xác minh trên phần cứng

AN TOÀN

Tháo toàn bộ cánh quạt trước khi cấp nguồn cho ESC và thử tín hiệu. Không dùng việc motor giật hoặc quay làm phép đo duy nhất; cần xem waveform và xác nhận đường GND chung.

Bước	Thao tác	Điều kiện chấp nhận
1	Clean và build project gốc sau khi thay đúng các tệp fixed v2; xác nhận không còn bản uav_test.c trùng trong workspace.	Build thành công; nạp đúng ELF của workspace đang kiểm tra.
2	Mở log LPUART1 115200 baud; quan sát LINK, thr, arm, kill, ARM, R, DSHOT, txDone, txErr.	LINK=1, age thấp; kiểm tra switch/polarity/ga thấp đúng thực tế.
3	Khi chưa ARM hoặc failsafe, kiểm tra tín hiệu vẫn phát khung dừng DShot ở cả bốn chân.	Không có lệnh ga; mức idle và khung đo được phù hợp sơ đồ.
4	Dùng logic analyzer/oscilloscope đo PA6, PA4, PB0, PB1.	Bit period xấp xỉ 3.33 µs; khung 16 bit và duty 0/1 hợp lý; tail về low.
5	Kiểm tra txDone và txErr trong lúc phát.	txDone tăng khi DMA complete; txErr không tăng. Đây vẫn chưa chứng minh ESC đã giải mã.
6	Xác nhận ESC firmware chọn DShot300, nguồn, ground và signal wire; kiểm tra từng kênh một cách an toàn.	ESC nhận protocol; chỉ sau đó mới thử motor ở mức ga thấp, không cánh quạt.

07 Các giả định và giới hạn

- **Cấu hình kênh:** CH_THR=2, CH_ARM=4 và CH_KILL=5 là chỉ số zero-based được giữ từ mã cũ; cần so với thứ tự kênh thực tế của radio/receiver.
- **KILL polarity:** mã hiện tại xem KILL là active-high khi CH_KILL >= 1500; ảnh log thể hiện kill=1000 nên theo logic mã thì KILL chưa kích hoạt, nhưng vẫn cần xác nhận trên radio.
- **SBUS calibration:** SBUS_MIN=8, SBUS_MAX=1606 là giá trị kế thừa. Trước khi bật động cơ cần đo min/max thật của receiver để kiểm tra dải ga thấp và trình tự ARM.
- **Tín hiệu ra:** các chân PA6/PA4/PB0/PB1 phải được nối đúng các input tín hiệu ESC và có GND chung. Bản firmware không triển khai bidirectional DShot hoặc ESC telemetry.
- **Mức độ hoàn thành:** đây là chuyển đổi mã nguồn và kế hoạch kiểm thử; chưa phải flight controller hoàn chỉnh, chưa có PID/stabilization và chưa có xác nhận bay thử.

TÀI LIỆU THAM KHẢO Nguồn kỹ thuật đối chiếu

[1] STMicroelectronics, **RM0440 — STM32G4 series reference manual, mục “DMA burst mode” (TIMx_DCR / TIMx_DMAR).** Mở tài liệu ST

[2] Betaflight, **DShot API documentation — frame structure, throttle values, CRC and bidirectional DShot.** Mở tài liệu DShot

Ngày lập báo cáo: 29/10/2026. Nội dung mã nguồn mô tả theo gói UAV_DShot300_source_package_fixed_v2.zip; các bước và kết quả được phân biệt rõ giữa kiểm tra tĩnh và xác minh phần cứng.