Conjunto de instrucciones ARM Thumb (1/2)

Operación		Ensamblador	Acción	Actualiza	Notas
Mover	Inmediato 8 bits Lo a Lo Hi a Lo, Lo a Hi, Hi a Hi	mov Rd, #Inm8 mov Rd, Rm mov Rd, Rm	$Rd \leftarrow Inm8$ $Rd \leftarrow Rm$ $Rd \leftarrow Rm$	N Z N Z	Rango Inm8: 0–255.
Sumar	Inmediato 3 bits Inmediato 8 bits Lo a Lo Hi a Lo, Lo a Hi, Hi a Hi Valor a SP Crear dirección desde SP	add Rd, Rn, #Inm3 add Rd, Rd, #Inm8 add Rd, Rn, Rm add Rd, Rd, Rm add SP, SP, #Inm add Rd, SP, #Inm	$Rd \leftarrow Rn + Inm3$ $Rd \leftarrow Rd + Inm8$ $Rd \leftarrow Rn + Rm$ $Rd \leftarrow Rd + Rm$ $SP \leftarrow SP + Inm$ $Rd \leftarrow SP + Inm$	NZCV NZCV NZCV	Rango Inm3: 0–7. Rango Inm8: 0–255. Rango Inm: 0–508 (alineado a palabra). Rango Inm: 0–1020 (alineado a palabra).
Restar	Inmediato 3 bits Inmediato 8 bits Lo a Lo Valor de SP Negar	sub Rd, Rn, #Inm3 sub Rd, Rd, #Inm8 sub Rd, Rn, Rm sub SP, SP, #Inm neg Rd, Rn	$Rd \leftarrow Rn - Inm3$ $Rd \leftarrow Rd - Inm8$ $Rd \leftarrow Rn - Rm$ $SP \leftarrow Rn - Rm$ $SP \leftarrow SP - Inm$ $Rd \leftarrow -Rn$	N Z C V N Z C V N Z C V N Z C V	Rango Inm3: 0–7. Rango Inm8: 0–255. Rango Inm: 0–508 (alineado a palabra).
Multiplicar Multiplica Comparar Compara Compara Comp	Multiplica Compara Compara con negado Inmediato	mul Rd, Rm, Rd cmp Rn, Rm cmn Rn, Rm cmp Rn, #Inm8	Rd ← Rm * Rd Act. flags según Rn − Rm Act. flags según Rn + Rm Act. flags según Rn − Inm8	N Z C V N Z C V N Z C V N Z C V	Cualquier registro a cualquier registro. Rango Inm8: 0–255.
Lógicas	AND AND NOT (borrar bits) OR XOR (or exclusiva) NOT Comprueba bits	and Rd, Rd, Rm bic Rd, Rd, Rm orr Rd, Rd, Rm eor Rd, Rd, Rm mvn Rd, Rm tst Rn, Rm	$Rd \leftarrow Rd \ AND \ Rm$ $Rd \leftarrow Rd \ AND \ NOT \ Rm$ $Rd \leftarrow Rd \ OR \ Rm$ $Rd \leftarrow Rd \ XOR \ Rm$ $Rd \leftarrow Rd \times NOT \ Rm$ $Act. \ flags \ según \ Rn \ AND \ Rm$	N N N N N N N N N N N N N N N N N N N	
Desplazar	Lógico a la izquierda Lógico a la derecha Aritmético a la derecha Rotación a la derecha	lsl Rd, Rm, #Shift lsl Rd, Rd, Rs lsr Rd, Rm, #Shift lsr Rd, Rm, #Shift asr Rd, Rm, #Shift avr Rd, Rd, Rs ror Rd, Rd, Rs	$Rd \leftarrow Rm << Shift$ $Rd \leftarrow Rd << [Rs]_{7.0}$ $Rd \leftarrow Rm >>_{I} Shift$ $Rd \leftarrow Rd >>_{I} [Rs]_{7.0}$ $Rd \leftarrow Rm >>_{a} Shift$ $Rd \leftarrow Rm >>_{a} Shift$ $Rd \leftarrow Rd >>_{a} [Rs]_{7.0}$ $Rd \leftarrow Rd >>_{a} [Rs]_{7.0}$ $Rd \leftarrow Rd >>_{a} [Rs]_{7.0}$	C C C C C C C C C C C C C C C C C C C	Rango Shift: 0–31 Rango Shift: 0–31 Rango Shift: 0–31

Conjunto de instrucciones ARM Thumb (2/2)

Operación		Ensamblador	Acción	Notas
Cargar	Con desp. inm., palabra media palabra byte Con desp. en registro, palabra media palabra media palabra con signo byte byte con signo Relativo al PC Relativo al SP	ldr Rd, [Rn, #Inm] ldrh Rd, [Rn, #Inm] ldrb Rd, [Rn, #Inm] ldr Rd, [Rn, Rm] ldrsh Rd, [Rn, Rm] ldrsh Rd, [Rn, Rm] ldrsb Rd, [Rn, Rm] ldrsb Rd, [Rn, Rm] ldr Rd, [Rn, Rm] ldr Rd, [Rn, Rm] ldr Rd, [Rp, #Inm]	$Rd \leftarrow [Rn + Inm]$ $Rd \leftarrow ZeroExtend([Rn + Inm]_{15:0})$ $Rd \leftarrow ZeroExtend([Rn + Inm]_{7:0})$ $Rd \leftarrow [Rn + Rm]$ $Rd \leftarrow ZeroExtend([Rn + Rm]_{15:0})$ $Rd \leftarrow SignExtend([Rn + Rm]_{15:0})$ $Rd \leftarrow ZeroExtend([Rn + Rm]_{7:0})$ $Rd \leftarrow SignExtend([Rn + Rm]_{7:0})$ $Rd \leftarrow [PC + Inm]$ $Rd \leftarrow [PC + Inm]$	Rango Inm: 0–124, múltiplos de 4. Bits 31:16 a 0. Rango Inm: 0–62, pares. Bits 31:8 a 0. Rango Inm: 0–31. Bits 31:16 a 0. Bits 31:16 igual al bit 15. Bits 31:8 a 0. Bits 31:8 igual al bit 7. Rango Inm: 0–1020, múltiplos de 4. Rango Inm: 0–1020, múltiplos de 4.
Almacenar	Con desp. inm., palabra media palabra byte Con desp. en registro, palabra media palabra byte Relativo al SP	str Rd, [Rn, #Inm] strh Rd, [Rn, #Inm] strb Rd, [Rn, #Inm] str Rd, [Rn, Rm] strh Rd, [Rn, Rm] strh Rd, [Rn, Rm]	$\begin{split} [Rn + Inm] \leftarrow Rd \\ [Rn + Inm]_{15:0} \leftarrow Rd_{15:0} \\ [Rn + Inm]_{7:0} \leftarrow Rd_{7:0} \\ [Rn + Rm] \leftarrow Rd \\ [Rn + Rm]_{15:0} \leftarrow Rd_{15:0} \\ [Rn + Rm]_{7:0} \leftarrow Rd_{7:0} \\ [SP + Inm] \leftarrow Rd \\ \end{split}$	Rango Inm: 0–124, múltiplos de 4. Rd _{31:16} se ignora. Rango Inm: 0–62, pares. Rd _{31:8} se ignora. Rango Inm: 0–31. Rd _{31:16} se ignora. Rd _{31:8} se ignora. Rango Inm: 0–1020, múltiplos de 4.
Apilar	Apilar Apilar y enlazar	<pre>push <loreglist> push <loreglist+lr></loreglist+lr></loreglist></pre>	Apila registros en la pila Apila LR y registros en la pila	
Desapilar	Desapilar Desapilar y retorno	<pre>pop <loreglist> pop <loreglist+pc></loreglist+pc></loreglist></pre>	Desapila registros de la pila Desapila registros y salta a la dirección cargada en el PC	ón cargada en el PC
Saltar	Salto condicional Salto incondicional Salto largo y enlaza	b{cond} <label> b <label> bl <label></label></label></label>	Si {cond}, PC \leftarrow label (rango salto: -252 a $+258$ bytes de PC \leftarrow label (rango salto: ± 2 KiB de la instrucción actual). LR \leftarrow dirección de la siguiente instrucción, PC \leftarrow label (Instrucción de 32 bits. Rango salto: ± 4 MiB de la ins	Si {cond}, PC \leftarrow label (rango salto: -252 a $+258$ bytes de la instrucción actual). PC \leftarrow label (rango salto: ± 2 KiB de la instrucción actual). LR \leftarrow dirección de la siguiente instrucción, PC \leftarrow label (Instrucción de 32 bits. Rango salto: ± 4 MiB de la instrucción actual).
Extender	Con signo, media a palabra Con signo, byte a palabra Sin signo, media a palabra Sin signo, byte a palabra	sxth Rd, Rm sxtb Rd, Rm uxth Rd, Rm uxtb Rd, Rm	$\begin{aligned} Rd_{31:0} \leftarrow SignExtend(Rm_{15:0}) \\ Rd_{31:0} \leftarrow SignExtend(Rm_{7:0}) \\ Rd_{31:0} \leftarrow ZeroExtend(Rm_{15:0}) \\ Rd_{31:0} \leftarrow ZeroExtend(Rm_{7:0}) \end{aligned}$	

[cond]	EQ	Igual	NE	Distinto	MI	Negativo	PL	Positivo	SA	Desbordamiento
	HI	Mayor sin signo	CS	Mayor o igual sin signo	CC	Menor sin signo	Γ S	Menor o igual sin signo VC	Λ C	No desbordamiento
	$_{ m GL}$	Mayor que	$_{ m GE}$	Mayor o igual	ΓŢ	Menor que	ΓE	Menor o igual que		