

RISC-V Mikrocontroller auf FPGA

Zwischenstand des Forschungsmasterprojekts

1 Einstieg

Thema


Ein Mikrocontroller ist der kleine Rechner in eingebetteten Geräten – er steuert Sensoren, Tasten und Anzeigen. **RISC-V** ist eine offene, lizenzfreie CPU-Architektur und gilt als Zukunftstechnologie. Das Projekt baut einen RISC-V-Mikrocontroller auf einem **FPGA** – einem programmierbaren Chip, in dem Schaltungen frei beschrieben werden können – der später für Lehrzwecke eingesetzt werden soll.

Voraussetzungen

- CPU-Kern: **LowRISC Ibex** (32-Bit RISC-V), unverändert übernommen.
- Drumherum (RAM, Register, Anzeige, Eingaben...) wird selbst in SystemVerilog entworfen.
- Plattform: **Digilent Nexys A7-100T** mit Xilinx Artix-7 FPGA.

Ziel

RISC-V und die zugehörige Toolchain als kompletten Lehrbaukasten verfügbar machen – und darauf aufbauend ein eigenes, anspruchsvolles Peripheriegerät entwerfen.



2 Zwischenstand

Der Fokus dieser ersten Phase liegt auf *Toolchain aufbauen und Grundlagen lernen* – SystemVerilog, FPGA-Workflow und das Ibex-Speicher-Interface.

Bereits umgesetzt:

- Eigene Bausteine: **RAM, memory-mapped Register, Tasten-Entpreller, Zähler, 7-Segment-Anzeige**.
- Drei FPGA-Demos auf der Nexys A7: Zähler → Anzeige, Zähler ↔ RAM → Anzeige, und ein erstes Programm auf dem **Ibex-Core**.
- Jeder Baustein hat eine eigene Testbench mit **PASS/FAIL**-Ausgabe.

3 Wichtigste Quelle

- Patterson, D.A.; Hennessy, J.L.: *Computer Organization and Design – RISC-V Edition*, Morgan Kaufmann.

Da der Fokus aktuell auf Toolchain und Grundlagen liegt, dient das Buch als zentrale Referenz.

4 Zeitplan

Dieses Semester (Forschungsmaster I)

- Bibliotheksbausteine + Speicher-Demo *abgeschlossen*
- Ibex-Anbindung *abgeschlossen*
- **C-Toolchain** (Linker-Skript, Startup-Code), damit der MCU mit C programmiert werden kann *in Arbeit*
- **UART** als wichtigste Peripherie *geplant*
- **Bootloader** für den eigenen Mikrocontroller *geplant*

Folgesemester (Forschungsmaster II)

- Konzeption, Entwurf und Implementierung eines eigenen, anspruchsvollen Peripheriegeräts.

Zwischenstand des Forschungsmasterprojekts


1 Einstieg

Thema

Ein Mikrocontroller ist der kleine Rechner in eingebetteten Geräten. Eine offene, lizenzfreie CPU-Architektur und gilt als Zukunftstechnologie. **FPGA** – einem programmierbaren Chip, in dem Schaltungen frei beschaltet werden sollen.

Voraussetzungen

- CPU-Kern: **LowRISC Ibex** (32-Bit RISC-V), unverändert übernommen.
- Drumherum (RAM, Register, Anzeige, Eingaben...) wird selbst in SystemVerilog entworfen.
- Plattform: **Digilent Nexys A7-100T** mit Xilinx Artix-7 FPGA.



2 Zwischenstand


eräten – er steuert Sensoren, Tasten und Anzeigen. **RISC-V** ist eine
nnologie. Das Projekt baut einen RISC-V-Mikrocontroller auf einem
frei beschrieben werden können – der später für Lehrzwecke eingesetzt

Ziel

rt RISC-V und die zugehörige Toolchain als kompletten Lehrbau-
kasten verfügbar machen – und darauf aufbauend ein eigenes,
anspruchsvolles Peripheriegerät entwerfen.

7

oolchain



4 Zeitplan

itektur und gilt als Zukunftstechnologie. Das Projekt baut einen RISC-V
erbaren Chip, in dem Schaltungen frei beschrieben werden können – der spä


oex (32-Bit RISC-V), unverändert
ster, Anzeige, Eingaben...) wird
worfen.

kys **A7-100T** mit Xilinx Artix-7

Ziel

RISC-V und die zugehörige Toolch
kasten verfügbar machen – und da
anspruchsvolles Peripheriegerät ent

Toolchain



nd

4 Zeitplan


e liegt auf *Toolchain aufbauen und*
mVerilog, FPGA-Workflow und das

, **memory-mapped Register**,
nler, **7-Segment-Anzeige**.

Nexys A7: Zähler → Anzeige, Zäh-
und ein erstes Programm auf dem

Dieses Semester (Forschung)

- Bibliotheksbausteine + Speicher-
- Ibex-Anbindung
- **C-Toolchain** (Linker-Skript, Sta
mit C programmiert werden kann
- **UART** als wichtigste Peripherie
- **Bootloader** für den eigenen Mi



2 Zwischenstand

Der Fokus dieser ersten Phase liegt auf *Toolchain aufbauen und Grundlagen lernen* – SystemVerilog, FPGA-Workflow und das Ibex-Speicher-Interface.


Bereits umgesetzt:

- Eigene Bausteine: **RAM, memory-mapped Register, Tasten-Entpreller, Zähler, 7-Segment-Anzeige.**
- Drei FPGA-Demos auf der Nexys A7: Zähler → Anzeige, Zähler ↔ RAM → Anzeige, und ein erstes Programm auf dem **Ibex-Core.**
- Jeder Baustein hat eine eigene Testbench mit **PASS/FAIL-**Ausgabe.

3 Wichtigste Quelle

- Patterson, D.A.; Hennessy, J.L.: *Computer Organization and Design – RISC-V Edition*, Morgan Kaufmann.

Da der Fokus aktuell auf Toolchain und Grundlagen liegt, dient das Buch als zentrale Referenz.



4 Zeitplan

Dieses Semester (Forschungsmaster I)

- Bibliotheksbausteine + Speicher-Demo *abgeschlossen*
- Ibex-Anbindung *abgeschlossen*
- **C-Toolchain** (Linker-Skript, Startup-Code), damit der MCU mit C programmiert werden kann *in Arbeit*
- **UART** als wichtigste Peripherie *geplant*
- **Bootloader** für den eigenen Mikrocontroller *geplant*

Folgesemester (Forschungsmaster II)

- Konzeption, Entwurf und Implementierung eines eigenen, anspruchsvollen Peripheriegeräts.

RISC-V Mikrocontroller auf FPGA

Zwischenstand des Forschungsmasterprojekts

1 Einstieg

Thema


Ein Mikrocontroller ist der kleine Rechner in eingebetteten Geräten – er steuert Sensoren, Tasten und Anzeigen. **RISC-V** ist eine offene, lizenzfreie CPU-Architektur und gilt als Zukunftstechnologie. Das Projekt baut einen RISC-V-Mikrocontroller auf einem **FPGA** – einem programmierbaren Chip, in dem Schaltungen frei beschrieben werden können – der später für Lehrzwecke eingesetzt werden soll.

Voraussetzungen

- CPU-Kern: **LowRISC Ibex** (32-Bit RISC-V), unverändert übernommen.
- Drumherum (RAM, Register, Anzeige, Eingaben...) wird selbst in SystemVerilog entworfen.
- Plattform: **Digilent Nexys A7-100T** mit Xilinx Artix-7 FPGA.

Ziel

RISC-V und die zugehörige Toolchain als kompletten Lehrbaukasten verfügbar machen – und darauf aufbauend ein eigenes, anspruchsvolles Peripheriegerät entwerfen.



2 Zwischenstand

Der Fokus dieser ersten Phase liegt auf *Toolchain aufbauen und Grundlagen lernen* – SystemVerilog, FPGA-Workflow und das Ibex-Speicher-Interface.

Bereits umgesetzt:

- Eigene Bausteine: **RAM, memory-mapped Register, Tasten-Entpreller, Zähler, 7-Segment-Anzeige**.
- Drei FPGA-Demos auf der Nexys A7: Zähler → Anzeige, Zähler ↔ RAM → Anzeige, und ein erstes Programm auf dem **Ibex-Core**.
- Jeder Baustein hat eine eigene Testbench mit **PASS/FAIL**-Ausgabe.

3 Wichtigste Quelle

- Patterson, D.A.; Hennessy, J.L.: *Computer Organization and Design – RISC-V Edition*, Morgan Kaufmann.

Da der Fokus aktuell auf Toolchain und Grundlagen liegt, dient das Buch als zentrale Referenz.

4 Zeitplan

Dieses Semester (Forschungsmaster I)

- Bibliotheksbausteine + Speicher-Demo *abgeschlossen*
- Ibex-Anbindung *abgeschlossen*
- **C-Toolchain** (Linker-Skript, Startup-Code), damit der MCU mit C programmiert werden kann *in Arbeit*
- **UART** als wichtigste Peripherie *geplant*
- **Bootloader** für den eigenen Mikrocontroller *geplant*

Folgesemester (Forschungsmaster II)

- Konzeption, Entwurf und Implementierung eines eigenen, anspruchsvollen Peripheriegeräts.