

Microcontroladores

Semestre: 2022-1

Profesor: Kalun José Lau Gan



Semana 5: Interrupciones

1

¿Preguntas previas? (Mantener la mano alzada durante la consulta)

- ¿Cómo es que genero una señal cuadrada de frecuencia f y de duty cycle distinto a 50%?




Bosquejo del algoritmo



2

¿Preguntas previas? (Mantener la mano alzada durante la consulta)



- Emisión de una onda cuadrada personalizada



3

¿Preguntas previas? (Mantener la mano alzada durante la consulta)

- Proceso de enmascaramiento entre entradas y salidas en un puerto del microcontrolador



Desplazamos a la derecha los bits

RLCF	f, d, a	Rotate Left f through Carry
RNCF	f, d, a	Rotate Left f (No Carry)
RRCF	f, d, a	Rotate Right f through Carry
RRNCF	f, d, a	Rotate Right f (No Carry)

rnoff PORTB, Temporal

rrncf Temporal, f

rrncf Temporal, f

L01	A	# S3 S2 S1 S4
-----	---	---------------

movlw 0x0F

andwf Temporal, f

0	0	0	S1 S2 S3 S4			
0	0	0	S4	S3	S2	S1

?

4


¿Preguntas previas? (Levantar y mantener la mano alzada durante la consulta)

- Se puede parametrizar la rutina de retardo en una macro para poder utilizarlo en otros proyectos?
 - Si, se puede parametrizar y armar una macro, como también lo podemos trabajar como llamada a subrutina. Dependerá de cuántas veces llames a la rutina de retardo ya que en macro lo que se hará es reemplazar código y ello generará un crecimiento en el tamaño del código (ocupará mas espacio en la memoria de programa) y se optaría por usar llamada a subrutina.
- Si uso retardo para atender los rebotes en los pulsadores ya no será necesario emplear los condensadores de filtrado?
 - Así es, o uno o lo otro.

5



¿Preguntas previas? (Levantar y mantener la mano alzada durante la consulta)

- ¿Cuál es el parámetro “d” que hay en las instrucciones en Assembler?
 - Indican el destino del resultado de la operación, ‘0’ para que vaya a Wreg y ‘1’ para que retorne al registro de origen



6

¿Preguntas previas? (Levantar y mantener la mano alzada durante la consulta)



Preguntas previas:


- Sobre banderas del CPU

incf CUENTA1, 1 ✓ OVF=1
 $z=?$ CUENTA1 = 255
 incf CUENTA2, 1 ✓ OVF=0
 $z=?$ CUENTA2 = 254

9

Preguntas previas:


Caso de implementación de display pero con RB0 reservado



10

Preguntas previas:

- Sobre direccionamiento indirecto a memoria de datos usando FSR/INDF



11

Preguntas previas

- Declaración de cblock vs EQU para asignar etiquetas a GPR:

{ cblock 000H
 papa
 camote
 endc

{ papa EQU 000H
 camote EQU 001H

12

Preguntas previas:

- Las ondas cuadradas que emite el microcontrolador salen deformadas en el osciloscopio, a qué se debe?
 - Debes de configurar el osciloscopio en modo DC para que se vea correctamente.
- Interruptores es diferente a interrupciones

13


Agenda:

- Encuesta inicial UPC 2022-1
- Ref Capítulo 9 del datasheet del PIC18F4550 (pag 99)
- Las interrupciones en el PIC18F4550
- Interrupción por desborde del Timer 0
- Interrupciones externas INT0, INT1 e INT2
- Prioridades en las interrupciones

14

Interrupciones:

- Las interrupciones son **eventualidades** que detienen el flujo normal de operación del microcontrolador.
- En el PIC18F4550 tenemos dos vectores de interrupción:
 - Alta Prioridad (0x0008)
 - Baja Prioridad (0x0018)
- Las interrupciones vienen desactivadas por defecto.
- Las prioridades están desactivadas por defecto, si están desactivadas, todas van al 0x0008
- La interrupción externa INT0 solo es alta prioridad
- Todos los periféricos internos del microcontrolador (Timers, INTs externas, CCP, EUSART, A/D, comparadores analógicos, etc) pueden emitir interrupciones al CPU.
- Son 10 registros de configuración en el sistema de interrupciones
- Las banderas que indican la fuente de interrupción deberán de bajarse una vez activados.



```

org 0x0000
goto init_conf


org 0x0008
goto INT_ISRH

org 0x0018
goto INT_ISRL

org 0x0020
init_conf:   -----
-----
```

15

Las interrupciones en el PIC18F4550




16

Los diez registros para configurar las interrupciones:

- **INTCON** (están las interrupciones primarias TMRO, INT0, RB incluyendo los habilitadores globales GIE, PEIE)
- **INTCON2** (configuración de flancos de las ints. exts., prioridad en TMRO y RB)
- **INTCON3** (prioridades, habilitadores y banderas de INT1 e INT2)
- **PIE1** (habilitadores de interrupciones de periféricos parte 1: ADC, EUSART Rx y Tx, SSP, CCP1, Timer1, Timer 2)
- **PIE2** (habilitadores de interrupciones de periféricos parte 2: Comparador analógico, EEPROM Datos, Timer3, CCP2)
- **PIR1** (banderas de interrupciones de periféricos parte 1: ADC, EUSART Rx y Tx, SSP, CCP1, Timer1, Timer 2)
- **PIR2** (banderas de interrupciones de periféricos parte 2: Comparador analógico, EEPROM Datos, Timer3, CCP2)
- **IPR1** (configuración de prioridades de interrupciones de periféricos parte 1: ADC, EUSART Rx y Tx, SSP, CCP1, Timer1, Timer 2)
- **IPR2** (configuración de prioridades de interrupciones de periféricos parte 2: Comparador analógico, EEPROM Datos, Timer3, CCP2)
- **RCON** (registro de control de reset del CPU, incluye el IPEN - habilitador de prioridades)

17

Ejemplo: Empleando el TMRO con interrupciones desarrollar un titilador de LED conectado en RB6 con frecuencia 1.5Hz.



Configuración del Timer0:

- Modo 16 bit
- Fosc/4
- PSC 1:8
- Cuenta inicial 256 (0x0000)
- TMR0H
- TMR0L







Diagrama de flujo:



18

Circuito de simulación en Proteus y propuesta de código en MPASM:



```

17    org 0x0000
18    goto init_conf
19
20    org 0x0008
21    goto Tmr0_ISR
22
23    init_conf: bcf TRISB, 6      ;RB6 como salida
24    moviw 0x82
25    movwf TOCON      ;Timer0 modo 16bit, PSC 1:8, fosc/4
26    moviw 0xA0
27    movwf INTCON      ;GIE=1, TMROIE=1
28    moviw 0x5D
29    movwf TMR0H
30    moviw 0x3D
31    movwf TMR0L      ;Carga de cuenta inicial a TMRO: 0x5D3D (23869)
32
33    loop:    nop
34    goto loop
35
36    Tmr0_ISR: btg LATB, 6
37    moviw 0x5D
38    movwf TMR0H
39    moviw 0x3D
40    movwf TMR0L      ;Carga de cuenta inicial a TMRO: 0x5D3D (23869)
41    bcf INTCON, TMROIF ;Bajamos bandera de TMRO
42    retfie
43
44    end

```

19

Transcripción hacia XC8 PIC Assembler:


```

1    PROCESSOR 18F4550
2    #include "cabecera.inc"
3
4    PSECT principal, class=CODE, reloc=2, abs
5
6    principal:
7        ORG 0000H
8        goto configuracion
9        ORG 0008H
10       goto Tmr0_ISR
11       ORG 0020H
12
13    configuracion:      ;Rutina de configuración inicial
14        bcf TRISB, 6      ;RB6 como salida
15        moviw 82H
16        movwf TOCON      ;Timer0 FOSC/4 16bits 1:8PSC
17        moviw 0A0H
18        movwf INTCON      ;Interrupciones habilitadas para Timer0
19        moviw 5DH
20        movwf TMR0H
21        moviw 3DH
22        movwf TMR0L      ;Carga de cuenta inicial en TMRO
23
24    loop:    ;Rutina principal
25        nop
26        goto loop
27
28    Tmr0_ISR:      ;Rutina de interrupción cuando hay desborde en TMRO
29        btg LATB, 6      ;Basculación en RB6
30        moviw 5DH
31        movwf TMR0H
32        moviw 3DH
33        movwf TMR0L      ;Carga de cuenta inicial en TMRO
34        bcf INTCON, 2      ;Bajada de bandera de TMRO
35        retfie
36        end principal

```


20

Simulación en Proteus



21

Ejemplo: Desarrollar un parpadeador de LED a frecuencia 4Hz y conectado a RB4 empleando interrupciones y el Timer0 ✓



22

(cont...)

```

1 ;Este es un comentario, se le antecede un punto y com
2 list p=18f4550      ;Modelo del microcontrolador
3 #include <p18f4550.inc>    ;Llamada a la librer
4
5 ;Directivas de preprocesador o bits de configuraci
6 CONFIG PLLDIV = 1        ; PLL Prescaler Se
7 CONFIG CPUDIV = OSC1_PLL2 ; System Clock Pos
8 CONFIG FOSC = XT_XT     ; Oscillator Sele
9 CONFIG PWRT = ON         ; Power-up Timer E
10 CONFIG BOR = OFF        ; Brown-out Reset
11 CONFIG WDT = OFF        ; Watchdog Timer E
12 CONFIG CCP2MX = ON       ; CCP2 MUX bit (CC
13 CONFIG PBADEN = OFF     ; PORTB A/D Enable
14 CONFIG MCLRE = ON        ; MCLR Pin Enable
15 CONFIG IVP = OFF        ; Single-Supply IC
16
17 org 0x0000            ;Vector de reset
18 goto init_conf
19
20 org 0x0008            ;Vector de interrupcion
21 goto Tmr0_ISR


23          org 0x0020      ;Zona de programa de usuario
24 init_conf: bcf TRISB, 4 ;RB4 como salida
25           movlw 0x80
26           movwf T0CON
27           movlw 0x0B
28           movwf TMROH
29           movlw 0xDC
30           movwf TMROL ;Carga de cuenta inicial en TMRO
31           movlw 0xA0
32           movwf INTCON ;Interrupts on en Tmr0
33
34 loop:    nop
35         goto loop

37 Tmr0_ISR: btg LATB, 4 ;Basculo RB4
38           movlw 0x0B
39           movwf TMROH
40           movlw 0xDC
41           movwf TMROL ;Carga de cuenta inicial en TMRO
42           bcf INTCON, TMROIF
43           retfie
44           end

```

23



(cont...)




24

Uso de la interrupción de desborde de Timer0

- Desarrollar un titilador de LED con periodo de alrededor de medio segundo con **entrada de habilitación**: Obtención de los valores de T0CON e INTCON



Timer0: 16bit, PSC 1:4, Fosc/4, Inicial 0x0BDC
interrupts activados



25

(cont.)

- Configuración del Timer0

REGISTER 11-1: T0CON: TIMER0 CONTROL REGISTER							
R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1
TMROON	TOBIT	TCS	TOSE	PSA	TOPS2	TOPS1	TOPS0
bit 7							bit 0
Legend:							
R = Readable bit	W = Writable bit	U = Unimplemented bit, read as '0'					
-n = Value at POR	'1' = Bit is set	'0' = Bit is cleared	x = Bit is unknown				
bit 7	TMROON: Timer0 On/Off Control bit						
	1 = Enables Timer0						
	0 = Stops Timer0						
bit 6	TOBIT: Timer0 8-Bit/16-Bit Control bit						
	1 = Timer0 is configured as an 8-bit timer/counter						
	0 = Timer0 is configured as a 16-bit timer/counter						
bit 5	TCS: Timer0 Clock Source Select bit						
	1 = Transition on T0CKI pin						
	0 = Internal instruction cycle clock (CLKO)						
bit 4	TOSE: Timer0 Source Edge Select bit						
	1 = Increment on high-to-low transition on T0CKI pin						
	0 = Increment on low-to-high transition on T0CKI pin						
bit 3	PSA: Timer0 Prescaler Assignment bit						
	1 = Timer0 prescaler is NOT assigned. Timer0 clock input bypasses prescaler						
	0 = Timer0 prescaler is assigned. Timer0 clock input comes from prescaler output.						
bit 2-0	TOPS2:TOPS0: Timer0 Prescaler Select bits						
111	1:256 Prescale value						
110	1:128 Prescale value						
101	1:64 Prescale value						
100	1:32 Prescale value						
011	1:16 Prescale value						
010	1:8 Prescale value						
001	1:4 Prescale value						
000	1:2 Prescale value						

26

(cont.)


- Configuración de las interrupciones

REGISTER 9-1: INTCON: INTERRUPT CONTROL REGISTER							
	R/W	R/W	R/W	R/W	R/W	R/W	R/W
bit 7	GIE/GIEH	PEIE/PEIEL	TMR0IE	INT0IE	PEIE	TMR0IF	INT0IF
bit 6							
Legend:							
	R = Readable bit -n = Value at POR	W = Writable bit '1' = Bit is set	U = Unimplemented bit, read as '0'	0 = Bit is cleared	x = Bit is unknown		
bit 7	GIE/GIEH: Global Interrupt Enable bit When IPEN = 0: 1 = Enables all unmasked interrupts 0 = Disables all interrupts When IPEN = 1: 1 = Enables all high-priority interrupts 0 = Disables all interrupts						
bit 6	PEIE/PEIEL: Peripheral Interrupt Enable bit When IPEN = 0: 1 = Enables all unmasked peripheral interrupts 0 = Disables all peripheral interrupts When IPEN = 1: 1 = Enables all low-priority peripheral interrupts (if GIE/GIEH = 1) 0 = Disables all low-priority peripheral interrupts						
bit 5	TMR0IE: TMR0 Overflow Interrupt Enable bit 1 = Enables the TMR0 overflow interrupt 0 = Disables the TMR0 overflow interrupt						
bit 4	INT0IE: INT0 External Interrupt Enable bit 1 = Enables the INT0 external interrupt 0 = Disables the INT0 external interrupt						
bit 3	RBIE: RB Port Change Interrupt Enable bit 1 = Enables the RB port change interrupt 0 = Disables the RB port change interrupt						
bit 2	TMR0IF: TMR0 Overflow Interrupt Flag bit 1 = TMR0 register has overflowed (must be cleared in software) 0 = TMR0 register did not overflow						
bit 1	INT0IF: INT0 External Interrupt Flag bit 1 = The INT0 external interrupt occurred (must be cleared in software) 0 = The INT0 external interrupt did not occur						
bit 0	RBIF: RB Port Change Interrupt Flag bit¹ 1 = At least one of the RB7/RB4 pins changed state (must be cleared in software) 0 = None of the RB7/RB4 pins have changed state						

27

(cont...)

- Circuito en Proteus



28

(cont...)

- Código en MPASM

```


17      org 0x0000
18      goto init_conf
19
20      org 0x0008
21      goto TMRO_ISR
22
23  init_conf: movlw 0x0F
24          movwf ADCON1           ;Desactivando todos las I/O analógicas
25          clrf TRISE, 0         ;RE0 como salida
26          movlw 0x81
27          movwf T0CON            ;Tmr0: FOSC/4, PSC 1:4, 16bit mode
28          movlw 0x0B
29          movwf TMROH
30          movlw 0xDC
31          movwf TMROL            ;Cuenta inicial de Timer0
32          movlw 0xA0
33          movwf INTCON            ;Interrupciones habilitadas para Timer0 (GIE=1, TMROIE=1)
34
35  loop:    nop
36      goto loop
37
38  TMRO_ISR: btfss PORTB, 0  ;Pregunto por RB0
39      goto falso
40      btg LATE, 0             ;Basculo RE0
41      goto otro
42  falso:   bcf LATE, 0          ;RE0=0
43      movlw 0x0B
44      movwf TMROH
45      movlw 0xDC
46      movwf TMROL            ;Carga de cuenta inicial 3036 a TMRO
47      bcf INTCON, TMROIF     ;Bajo la bandera de desborde del TMRO
48      retfie
49      end

```

29

(cont...)

- Simulación



30

Las interrupciones externas INT0, INT1, INT2

- Interrumpen al CPU del microcontrolador, estas acciones provienen de pines externos (INT0, INT1 e INT2).
- Pueden ser activos en alto (flanco ascendente) o activos en bajo (flanco descendente). Revisar registro INTCON2 (bits INTEDGx)
- Los bits de habilitación de las interrupciones externas son INT0IE (reg INTCON), INT1IE e INT2IE (reg INTCON3)
- Por defecto las tres interrupciones saltan al vector de alta prioridad (0x0008) al ser activadas. Si se requieren pasar a baja prioridad alguno de ellos (a excepción de INT0). Deberán activar la prioridad de las interrupciones (reg. RCON bit IPEN) y revisar el registro INTCON3.
- Las banderas INT0IF, INT1IF e INT2IF deberán de bajarse (acción manual) cuando se activen.



31


Las interrupciones externas INT0, INT1, INT2

- Configuración del tipo de flanco en las interrupciones externas:

REGISTER 9-2: INTCON2: INTERRUPT CONTROL REGISTER 2							
R/W-1	R/W-1	R/W-1	R/W-1	U-0	R/W-1	U-0	R/W-1
RBPU	INTEDG0	INTEDG1	INTEDG2	—	TMR0IP	—	RBIP
bit 7							bit 0
Legend:							
R = Readable bit	W = Writable bit	U = Unimplemented bit, read as '0'					
-n = Value at POR	'1' = Bit is set	'0' = Bit is cleared	x = Bit is unknown				
bit 7	RBPU: PORTB Pull-up Enable bit 1 = All PORTB pull-ups are disabled 0 = PORTB pull-ups are enabled by individual port latch values						
bit 6	INTEDG0: External Interrupt 0 Edge Select bit 1 = Interrupt on rising edge 0 = Interrupt on falling edge						
bit 5	INTEDG1: External Interrupt 1 Edge Select bit 1 = Interrupt on rising edge 0 = Interrupt on falling edge						
bit 4	INTEDG2: External Interrupt 2 Edge Select bit 1 = Interrupt on rising edge 0 = Interrupt on falling edge						

32

Caso:



33

Ejemplo: Interrupción externa INT0

- Cada vez que se pulse un botón activo en alto por INT0 debe de alternar de valor lógico en la salida RD7.

Circuito:




Diagrama de flujo:



34

Ejemplo: Interrupción externa INT0

- Cada vez que se pulse un botón activo en alto por INT0 debe de alternar de valor lógico la salida RD7: Configuración de INTCON

REGISTER 9-1: INTCON: INTERRUPT CONTROL REGISTER							
R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
bit 7 GIE/GIEH: Global Interrupt Enable bit When IPEN = 0: 1 = Enables all unmasked interrupts 0 = Disables all interrupts When IPEN = 1: 1 = Enables all high-priority interrupts 0 = Disables all interrupts	bit 6 PEIE/GIEL: Peripheral Interrupt Enable bit When IPEN = 0: 1 = Enables all unmasked peripheral interrupts 0 = Disables all peripheral interrupts When IPEN = 1: 1 = Enables all low-priority peripheral interrupts (if GIE/GIEH = 1) 0 = Disables all low-priority peripheral interrupts	bit 5 TMR0IE: TMR0 Overflow Interrupt Enable bit 1 = Enables the TMR0 overflow interrupt 0 = Disables the TMR0 overflow interrupt	bit 4 INT0IE: INT0 External Interrupt Enable bit 1 = Enables the INT0 external interrupt 0 = Disables the INT0 external interrupt	bit 3 RBIE: RB Port Change Interrupt Enable bit 1 = Enables the RB port change interrupt 0 = Disables the RB port change interrupt	bit 2 TMR0IF: TMR0 Overflow Interrupt Flag bit 1 = TMR0 register has overflowed (must be cleared in software) 0 = TMR0 register did not overflow	bit 1 INT0IF: INT0 External Interrupt Flag bit 1 = The INT0 external interrupt occurred (must be cleared in software) 0 = The INT0 external interrupt did not occur	bit 0 RBIF: RB Port Change Interrupt Flag bit ⁽¹⁾ 1 = At least one of the RB7:RB4 pins changed state (must be cleared in software) 0 = None of the RB7:RB4 pins have changed state
Legend: R = Readable bit W = Writable bit -n = Value at POR '1' = Bit is set U = Unimplemented bit, read as '0' '0' = Bit is cleared x = Bit is unknown							

35

Ejemplo: Interrupción externa INT0

- Cada vez que se pulse un botón activo en alto por INT0 debe de alternar de valor lógico la salida RD7: Código en MPASM

```


17      org 0x0000          ;Vector de RESET
18      goto init_conf
19
20      org 0x0008          ;Vector de interrupción
21      goto interrupt
22
23      org 0x0020          ;Zona de programa de usuario
24      init_conf:
25          bcf TRISD, 7    ;Puerto RD7 como salida
26          movlw 0x90
27          movwf INTCON      ;GIE=1, INT0IE=1 Habilitamos la interrupcion INT0
28      loop:
29          nop
30          goto loop        ;El micro en el cauce normal no hace nada
31
32      ;Rutina de interrupción
33      interrupt:
34          btg LATD, 7        ;Complemento de RD7
35          bcf INTCON, INT0IF   ;Bajamos la bandera de la interrupción externa
36          retfie
37          end                ;Fin del programa

```

36

Ejemplo: Interrupción externa INT0

- Cada vez que se pulse un botón activo en alto por INT0 debe de alternar de valor lógico la salida RD7: Simulación del circuito



37

Interrupciones con prioridades en el PIC18F4550

- Se tienen dos vectores de interrupción:
 - Alta prioridad (0x0008)
 - Baja prioridad (0x0018)
- Las fuentes de interrupción provenientes de los periféricos se pueden colocar en baja prioridad o en alta prioridad siendo este último por defecto.

38


Prioridades de las interrupciones en el PIC18F4550, escenarios:

- Si se disparan ambas prioridades al mismo tiempo, la rutina de alta prioridad se ejecutará primero y luego la rutina de baja prioridad.
 - Si se encuentra ejecutando la rutina de alta prioridad y ocurre una interrupción de baja prioridad, terminará primero la rutina de alta prioridad antes de ejecutar la rutina de baja prioridad.
 - Si se encuentra ejecutando la rutina de baja prioridad y ocurre una interrupción de alta prioridad, se pausará la rutina de baja prioridad en curso y se pasará inmediatamente a ejecutar la rutina de alta prioridad, luego de terminada dicha rutina se retomará la de baja prioridad.

39

Ejemplo: INT0 e INT1 con prioridades

- Agregar al ejemplo anterior la INT1 configurada en baja prioridad para hacer otra basculación y ésta vez en el BD5



Nota: Un algoritmo por cada fuente de interrupción 0x0008 0x0018

Procedimiento de configuración de las prioridades en las interrupciones

1. Habilitar las prioridades de las interrupciones: (bit IPEN, reg RCON)
2. Establecer quienes son baja prioridad, en nuestro ejemplo el INT1 será baja prioridad: (reg INTCON3 bit INT1IP)
3. Habilitar INTO con el INTOIE (reg INTCON) y habilitar INT1 con el INT1IE (reg INTCON3)
4. Cuando se habilita IPEN, el bit 7 del registro INTCON se llamará ahora GIEH (habilitador global de interrupciones de alta prioridad) y el bit 6 del mismo registro se llamará ahora GIEL (habilitador global de interrupciones de baja prioridad), ambos deberán habilitarse.
5. Detallar lo que se va a hacer en cada evento de interrupción, la alta prioridad estará en 0x0008 y la baja prioridad en la 0x0018

41

Las interrupciones externas INTO, INT1, INT2

- Configuración de las prioridades en las interrupciones externas

REGISTER 9-10: RCON: RESET CONTROL REGISTER							
R/W-0	R/W-1 ⁽¹⁾	U-0	R/W-1	R-1	R-1	R/W-0 ⁽²⁾	R/W-0
IPEN	SBOREN	—	RI	TO	PD	POR	BOR
bit 7							

Legend:
R = Readable bit W = Writable bit U = Unimplemented bit, read as '0'
-n = Value at POR '1' = Bit is set '0' = Bit is cleared x = Bit is unknown

bit 7 **IPEN:** Interrupt Priority Enable bit
1 = Enable priority levels on interrupts
0 = Disable priority levels on interrupts (PIC16CXXX Compatibility mode)

bit 6 **SBOREN:** BOR Software Enable bit⁽¹⁾
For details of bit operation, see Register 4-1.
Unimplemented: Read as '0'

bit 5 **RI:** RESET Instruction Flag bit
For details of bit operation, see Register 4-1.

bit 4 **TO:** Watchdog Time-out Flag bit
For details of bit operation, see Register 4-1.

bit 3 **PD:** Power-Down Detection Flag bit
For details of bit operation, see Register 4-1.

bit 2 **POR:** Power-on Reset Status bit⁽²⁾
For details of bit operation, see Register 4-1.

bit 1 **BOR:** Brown-out Reset Status bit
For details of bit operation, see Register 4-1.

REGISTER 9-3: INTCON3: INTERRUPT CONTROL REGISTER 3							
R/W-1	R/W-1	U-0	R/W-0	R/W-0	U-0	R/W-0	R/W-0
INT2IP	INT1IP	—	INT2IE	INT1IE	—	INT2IF	INT1IF
bit 7							

Legend:
R = Readable bit W = Writable bit U = Unimplemented bit, read as '0'
-n = Value at POR '1' = Bit is set '0' = Bit is cleared x = Bit is unknown

bit 7 **INT2IP:** INT2 External Interrupt Priority bit
1 = High priority
0 = Low priority

bit 6 **INT1IP:** INT1 External Interrupt Priority bit
1 = High priority
0 = Low priority

bit 5 **Unimplemented:** Read as '0'

bit 4 **INT2IE:** INT2 External Interrupt Enable bit
1 = Enables the INT2 external interrupt
0 = Disables the INT2 external interrupt

bit 3 **INT1IE:** INT1 External Interrupt Enable bit
1 = Enables the INT1 external interrupt
0 = Disables the INT1 external interrupt

bit 2 **Unimplemented:** Read as '0'

bit 1 **INT2IF:** INT2 External Interrupt Flag bit
1 = The INT2 external interrupt occurred (must be cleared in software)
0 = The INT2 external interrupt did not occur

bit 0 **INT1IF:** INT1 External Interrupt Flag bit
1 = The INT1 external interrupt occurred (must be cleared in software)
0 = The INT1 external interrupt did not occur

42

(cont...)

R/W-0	R/W-1 ⁽¹⁾	U-0	R/W-1	R-1	R-1	R/W-0 ⁽²⁾	R/W-0
IPEN	SBOREN	—	RI	TO	PD	POR	BOR
bit 7							bit 0

Legend:

R = Readable bit W = Writable bit U = Unimplemented bit, read as '0'
-n = Value at POR '1' = Bit is set '0' = Bit is cleared x = Bit is unknown

bit 7 **IPEN:** Interrupt Priority Enable bit
 1 = Enable priority levels on interrupts
 0 = Disable priority levels on interrupts (PIC16CXXX Compatibility mode)
SBOREN: BOR Software Enable bit⁽¹⁾
 For details of bit operation, see Register 4-1.

bit 6 **Unimplemented:** Read as '0'

bit 5 **RI:** RESET Instruction Flag bit
 For details of bit operation, see Register 4-1.

bit 4 **TO:** Watchdog Time-out Flag bit
 For details of bit operation, see Register 4-1.

bit 3 **PD:** Power-Down Detection Flag bit
 For details of bit operation, see Register 4-1.

bit 2 **POR:** Power-on Reset Status bit⁽²⁾
 For details of bit operation, see Register 4-1.

bit 1 **BOR:** Brown-out Reset Status bit
 For details of bit operation, see Register 4-1.

bit 0 For details of bit operation, see Register 4-1.

bsf RCON, IPEN

bsf RCON, 7

43

(cont...)

R/W-1	R/W-1	U-0	R/W-0	R/W-0	U-0	R/W-0	R/W-0
INT2IP	INT1IP	—	INT2IE	INT1IE	—	INT2IF	INT1IF
bit 7							bit 0

Legend:

R = Readable bit W = Writable bit U = Unimplemented bit, read as '0'
-n = Value at POR '1' = Bit is set '0' = Bit is cleared x = Bit is unknown

bit 7 **INT2IP:** INT2 External Interrupt Priority bit
 1 = High priority
 0 = Low priority

bit 6 **INT1IP:** INT1 External Interrupt Priority bit
 1 = High priority
 0 = Low priority

bit 5 **Unimplemented:** Read as '0'

bit 4 **INT2IE:** INT2 External Interrupt Enable bit
 1 = Enables the INT2 external interrupt
 0 = Disables the INT2 external interrupt

bit 3 **INT1IE:** INT1 External Interrupt Enable bit
 1 = Enables the INT1 external interrupt
 0 = Disables the INT1 external interrupt

bit 2 **Unimplemented:** Read as '0'

bit 1 **INT2IF:** INT2 External Interrupt Flag bit
 1 = The INT2 external interrupt occurred (must be cleared in software)
 0 = The INT2 external interrupt did not occur

bit 0 **INT1IF:** INT1 External Interrupt Flag bit
 1 = The INT1 external interrupt occurred (must be cleared in software)
 0 = The INT1 external interrupt did not occur

bcf INTCON3, INT1IP

bcf INTCON3, 6

bsf INTCON3, INT1IE

bclr INTCON3, 0

bset INTCON3, 0

44

(cont...)

*movlw 0xD0
movwf INTCON*

*bsf INTCON, GIEH
bsf INTCON, GIEL
bsf INTCON, INTOIE*

REGISTER 9-1: INTCON: INTERRUPT CONTROL REGISTER							
R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-x
GIE/GIEH	PEIE/GIEL	TMROIE	INTOIE	RBIE	TMROIF	INTOIF	RBIF ⁽¹⁾
bit 7	1	1	0	1	1	0	bit 0

Legend:

R = Readable bit	W = Writable bit	U = Unimplemented bit, read as '0'
-n = Value at POR	'1' = Bit is set	'0' = Bit is cleared
		x = Bit is unknown

bit 7 **GIE/GIEH:** Global Interrupt Enable bit
When IPEN = 0:
1 = Enables all unmasked interrupts
0 = Disables all interrupts
When IPEN = 1:
1 = Enables all high-priority interrupts
0 = Disables all interrupts

bit 6 **PEIE/GIEL:** Peripheral Interrupt Enable bit
When IPEN = 0:
1 = Enables all unmasked peripheral interrupts
0 = Disables all peripheral interrupts
When IPEN = 1:
1 = Enables all low-priority peripheral interrupts (if GIE/GIEH = 1)
0 = Disables all low-priority peripheral interrupts

bit 5 **TMROIE:** TMRO Overflow Interrupt Enable bit
1 = Enables the TMRO overflow interrupt
0 = Disables the TMRO overflow interrupt

bit 4 **INTOIE:** INTO External Interrupt Enable bit
1 = Enables the INTO external interrupt
0 = Disables the INTO external interrupt

bit 3 **RBIE:** RB Port Change Interrupt Enable bit
1 = Enables the RB port change interrupt
0 = Disables the RB port change interrupt

bit 2 **TMROIF:** TMRO Overflow Interrupt Flag bit
1 = TMRO register has overflowed (must be cleared in software)
0 = TMRO register did not overflow

bit 1 **INTOIF:** INTO External Interrupt Flag bit
1 = The INTO external interrupt occurred (must be cleared in software)
0 = The INTO external interrupt did not occur

bit 0 **RBIF:** RB Port Change Interrupt Flag bit⁽¹⁾
1 = At least one of the RB7:RB4 pins changed state (must be cleared in software)
0 = None of the RB7:RB4 pins have changed state

45

(cont...)

```

17      org 0x0000      ;Vector de RESET
18      goto init_conf
19
20      org 0x0008      ;Vector de interrupción de alta prioridad
21      goto interrupt_hp
22
23      org 0x0018      ;Vector de interrupcion de baja prioridad
24      goto interrupt_lp
25
26
27      org 0x0020      ;Zona de programa de usuario
28
init_conf:
29      bcf TRISD, 7      ;Puerto RD7 como salida
30      bcf TRISD, 5      ;Puerto RD5 como salida
31
32      ;Configuración de las interrupciones
33      bsf RCON, 7      ;Habilitar las prioridades en las interrupciones
34      bcf INTCON3, INT1IP ;Interrupcion INT1 como baja prioridad
35      bsf INTCON3, INT1IE ;Habilitar INT1
36      movlw 0xD0
37      movwf INTCON      ;GIEH=1, GIEL=1, INTOIE=1 Habilitamos la interrupcion INTO
38
loop:
39      nop
40      goto loop        ;El micro en el cauce normal no hace nada
41
42      ;Rutina de interrupcion de alta prioridad
interrupt_hp:
43      btg LATD, 7      ;Complemento de RD7
44      bcf INTCON, INTOIF    ;Bajamos la bandera de la interrupcion externa
45      retfie
46
47      ;Rutina de interrupcion de baja prioridad
interrupt_lp:
48      btg LATD, 5      ;Complemento de RD7
49      bcf INTCON3, INT1IF   ;Bajamos la bandera de la interrupcion externa
50      retfie
51
52      end                ;Fin del programa
53

```

46

(cont...)

PIC18 CPU Source Code - U1

```

D:\Microcontroladores\2020\1.int0.X\maincode2.asm

0000  goto init_conf
0001  org 0x0005 ;Vector de interrupción de alta prioridad
0008  goto interrupt_hp
000B  org 0x0018 ;Vector de interrupción de baja prioridad
0018  goto interrupt_lp
001B  org 0x0020 ;Zona de programa de usuario
0020  init_conf
0021  bcf TRISD, 7 ;Puerto RD7 como salida
0022  bcf TRISD, 5 ;Puerto RD5 como salida
0023  ;Configuración de las interrupciones
0024  bcf INTCON3, INT1IP ;Habilitar las prioridades en las interrupciones
0025  bsf INTCON3, INT1IE ;Habilitar INT1 como baja prioridad
0026  movlw INTCON
0027  movwf INTCON ;GIEH=1, GIEL=1, INT0IE=1 Habilitamos la interrupción INTO
0028  ;loop:
002E  loop
002F  goto loop ;El micro en el cauce normal no hace nada
0030  ;Rutina de interrupción de alta prioridad
0031  interrupt_hp
0032  btfsc LATD, 7 ;Complemento de RD7
0033  bcf INTCON, INT0IF ;Bajamos la bandera de la interrupción externa
0034  retfie
0035  ;Rutina de interrupción de baja prioridad
0036  interrupt_lp
0037  btfsc LATD, 5 ;Complemento de RD7
0038  bcf INTCON3, INT1IF ;Bajamos la bandera de la interrupción externa
0039  end ;Fin del programa

```

Watch Window

Name	Address	Value	Watch Expression
LATD	0x0F8C	0b00000000	
PORTD	0x0F95	0b00000000	
TRISD	0x0F95	0b01011111	
INTCON3	0x0F22	0b11010000	
WREG	0x0FE8	0b11010000	

U1

2	RA0/AN0	RC0/T1OSO/T1CKI	#15
3	RA1/AN1	RC1/T1OSI/COP2/UOE	#16
4	RA2/AN2/VREF-/VREF	RC2/COP1/P1A	#17
5	RA3/A3N3/VREF+	RC4/D/VM	#23
6	RA4/T0CKI/C1OUT/RCV	RC5/D/V/P	#24
7	RA5/A4N4/SS/LVDIN/C2OUT	RC6/TX/CK	#25
14	RA6/SC2/CLK0	RC7/RX/D/SDO	#26
15	OSC1/CLKI		
33	RB0/AN12/INT0/FLT0/SDI/SDA	RD0/SPP0	#19
34	RB1/AN13/INT1/SDI/SDA	RD1/SPP1	#20
35	RB2/AN8/INT2/VMO	RD2/SPP2	#21
36	RB3/AN9/CCP2/VPO	RD3/SPP3	#22
37	RB4/AN11/KBI1/CCSPP	RD4/SPP4	#27
38	RB5/KBI1/PGM	RD5/SPP5/P1B	#28
39	RB6/KBI2/PGC	RD6/SPP6/P1C	#29
40	RB7/KBI3/PGD	RD7/SPP7/P1D	#30
RE0/AN5/C1SPP			#8
RE1/AN6/C2SPP			#9
RE2/AN7/OESPP			#10
RE3/MCLR/VPP			#11

47

Fin de la sesión

48