2026 年全国大学生嵌入式芯片与系统设计竞赛

芯片设计赛道

技术报告

作品名称（必填）：轻语：基于 E203 的前馈线性加速器

队伍编号（必填）：

参赛队名（必填）：

日期：2026 年 11 月 13 日

快速预览（一）：系统架构与设计要点

轻语：基于 E203 的前馈线性加速器

冻结版本：native12 earlycheck 版本日期：2026 年 11 月 13 日

本设计面向 KWT-1 语音指令识别模型的前馈网络第一线性层，实现 99×64 输入与 64×256 权重的矩阵乘法、偏置处理和定点转换，完整写回 99×256 个结果。E203 执行控制与驱动，加速器完成数值计算。本报告对应本科必做范围，不包含完整十二层编码器或语音分类硬件实现。




图 1 系统总线与共享 SRAM 连接结构。各主设备经规定通路访问共享存储。

设计要点。计算阵列采用 4×16 个成对乘积单元，复用行、列修正项；片内缓存通过读写调度实现权重装载与计算交叠；输出以固定 signed12 格式保存全部矩阵元素，不再进行 Rice、差分或变长压缩。

项目	本版实现	对应依据
数值配置	X12 / W10 / Y12，最近偶数舍入与饱和	源码与软件整数模型
计算组织	64 个 PE；16 个列 tile；每组最多 4 行	冻结 RTL
私有存储	19.5 KiB 物理容量；使用指定 SRAM 宏	宏实例与宽深配置
任务完成	全部结果写入后，等待最终完成标志的写响应	SoC 总线检查与物理读回

任务边界。一次任务包含参数装载、处理器调度、矩阵计算和完整写回。完成状态在最终写响应返回后发布，任务周期覆盖上述全过程。

快速预览（二）：性能指标与验证结果

指标	当前结果	解释
吞吐量	**6075.99 tasks/s**	150 MHz 换算，历史 12 个完整任务窗口
增量面积	**0.388582 mm^2**	新增逻辑与私有 SRAM，非整机面积
整机平均功耗	**约 58.36 mW**	包含 E203、互连及全部 SRAM
单任务能耗	**约 9.60 μJ**	同一网表的 12 窗口工程估计
DC setup / hold	$0/+0.00070456$ ns	已报告路径非负；未约束端点待复核




图 2 面积数值对比。0.48 为上一版实验记录的约数；不同版本并非单因素消融实验。

相比上一版约数 6000 tasks/s、0.48 mm^2，本版吞吐约提高 1.3%，面积约降低 19.0%；相对已核对的 0.448647 mm^2 综合基线，面积降低约 13.4%。当前能耗估计为 9.60 μJ，早期记录为 7 μJ；旧版测试配置和活动覆盖资料不完整，两者仅作数值参考。

功能验证。12 个本地合成任务及 12 个厂家 SRAM 模型任务逐值核对；每任务检查 25344 个输出值、总线事务守恒和最终物理 SRAM 内容；两种输出标识错误注入验证反压条件下的错误排空。

验证范围。正式 600 样本精度评测和 loader 平台接口验收尚未完成；时序未约束端点、等价未匹配点、功耗活动覆盖及库外推警告仍待复核。当前结果属于功能验证与综合阶段的测量结果。

版本标识。源码提交 `8731bf4`；版本标签 `q12-submission-20261113-r1`。本报告的吞吐、面积、时序和功耗均对应这一配置。

目录

快速预览 **1**

1 摘要 **4**

2 设计平台与工具 **4**

2.1 任务范围与系统条件 4
2.2 测试配置与版本标识 5
2.3 测试数据集与统计范围 5

3 设计原理与系统组成 **6**

3.1 整体计算与控制流程 6
3.2 成对乘积与行列修正复用 7
3.3 并行阵列与分块调度 9
3.4 私有 SRAM 组织与读写调度 10
3.5 数值格式、舍入与误差来源 12
3.6 完整输出格式与地址映射 14
3.7 ICB 传输、反压和错误排空 15
3.8 固件寄存器与同步协议 17

4 验证过程与数据分析 **19**

4.1 验证层次和通过条件 19
4.2 合成任务覆盖与总线事务核对 20
4.3 计时窗口与吞吐量 21
4.4 面积统计与结构影响 21
4.5 150 MHz 约束与时序修复 22
4.6 功耗与能耗的计算口径 23
4.7 综合前后等价性及其边界 25

5 分析与讨论 **26**

5.1 版本对比与结果分析 26
5.2 任务周期与传输开销 27
5.3 规则核对与当前完成情况 27
5.4 设计总结 27

6 工程文件与测试记录 **28**

6.1 工程版本与文件组织 28
6.2 测试记录说明 29

参考文献 **35**

1 摘要

针对端侧语音识别模型中的前馈线性计算，本设计在指定 E203 SoC 平台上实现一套定点矩阵加速器。计算范围为 99×64 与 64×256 矩阵相乘并加偏置，结果为完整 99×256 矩阵。系统采用 X12/W10/Y12 数值配置，以最近偶数舍入、算术移位和饱和处理完成数值转换。权重和偏置的格式转换采用固定规则，不进行重训、微调或按评测样本拟合参数。

计算阵列由 4×16 个成对乘积处理单元组成，利用行、列修正项复用减少矩阵计算中的乘法次数。输入、权重与元数据保存在指定 SRAM 宏构成的私有缓存中；装载控制与计算控制分离，权重通过四个槽位循环复用。DMA 保持原有 32 位 System Bus 访问通路，输入参数装载、CPU 调度、总线等待和完整结果写回均纳入任务窗口。输出使用每元素 12 位的固定数值格式，不再对结果进行独立压缩。

冻结版本在历史 12 个任务和厂家 SRAM 模型下通过完整数值及总线检查，平均任务周期为 24687.33，以 150 MHz 换算吞吐为 6075.99 tasks/s。官方 TT、1.10 V、25 °C 条件下，增量综合面积为 0.388582 mm^2，整机面积为 2.730734 mm^2。基于同版网表与 12 个任务活动窗口，整机功耗工程估计为 58.36 mW，平均单任务能耗为 9.60 μJ。已报告 DC 路径的 setup 和 hold slack 分别为 0 和 +0.00070456 ns，仍存在未约束端点；功耗活动覆盖、模型外推及等价未匹配点尚待复核。正式 600 样本精度评测尚未完成。

关键词： E203；前馈线性层；定点量化；成对乘积；System Bus；SRAM；综合评估

2 设计平台与工具

2.1 任务范围与系统条件

赛题采用 KWT-1 开源预训练模型，前馈网络维度为 $64 \rightarrow 256 \rightarrow 64$。本设计覆盖本科必做的第一线性层，输入由指定模型的对应层处理流程离线提取；GELU、第二线性层、注意力和完整分类链路均不属于本版已实现范围。软件数值模型用于生成和核对参考值，不代替加速器必做计算。

平台保留 E203、原总线及外设框架，系统共享 SRAM 为 512 KiB。工作频率目标为 150 MHz；常开域低速时钟按照原平台保留。设计交付覆盖 RTL、功能仿真与逻辑综合，结果来自上述前端设计阶段的测量与检查 [2]。

表 1 工具和资源的职责分工

工具或资源	用途	验证资料
Verilator / Icarus	合成数据整机验证与定向检查	本地 12 任务结果、错误注入记录
Yosys	signed12 舍入与饱和逻辑的一致性检查	32 位累加值、8 位移位量的局部证明
VCS 与厂家 SRAM 模型	与宏时序行为相关的整机任务回放	12 个完整窗口、物理读回与活动文件
Design Compiler	同版整机综合、面积及约束检查	映射网表、SDC、setup/hold 与面积报告
Formality	RTL 与映射网表等价检查	通过点、未匹配点、黑盒与告警记录
PrimeTime 功耗分析	读取同版网表与活动估计整机功耗	12 窗口功耗、单位与覆盖检查
指定标准单元和 SRAM 库	综合映射和功耗/时序模型	TT、1.10 V、25 °C；宏实例计数

2.2 测试配置与版本标识

本版计算引擎文件的 SHA-256 为

`9447724c51ee9e4e80e72818cf1a448002b485fb00956be98d3f1a9f5848d432`

同一映射网表 SHA-256 为

`3eb43b4d79bbeb0389f4bb272e93629e7241dc1a6186c4e6c37a8b7bd448b712`

吞吐、面积、时序及功耗转录均绑定这一配置。原始网表、约束、活动及工具报告保留在授权服务器的独立运行目录，公开工程提供源码、固件、编译顺序、哈希清单和复现说明。工艺库、厂家模型及私有样本不随公开源码分发。

2.3 测试数据集与统计范围

测试分为历史任务回放与本地合成数据验证两组。前者采用冻结任务包和厂家 SRAM 模型，用于统计完整任务周期；后者采用合成数据与行为 SRAM，验证功能、边界条件和总线协议。历史任务集与组委会最终性能任务集相互独立。面积采用指定库条件下的逻辑综合结果，功耗采用布局前活动估计；本阶段尚无流片实测数据。

3 设计原理与系统组成

3.1 整体计算与控制流程

任务由 E203 通过 MMIO 启动。软件先建立任务 epoch 和装载请求，再配置输入基址、输出基址、总字数与已提交边界。装载主设备通过真实总线写入共享 SRAM，只有完成对应写响应后才发布可读边界。加速器仅访问已提交的数据范围；计算过程中软件继续提交后续权重块。最后完整矩阵写回并提交完成标志，E203 检查状态及格式头。




图 3 一次任务的完整流程。计算和装载存在重叠，图中顺序描述数据依赖，不表示所有阶段完全串行。

控制、DMA 和数值计算分别由 `qingyu_q12_stream_fio`、`q12_icb_stream_prefix` 与 `q12_task4` 等模块承担。原 E203 控制端与自有 DMA 入口分离，但计算输入、权重及结果全部经过规定的共享 SRAM 通路。输出矩阵由硬件生成，测试平台只提供输入和执行独立检查。

3.1.1 矩阵维度与模块分工

计算对象写作 $Z_{i,j} = \sum_{k=0}^{63} X_{i,k} W_{k,j} + b_j$，其中 $0 \le i < 99$、$0 \le j < 256$。这里的 99 是输入序列位置数，64 是点积长度，256 是输出通道数。一个任务覆盖整张输出矩阵，不能把一个列 tile 或一个行组算作独立完成的任务。矩阵乘法后使用该任务的移位参数转换至 signed12，完整保存所有输出位置。

输入矩阵共有 6336 个元素，权重共有 16384 个元素，偏置按 256 列广播。输入和权重的重排服务于阵列读取，不改变 k 维度上的配对关系。输入第 i 行与权重第 j 列始终产生输出 (i, j)；后处理即使延后执行，也必须携带原 tile 和行组标识。KWT 的模型背景见文献 [1]，本实现的具体维度、位宽和任务边界以本工程冻结配置为准。




图 4 矩阵维度和分块计算对象。矩形尺寸只表示数据关系，不按元素数量等比例绘制。

表 2 计算链路中的模块职责及交接条件

模块	负责的数据或控制	对下一级的交接条件
配置与任务控制	基址、字数、epoch、状态	合法启动且输入边界已提交
DMA 与输入解码	共享 SRAM 字流、元数据	响应归属正确且解码数据有效
计算核心	配对读取、主项及行列修正	完整 32 对已累加，结果标识有效
共享后处理	偏置、移位、RNE、饱和	4 个结果及对应位置同时有效
固定格式写出	12 位字段到 32 位总线字	字缓冲有空间且输出索引合法
完成控制	头部、数据及最终标志	最后一笔写响应已返回

上述分工使数值正确性与传输正确性可以分别检查。数值通路只消费已接受的输入；传输通路只对已接受的命令维护在途计数。局部模块的 valid 不等价于整机完成，输出写命令的发出也不等价于共享 SRAM 已经确认完成。

3.2 成对乘积与行列修正复用

成对乘积属于快速内积的算术重排，相关算法与硬件研究见文献 [3]。本版实现下述恒等式及独立的四行十六列调度。对于长度 64 的整数点积，令 x_k 表示输入行、w_k 表示某输出列权重。按相邻元素成对分组，有

$$S = \sum_{k=0}^{31} (x_{2k} + w_{2k+1})(x_{2k+1} + w_{2k}), \tag{1}$$

$$R = \sum_{k=0}^{31} x_{2k} x_{2k+1}, \qquad C = \sum_{k=0}^{31} w_{2k} w_{2k+1}, \tag{2}$$

$$\sum_{k=0}^{63} x_k w_k = S - R - C. \tag{3}$$

展开每一对的乘积即可得到上述恒等式，因此重排本身不引入近似。对矩阵而言，R_i 在同一输入行的 256 个输出列之间复用，C_j 在同一权重列的 99 个输入行之间复用。偏置在修正之后加入，数值转换在最终结果端进行。

直接矩阵乘法需要 $99 \times 256 \times 64 = 1\,622\,016$ 次标量乘法。按该恒等式计数，主项为 811008 次，行修正 3168 次，列修正 8192 次，合计 822368 次，理论标量乘法次数减少约 49.3%。这个数字不包含流水寄存器、求和与修正开销，也不能直接换算成 49.3% 的面积或时延下降。




图 5 单个成对乘积通路及共享后处理。W10 数值在本冻结版缓存和 PE 输入处仍符号扩展为 12 位。

3.2.1 恒等式的逐项展开与计算位宽

单个配对项展开为

$$(x_0 + w_1)(x_1 + w_0) = x_0x_1 + x_0w_0 + x_1w_1 + w_0w_1.$$

减去输入内部乘积 x_0x_1 与权重内部乘积 w_0w_1 后，恰好保留两个所需乘积。以 $x_0 = 3, x_1 = -2, w_0 = 4, w_1 = 1$ 为算术示例，主项为 $4 \times 2 = 8$，行修正为 -6，列修正为 4，得到 $8 - (-6) - 4 = 10$，与直接计算 $3 \times 4 + (-2) \times 1 = 10$ 一致。该示例说明恒等关系，不代表某个测试样本或额外测试结果。

位宽需要按变换后的中间表达式确定。PE 端口保留 signed12；两输入相加扩展到 13 位，再产生 26 位乘积。32 个乘积累加使用 31 位，随后与扩展后的行因子、列因子及偏置一起进入 32 位修正通路。不能因为最终输出只有 12 位就提前截断主项，否则行列修正不再抵消，恒等式将失效。

表 3 冻结数值通路的表示宽度与用途

量	表示宽度	位宽说明
输入 X、PE 端 W	12 位有符号	W10 符号扩展至 12 位后送入阵列
交叉预加和	13 位有符号	保留两输入相加产生的最高有效位
单个配对乘积	26 位有符号	13 位乘 13 位的完整乘积
主项累加和	31 位有符号	覆盖 32 项累加所需的增长位
行、列修正项	29 位有符号	在共享存储及修正通路中扩展使用
偏置字段	22 位有符号	转换后数值放入原偏置字段
修正中间结果	32 位有符号	减去行、列因子并加入偏置
输出	12 位有符号	仅在最后执行舍入和饱和

按端口允许的完整 signed12 范围作保守分析，预加和的绝对值不超过 4096，单项乘积绝对值不超过 2^{24}，32 项不超过 2^{29}；31 位有符号主项可容纳该保守界。实际 W10 的范围更小，但本版并未因此缩窄 PE 端口和权重物理条带。这里的位宽分析解释当前实现，不将尚未实施的位宽压缩计入面积收益。

3.2.2 有效位与流水停顿

乘法寄存器保存 product、first 和 last；累加寄存器保存同一输出位置的主项。若输出仍有效且下游不接收，累加级停止消费；乘法级在无法继续前推时保持数据及标记。first 随首个乘积进入累加级，以零作为基值，last 随末个乘积到达后发布结果。因此 first/last 是数值边界的一部分，不能独立于乘积推进。




图 6 PE 两级存储与反压依赖示意。图中连接表示控制关系，不是采集波形。

该设计减少了宽数据寄存器统一复位的需求，但正确性依赖于首项标记、有效位和上层 32 对调度契约。当前整机回放与局部检查均保留这些约束，报告不把去除数据复位描述为可脱离有效位机制单独使用的优化。

3.3 并行阵列与分块调度

阵列每次处理最多 4 行、16 列，共 64 个输出位置。256 列划分为 16 个 tile，99 行划分为 25 个行组，最后一组仅有 3 行有效。每个点积发出 32 对读请求，控制器根据有

效行数屏蔽补齐位置。PE 接收 first/last 标记，first 使用零初值参与第一项累加，last 发布结果有效，避免跨任务残留数据进入有效结果。




图 7 计算阵列组织结构。每个方框对应一个 PE，行间复用权重，列间复用输入。

阵列完成一组结果后，将 64 路主项及行因子转入显式结果快照。后处理端每次选择 4 个结果完成行列修正、偏置和量化，阵列可在下游允许时开始下一行组。输出快照保留 tile 和行组标识，后续写回使用相同标识检查，因此性能交叠不会改变矩阵元素的归属。

3.4 私有 SRAM 组织与读写调度

本版通过 16 位宏条带组合形成不同宽度的缓存。X 缓存按四行组织，在一个读请求中送出四对输入；权重缓存同时提供 16 列的权重对。私有权重槽位共四个，以 tile 标识和有效位管理占用状态：只有全部权重及元数据提交后才标记可用，只有对应 tile 的最终结果被接受后才释放。

表 4 冻结版本私有 SRAM 物理组织

用途	宽度 × 深度	宏组成	容量
输入 X	96 × 1024	6 个 RAMSP1024X16	12 KiB
权重 W	384 × 128	24 个 RAMSP128X16	6 KiB
行修正项	32 × 128	2 个 RAMSP128X16	0.5 KiB
列修正与元数据	64 × 128	4 个 RAMSP128X16	1 KiB
合计	–	30 个 128 深度宏及 6 个 1024 深度宏	19.5 KiB

权重装载端使用三个有界突发缓冲，每个缓冲聚集 8 个 48 位输入字形成一个 384 位写入字。只有计算侧不发起该缓存读操作的边沿才允许写入；元数据写入同样避开对应读取状态。内部独立存储通过调度实现装载与计算交叠，共享 SRAM 仍保持原有访问端口。

全 SoC 宏实例为 RAMSP128X16、RAMSP1024X16、RAMSP4096X16 各 30、6、80 个，共 116 个。共享 SRAM 的 64 个 RAMSP4096X16 保持不变，其余原平台存储随整机统计。本版私有 W 缓存保持 384 位物理宽度，元数据采用独立存储；面积统计包含这些宏的完整容量。

3.4.1 宽字条带与单端口调度

一个 X 读字携带四行各一对 signed12，即 $4 \times 2 \times 12 = 96$ 位；一个 W 读字携带十六列各一对符号扩展值，即 $16 \times 2 \times 12 = 384$ 位。两者在同一配对索引下送入阵列，输入沿列广播、权重沿行广播。增加读字宽度提高单次数据供给能力，但需要按物理宏条带支付面积，不能以有效 W10 数据量替代 384 位物理存储宽度。




图 8 私有 SRAM 宏条带与阵列数据字的关系。条带并联扩展字宽，各宏仍按单端口方式调度。

四个权重槽位采用 tile 的低两位选择位置，同时保存完整 tile 标签。仅检查低两位不足以判断数据归属，例如 tile 0 与 tile 4 会映射到同一位置；完整标签和有效状态用于区分不同轮次。装载端在提交该槽所需权重及元数据后发布有效状态，消费端结束对应 tile 后释放槽位，使覆盖写入与在用数据互斥。




图 9 权重槽位生命周期示意。该图归纳有效位和标签关系，不另设 RTL 状态编码。

装载端的三个 384 位突发缓冲吸收输入流到达节奏与 SRAM 写入时隙之间的差异。缓冲完成不意味着可立即写宏：在计算侧占用读边沿时，写入必须等待；当缓冲耗尽可用空间时，反压继续向输入解码和 DMA 传播。有限缓冲允许局部交叠，也保留了所有等待开销，报告没有将缓冲视为无限带宽存储。

末尾行组覆盖第 96、97、98 行，第 4 个 PE 行无有效矩阵位置。控制器仍沿用四行阵列调度，但写出只保留有效的三行。物理填充、阵列有效行数和输出矩阵大小分别处理，既保持规则数据通路，又避免把填充结果写入 25344 个有效元素之外。

3.4.2 缓存容量与输出容量的区别

私有 SRAM 的 19.5 KiB 是按宏实例宽深计算的物理容量，包含组织对齐造成的空余空间；输出的 38084 字节是共享 SRAM 中的固定地址分配。二者属于不同存储层级，不能将输出占用从私有缓存面积中扣除，也不能把私有缓存容量直接当作新增芯片面积。面积换算必须读取综合后的宏面积及标准单元面积，本报告的面积明细采用该测量口径。

3.5 数值格式、舍入与误差来源

输入保留原 signed12 编码。对原整数权重 W_{12} 和偏置 b，转换定义为

$$W_{10} = \mathrm{sat}_{[-512,511]}\big(\mathrm{RNE}(W_{12}/4)\big), \tag{4}$$

$$b' = \mathrm{RNE}(b/4), \qquad s' = s - 1, \tag{5}$$

$$Y_{12} = \mathrm{sat}_{[-2048,2047]}\left(\mathrm{RNE}\left(\frac{XW_{10} + b'}{2^{s'}}\right)\right). \tag{6}$$

该转换的输出物理尺度为原 Y13 尺度的两倍。软件模型与 RTL 使用相同的低位舍入和饱和规则；输出尺度变化后，数值精度需按当前配置重新评估。权重除以 4 后在缓存中进行符号扩展，不会恢复丢弃的精度。

实现使用算术右移、guard 位、sticky 位和保留最低位判断进位。对半值采用偶数舍入，使正负方向具有一致规则；最终按 signed12 范围饱和。对于移位、饱和边界和符号扩展，验证以独立整数参考为准。成对乘积恒等式没有近似误差，主要数值误差来源是输入/权重量化、偏置转换、输出舍入和饱和。

正式精度应按每一层汇总全部 600 条样本的输出误差 RMS，并除以浮点参考 RMS（分母下限 10^{-8}），取 12 层中的最大值；本科门槛为 3%。本版已完成整数参考模型一致性检查，正式浮点参考精度评估尚未完成。

3.5.1 最近偶数舍入的边界行为

对右移量 $s > 0$，令 $q = \lfloor v/2^s \rfloor$ 为算术右移后的整数，guard 为被丢弃的最高位，sticky 为其余被丢弃位的逻辑或。进位条件为

$$u = \mathrm{guard} \wedge (\mathrm{sticky} \vee q_0), \qquad q_{\mathrm{RNE}} = q + u.$$

当 guard 为零时保留 q；大于半个量化步长时进位；恰好半个步长时由保留最低位 q_0 选择偶数。负数同样从算术右移结果出发，不能用对绝对值简单加半再恢复符号的方式代替偶数规则。

表 5 RNE 算术示例：右移 2 位，相当于除以 4

输入 v	精确商	算术右移 q	RNE 结果	判定
6	1.50	1	2	半值，选择偶数 2
10	2.50	2	2	半值，保留偶数 2
-6	-1.50	-2	-2	半值，保留偶数 -2
-10	-2.50	-3	-2	半值，向偶数 -2 进位
11	2.75	2	3	大于半值
-11	-2.75	-3	-3	距离 -3 更近

RTL 对 $s = 0$ 单独处理，无需访问负编号的 guard 位；对 $s \geq 32$ 的 32 位输入返回零，避免超范围动态索引。量化后将结果限制在 $[-2048, 2047]$，边界外返回相应极值。饱和避免环绕，但引入的误差不再受半个量化步长限制，因此饱和样本与普通舍入样本在精度分析中具有不同含义。




图 10 舍入位的功能划分。分区宽度随移位量变化，图中宽度不表示固定比特数量。

3.5.2 整数一致性与模型精度的不同对象

整数参考逐值相等说明硬件准确实现了既定 X12/W10/Y12 算法；浮点误差评估则衡量这个算法相对于原模型计算的损失。前者通过不能推导后者必然达到 3% 门槛。特别是本版权重和偏置除以 4、输出尺度变为原来的两倍，必须将整数输出按新尺度还原后再与浮点参考比较。

未饱和时，权重 RNE 的误差可写为 $W_{10} = W_{12}/4 + \varepsilon_w$，其中 $|\varepsilon_w| \leq 1/2$。于是单个输出在移位前的权重误差项为 $\sum_k X_{i,k}\varepsilon_{w,k,j}$，另有偏置转换误差。保守界 $\frac{1}{2}\sum_k |X_{i,k}|$ 解释误差可能随输入幅度累积，但它不是实际数据集 NRMSE，也没有利用误差之间的抵消。报告不以这个界替代正式样本测试。

输入压缩解码和输出数值格式需要分开描述：冻结源码保留输入参数流的解码逻辑；输出链路使用完整定长 signed12，不存在结果 Rice 编码、差分编码或零值省略。输入解码器的存在不代表输出仍在压缩，二者通过独立的数据通路和文件职责加以区分。

3.6 完整输出格式与地址映射

共享 SRAM 按赛题要求保存完整输出矩阵。本版以固定 signed12 字段顺序保存每个元素，每 8 个元素恰好对应 3 个 32 位字；存储长度不依赖数值大小和零值比例。每个 tile 含 $99 \times 16 = 1584$ 个元素，即 19008 位、594 个 32 位字。




图 11 完整 signed12 输出布局，不采用结果熵编码或稀疏省略。

矩阵共 25344 个数，占 38016 字节；加上 17 字头部，分配空间为 38084 字节（9521 字）。任务开始时先使完成标志失效，结束时再次写入 0x32443151，因此任务实际写命令为 9522 次。16 个长度字段均为 19008，其单位是位，不是元素数。

设输出列 j 的 tile 为 $t = \lfloor j/16 \rfloor$，tile 内列 $c = j \bmod 16$，第 i 行对应位偏移为 $b = 12(16i + c)$。以 32 位字为单位，目标字偏移为

$$a = 17 + 594t + \lfloor b/32 \rfloor, \qquad r = b \bmod 32.$$

读取该字及必要的下一字，右移 r 后取低 12 位并符号扩展，即可直接得到 $Y_{i,j}$。固定下标读取不需要压缩解码器。输出写回采用完整长度检查及最终响应确认，计时终点设在最后一个写响应返回时。

3.6.1 跨字边界的确定性映射

以 tile 起点的前 8 个元素 y_0 到 y_7 为例，每个字段使用其 12 位二进制补码。第一个总线字容纳 y_0、y_1 和 y_2 的低 8 位；第二个字包含 y_2 的高 4 位、y_3、y_4 和 y_5 的低 4 位；第三个字包含 y_5 的高 8 位、y_6 与 y_7。下标决定所有边界，与输出值无关。




图 12 8 个定长输出字段在 3 个 32 位字中的精确分布。字编号相对于当前 96 位组起点。

最后一个有效位置为 $(i, j) = (98, 255)$，对应 $t = 15, c = 15$，tile 内序号 1583。其位偏移为 18996，起始字为全输出区域的字 9520、字内偏移 20；该元素占该字最高 12 位，

恰好结束在分配区域末端。这个索引校验说明 9521 字分配包含全部头部与数据，没有额外尾字，也没有遗漏最后一行或最后一列。

3.6.2 打包器缓冲与完成条件

后处理每次交付 4 个数，接口上每个数以 13 位承载，其中最高位须与第 11 位符号一致。打包器先核对这个条件，再提取 4 个 12 位字段形成 48 位有效数据。64 位缓冲在输出一个 32 位字后可剩余 0 位或 16 位；只有剩余空间足够时才接受下一组 48 位。该组织将移位选择限定在少量情形，输出流长度保持固定。

表 6 固定输出的数量关系与完成判定

计数对象	每 tile	全任务
矩阵元素	1584	25344
每次 4 元素的输入组	396	6336
32 位数据写出字	594	9504
固定长度字段	1	16
地址分配字数	–	17 字头部加 9504 字数据
实际写命令数	–	9521 字另加一次标志失效写，共 9522

某 tile 的末字成立需要已接收 396 组元素且缓冲剩余 32 位，不能只观察输入 last 标志提前结束。任务起始先写无效标志，依次输出固定长度字段和完整矩阵，最终提交有效标志；DMA 等待该标志写响应后才发布完成。中途错误使本任务停止继续生成有效完成状态，避免接收方把部分矩阵当作完整结果。

3.7 ICB 传输、反压和错误排空

DMA 使用 4 项在途请求记录、16 字读缓冲和 8 字写缓冲。每笔命令记录读写归属和结束标记，响应必须按对应归属消费。若总线没有接受已提出的命令，地址、读写方向和载荷保存在保持寄存器中，直到握手完成。新请求选择采用已就绪输出写优先，降低结果反压；该策略只作用于自有 DMA，不改变下游官方总线位宽和协议。

输出标识检查同时核对 tile、字索引与范围。原实现把标识检查使能与 formatter ready 相连，错误排空又影响 ready，形成组合反馈。本版改为只要输出有效即检查标识，再独立产生错误控制，正常任务的有效握手和周期不变。




图 13 本版错误检查依赖关系。检查逻辑不再从 ready 取得使能，切断原反馈环。

发生错误后系统停止产生新命令，继续接收已发出的响应并排空在途记录；失败任务不能发布有效完成矩阵。分别在 ready 为 1 和 0 时注入非法输出索引的整机测试均通过，观测到 5 周期排空，已发命令数与响应数分别保持 2046/2046 和 2047/2047。

3.7.1 请求归属、信用与地址保护

四项在途记录保存已发命令的读写归属及结束标志；命令握手增加归属队列，响应握手按序移除。读返回先进入 16 字缓冲，消费者接受后才减少缓冲占用。于是读空间判断同时考虑已返回但尚未消费的数据和已发出但尚未返回的读请求，不能只看当前 FIFO 内已有的数据量。

设 O 为在途命令数、R 为读缓冲占用、R_p 为未返回读数，则发出新请求需要满足对应容量约束：在途槽未满，或本周期恰有响应释放一槽；读请求还要求 $R + R_p < 16$，或本周期恰有读数据被消费。写请求从 8 字写缓冲取数，在读写均可发送时优先写出。相同周期的入队和出队按净变化更新计数，因此连续事务不必为每次槽位释放额外插入空拍。




图 14 DMA 的请求选择和响应归属。返回归属记录用于流量控制，不增加共享 SRAM 的访问端口。

描述符要求基址按 4 字节对齐、起始位置不小于 0xa0000000，传输字数在 1 到 131072 之间，结束地址不超过 0xa0080000。结束地址以扩展位宽计算，避免 32 位加法回绕绕过范围检查。输入可读边界还受实时提交字数限制，因此一个描述符合法并不表示其全部内容已由装载端写入。

3.7.2 反压期间的稳定性

当 cmd_valid 为 1、cmd_ready 为 0，命令已经对外呈现但尚未被接受，地址、数据、方向及结束属性必须保持。保持寄存器将这些值锁定，直到握手；此时即使内部选择器出现新的读写请求，也不能替换已呈现的命令。发生 abort 后同样先处理已经呈现的命令和在途响应，再回到空闲状态。




图 15 ICB 反压握手示意，非仿真波形或实测时延。高电平重叠处接受命令。

已记录的两种错误注入分别在下游就绪和不就绪时触发非法输出索引。两次均在 5 周期内完成排空，命令与响应总数保持相等。这个结果支持所覆盖注入位置的排空行为，不意味着所有错误位置、任意总线停顿长度都固定为 5 周期；若下游长期不返回响应，清空时间仍由真实响应进度决定。

3.8 固件寄存器与同步协议

软件配置接口位于 `0xf0000000`，装载邮箱位于 `0xf0020000`。输出区域从 `0xa0000000` 开始，输入区从 `0xa0040000` 开始，控制记录位于 `0xa0030100`。驱动使用 `fence rw,rw` 配合提交响应和控制记录核对访问顺序，epoch 用于检查任务归属。

表 7 加速器关键控制寄存器（相对配置基址）

偏移	用途	行为说明
0x00	标识	读回 `0x51313231`
0x04	启动/清状态	空闲时接受启动，拒绝忙态非法重配
0x08 / 0x0c	输入/输出基址	启动前配置，4 字节对齐
0x10 / 0x14	状态/阻塞等待	状态含忙、完成、错误；WAIT 等待完成或错误
0x18	任务计数	加速器内部周期诊断，不替代系统完整窗口
0x34 / 0x38	总输入字数/epoch	限定数据范围及任务标识
0x3c / 0x40	可读边界/提交 epoch	只扩展已实际提交的数据边界

CPU 通过阻塞 WAIT 减少重复轮询，但仍检查实际共享控制记录和最终输出头。驱动采样的周期与测试平台完整窗口具有不同边界，吞吐统计采用测试平台记录的完整任务窗口。

3.8.1 共享地址空间与任务提交

固件将输出置于共享 SRAM 起点，输入置于后半区，诊断与控制记录放在两者之间。固定布局将输出写入、输入读取和完成记录分开，便于逐地址检查；图16只展示已使用区域，空白部分不代表已计入任务流量的数据。



图 16 冻结固件使用的共享 SRAM 地址布局。

初始请求序号 1 提交元数据和输入；之后序号 2 到 9 依次提交八组权重流。固件根据输入头记录的比特数计算各组结束位置，并对 READY_WORDS、TOTAL_WORDS 和 READY_EPOCH 逐项核对。只有真实数据写入及控制记录写响应完成后才扩展加速器的可读边界。加速器能够在后续权重装载时计算前面的数据，但不能读取尚未提交的地址。

表 8 共享提交记录的核对关系

记录		固件检查与意义
REQUEST_SEQ READY_SEQ	/	请求与完成序号相同后才接受该批参数
REQUEST_EPOCH READY_EPOCH	/	检查装载结果属于当前任务上下文
READY_WORDS		必须等于从输入头计算的本批结束边界
TOTAL_WORDS		各批总字数不变且不超过 8873
LOAD_ERROR		非零立即终止，不继续发布更大可读边界

冻结固件在每次复位任务中使用 epoch 值 1，并配合控制记录初始化区分当前运行；它不实现跨任意长时间、永不复位的任务编号服务。`volatile` 保留实际 MMIO 读写，`fence rw,rw` 用于软件的内存顺序控制。RISC-V 对内存访问与设备 I/O 的屏障类型有区分 [4]，本工程的可见性还依赖原平台访问通路和逐笔响应确认，不能把一条屏障指令解释为脱离平台的全部同步保证。

最终 WAIT 放在最后一批参数已提交之后，防止处理器等待计算结束时又无人推进后续装载。退出 WAIT 后仍检查状态、完成标志以及 16 个固定长度字段。软件诊断计数用于定位运行阶段；性能表继续使用测试平台在装载起点与最终写响应之间取得的完整窗口。

4 验证过程与数据分析

4.1 验证层次和通过条件

验证按数值单元、格式与协议、完整 SoC、厂家模型、综合网表五个层次组织。软件整数点积与 RTL 中的成对乘积实现相互独立，输出读取按固定下标解释共享 SRAM 内容。测试同时覆盖复位、边界、反压、非法结束和错误排空，并逐元素检查输出矩阵。




图 17 分层验证流程。依次进行数值单元、总线协议、整机功能和综合网表检查。

本地 12 个合成任务的均值为 25647.75 周期，厂家历史 12 任务均值为 24687.33 周期。两组输入分布不同，输入编码长度和总线流量随之变化，其周期差异与任务数据有关。两组都比较全部输出值，各自覆盖 $12 \times 25344 = 304128$ 个数值。

表 9 本版功能与综合检查状态

检查项	结果	解释
本地整机 12 任务	通过	行为 SRAM、合成数据，输出及总线检查
厂家模型 12 任务	通过	完整写回及物理读回，正常周期与父版逐项相同
错误标识注入	2/2 通过	ready=1/0 均排空，不发布完成矩阵
Formality 工具比较	35565 通过, 0 失败	仍有未匹配、unread 与解释告警，严格审计未通过
正式 600 样本精度	未完成	待完成浮点参考误差统计

4.2 合成任务覆盖与总线事务核对

本地 12 个任务改变输入参数流长度，同时保持矩阵维度、输出格式和硬件配置一致。逐任务记录见表10。每个任务比较 25344 个数并确认 9522 次输出写命令，既检查正常数值，也约束完整矩阵必须实际经过总线写入。输入字数较少的任务仍有相同输出流量，因而不能按输入流长度同比例推断总任务周期。

表 10 本地合成任务的已记录结果

任务	输入字数	周期	输出写命令	核对值数	结果
00	5883	23204	9522	25344	通过
01	6761	24644	9522	25344	通过
02	7603	26262	9522	25344	通过
03	8617	28551	9522	25344	通过
04	5835	23010	9522	25344	通过
05	6767	24665	9522	25344	通过
06	7592	26239	9522	25344	通过
07	8612	28546	9522	25344	通过
08	5883	23209	9522	25344	通过
09	6768	24668	9522	25344	通过
10	7597	26251	9522	25344	通过
11	8598	28524	9522	25344	通过




图 18 合成任务的输入字数与周期关系。每点对应一个已完成任务；未作拟合，不将相关关系解释为单一瓶颈的测量。

合成任务周期从 23010 到 28551 不等，均值为 25647.75。图中任务分布反映输入编码、装载与计算交叠共同形成的运行结果。这些合成任务不是官方最终性能集，因此不能用其中最短任务宣称吞吐，也不能将它们与厂家模型历史任务逐编号相减作为优化增益。

总线检查至少同时观察命令、响应和物理存储结果：命令与响应守恒防止遗漏事务；目标地址和顺序检查防止写错区域；最终 SRAM 解包逐值比对防止仅有正确计数

却数据错误。错误注入另行检查失败任务不发布完成标志。三类检查互相补充，单独一项 PASS 都不足以说明完整任务正确。

4.3 计时窗口与吞吐量

赛题要求从输入和参数开始装载计时，到结果全部写回结束，包含装载、总线等待与 E203 调度。本版测试保留真实加载请求、共享存储写入、DMA 读回和结果写入的事务计数。任务间复位不计入运行时间，计算机端文件读取及一次性格式转换不计入硬件窗口。

令第 i 个任务耗费 N_i 个系统时钟周期，时钟频率为 f，则

$$T_{\text{task}} = \frac{\sum_i N_i}{Mf}, \qquad \text{Throughput} = \frac{Mf}{\sum_i N_i} = \frac{f}{\overline{N}}.$$

取 $M = 12$、$f = 150 \times 10^6$ Hz 和 $\overline{N} = 24687.3333$，得到 6075.99 tasks/s。最慢任务为 24802 周期，最快为 24533 周期。该换算以 150 MHz 为条件，完整时序约束的检查范围见时序分析小节。




图 19 12 个历史任务的完整周期分布。虚线为 6000 tasks/s 对应的 25000 周期预算，纵轴范围为 24350–25100。

4.4 面积统计与结构影响

赛题的加速器面积包括新增计算逻辑、接口和内部 SRAM；复用 E203、512 KiB 共享 SRAM、固定总线及外设面积单列。本版在同一网表上分别统计加速器增量面积和整机总面积，SRAM 宏按实例归属计入各分项。

表 11 同版综合面积明细

项目	面积（μm^2）	面积（mm^2）
加速器及私有存储	384884.747634	0.384885
NP3 仲裁逻辑	1113.050400	0.001113
共享路径新增非宏逻辑	2584.562400	0.002585
增量合计	388582.360434	0.388582
全 SoC 合计	2730733.915310	2.730734

增量综合面积低于赛题规定的 2.25 mm^2 上限。成对乘积、行列修正复用、寄存器有效位管理及输出格式共同决定映射结果。当前统计针对完整配置，尚未进行各项结构改动的独立面积消融实验。赛题以逻辑综合面积核验，本报告未将其表述为布局布线或流片实测面积。

4.5 150 MHz 约束与时序修复

目标周期为 6.666666667 ns，setup 不确定度为 0.1 ns、hold 不确定度为 0.02 ns；数据 I/O 延迟未放宽。loader 导出时钟用 1:1 generated clock 表达，移除误加在该时钟输出上的数据输出延迟。四个 PWM 异步同步器第 0 级入口按异步来源单独约束，后续同步级继续计时，未对加速器、SRAM 或总线数据通路设置泛化 false path。

早期中间版存在 -0.14896035 ns 的 SRAM 数据 hold 违例。切断 ready/abort 反馈后完成同版重新综合及 hold-only 修复，最差已报告 setup 为 0 ns、hold 为 +0.00070456 ns。保持裕量约 0.70 ps，对工艺角、时钟关系和布线延迟变化较为敏感。

表 12 时序结果与覆盖限制

项目	当前观测	解释
已报告 setup	0.00000000 ns	达到当前约束边界，裕量为零
已报告 hold	+0.00070456 ns	SRAM 真实数据路径修复后非负
组合环检查	原反馈环告警消除	错误检查不再依赖 ready
未约束端点	UART、AON 等仍列出	3 路 UART 的 24 个锁存器 D 端、2 个 AON 异步入口及 loader 时钟输出需要分类复核
完整时序验收	尚未完成	尚有未约束端点待检查

原平台外设锁存器与异步输入尚需按功能、工作模式和时钟关系补充约束分析。当前未约束端点仍保留在检查报告中，全 SoC 时序验收尚未完成。

4.6 功耗与能耗的计算口径

功耗使用同版综合网表和同一任务窗口的 cell-aware SAIF，统计 E203、加速器、互连及全部 SRAM 的动态和静态功耗，不包含模拟模块或片外设备。功耗模型覆盖全部 116 个 SRAM 宏实例，宏活动来源纳入覆盖检查。

令窗口长度为 Δt_i，该窗口整机平均功耗为 P_i，则

$$\overline{P} = \frac{\sum_i P_i \Delta t_i}{\sum_i \Delta t_i}, \qquad \overline{E} = \frac{\sum_i P_i \Delta t_i}{M}.$$

12 个窗口得到时长加权平均功耗 58.3583 mW、平均能耗 9.60339 μJ。根据原功耗报告 Total Power 的有效数字，结果取 58.36 mW 与 9.60 μJ。窗口 ps 时长与理想整数周期换算存在时钟仿真精度引起的微小差别，能耗使用实际记录时长。

表 13 12 个历史完整任务及对应功耗窗口

任务	周期	窗口（μs）	功耗（mW）	能耗（μJ）
00	24560	163.710294	58.50	9.577052
01	24708	164.696862	58.40	9.618297
02	24725	164.810184	58.40	9.624915
03	24689	164.570208	58.40	9.610900
04	24686	164.550210	58.30	9.593277
05	24533	163.530312	58.30	9.533817
06	24710	164.710194	58.30	9.602604
07	24646	164.283570	58.20	9.561304
08	24802	165.323466	58.40	9.654890
09	24652	164.323566	58.40	9.596496
10	24778	165.163482	58.30	9.629031
11	24759	165.036828	58.40	9.638151

首窗口 `check_power` 报告 215 个 slew 超表、2685 个负载超表及 3 个无逻辑函数库单元；活动来源属性与当前工具版本存在兼容问题。活动覆盖和模型外推警告尚待复核，当前功耗与能耗属于工程估计，尚未达到签核条件。

4.6.1 功耗、时长与任务能量的对应关系

功耗单位为瓦，能量由窗口积分得到。以第 0 个任务为例，窗口为 163.710294 μs，报告功耗为 58.50 mW，相乘得到 9.577052 μJ。十二个任务先逐个相乘再平均得到 9.6033946 μJ，不能把不同长度窗口的功耗简单平均后再乘任意一个窗口时长。




图 20 同版网表十二个活动窗口的任务能耗。由原始报告功耗和窗口时长计算，柱形纵轴从零开始。

本组能耗范围约为 9.53--9.65 μJ，功耗范围为 58.2--58.5 mW。窗口差异较小，不能据此推断对所有输入分布都稳定，也不能将十二个不同任务当成同一任务的独立重复测量来构造置信区间。报告保留逐任务值和取样范围，使均值的含义可以复核。

按相同计时定义，任务能量满足 $E = \overline{P}/\text{Throughput}$。在功耗保持 58.36 mW 的纯假设下，6000 tasks/s 对应约 9.73 μJ；6075.99 tasks/s 对应约 9.60 μJ。这一关系只用于解释吞吐和能耗的耦合，不构成提高频率后的功耗预测：频率、活动、缓冲与时序修复都可能改变实际功耗。

4.6.2 活动覆盖与模型警告的解释

SAIF 将统计窗口内的切换与静态概率交给功耗工具，工具结合综合网表和库计算动态、静态功耗。活动文件的层次、实例名、时间单位和窗口范围必须与目标网表对应；若层次匹配不充分，部分网络可能采用传播值或默认值。原报告记录 198844 条网络中 47989 条已注释，约 24.13%；173948 个叶单元中 4413 个完全注释，约 2.54%。这两种统计对象不同，不能互相替代，也不是宏模型覆盖率。




图 21 本报告功耗估计的数据关联链。覆盖检查和库警告与数值结果一起保留。

所有 116 个 SRAM 宏实例进入整机统计，表示没有把已实例化宏从范围中剔除；这并不自动证明每个端口的切换统计都已正确归属。宏输入活动来源查询共涉及 5986 条记录，其中部分属性受当前工具版本支持限制，需要独立数值复核。首窗口的 slew、负载超表以及无逻辑函数警告均在原图中保留，未通过清零活动或改库数值消除告警。

因此，58.36 mW 和 9.60 μJ 的有效用途是记录当前同版工程估计及其计算方法。它们不能作为流片实测值，也不能在覆盖复核前作为功耗签核结论。整机面积中原平台占比较大、共享 SRAM 访问由多个主设备参与，局部计算单元面积下降也不保证整机任务能量按同等比例下降。

4.7 综合前后等价性及其边界

同一 RTL、mapped.v 和 mapped.svf 的 Formality 工具结果显示 Verification SUCCEEDED，35565 个比较点通过、0 个失败点。然而仍有 625 个 unread 点、9 个仅参考侧未匹配寄存器及 RTL 解释告警。9 个未匹配点分布在原总线合并控制、AON PMU 计数器与输入解码器状态中，尚未逐项完成独立判定。

SRAM 采用两侧对应的对称黑盒，黑盒匹配完成；没有 dont_verify 点和用户定义常量。该证明范围止于 SRAM 边界，并不证明宏内部实现。未匹配点及 RTL 解释告警仍待逐项分析，严格等价验收尚未完成。

4.7.1 舍入逻辑的局部等价范围

局部证明将 32 位有符号累加输入及 8 位移位量同时送入参考函数与候选函数，构造输出不同的 miter，再检查是否存在使两侧输出不等的赋值。Yosys 的 SAT 证明接口允许对指定信号要求恒为真或恒为零，失败时保留反例 [5]。冻结量化函数与已证明函数的源码对应关系另由哈希和函数内容核对。



图 22 组合量化函数的一致性证明结构。该范围不包含 DMA 状态、SRAM 内部或浮点模型精度。

局部证明覆盖函数输入空间，不依赖挑选少量有利的数值样例；但它不会自动覆盖参数装载、成对乘积帧边界或总线丢包。完整 SoC 仿真负责这些系统关系，综合前后等价负责映射变化，三个层次的结论分别保存。

4.7.2 未匹配点与工具通过状态

表 14 Formality 参考侧未匹配点的已记录分布

位置类别	数量	已记录的对象
原总线合并控制	3	合并器 active 状态寄存器
AON PMU	1	计数器 count 的第 15 位
输入参数解码	5	symbol_value 的第 0–4 位
合计	9	仍需逐点分析是否可观测及其约束关系

35565 个比较点通过、0 个失败点是工具实际报告；625 个 unread 点和 9 个未匹配点描述证明覆盖与两侧结构差异。没有失败比较点并不等价于所有参考状态都已建立对应关系。当前保留两侧对称 SRAM 黑盒，也没有人为添加 dont_verify 或用户常量，因此仍需对未匹配对象做独立解释，严格验收状态保持未完成。

5 分析与讨论

5.1 版本对比与结果分析

表 15 历史数值与本版结果对比

版本或记录	吞吐（tasks/s）	面积（mm^2）	能耗（μJ）
本版冻结配置	6075.99	0.388582	9.60*
历史综合面积基线	–	0.448647	–
上一版记录（约数）	6000	0.48	–
早期版本记录	4700	0.38	7

* 本版能耗为整机工程估计。其余历史记录缺少同网表、同窗口、同角及活动覆盖报告；“–”表示无对应测试记录。

本版面积相对已核对基线减小约 13.4%，相对上一版约数减小约 19.0%；吞吐略高于 6000 tasks/s。当前能耗估计高于早期记录，但旧版本缺少可复核的同口径报告，不能将两者之差直接归因于某项 RTL 改动。不同版本的输出格式、任务窗口、数值精度与验收条件需要一并比较。

任务能耗由平均功耗与任务时长共同决定。逻辑面积减小后，若运行时间或存储访问次数增加，整机静态功耗与处理器运行开销仍可能抵消局部节省。本版完整输出具有固定的总线写入量，与旧版压缩输出的访存负载不同。能效分析因此采用完整任务窗口内的整机能量作为指标。

5.2 任务周期与传输开销

在 150 MHz 下达到 6000 tasks/s 的平均周期预算为 25000，本版均值距离预算约 313 周期。计算阵列按 25 个行组、16 个列 tile、每点积 32 对计算，主计算读请求共占 12800 个发出周期；这一计数由阵列调度方式推得，端到端任务还包含装载、状态切换、后处理和完整写回。

输出本身固定需要 9522 个写命令。共享 SRAM 保持单一 32 位访问入口，装载、读取和输出写回共同占用该通路。计算请求与传输存在交叠，上述计数不能直接相加为总时延。本报告采用完整任务窗口统计吞吐，未将总线空泡、数据等待或输出反压分别归因为已实测瓶颈。

5.3 规则核对与当前完成情况

表 16 与赛题要求对应的实现和边界

项目	本版处理	状态
第一线性层	完成矩阵乘法、偏置、量化及完整输出，CPU/TB 不代算	整数功能通过
多层参数切换	历史包覆盖 12 个对应任务，每任务真实装载	历史验证通过
不重训规则	固定离线 RNE 变换、重排与输入打包	有转换脚本；正式精度待测
完整输出	25344 个固定 signed12 字段，无另行压缩	已实现及物理读回
规定通路	保持 32 位 System Bus 与共享 SRAM 逻辑入口	总线路径保持；loader 接口待验收
完整计时	输入/权重装载、等待、调度及最终写响应计入	历史窗口已记录
150 MHz	已报告 setup/hold 非负，仍有未约束端点	全约束验收未完成
面积上限	增量 0.388582 mm^2，上限 2.25 mm^2	该配置综合数值满足
整机功耗	含 CPU、互连和所有 SRAM，12 窗口同网表	估计完成，覆盖与模型警告待复核
数值门槛	600 样本、逐层 NRMSE 最大值不超过 3%	未完成
同版一致性	配置、源文件和网表哈希绑定	采用统一冻结配置

5.4 设计总结

本设计完成了 E203 控制、总线 DMA、成对乘积阵列、私有缓存和完整输出写回的系统集成。统一的任务边界覆盖参数装载与最终写响应，固定输出格式支持逐元素物理

读回。源码、综合网表和活动窗口采用版本标识及哈希关联，使功能验证与性能统计对应同一配置。

本次测试完成整数参考模型一致性检查、厂家 SRAM 模型回放及综合面积统计；功耗和能耗为综合阶段工程估计。正式样本精度、全约束时序及严格等价验收的完成范围见表16。

6 工程文件与测试记录

6.1 工程版本与文件组织

公开仓库冻结提交为 8731bf4，完整提交标识如下：

8731bf4f553e80a1ac5e68fb924b0436ddbdb77f

交付入口 final/q12_submission_20261113/ 包含完整源文件树、固件、编译顺序、验证脚本和冻结清单。文件 FREEZE_MANIFEST.json 对 169 个源及证据文件记录哈希，交付清单进一步绑定报告和原始图片。

测量记录由 earlycheck_observation.json、power_observation.json 和原始工具报告组成。数据表按相同公式进行单位换算、周期统计和能量计算。截图记录不同测试阶段；功耗首轮恢复错误及等价验证中间状态与后续完成结果分别留存。

表 17 验证脚本及功能

入口	作用与依赖
final/.../verify.py	核对工程文件 SHA-256，检查版本完整性
run_local.py	以 --storage-bits 12 --weight-bits 10 --write-priority --early-output-check 生成同候选的合成任务验证
check_output_fault.py	在已构建的本地整机环境中验证两类错误排空
run_earlycheck_full.py	整机综合、厂家 SRAM 模型回放及 Formality 验证
run_power_recovery.py	同版功耗重放及所用工具版本兼容处理

表中脚本位于 experiments/q12_dense_20261113/ 及其 server/ 子目录。运行依赖授权工艺库、厂家模型和任务数据包；迁移环境时需配置依赖路径、运行目录及作业时限。具体依赖和调用参数见工程 README。

6.1.1 版本、测量和报告的关联

源文件冻结清单确定本次提交的 RTL、固件与检查输入；源码标识关联仿真和综合配置；网表哈希关联面积、时序与功耗；窗口编号关联周期与活动数据。报告图表只从这些记录进行加总、单位转换及格式整理，不以重新绘图改变原测试结论。




图 23 报告与冻结工程的证据关联。最终数值没有混用后续候选的源码或其他版本的网表。

报告附带的早期观测快照记录当时 Formality 尚在运行；后续功耗和最终汇总保存已完成的工具输出。两类记录按时间与状态区分，不能用早期状态覆盖后续结论，也不能删除早期失败或告警来使证据表面一致。正文采用后续完成数值，同时明确未匹配点、未约束端点和活动警告仍然存在。

6.1.2 结果复核顺序

1. 校验冻结清单，确认 RTL、固件、编译顺序与候选参数未变化。文件完整性检查不调用 EDA，不等价于重新完成仿真或综合。
2. 读取本地任务和厂家模型任务记录，分别核对输出元素数、写命令数、完成边界及周期。两组任务分开统计。
3. 以同一映射网表核对面积分项、宏实例数和时序约束，保留未约束端点报告；不能只截取 slack 数值。
4. 将十二个活动窗口与功耗逐项配对，检查时间和功耗单位，再计算任务能量、加权平均功耗及均值。
5. 编译报告并逐页检查图表、目录、引用和截图边界；核对 PDF 与源文件包中的数据一致。

图中的结构连接、缓冲生命周期及协议波形均为根据冻结源码绘制的说明图；逐任务曲线和表格来自记录数据；五张测试报告图片保留原文件，只在排版时截取结果区域。三类图使用不同图注说明来源，避免把协议示意误认为实测波形。原始截图中的警告和未完成项随结果一同保留，裁剪只移除无关桌面区域。

6.2 测试记录说明

图24--28 为测试报告节选，依次包含性能汇总、未约束端点、SRAM 保持时间路径、功耗覆盖与模型警告、等价验证结果及未匹配点。

```
Q12 FINAL CANDIDATE - MEASUREMENT SNAPSHOT 2026-11-13T17:07:32.561225
TT 1.10 V / 25 C | 150 MHz | full 99 x 256 signed12 output | no output entropy codec
RUN /tmp/q12 earlycheck full y0zb5w2z
ENGINE 9447724c51ee9e4e80e72818cf1a448002b485fb00956be98d3f1a9f5848d432
NETLIST 3eb43b4d79bbeb0389f4bb272e93629e7241dc1a6186c4e6c37a8b7bd448b712

VENDOR FUNCTIONAL CASES: 12 / 12 PASS; real SRAM readback and bus conservation
THROUGHPUT: 6075.990386 tasks/s | mean 24687.333333 cycles | maximum 24802 cycles
INCREMENTAL AREA: 0.388582360 mm^2 | reference 0.448646863 mm^2 | change -13.388%
FULL SOC AREA: 2.730733915 mm^2
DC SETUP: 0.00000000 ns | DC HOLD: 0.00070456 ns
CHECK TIMING: unconstrained endpoints require review
FORMAL tool_complete=True accepted=False
```

```
PT POWER RUN /tmp/q12_power_recovery_gghtgybp | reports_complete
Layer   Window (us)   Full-SoC power (mW)   Energy (uJ)
00      163.710294          58.500000            9.577052
01      164.696862          58.400000            9.618297
02      164.810184          58.400000            9.624915
03      164.570208          58.400000            9.610900
04      164.550210          58.300000            9.593277
05      163.530312          58.300000            9.533817
06      164.710194          58.300000            9.602604
07      164.283570          58.200000            9.561304
08      165.323466          58.400000            9.654890
09      164.323566          58.400000            9.596496
10      165.163482          58.300000            9.629031
11      165.036828          58.400000            9.638151
MEAN ENERGY 9.603394564 uJ | weighted POWER 58.358332546 mW
POWER ACCEPTANCE: False; annotation sources and check_power warnings require review

NOT OFFICIAL SIGNOFF: 600-sample accuracy and platform-loader acceptance remain open.
```

图 24　测试记录 A：周期、面积与时序汇总（上），12 个任务窗口的功耗及能量记录（下）。

```
Q12 TIMING AUDIT 2026-11-13T16:48:15.440749
SOURCE /tmp/q12_earlycheck_full_y0zb5w2z
FILE check_timing_after.rpt
Information: Checking generated_clocks...
Information: Checking loops...
Information: Checking no_input_delay...
Information: Checking unconstrained_endpoints...
Warning: The following end-points are not constrained for maximum delay.
End point
--------------
loader_clk
u_e203_subsys_top/u_e203_subsys_main/u_e203_subsys_perips/u_perips_apb_uart0/fifo_tx_data_reg[0]/D
u_e203_subsys_top/u_e203_subsys_main/u_e203_subsys_perips/u_perips_apb_uart0/fifo_tx_data_reg[1]/D
u_e203_subsys_top/u_e203_subsys_main/u_e203_subsys_perips/u_perips_apb_uart0/fifo_tx_data_reg[2]/D
u_e203_subsys_top/u_e203_subsys_main/u_e203_subsys_perips/u_perips_apb_uart0/fifo_tx_data_reg[3]/D
u_e203_subsys_top/u_e203_subsys_main/u_e203_subsys_perips/u_perips_apb_uart0/fifo_tx_data_reg[4]/D
u_e203_subsys_top/u_e203_subsys_main/u_e203_subsys_perips/u_perips_apb_uart0/fifo_tx_data_reg[5]/D
u_e203_subsys_top/u_e203_subsys_main/u_e203_subsys_perips/u_perips_apb_uart0/fifo_tx_data_reg[6]/D
u_e203_subsys_top/u_e203_subsys_main/u_e203_subsys_perips/u_perips_apb_uart0/fifo_tx_data_reg[7]/D
u_e203_subsys_top/u_e203_subsys_main/u_e203_subsys_perips/u_perips_apb_uart1/fifo_tx_data_reg[0]/D
u_e203_subsys_top/u_e203_subsys_main/u_e203_subsys_perips/u_perips_apb_uart1/fifo_tx_data_reg[1]/D
u_e203_subsys_top/u_e203_subsys_main/u_e203_subsys_perips/u_perips_apb_uart1/fifo_tx_data_reg[2]/D
u_e203_subsys_top/u_e203_subsys_main/u_e203_subsys_perips/u_perips_apb_uart1/fifo_tx_data_reg[3]/D
u_e203_subsys_top/u_e203_subsys_main/u_e203_subsys_perips/u_perips_apb_uart1/fifo_tx_data_reg[4]/D
u_e203_subsys_top/u_e203_subsys_main/u_e203_subsys_perips/u_perips_apb_uart1/fifo_tx_data_reg[5]/D
u_e203_subsys_top/u_e203_subsys_main/u_e203_subsys_perips/u_perips_apb_uart1/fifo_tx_data_reg[6]/D
u_e203_subsys_top/u_e203_subsys_main/u_e203_subsys_perips/u_perips_apb_uart1/fifo_tx_data_reg[7]/D
u_e203_subsys_top/u_e203_subsys_main/u_e203_subsys_perips/u_perips_apb_uart2/fifo_tx_data_reg[0]/D
```

图 25 测试记录 B：check_timing 未约束端点报告节选。

```
Startpoint: u_fio/u_engine_fio/engine/compute/bias_load_q_reg[0][1]
Endpoint: u_fio/u_engine_fio/engine/compute/metadata_memory/stripe[1].g128.macro_ram
Path Group: core clk
Path Type: min
slack (MET)                                                              0.00070456
Startpoint: u fio/u engine fio/engine/compute/bias load q reg[2][2]
Endpoint: u_fio/u_engine_fio/engine/compute/metadata_memory/stripe[1].g128.macro_ram
Path Group: core_clk
Path Type: min
slack (MET)                                                              0.00070456
Startpoint: u_fio/u_engine_fio/engine/compute/bias_load_q_reg[0][3]
Endpoint: u fio/u engine fio/engine/compute/metadata memory/stripe[2].g128.macro ram
Path Group: core_clk
Path Type: min
slack (MET)                                                              0.00070456
Startpoint: u_fio/u_engine_fio/engine/compute/bias_load_q_reg[12][13]
Endpoint: u_fio/u_engine_fio/engine/compute/metadata_memory/stripe[2].g128.macro_ram
Path Group: core clk
Path Type: min
slack (MET)                                                              0.00070456
Startpoint: u fio/u engine fio/engine/compute/bias load q reg[8][14]
Endpoint: u_fio/u_engine_fio/engine/compute/metadata_memory/stripe[2].g128.macro_ram
Path Group: core_clk
Path Type: min
slack (MET)                                                              0.00070456
Startpoint: u_fio/u_engine_fio/engine/compute/bias_load_q_reg[5][15]
Endpoint: u fio/u engine fio/engine/compute/metadata memory/stripe[2].g128.macro ram
Path Group: core_clk
Path Type: min
slack (MET)                                                              0.00070456
```

图 26 测试记录 C：SRAM 数据路径保持时间报告节选，hold slack 为 +0.00070456 ns。

```
FILE read_saif.rpt
                                                  None Found
instance    u_shared/u_storage/banks[9].slices[0].macro_ram/failedWrite
                                                  None Found
instance    u_shared/u_storage/banks[9].slices[1].macro_ram/failedWrite
                                                  None Found

================================================================================
Summary:
Total number of nets = 198844
Number of annotated nets = 47989 (24.13%)
Total number of leaf cells = 173948
Number of fully annotated leaf cells = 4413 (2.54%)
================================================================================

1
FILE check_power.rpt
Information: Checking 'out_of_table_range'.
Warning: There are 215 out_of_range ramps.
Warning: There are 2685 out_of_range loads.
Information: Checking 'missing_table'.
Information: Checking 'missing_function'.
Warning: There are 3 library cells without function.
0
FILE pin_attributes.rpt
activity_checker_status   pin        string     A
relative_toggle_rate      pin        double     A
static_probability        pin        float      A
toggle_rate               pin        double     A
x_probability             pin        float      A
MACRO_INPUTS 5986
SOURCE_COUNTS Counter({('UNKNOWN', 'UNKNOWN'): 5986})
```

图 27 测试记录 D：SAIF 活动覆盖统计、功耗模型警告及宏输入活动来源。

```
             Verification results may disagree with a logic simulator.
-----------------------------------------------------------------------
 Reference design: r:/WORK/qingyu_e203_soc_top
 Implementation design: i:/WORK/qingyu_e203_soc_top
 35565 Passing compare points
-----------------------------------------------------------------------------------------
Matched Compare Points     BBPin    Loop   BBNet     Cut    Port     DFF      LAT   TOTAL
-----------------------------------------------------------------------------------------
Passing (equivalent)        5986       0       0       0     251   29289       39   35565
Failing (not equivalent)       0       0       0       0       0       0        0       0
Not Compared
  Unread                       0       0       0       0       0     625        0     625
*****************************************************************************************
1
TOTAL_LINES 42
FORMAL_FILE unmatched_after_verify.rpt
***********************************************
Report         : unmatched_points
Reference      : r:/WORK/qingyu_e203_soc_top
Implementation : i:/WORK/qingyu_e203_soc_top
Version        : R-2020.09-SP5
Date           : Fri Nov 13 16:54:38 2026
***********************************************
9 Unmatched points (9 reference, 0 implementation):
  Ref  DFF0X      r:/WORK/qingyu_e203_soc_top/u_e203_subsys_top/u_e203_subsys_main/u_mem_merge/u_original/active_q_reg[0]
  Ref  DFF0X      r:/WORK/qingyu_e203_soc_top/u_e203_subsys_top/u_e203_subsys_main/u_mem_merge/u_original/active_q_reg[1]
  Ref  DFF0X      r:/WORK/qingyu_e203_soc_top/u_e203_subsys_top/u_e203_subsys_main/u_mem_merge/u_original/active_q_reg[2]
  Ref  DFF        r:/WORK/qingyu_e203_soc_top/u_e203_subsys_top/u_sirv_aon_top/u_sirv_aon_wrapper/u_sirv_aon/u_sirv_pmu/u_pmu_core/count_reg[15]
  Ref  DFF        r:/WORK/qingyu_e203_soc_top/u_fio/u_engine_fio/engine/decoder/symbol_value_reg[0]
  Ref  DFF        r:/WORK/qingyu_e203_soc_top/u_fio/u_engine_fio/engine/decoder/symbol_value_reg[1]
  Ref  DFF        r:/WORK/qingyu_e203_soc_top/u_fio/u_engine_fio/engine/decoder/symbol_value_reg[2]
  Ref  DFF        r:/WORK/qingyu_e203_soc_top/u_fio/u_engine_fio/engine/decoder/symbol_value_reg[3]
  Ref  DFF        r:/WORK/qingyu_e203_soc_top/u_fio/u_engine_fio/engine/decoder/symbol_value_reg[4]
```

图 28　测试记录 E：35565 个通过点、0 个失败点、625 个 unread 点及 9 个参考侧未匹配点。

参考文献

[1] BERG A, O'CONNOR M, CRUZ M T. Keyword Transformer: A Self-Attention Model for Keyword Spotting[C]//Interspeech 2021. 2021: 4249–4253. DOI: 10.21437/Interspeech.2021-1286. https://arxiv.org/abs/2104.00769.

[2] RISC-V MCU. Hummingbirdv2 E203 Core and SoC[CP/OL]. [2026-11-13]. https://github.com/riscv-mcu/e203_hbirdv2.

[3] POGUE T E, NICOLICI N. Fast Inner-Product Algorithms and Architectures for Deep Neural Network Accelerators[EB/OL]. 2023-11-20 [2026-11-13]. arXiv:2311.12224. https://arxiv.org/abs/2311.12224.

[4] RISC-V INTERNATIONAL. The RISC-V Instruction Set Manual, Volume I: Unprivileged Architecture: RV32I Base Integer Instruction Set, Version 2.1[EB/OL]. 2026-01-20 [2026-11-13]. https://docs.riscv.org/reference/isa/v20260120/unpriv/rv32.html.

[5] YOSYSHQ. Yosys 0.42 Documentation: sat: Solve a SAT Problem in the Circuit[EB/OL]. [2026-11-13]. https://yosyshq.readthedocs.io/projects/yosys/en/0.42/cmd/sat.html.