
- 1. I2C的局限性
- 2. I3C的应用场景
- 3. I3C接口
- 4. I3C与I2C的兼容性




I2C的局限性


目前设备包含的Sensor越来越多,传统应用在Sensor上的I2C/SPI接口的局限性也越来越明显,典型的缺陷如下:

- Sensor等设备的增加,对控制总线的速度和功耗提出了更加严苛的要求;
- 虽然I2C是一种2线接口,但是往往此类device需要额外增加一条中断INT信号线;






I2C的局限性



- 1. I2C的局限性
- 2. I3C的应用场景
- 3. I3C接口
- 4. I3C与I2C的兼容性



I3C的应用场景







- I3C总线可以应用在各种sensor中;
- 可以使用在任何传统的I2C/SPI/UART等接口的设备中。

I3C的应用场景

I3C总线中支持多主设备,同时兼容I2C。





- 1. I2C的局限性
- 2. I3C的应用场景
- 3. I3C接口
- 4. I3C与I2C的兼容性



Table 2 Roles for I3C Compatible Devices


Device Type	Device Role	Description
I3C Master ¹	I3C Main Master	Initially configures I3C Bus, has HDR support
	SDR-Only Main Master (I3C Basic)	Initially configures I3C Bus, no HDR support
	I3C Secondary Master	Can Master but currently functioning as Slave
	SDR-Only Secondary Master (I3C Basic)	Can Master but currently functioning as Slave, no HDR support
I3C Slave ²	I3C Slave	Ordinary I3C Slave, no Master capability
	I ² C Slave	No I3C Master or I3C Slave capabilities

Note:

- 1) Applies to Master-only Devices. In a Multi-Master context a Master Device may also implement functionality to join the Bus acting in a Slave role.
- 2) Applies to Slave-only Devices. In a Multi-Master context a Slave Device may also implement functionality to join the Bus acting in a Master role.

I3C提供多种不同的数据传输模式,最大的时钟频率为12.5 MHz:

- Standard Data Rate (SDR) Mode: 与I2C一样, SDA数据基于SCL的时钟。 High Data Rate (HDR)包括以下四种不同的模式,都比SDR模式的速率快:
- Double Data Rate (HDR-DDR) Mode: SDA数据可以在SCL的每次时钟沿生效;
- Ternary Symbol Pure Bus (HDR-TSP) Mode: 三进制模式,数据以三进制的形式进行通信,与I2C不兼容;
- Ternary Symbol Legacy (HDR-TSL) Mode: 类似TSP模式, 但是与I2C兼容;
- Bulk Transport (HDR-BT) Mode: 类似SDR模式,但面向块。与SDR模式相比,使用第9个消息位 (SDR中为奇偶校验位或T位) 进行数据可获得20%的数据速率增益,并且通过CRC检查数据完整性。



Driving the SCL Line

● SCL线始终以推挽模式运行,避免了与来自上拉电阻器的电流相关的问题。

Driving the SDA Line

● SDA线路的管理比SCL线路更复杂。根据传输发生的状态和相位,SDA将在上拉、推拉和高保持模式之间切换。这些模式之间的动态切换由控制器和目标设备管理。




Figure 4 I3C Bus Line Types

● I3C总线控制器通过执行START序列启动通信: 首先将SDA拉低, 然后将SCL拉低。此时, SDA处于漏极开路模式。在黄色块中, 控制器发出七位I3C广播地址, 7'h7E中。此保留 地址仅由I3C设备识别; 根据I2C规范, 总线上的任何I2C设备都将忽略它。




Figure 5 Typical I3C Data Transfer





Figure 1 I3C Transfer Types

HDR-DDR: Double Data Rate

- Uses SCL as a clock, however Data and Commands change SDA on both SCL edges. By contrast, SDR Mode changes SDA only when SCL is Low
- HDR-DDR moves data by Words, which generally contains 2 preamble bits, 2 payload bytes and 2 parity bits. 4 Word Types defined: Command, Data, CRC, and Reserved



右图是I3C与I2C的功耗对比,可以看出,SDR模式下,都比I2C功耗要低。下列是测试条件:

- 目标设备在控制器附近且无延迟
- 每条导线的漏电流: 4µA
- 驱动器内部电阻: 90Ω
- 总线总电容: 50 pF
- 总线主时钟: 12.5 MHz
- VDD=1.8伏
- 开路漏极上的上拉电阻器: 2833Ω
- 数据传输中1和0的概率相等




Figure 6 Effective Energy Range per 1kB (µJ)

- SDR动态地址分配 I3C可以为所有的I3C从设备动态的分配7-bit address,仍然支持I2C的静态地址
- SDR的带内中断

在 "bus available(总线空闲)" 的状态下,从设备可以发出"START"请求信号;当主设备接收到请求信号后,主设备发出时钟信号并将分配的地址驱动到总线上,然后从设备响应地址。如果此时有多个从设备响应中断,那么分配的地址中最低的一个设备将会赢得仲裁数据载荷(即强制数据位)可以和带内中断一起使用

- error detection and recovery methodology (错误检测和恢复方法) 主要针对master 和slave产生的错误 (9种错误类型: 奇偶性、循环冗余校验CRC5)
- common command codes(公共命令码)

- 1. I2C的局限性
- 2. I3C的应用场景
- 3. I3C接口
- 4. I3C与I2C的兼容性



I3C与I2C的兼容性

- I3C---支持I2C的fast mode/fast mode+ (note:fast speed 1Mbit/s,high speed 3.4Mbit/s)
- 对于the velocity of I3C clk 12.5MHZ需要50ns的spike filters(tsp)尖峰滤波器
- I3C不支持clock stretching(时钟拉伸: 当Slave需要进行clock stretching的时候,就需要将SCL信号拉低以减小总线的速度,同时,作为Master而言,需要等待SCL被拉高才能继续传输,主设备需要不断的回读从设备可以保持SCL为低,直到SDA位被处理)
- 不使用open-drai驱动器
- 不支持10-bit的I2C扩展地址