

Introdução à Arquitetura de Computadores

Aula 27

μArquitetura Multicycle: Exercícios

Performance Multicycle

Caminho Crítico e Tempo de Execução

Exercícios: Mais Instruções

ori - Or Immediate
jr - Jump Register
jal - Jump Link
bne - Branch if Not Equal

Ciclos e CPI Multicycle

Exemplos de cálculo


A. Nunes da Cruz / DETI - UA

Junho / 2018

Performance MC (1) - Caminho Crítico: T_c (1)

Caminho Crítico Multicycle

$$T_c = t_{pcq_PC} + t_{mux} + \max(t_{mem}, t_{ALU} + t_{mux}) + t_{setup}$$



O CPU *multicycle* foi concebido por forma a que cada ciclo só envolvesse uma operação na ALU ou um acesso à memória ou um acesso ao Banco de Registos. Admitamos que o Banco de Registos é mais rápido do que a memória e a escrita na memória é mais rápida do que a leitura. Analisando o *datapath* podemos identificar dois caminhos críticos que limitam o período mínimo de clock:

a leitura da memória ou o cálculo na ALU (tipo-R, BTA, etc).

Performance MC (2) - Caminho Crítico: T_c (2)

Elemento	Parâmetro	Atraso (ps)
Register clock-to-Q	t_{pcq_PC}	30
Register setup	t_{setup}	20
Multiplexer	t_{mux}	25
ALU	t_{ALU}	200
Memory read	t_{mem}	250
Register file read	t_{RFread}	150
Register file setup	$t_{RFsetup}$	20

$$\begin{aligned}
 T_c &= t_{pcq_PC} + t_{mux} + \max(t_{mem}, t_{ALU} + t_{mux}) + t_{setup} \\
 &= t_{pcq_PC} + t_{mux} + t_{mem} + t_{setup} \\
 &= [30 + 25 + 250 + 20] \text{ ps} \\
 &= 325 \text{ ps (3.08 GHz)}
 \end{aligned}$$

Performance MC (3) - Tempo de Execução (1)

- As instruções requerem um número de ciclos variado :
 - 3 ciclos: beq, j
 - 4 ciclos: R-type, sw, addi
 - 5 ciclos: lw
- O CPI (Ciclos por Instrução) é uma média pesada.
- Podemos usar este [benchmark SPECINT2000](#) (programa típico):
 - 25% loads (5)
 - 10% stores (4)
 - 11% branches (3)
 - 2% jumps (3)
 - 52% R-type (4)
- CPI Médio** = $(0.11 + 0.02)(3) + (0.52 + 0.10)(4) + (0.25)(5) = 4.12$

Performance MC (4) - Tempo de Execução (1)

Qual o tempo de execução dum programa com 100 mil milhões de instruções, num CPU MC onde cada instrução demora em média 4.12 ciclos (CPI = 4.12), com $T_c = 325$ ps?

$$\begin{aligned}\text{Tempo de Execução} &= (\# \text{ instructions}) \times \text{CPI} \times T_c \\ &= (100 \times 10^9)(4.12)(325 \times 10^{-12}) \\ &= 133.9 \text{ seconds}\end{aligned}$$

Performance MC (4) - Tempo de Execução (2)

Tempo de Execução MC* = 133.9 secs

Mais lento que o CPU single-cycle (92.5 secs)! Porquê?

- O *overhead* (tempo desperdiçado) de sequenciação em cada etapa ($t_{\text{setup}} + t_{\text{pcq}} = 50$ ps) não pode ser ignorado.
- Embora a instrução mais lenta (*lw*) tenha sido decomposta em ciclos mais curtos, o ciclo do CPU *multicycle* ficou longe de ter sido reduzido de um factor de 5. Isto deve-se sobretudo ao *overhead* referido acima. No *multicycle* o *overhead* ocorre em todos os ciclos e não só no início do ciclo, como no caso do *single-cycle*.

$$T_{c_sc} / T_{c_MC} = 925 / 325 = 2.846 < 3x \text{ (Só!?)}$$

*IMO, embora o exemplo seja um bocado exagerado, chama a atenção para o problema. Isto é, uma boa ideia precisa ainda de apresentar resultados convincentes.

Exercícios MC (1) - Enunciado

Consulte o [Apêndice B](#) para a definição das instruções.

Faça uma cópia da [Figura 7.27 \(Datapath\)](#) para esboçar as modificações necessárias.

Assinale os **novos** sinais de controlo.

Faça uma cópia da [Tabela 7.39 \(Controlador FSM\)](#) e [Tabela 7.2 \(ALU Decoder\)](#) para anotar as modificações necessárias. Descreva quaisquer outras alterações relevantes.

Exercício 7.13

Modifique o CPU Multicycle para implementar uma das seguintes instruções:

- (a) srlv
- (b) ori
- (c) xori
- (d) jr
- (e) jal - extra

Exercício 7.14

Repita o Exercício 7.13 para as seguintes instruções:

- (a) bne
- (b) lb
- (c) lbu
- (d) andi

Exercícios 7.23 e 7.24

Cálculo do número de ciclos e do CPI de programas ASM.

Exercícios MC (2) - ApdxB - OpCodes - Tipo-I

Opcode	Name	Description	Opcode	Name	Description
000000 (0)	R-type	all R-type instructions	011100 (28)	mul rd, rs, rt	multiply (32-bit result)
000001 (1)	bltz rs, label / bgez rs, label	branch less than zero/branch greater than or equal to zero	100000 (32)	lb rt, imm(rs)	load byte
000010 (2)	j label	jump	100001 (33)	lh rt, imm(rs)	load halfword
000011 (3)	jal label	jump and link	100011 (35)	lw rt, imm(rs)	load word
000100 (4)	beq rs, rt, label	branch if equal	100100 (36)	lbu rt, imm(rs)	load byte unsigned
000101 (5)	bne rs, rt, label	branch if not equal	100101 (37)	lhu rt, imm(rs)	load halfword unsigned
000110 (6)	blez rs, label	branch if less than or equal to zero	101000 (40)	sb rt, imm(rs)	store byte
000111 (7)	bgtz rs, label	branch if greater than zero	101001 (41)	sh rt, imm(rs)	store halfword
001000 (8)	addi rt, rs, imm	add immediate	101011 (43)	sw rt, imm(rs)	store word
001001 (9)	addiu rt, rs, imm	add immediate unsigned	110001 (49)	lwc1 ft, imm(rs)	load word to FP coprocessor 1
001010 (10)	slti rt, rs, imm	set less than immediate	111001 (56)	swc1 ft, imm(rs)	store word to FP coprocessor 1
001011 (11)	sltiu rt, rs, imm	set less than immediate unsigned			
001100 (12)	andi rt, rs, imm	and immediate			
001101 (13)	ori rt, rs, imm	or immediate			
001110 (14)	xori rt, rs, imm	xor immediate			
001111 (15)	lui rt, imm	load upper immediate			
010000 (16)	mfc0 rt, rd / (rs = 0/4)	move from/to coprocessor 0			
010001 (17)	F-type	fop = 16/17: F-type instructions			
010001 (17)	bc1f label / (rt = 0/1)	fop = 8: branch if fpcond is FALSE/TRUE			

Single-Cycle: LUI, SLTI, JAL

Multicycle: BNE, ORI, JAL

Exercícios MC (2) - ApdxB - FunctField - Tipo-R

Table B.2 R-type instructions, sorted by funct

Funct	Name	Description
000000 (0)	sll rd, rt, shamt	shift left logical
000010 (2)	srl rd, rt, shamt	shift right logical
000011 (3)	sra rd, rt, shamt	shift right arithmetic
000100 (4)	sllv rd, rt, rs	shift left logical variable
000110 (6)	srlv rd, rt, rs	shift right logical variable
000111 (7)	srav rd, rt, rs	shift right arithmetic variable
001000 (8)	jr rs	jump register
001001 (9)	jalr rs	jump and link register
001100 (12)	syscall	system call
001101 (13)	break	break
010000 (16)	mfhi rd	move from hi
010001 (17)	mtli rs	move to hi
010010 (18)	mflo rd	move from lo
010011 (19)	mtlo rs	move to lo
011000 (24)	mult rs, rt	multiply
011001 (25)	multurs, rt	multiply unsigned
011010 (26)	div rs, rt	divide
011011 (27)	divu rs, rt	divide unsigned

Table B.2 R-type instructions, sorted by funct field-

Funct	Name	Description
100000 (32)	add rd, rs, rt	add
100001 (33)	addu rd, rs, rt	add unsigned
100010 (34)	sub rd, rs, rt	subtract
100011 (35)	subu rd, rs, rt	subtract unsigned
100100 (36)	and rd, rs, rt	and
100101 (37)	or rd, rs, rt	or
100110 (38)	xor rd, rs, rt	xor
100111 (39)	nor rd, rs, rt	nor
101010 (42)	slt rd, rs, rt	set less than
101011 (43)	sltu rd, rs, rt	set less than unsigned

Single-Cycle: JR, SL

Multicycle: JR

Exercícios MC (3) - Figura 7.27 - Datapath





Figura 7.27 Processador MIPS multicycle completo*

*Mas, sem suporte de 'jump'!

Exercícios MC (4) - Figura 7.39 - Controlador FSM



© A. Nunes da Cruz

IAC - MIPS - Exercícios Datapath - MC

10/24

ProbMC (2), P7.13b (1) - ORI: ALU Decoder

O *ALU Decoder* e o Controlador FSM precisam de ser **ambos** modificados.

13	rs	rt	imm
----	----	----	-----

`ori rt,rs,imm`

`ori` é uma instrução do tipo-I, por isso precisamos de criar um novo código `ALUOp=11`.
(Recorde-se que para `addi` não foi necessário porque o código `ALUOp=00` já existia).

ALUOp _{1:0}	Funct _{5:0}	ALUControl _{2:0}
00	X	010 (Add)
01	X	110 (Subtract)
10	100000 (add)	010 (Add)
10	100010 (sub)	110 (Subtract)
10	100100 (and)	000 (And)
10	100101 (or)	001 (Or)
10	101010 (slt)	111 (SLT)
11	X	001 (Or)

Tabela de verdade do *ALU decoder* para *ori*

© A. Nunes da Cruz

IAC - MIPS - Exercícios Datapath - MC

11/24

ProbMC (4), P7.13d (1) - jr - ALU Decoder


0 rs 0 0 0 8 jr rs

ALUOp _{1:0}	Funct _{5:0}	ALUControl _{2:0}
00	X	010 (Add)
01	X	110 (Subtract)
10	100000 (add)	010 (Add)
10	100010 (sub)	110 (Subtract)
10	100100 (and)	000 (And)
10	100101 (or)	001 (Or)
10	101010 (slt)	111 (SLT)
10	001000 (jr)	010 (Add)

Tabela de verdade do ALU decoder para jr

jr é uma instrução do tipo-R, com a particularidade de ambos rt e rd serem zero!
Precisamos só de adicionar uma linha para o respectivo código Funct_{5:0}, a o qual fazemos corresponder a saída ALUControl_{2:0} igual a Add. ALUOut = A + B (= \$0)

ProbMC (6), P7.13d (2) - jr - Controlador FSM



FSM modificada para jr

S6: ALUResult = A + \$0

S9: PC' := ALUOut = A

S6: Para além de executar a operação na ALU, deteta (nas instruções do tipo-R) se o código de função corresponde a jr. Em caso afirmativo, transita para o estado S9.

S9: Realiza a operação PC': = ALUOut, a qual precisa dos sinais PCSrc=1 e PCWrite.

ProbMC (8), PEx1 (2) - JAL - Controlador FSM





Figura 7.42 Processador MIPS multicycle com as extensões addi, j e jal

© A. Nunes da Cruz

IAC - MIPS - Exercícios Datapath - MC

18/24

ProbMC (9), P7.14a (1) - BNE: Datapath




1. Adiciona-se uma *gate* *and* extra com entradas *A* = not-Zero e *B* = Bne.
2. Modifica-se a *gate* *or* para ter 3 entradas.

© A. Nunes da Cruz

IAC - MIPS - Exercícios Datapath - MC

19/24

ProbMC (10), P7.14a (2) - BNE: Controlador FSM



© A. Nunes da Cruz

IAC - MIPS - Exercícios Datapath - MC

20/24

ProbMC (13), P7.23 (1) - CPI: P1

- a) Quanto ciclos são necessários para executar o seguinte programa num CPU multicyle?
- b) Qual é o valor do CPI deste programa (CPI = #Ciclos/#Intruções)?

```
.text
addi $s0, $0, 5    #
while: beq $s0, $0, done # while (result > 0) execute while block
      addi $s0, $s0, -1 # result = result-1
      j while
done:
```

© A. Nunes da Cruz

IAC - MIPS - Exercícios Datapath - MC

21/24

ProbMC (14), P7.23 (2) - CPI: P1

```
# P 7.23
# a) How many cycles are required to run the following program
# on the multicycle MIPS processor?
# A:  $4 + (3 + 4 + 3) \times 5 + 3 = 57$  clock cycles
# b) What is the CPI of this program?
# A: The number of instructions executed is  $1 + (3 \times 5) + 1 = 17$ .
# Thus,  $\text{CPI} = 57 \text{ clock cycles} / 17 \text{ instructions} = 3.35 \text{ CPI}$ 
#
.text
    addi    $s0, $0, 5    # addi = 4 cycles
# beq = 3, addi = 4, j = 3; num_cycles:  $5 \times (3 + 4 + 3) + 3 = 53$ 
# 5 times through the loop + last 'beq'
while: beq    $s0, $0, done # while (result > 0) execute while block
        addi    $s0, $s0, -1 # result = result-1
        j      while
done:
```

ProbMC (15), P7.24 (1) - CPI: P2

- a) Quanto ciclos são necessários para executar o seguinte programa num CPU multicycle?
- b) Qual é o valor do CPI deste programa?

```
.text
    add    $s0, $0, $0    # i = 0
    add    $s1, $0, $0    # sum = 0
    addi   $t0, $0, 10    # $t0 = 10
loop: slt   $t1, $s0, $t0  # if (i < 10) $t1 = 1 else $t1 = 0
    beq    $t1, $0, done  # if (i >= 10) branch to done
    add    $s1, $s1, $s0  # sum = sum + i
    addi   $s0, $s0, 1    # increment i
    j      loop
done:
```

ProbMC (16), P7.24 (2) - CPI: P2

```
# P 7.24 Repeat Exercise 7.23 for the following program.
# a) How many cycles are required to run the following program
# on the multicycle MIPS processor?
# A:  $3 \times 4 + 10 \times (4 + 3 + 4 + 4 + 3) + 4 + 3 = 12 + 180 + 7 = 199$  cycles
# b) What is the CPI of this program?
# A: The number of instructions executed is  $3 + (10 \times 5) + 2 = 55$ .
# Thus,  $\text{CPI} = 199 \text{ clock cycles} / 55 \text{ instructions} = 3.62 \text{ CPI}$ 
#
```

```
.text
add  $s0, $0, $0      # i = 0          (4)
add  $s1, $0, $0      # sum = 0        (4)
addi $t0, $0, 10      # $t0 = 10      (4)
# 10 times through the loop + last 'slt' + 'beq'
#  $3 \times 4 + 10 \times (4 + 3 + 4 + 4 + 3) + 4 + 3 = 199$ 
loop: slt  $t1, $s0, $t0 # if (i < 10) $t1 = 1 else $t1 = 0
      beq  $t1, $0, done # if (i >= 10) branch to done
      add  $s1, $s1, $s0 # sum = sum + i
      addi $s0, $s0, 1    # increment i
      j    loop
done:
```