

Arquitectura de Sistemas e Computadores II

1ª Frequência

Departamento de Informática
Universidade de Évora

31 de Outubro de 2018

Indique todos os cálculos efectuados

Perguntas rápidas

- [1 valor] Se um programa demora mais tempo a executar no computador X do que no computador Y , qual o computador que apresenta melhor desempenho para esse programa?
- [1 valor] O que é igual em dois processadores que implementam a mesma arquitectura, o CPI, as instruções que executam, ou a frequência do relógio?
- [1 valor] Na implementação MIPS monociclo, a execução da instrução `and` é mais rápida do que a da instrução `sw`?
- [1 valor] Qual o *speedup* máximo que se pode esperar obter ao passar de uma implementação monociclo de um processador para uma implementação *pipelined* com 8 andares?

Desempenho


5. Durante a execução do programa P são executadas 2 mil milhões de instruções, com a seguinte distribuição:

Classe	Aritméticas	Leitura da memória	Escrita na memória	Saltos
%	40	25	10	25
CPI	2	6	5	4

- [1,5 valores] Qual o CPI de P ?
 - [2 valores] Se a execução do programa demorar 7,6s, qual é o período do relógio do processador? (Se não resolveu a alínea anterior e precisar de saber o CPI de P , use o valor 15,2.)
6. [1,5 valores] Quantas vezes é necessário reduzir o tempo das instruções correspondentes a 80% do tempo total de execução de um programa para obter um *speedup* de 2,5?

Implementação MIPS monociclo

7. [6 valores] Pretende-se que a implementação MIPS monociclo da Figura 1 suporte a execução da instrução `addipc` (*add immediate to PC*), que é uma instrução tipo-I com dois argumentos:



Esta instrução coloca, no registo `rt`, o valor obtido somando o endereço da instrução a `immediate` $\times 4$, sendo `immediate` um valor com sinal.

- (a) Quais das unidades funcionais e dos *multiplexers* existentes serão usados na execução desta instrução? (Identifique um *multiplexer* através do sinal que o controla.)
- (b) Que unidades funcionais (incluindo *multiplexers*) e que sinais de controlo é necessário acrescentar?
- (c) Quais os valores que os vários sinais de controlo deverão ter e qual a operação realizada pela ALU durante a execução desta instrução? (Não é necessário apresentar o valor de *ALUOp*.)
- (d) Apresente na Figura 1 as alterações à implementação que considerar necessário fazer.

8. Seja $PC = 004C1FA8_{16}$ o endereço da instrução `sub $t0, $v1, $t0`, cuja codificação binária completa é a seguinte:

bit	31	26	21	16	11	6	0
	000000	00011	01000	01000	00000	100010	

- (a) [2,5 valores] Sejam os seguintes os valores contidos em alguns dos registos do processador, quando a execução da instrução se inicia:

Registo	1	3	4	8	10	11	16	23	24	31
Valor	88	100	3201	122	56	0	32	93000	4	4444444

Indique os valores que estão presentes, no fim do ciclo em que a instrução executa, nos pontos ①, ②, ③, e ④ do circuito da Figura 2. Use a base de numeração que achar conveniente para cada um dos valores.

(Se necessitar do conteúdo de um registo não contemplado na tabela acima, considere que esse registo contém o valor obtido adicionando 1000 ao número do registo.)

- (b) [2,5 valores] Sejam as seguintes as latências das várias componentes do processador:

PC	Memórias	Banco registos	ALU	Somadores	<i>Shift left 2</i>	Extensão com sinal	<i>Multiplexers</i>	Controlo	Controlo da ALU
10 ps	250 ps	100 ps	200 ps	180 ps	2 ps	3 ps	25 ps	35 ps	13 ps

(Considere que os restantes elementos lógicos têm latência zero.)

Calcule o tempo que demora, desde o início do ciclo de relógio em que a instrução é executada, até que os valores correctos estejam disponíveis nos pontos ①, ②, ③ e ④ do circuito da Figura 2. Explícite *todos* os tempos que considerou, nos cálculos que fez, para chegar aos valores que obteve.

(Sugestão: Inclua esses valores na figura.)

Nome: _____ Número: _____




Figura 1: Diagrama de blocos da implementação MIPS monociclo para a **pergunta 7**




Figura 2: Diagrama de blocos da implementação MIPS monociclo para a **pergunta 8**