

# Cátedra de Arquitectura de Computadoras

## Trabajo Práctico N° I ALU

Carrizo, Aixa Mariel Piñero, Tomás Santiago 15 de Octubre de 2020





## Índice

Índice														1								
1.	Enu	nciado																				2
2.		arrollo																				3
	2.1.	ALU																				3
		2.1.1.	Diseño																			3
		2.1.2.	Testbench																		 ,	4
		2.1.3.	Simulación																			6
	2.2.	Top.																				7
		2.2.1.	Diseño																			7
		2.2.2.	Testbench																			9
		2.2.3.	Simulación																			11
3.	Cálo	culo de	frecuenci	a m	áxi	ma	ì															12
A Conclusiones														19								





## 1. Enunciado

El objetivo de este trabajo es implementar en FPGA una ALU, cuyos requerimientos son los siguientes:

- Debe ser parametrizable (bus de datos) para poder ser utilizada posteriormente en el trabajo final;
- Validar el desarrollo por medio de Test Bench;
- Las operaciones de la ALU deben ser las siguientes:

• ADD: 100000
• SUB: 100010
• AND: 100100
• OR: 100101
• XOR: 100110
• SRA: 000011
• SRL: 000010
• NOR: 100111




Figura 1: Esquema del proyecto.





### 2. Desarrollo

Lo primero que se realizó fue el diseño de la ALU, que es un circuito puramente combinacional. Luego, se realizó el diseño de un módulo top, en el que se utiliza un clock y se realiza el ingreso de los valores a las entradas de la ALU.

#### 2.1. ALU

#### 2.1.1. Diseño

En este diseño, la ALU tiene tres entradas y una única salida. Las dos entradas que corresponden a los datos y la salida son de tamaño parametrizable: N\_BITS, mientras que la entrada correspondiente a la operación a realizar es fija (6 bits).

Las entradas son de tipo *wire*, ya que se ingresan mediante el *switch*. La salida, por otro lado, es de tipo *reg* para almacenar su valor.

Cada vez que se detecte un cambio, se comprueba el código de operación y se la ejecuta. En caso de que el número de operación no sea correcto, se pone la salida en 0.

Código 1: Código fuente de la ALU.

```
'timescale 1ns / 1ps
2
  module alu#(
3
    //Parameters
    parameter
                 N_BITS
                                   = 8
5
  )
6
  (
7
    //inputs
    input wire [N_BITS-1:0]
                                  i_dato_A,
9
    input wire [N_BITS-1:0]
                                  i_dato_B,
10
    input wire [5:0]
                                  i_operacion,
11
12
    //output
13
    output reg [N_BITS-1:0]
                                  o_alu
14
15
  );
16
      always@(*) begin:alu
17
           case(i_operacion)
18
           6'b100000: o_alu = i_dato_A + i_dato_B;
                                                           //suma
19
           6'b100010:
                       o_alu = i_dato_A - i_dato_B;
                                                           //resta
20
                                                           //and
           6'b100100:
                       o_alu = i_dato_A & i_dato_B;
21
           6'b100101:
                       o_alu = i_dato_A | i_dato_B;
                                                           //or
22
                       o_alu = i_dato_A ^ i_dato_B;
                                                           //xor
           6'b100110:
23
           6'b000011:
                       o_alu = i_dato_A >>> i_dato_B;
                                                           //SRA (arithmetic):
24
              extiende el signo
           6'b000010:
                       o_alu = i_dato_A >> i_dato_B;
                                                           //SRL (logic): insterta
25
               0
           6'b100111: o_alu = ~(i_dato_A | i_dato_B); //nor
26
           default: o_alu = {N_BITS{1'b0}};
                                                          //default = 0
27
           endcase
28
29
      end
  endmodule
```





El esquema RTL resultante es el siguiente:




Figura 2: Esquema RTL del módulo ALU en Vivado.

#### 2.1.2. Testbench

En el testbench, se generan entradas aleatorias con cada flanco de subida del clock y se realiza una operación tras otra hasta que se termine el tiempo de ejecución del test (en este caso 1000 [ns]).

Código 2: Testbench para la ALU.

```
'timescale 1ns / 1ps
3
  module tb_alu();
    localparam N_BITS
                                 = 8;
5
    //operaciones de la alu
    localparam ADD = 6'b100000;
    localparam SUB = 6'b100010;
9
    localparam AND = 6'b100100;
10
    localparam OR
                     = 6'b100101;
11
    localparam XOR = 6'b100110;
12
    localparam SRA = 6'b000011;
13
    localparam SRL = 6'b000010;
14
    localparam NOR = 6'b100111;
15
16
    // señales para el testbench
17
         [N_BITS-1:0]
                                 dato_a;
18
          [N_BITS -1:0]
    reg
                                 dato_b;
19
    reg
          [N_BITS-3:0]
                                 operacion;
20
    wire [N_BITS-1:0]
21
                                 resul;
          [N_BITS -1:0]
                                 resul_esperado;
22
    reg
          [3:0]
                                 id_op; //para realizar las operaciones
23
    reg
    reg
                                 clk;
24
25
    reg
                                 test_start;
```





```
26
27
28
    initial begin
       //inicializacion de variables en 0
29
       id_op = 4,b0;
30
       dato_a = 8, b0;
31
       dato_b = 8, b0;
32
       operacion = 6'b0;
33
       resul_esperado = 8'b0;
34
       test_start = 1'b0;
35
       clk = 1,b0;
36
37
       #50
38
39
       test_start = 1'b1;
       #1000
40
41
       $display ("----");
42
       $finish();
43
44
45
46
    always@(posedge clk)
47
48
    begin
       dato_a <= $random();</pre>
49
       dato_b <= $urandom();</pre>
50
     end
51
52
53
    always @(posedge clk)
54
    begin
55
       case(id_op)
56
       4'd0:
57
            begin
                operacion <= ADD;</pre>
59
                resul_esperado <= dato_a + dato_b;</pre>
60
            end
61
       4'd1:
62
63
                 operacion <= SUB;
64
                resul_esperado <= dato_a - dato_b;</pre>
65
            end
       4'd2:
67
            begin
68
69
                 operacion <= AND;
                 resul_esperado <= dato_a & dato_b;</pre>
70
            end
71
       4'd3:
72
            begin
73
                 operacion <= OR;
74
                 resul_esperado <= dato_a | dato_b;
75
            end
76
       4'd4:
77
78
                 operacion <= XOR;
79
                 resul_esperado <= dato_a ^ dato_b;</pre>
80
81
            end
       4'd5:
82
            begin
83
```





```
operacion <= SRA;
84
                 resul_esperado <= dato_a >>> dato_b;
85
            end
86
        4'd6:
87
            begin
88
                 operacion <= SRL;
89
                 resul_esperado <= dato_a >> dato_b;
90
            end
91
        4'd7:
92
            begin
                 operacion <= NOR;
94
                 resul_esperado <= ~(dato_a | dato_b);
95
            end
96
        default: $finish();
        endcase
98
     end
99
100
     always #10 clk = ~clk;
102
     always @(posedge clk)
103
     begin
104
       if (test_start)
105
         begin
106
            if(resul != resul_esperado)
107
108
                 begin
                      $display("---- TEST FALLO ----");
109
                      $display(id_op);
110
                      $display(resul);
111
                      $display(resul_esperado);
112
                      $finish();
113
                 end //end if
114
            id_{op} = (id_{op} + 4'b1) \% 8;
115
         end
116
     end
117
118
     {\tt alu}
119
     #
120
     (
121
            .N_BITS(N_BITS)
122
     )
123
124
     my_alu
125
            .i_dato_A(dato_a),
126
            .i_dato_B(dato_b),
127
            .i_operacion(operacion),
128
            .o_alu(resul)
129
      );
130
   endmodule
```

#### 2.1.3. Simulación

Primero se realizó la simulación de comportamiento del módulo diseñado. El resultado fue el siguiente:








Figura 3: Simulación de comportamiento.

En la Fig. 3 se puede observar que la ALU funciona correctamente. En *cyan* está el resultado de la operación realizada y en amarillo el resultado esperado. Cabe mencionar que las operaciones solamente se realizan si la variable *test start* se encuentra en 1.

Luego, se realizó la simulación post-síntesis con timing. Su resultado fue:




Figura 4: Simulación post-síntesis con timing.

En la Fig. 4 se pueden ver la presencia de retardos entre los resultados de las las operaciones, dado que los cambios en la salida del módulo ya no coinciden con los flancos positivos del *clock*. Esto se debe a que, al momento de implementar el diseño en la FPGA, existe un retardo propio del hardware que se simula.

## 2.2. Top

#### 2.2.1. Diseño

En el módulo 'top' se implementaron el switch, los botones y los LEDs. Los dos primeros como entradas y el último como salida, todos tipo wire.

Este módulo instancia un módulo ALU llamado ' $my\_alu$ ', pasando como parámetros la cantidad de bits de las entradas, el valor de las mismas (a través del switch) y asigna el resultado de la ALU a los LEDs.

Cada vez que se detecte un flanco de subida del *clock*, se verifica qué entrada se ingresó: el dato A, el dato B o la operación a realizar.

A continuación se muestra el código fuente.

Código 3: Código fuente del sistema.

```
timescale 1ns / 1ps

module top

#
(
parameter N_BITS = 8)
)
```





```
8 (
       input wire [N_BITS-1:0] i_switch,
9
10
       input wire [2:0]
                                    i_boton,
       input wire
                                    i_clock,
11
       output wire [N_BITS-1:0] o_leds
12
13 );
       reg [N_BITS-1:0] dato_a;
14
       reg [N_BITS-1:0] dato_b;
15
       reg [5:0]
                        operacion;
16
17
       //instancia el modulo ALU
18
       alu
19
       #
20
       (
21
            .N_BITS(N_BITS)
22
       )
23
       my_alu
24
25
26
            .i_dato_A(dato_a),
            .i_dato_B(dato_b),
27
           .i_operacion(operacion),
28
           .o_alu(o_leds)
29
       );
30
31
       //asigna los numeros ingresados segun los
32
33
       //botones
       always@(posedge i_clock) begin:inputs
34
35
           case(i_boton)
36
           3'b001: dato_a <= i_switch;</pre>
37
           3'b010: dato_b <= i_switch;</pre>
38
           3'b100: operacion <= i_switch;</pre>
39
           \verb"endcase"
40
41
       end//inputs
42
43
  endmodule
```





El esquema RTL resultante es el que se muestra a continuación.




Figura 5: Esquema RTL del módulo top en Vivado.

#### 2.2.2. Testbench

El testbench del módulo top es muy simple: inicia los valores de clock, botones, switch e "id\_op" en 0. Luego, se ingresan los valores de los datos, presionando sus botones correspondientes y finalmente, en un bucle for, se realizan todas las operaciones con dichos valores.

A continuación se muestra el código utilizado:

Código 4: Testbench para el sistema.

```
'timescale 1ns / 1ps
2
3
  module tb_top();
4
    localparam N_BITS
5
    localparam N_OPERACIONES = 8;
6
    //operaciones de la alu
    localparam ADD = 6'b100000;
9
    localparam SUB = 6'b100010;
10
    localparam AND = 6'b100100;
11
    localparam OR
                    = 6'b100101;
12
    localparam XOR = 6'b100110;
13
    localparam SRA = 6'b000011;
14
    localparam SRL = 6'b000010;
15
    localparam NOR = 6'b100111;
16
17
       señales para el testbench
18
          [N_BITS-1:0] switch;
    reg
19
    reg
          [2:0]
                        boton;
20
21
    reg
                        clk;
    wire [N_BITS-1:0] leds;
22
23
          [3:0]
                        id_op; //para realizar las operaciones
    reg
24
25
```





```
initial begin
26
      //inicializacion de variables en 0
27
             = 1, b0;
      clk
28
      boton = 3'b0;
29
      switch = {N_BITS {1'b0}};
30
      id_op = 4,b0;
31
32
      //asigna un valor a i_dato_A
33
      #100
34
      switch = {$urandom()};
35
      #50
36
      boton = 3, b001;
37
      #50
38
      boton = 3'b000;
39
40
      //asigna un valor a i_dato_B
41
42
      switch = {$urandom()};
43
44
      #50
      boton = 3'b010;
45
      #50
46
      boton = 3'b000;
47
48
      //realiza todas las operaciones de la alu con
49
      //los datos dados
50
      for(id_op = 0; id_op < N_OPERACIONES; id_op = id_op + 1)</pre>
51
      begin
52
53
       #50
54
       boton = 3'b100;
55
       case(id_op)
56
       4'd0: switch = ADD;
57
       4'd1: switch = SUB;
       4'd2: switch = AND;
59
       4'd3: switch = OR;
60
       4'd4: switch = XOR;
61
       4'd5: switch = SRA;
62
       4'd6: switch = SRL;
63
       4'd7: switch = NOR;
64
       endcase
65
       #50
67
         boton = 3'b000;
68
69
      end
70
71
      $display("----");
72
      $finish();
73
74
75
    //inicio el modulo top que, asu vez,
76
    //instancia la ALU
77
    top
78
    #(
79
      .N_BITS(N_BITS)
80
    )
81
    u_top
82
    (
83
```





```
(switch),
       .i_switch
85
       .i_boton
                    (boton),
       .i_clock
                       (clk),
86
                       (leds)
       .o_leds
87
88
89
     //genera el clock
90
     always #10 clk = ~clk;
91
  endmodule
```

#### 2.2.3. Simulación

En este caso se realizó lo mismo que en la sección 2.1.3.



Figura 6: Simulación de comportamiento: 'top'.

En la Fig. 6 se observa que todos los cambios de valor en la salida 'o\_leds' ocurren con el flanco positivo del *clock*.

Los símbolos 'XXXXXXX' indican que al iniciar la ejecución, los valores son desconocidos, y por lo tanto, inválidos.



Figura 7: Simulación post-síntesis con timing: 'top'.

La Fig. 7 muestra el resultado de la simulación post-síntesis con timing, donde los valores desconocidos, si bien siguen presentes, permanecen durante un tiempo menor en todas las variables, en comparación a la simulación de comportamiento realizada anteriormente. También se ven los retardos generados en la salida, de forma que los cambios en la misma ya no coinciden con el flanco positivo del clock.





## 3. Cálculo de frecuencia máxima

Para obtener el valor de la máxima frecuencia a la que puede trabajar el circuito se tomaron los tiempos de *setup* para cada uno de los botones. Los valores son:

 Tiempo de retardo entre que se presiona el primer botón y el dato está disponible en la ALU:

$$t_{setup_A} = 2.52 [ns]$$

■ Tiempo de retardo entre que se presiona el segundo botón y el dato está disponible en la ALU:

$$t_{setup_B} = 12{,}52\left[ns\right]$$

■ Tiempo de retardo entre que se presiona el tercer botón y el resultado está disponible:

$$t_{setup_{R}} = 16,662 [ns]$$

Sumando los tiempos mencionados, se obtiene el tiempo del clock:

$$t_{clock} = t_{setup_A} + t_{setup_B} + t_{setup_R}$$
  
 $t_{clock} = 2,52 + 12,52 + 16,662$   
 $t_{clock} = 31,702 [ns]$ 

Finalmente, el periodo del *clock* es:

$$T_{clock} = 31,54 \left[ MHz \right] \tag{1}$$

## 4. Conclusiones

El diseño de los módulos no resultó complejo, pero se tuvo problemas con las simulaciones del testbench de la ALU, que en un principio no tenían diferencia, ya que todos los cambios de variable ocurrían simultáneamente con el flanco positivo del clock. Por este motivo, se cambió la placa 'Basys 3' por una 'Spartan 7'. Finalmente, el problema resultó ser el diseño que se estaba utilizando.