

# Cátedra de Arquitectura de Computadoras

# Trabajo Práctico N° II UART

Carrizo, Aixa Mariel Piñero, Tomás Santiago 19 de Noviembre de 2020





# Índice

Indice			1
1.	Enuncia	do	2
2.	Desarrollo		2
	2.1. ALU	J	3
	2.1.	1. Diseño	3
	2.2. UA	RT	4
	2.2.	1. Diseño	4
		2.2.1.1. Baud rate generator	4
		2.2.1.2. Receptor (RX)	7
		2.2.1.3. Transmisor $(TX)$	11
		2.2.1.4. top_uart	16
	2.2.	$2.  Testbench  \dots  \dots  \dots  \dots  \dots  \dots  \dots  \dots  \dots  $	17
	2.3. Inte	rfaz	19
	2.3.	1. Diseño	19
	2.3.	$2.  Testbench  \dots  \dots  \dots  \dots  \dots  \dots  \dots  \dots  \dots  $	21
	2.4. top_	_all	23
3. Cálculo de frecuencia máxima			28
2.4. top_all		28	
R	Conclusiones 28		





## 1. Enunciado

El objetivo de este trabajo es implementar en FPGA, en Verilog, un módulo UART que se comunique con el módulo ALU realizado en el trabajo práctico anterior. Los requerimientos del trabajo son los siguientes:

- El baudrate al que trabaja el módulo UART debe ser parametrizable;
- Debe existir una interfaz que comunique el módulo UART con el módulo ALU;
- El módulo UART y la interfaz deben ser diseñados como una máquina de estados (FSM);
- Validar el desarrollo por medio de *Test Bench*.




Figura 1: Esquema del proyecto.

## 2. Desarrollo

El diseño se dividió en cuatro módulos principales:

- alu: tiene tres entradas y una única salida. Las dos entradas que corresponden a los datos y la salida son de tamaño parametrizable, N\_BITS, mientras que la entrada correspondiente a la operación a realizar es fija (6 bits).
- top\_uart: se utiliza para corroborar el funcionamiento correcto de los módulos que conforman el UART, conectando la salida del receptor a la entrada del transmisor.
- interface: es el encargado de realizar la comunicación entre el UART y la ALU.
- top all: instancia los módulos que constituyen el UART, la interfaz y la ALU.





## 2.1. ALU

#### 2.1.1. Diseño

Es el diseño que se utilizó en el trabajo práctico I, con una modificación: las operaciones a realizar son parámetros locales del módulo. Su código es el siguiente:

Código 1: Código fuente de la ALU.

```
'timescale 1ns / 1ps
2
3
  module alu#(
    //Parameters
4
    parameter
                 N_BITS
                                   = 8
5
  )
6
7
  (
    localparam ADD =6'b100000;
8
    localparam SUB =6'b100010;
9
    localparam AND =6'b100100;
10
    localparam OR
                    =6 'b100101;
11
    localparam XOR =6'b100110;
12
    localparam SRA =6'b000011;
13
14
    localparam SRL =6'b000010;
    localparam NOR =6'b100111;
15
16
    //inputs
17
18
    input wire [N_BITS-1:0]
                                  i_dato_A,
    input wire [N_BITS-1:0]
                                  i_dato_B,
19
    input wire [5:0]
                                  i_operacion,
20
21
22
    //output
    output reg [N_BITS-1:0]
                                  o_alu
23
  );
24
25
      always@(*) begin:alu
26
           case(i_operacion)
27
                 o_alu = i_dato_A + i_dato_B;
                                                     //suma
           ADD:
28
                                                     //resta
           SUB:
                 o_alu = i_dato_A - i_dato_B;
29
                 o_alu = i_dato_A & i_dato_B;
                                                     //and
30
                                                    //or
           OR:
                 o_alu = i_dato_A | i_dato_B;
31
                 o_alu = i_dato_A ^ i_dato_B;
                                                    //xor
           XOR:
32
           SRA:
                 o_alu = i_dato_A >>> i_dato_B;
33
                                                    //SRA (arithmetic): extiende
              el signo
                                                    //SRL (logic): insterta 0
           SRL:
                 o_alu = i_dato_A >> i_dato_B;
34
           NOR:
                 o_alu = ~(i_dato_A | i_dato_B); //nor
35
           default: o_alu = {N_BITS{1'b0}};
                                                    //default = 0
           endcase
37
      end
38
  endmodule
```





## 2.2. UART

#### 2.2.1. Diseño

El diseño del módulo UART se basa en el libro 'FPGA Prototyping by Verilog examples' [1]. Dicho diseño consta de cuatro módulos:

- Receptor;
- Transmisor;
- Generador de baudrate;
- Interfaz FIFO.

En este caso, la interfaz FIFO no fue implementada debido a que se reemplaza por la interfaz que comunica el UART con la ALU.

Los parámetros que utiliza el módulo UART son los siguientes:

- N\_BITS: el tamaño de los datos a recibir/enviar. En este caso, los datos son de 8 bits.
- F\_CLOCK: la frecuencia a la que está trabajando el circuito. Para este trabajo la frecuencia es de 50 [MHz].
- BAUDRATE: número de bits por segundo (bps). El valor utilizado es 9600 bps.
- SAMPLING: cantidad de *ticks* a contar para detectar los bits de *stop*. Dichos *ticks* son 16, 24 y 32 para 1, 1.5 y 2 bits de *stop*, respectivamente.

En la Figura 2 se observa cómo el receptor y el transmisor interpretan el dato: un bit de inicio, 8 bits de datos y un bit de stop. El bit de paridad no se utiliza.



Figura 2: Recepción/Transmisión de bits.

A continuación se explicará el diseño de cada uno de los módulos del UART junto a su validación.

## 2.2.1.1 Baud rate generator

Genera una señal de muestreo cuya frecuencia es 16, 24 ó 32 veces el *baud rate* del UART. Esta señal funciona como *ticks* válidos para evitar añadir un nuevo dominio de *clock*.

La fórmula para la tasa de muestreo es la siguiente:

$$ticks = \frac{f_{clock}}{baudrate * sampling} \tag{1}$$



Como en este caso se trabaja con un una frecuencia de clock de 50 [MHz], 9600 bps y un bit de stop, la ecuación 1 queda:

$$ticks = \frac{50 * 10^6}{9600 * 16}$$
$$ticks = \frac{50 * 10^6}{153600}$$
$$ticks = 326$$

Por lo tanto, se generará un 1 lógico cada 326 ciclos del *clock*.

En el Código **2** se muestra el diseño de este módulo, que consiste en un contador descendente de N\_BITS según el resultado de CUENTA, que utiliza la ecuación **1**. Al tener un resultado con punto flotante, se realiza una reducción del contador para corroborar que haya llegado a 0.

Código 2: Código fuente de 'baudrate\_generator'.

```
'timescale 1ns / 1ps
2
  module baudrate_generator#
4
    parameter F_CLOCK = 50E6,
    parameter BAUDRATE = 9600,
    parameter SAMPLING = 16
8
9
    input wire i_clk, i_reset,
10
11
    output wire o_tick
 );
12
13
    localparam CUENTA = F_CLOCK / (BAUDRATE * SAMPLING);
14
    localparam N_BITS = $clog2(CUENTA);
15
16
          [N_BITS-1:0] contador;
    reg
17
18
    always @(posedge i_clk) begin:cuenta
19
      if(i_reset || o_tick)
20
        contador <= CUENTA - 1;</pre>
21
      else
22
           contador <= contador - 1;</pre>
23
    end
24
25
    //como se trabaja con valores flotantes (CUENTA)
26
    //se realiza una reduccion al contador para poner
    //en 1 ó 0 la salida, indicada por |
28
    assign o_tick = ~(|contador); //cuando contador == 0, se produce un tick
29
  endmodule
```





A continuación se muestra el código fuente del testbench y su resultado.

Código 3: Testbench de 'baudrate generator'.

```
'timescale 1ns / 1ps
2
  module tb_baudrate_generator();
3
4
      reg clk, reset;
5
      wire ticks;
6
      initial begin
           clk = 1,b0;
9
           reset = 1,b1;
10
11
           #10
12
           reset = 1,b0;
13
           #654
15
           $finish();
16
       end
17
18
       always #1 clk = ~clk;
19
20
      baudrate_generator
21
22
      #(
           .F_CLOCK(50E6), .BAUDRATE(9600), .SAMPLING(16)
23
        )
24
       u_bd_gen
25
26
           .i_clk(clk), .i_reset(reset),
27
           .o_tick(ticks)
28
        );
29
30
  endmodule
```




Figura 3: Resultado de 'tb\_baudrate\_generator'.





## 2.2.1.2 Receptor (RX)

Es una máquina de estados que evoluciona según las entradas i\_rx e i\_ticks. Su tarea consiste en recibir el dato bit a bit, moviéndolos hacia la derecha DATA\_BITS veces hasta obtener el dato completo. DATA\_BITS es un parámetro que vale 8 para este caso.

En la siguiente Figura se muestra el diagrama de estados:




Figura 4: Diagrama de estados del RX.

El receptor tiene como estado inicial el estado IDLE. El autómata queda en este estado hasta recibir un bit de inicio a través de la señal de entrada  $i\_rx$ , pasando así al estado START. En este estado, espera 7 ticks para situarse en el medio del bit de inicio y así detectarlo. Una vez detectado este bit, se pasa al estado DATA, donde se esperan 16 ticks para asegurarse que se encuentra en el centro del bit recibido y así guardarlo. Ya recibidos los 8 bits, se pasa al estado STOP, en el que lee un único bit de stop, indica que la recepción terminó mediante la salida  $o\_rx\_done$  y vuelve al estado inicial.

El código es el siguiente:

Código 4: Código fuente de 'rx uart'.

```
'timescale 1ns / 1ps
2
  module rx_uart#
3
4
  (
    parameter DATA_BITS = 8,
    parameter N_TICKS = 16 //Ticks para los bits de stop
6
7
  )
8
    input
                           i_clk, i_reset,
9
    input
            wire
                           i_rx, i_ticks,
10
    output reg
                           o_rx_done,
11
    output wire [DATA_BITS-1:0] o_data_out
12
13);
14
```



71



```
//declaracion de los estados
15
    localparam [1:0] IDLE = 2'b00;
16
    localparam [1:0] START = 2'b01;
17
    localparam [1:0] DATA = 2'b10;
18
    localparam [1:0] STOP = 2'b11;
19
20
    //declaracion de variables
21
    //2 en funcion de los data bits: para contar la cantidad de bits
22
    //3 en funcion del n_ticks: 16n
23
24
    reg [1:0]
                      state_reg, next_state;
25
    reg [2:0]
                      bits_counter, next_bit_counter; //contador de los bits
26
    reg [3:0]
                      sampling_counter, next_sampling_counter; //contador de
27
        ticks
    reg [DATA_BITS-1:0] buffer, next_buffer; //bits recibidos
28
      reg [DATA_BITS-1:0] data_out;
29
30
    //cambios de estado
31
32
    always @(posedge i_clk) begin:check_state
      if(i_reset)
33
         begin
34
                            <= IDLE;
           state_reg
35
           sampling_counter <= 0;</pre>
36
                            <= 0;
           bits_counter
37
38
           buffer
                              <= 0;
         end
39
      else
40
         begin
41
42
           state_reg
                            <= next_state;</pre>
           sampling_counter <= next_sampling_counter;</pre>
43
           bits_counter
                            <= next_bit_counter;</pre>
44
           buffer
                              <= next_buffer;</pre>
45
46
         end
47
    end//check_state
48
    //estados siguientes
49
    always @(*) begin:next
50
      next_state = state_reg;
51
      o_rx_done = 1,b0;
52
53
      next_sampling_counter = sampling_counter;
      next_bit_counter
                             = bits_counter;
55
      next_buffer
                             = buffer;
56
57
      case(state_reg)
58
         IDLE:
59
         begin
60
           if(~i_rx)
61
           begin
62
             next_state = START;
63
64
             next_sampling_counter = 0;
65
66
         end
67
68
69
70
```





```
START:
72
73
          begin
            if(i_ticks)
74
            begin
75
              if(sampling_counter == 7)
76
              begin
                next_state = DATA;
78
79
                next_sampling_counter = 0;
80
                next_bit_counter
81
              end
82
              else
83
                next_sampling_counter = sampling_counter + 1;
84
85
            end
          end
86
87
          DATA:
88
          begin
            if(i_ticks)
90
            begin
91
              if(sampling_counter == 15)
92
              begin
93
                next_sampling_counter = 0;
94
                next_buffer = {i_rx, buffer[7:1]};//orderna los bits recibidos
95
                if(next_bit_counter == (DATA_BITS-1))
97
                   next_state = STOP;
98
                 else
99
                   next_bit_counter = bits_counter + 1;
100
              end
101
              else
102
                next_sampling_counter = sampling_counter + 1;
103
            end
          end
105
106
          STOP:
107
108
          begin
            if(i_ticks)
109
            begin
110
              if(sampling_counter == (N_TICKS-1))
111
112
              begin
                next_state = IDLE;
113
                o_rx_done = 1'b1;
114
                             = buffer;
115
                data_out
              end
116
117
                next_sampling_counter = sampling_counter + 1;
118
119
            end
          end
120
       endcase
121
     end
122
123
     //output
124
     assign o_data_out = data_out;
125
126
   endmodule
```





El testbench y su resultado se muestran a continuación:

Código 5: Testbench de 'rx uart'.

```
'timescale 1ns / 1ps
2
  module tb_rx_uart();
3
4
      localparam
                   F_CLOCK = 50E6;
5
      localparam BAUDRATE = 9600;
6
      localparam
                   DBITS = 8;
7
                   TICKS = 16;
      localparam
8
      localparam CNT_BITS = $clog2(DBITS);
9
10
11
      reg
                          clk, reset;
                          rx;
      reg
12
      wire
                          tick;
13
       wire
                          rx_done;
14
       wire [DBITS-1:0] data_out;
15
16
      reg [CNT_BITS -1:0] ii;
17
18
       initial begin
19
           reset = 1'b1;
20
           clk = 1,b0;
21
22
           rx = 1,b1;
23
           #40 reset = 1'b0;
24
25
           #104320
26
           rx = 1'b0; //bit de inicio
27
28
           //comienzo a enviar el dato random de N_BITS bits
29
30
           //de LSB a MSB
           for(ii = 0; ii < DBITS; ii = ii + 1)</pre>
31
                #104320 \text{ rx} = 1'b1;
32
33
           #104320
34
           rx = 1'b1; //bit de stop
35
       end
36
37
       always @(*)
38
       begin
39
           if(rx\_done == 1)
40
41
                $display("----- TEST OK! -----");
42
                $finish;
43
           end
44
45
       end
46
       always #10 clk = ~clk;
47
48
       rx_uart
49
50
           .DATA_BITS(DBITS), .N_TICKS(TICKS)
51
        )
52
53
       u_rx_uart
54
           .i_clk(clk), .i_reset(reset),
55
```





```
.i_rx(rx), .i_ticks(tick),
56
           .o_rx_done(rx_done),
57
           .o_data_out(data_out)
58
       );
59
60
       baudrate_generator
61
62
           .F_CLOCK(F_CLOCK), .BAUDRATE(BAUDRATE), .SAMPLING(TICKS)
63
64
       u_bd_generator
66
           .i_clk(clk), .i_reset(reset),
67
           .o_tick(tick)
68
        );
69
70
  endmodule
```




Figura 5: Resultado de 'tb\_rx\_uart'.

## 2.2.1.3 Transmisor (TX)

Es una máquina de estados que evoluciona según las entradas i\_tx\_start e i\_data\_in. Su tarea consiste en enviar bit a bit los 8 bits recibidos mediante la señal i\_data\_in como se mencionó anteriormente (ver Figura 2). Esto se logra moviendo los bits del dato hacia la derecha a medida que se van transmitiendo.




Figura 6: Diagrama de estados del TX.





En la Figura **6** se muestra la máquina de estados del transmisor, que es similar a la del receptor. La diferencia reside en que en el estado *START* se esperan 16 *ticks* en lugar de 7, ya que la posibilidad de sobre muestreo no existe.

El código del transmisor es el siguiente:

Código 6: Código fuente de 'tx uart'.

```
'timescale 1ns / 1ps
2
  module tx_uart#
3
4
5
    parameter DATA_BITS = 8,
    parameter N_TICKS = 16 //Ticks para los bits de stop
6
  )
7
  (
8
    input
            wire
                           i_clk, i_reset,
9
    input
            wire
                           i_tx_start, i_ticks,
10
            wire [DATA_BITS-1:0] i_data_in,
    input
11
12
    output reg
                           o_tx_done,
                           o_data_out
13
    output wire
  );
14
15
16
    //declaracion de los estados
    localparam [1:0] IDLE = 2'b00;
17
    localparam [1:0] START = 2'b01;
18
    localparam [1:0] DATA
                              = 2, b10;
19
    localparam [1:0] STOP
20
                              = 2'b11;
21
    //declaracion de variables
22
    reg [1:0]
23
                    state_reg, next_state;
                    bits_counter, next_bit_counter; //contador de los bits
24
    reg [2:0]
    reg [3:0]
                       sampling_counter, next_sampling_counter; //contador de
25
        ticks
    reg [DATA_BITS-1:0] buffer, next_buffer;
26
                  tx_data, next_tx;
27
28
    //cambios de estado
29
    always @(posedge i_clk) begin:check_state
30
       if(i_reset)
31
       begin
32
         state_reg <= IDLE;</pre>
33
         sampling_counter <= 0;</pre>
35
         bits_counter
                         <= 0;
36
         buffer
                          <= 0;
37
                       <= 1'b1;
         tx_data
       end
39
       else
40
       begin
41
         state_reg <= next_state;</pre>
42
43
         sampling_counter <= next_sampling_counter;</pre>
44
         bits_counter <= next_bit_counter;</pre>
45
46
         buffer
                          <= next_buffer;</pre>
         tx_data
                       <= next_tx;
47
       end
48
49
    end
50
```





```
//estado siguiente
51
     always @(*) begin:next
52
       next_state = state_reg;
53
       o_{tx_done} = 1, b0;
54
55
       next_sampling_counter = sampling_counter;
56
       next_bit_counter = bits_counter;
57
       next_buffer
                            = buffer;
58
59
       case(state_reg)
60
         IDLE:
61
         begin
62
            next_tx = 1,b1;
63
            if(i_tx_start)
            begin
65
              next_state = START;
66
67
              next_sampling_counter = 0;
              next_buffer
                                       = i_data_in;
69
            end
70
          end
71
72
         START:
73
         begin
74
            next_tx = 1, b0;
            if(i_ticks)
76
            begin
77
              if(sampling_counter == 15)
78
79
              begin
                next_state = DATA;
80
81
                next_sampling_counter = 0;
82
                next_bit_counter
84
              else
85
                next_sampling_counter = sampling_counter + 1;
86
87
            end
         end
88
89
         DATA:
90
         begin
91
            next_tx = buffer[0];
92
            if(i_ticks)
93
94
            begin
              if(sampling_counter == 15)
95
              begin
96
                next_sampling_counter = 0;
97
                next_buffer = buffer >> 1;
                if(bits_counter == (DATA_BITS-1))
                   next_state = STOP;
100
                else
101
                   next_bit_counter = bits_counter + 1;
102
103
              else
104
                next_sampling_counter = sampling_counter + 1;
105
106
            end
          end
107
108
```





```
STOP:
109
110
          begin
            next_tx = 1,b1;
111
            if(i_ticks)
112
            begin
113
              if(sampling_counter == (N_TICKS-1))
              begin
115
                 next_state = IDLE;
116
                 o_tx_done = 1'b1;
117
118
               end
               else
119
                 next_sampling_counter = sampling_counter + 1;
120
            end
121
          end
       endcase
123
     end
124
125
     //output
126
127
     assign o_data_out = tx_data;
   endmodule
128
```

A continuación se muestra el testbench realizado junto con el resultado obtenido.

Código 7: Testbench de 'tx uart'.

```
'timescale 1ns / 1ps
2
  module tb_tx_uart();
3
       localparam
                    F_CLOCK = 50E6;
5
      localparam
                    BAUDRATE = 9600;
6
      localparam
                    DBITS = 8;
7
      localparam
                    TICKS = 16;
      reg
                          clk, reset;
10
                          start;
11
      reg
12
       wire
                          tick;
                          tx_done;
       wire
13
      reg
            [DBITS-1:0] data_in;
14
       wire
                          data_out;
15
16
       initial begin
17
           reset = 1'b1;
18
                   = 1,b0;
           clk
19
           start = 1,b0;
20
           //shiftea un 1 cada 16 ticks
21
           #40 reset = 1'b0;
22
23
           #104320
24
           data_in = {$urandom()};
25
26
           #104320
27
           start = 1'b1;
28
29
           #104320
30
           wait(tx_done == 1);
31
32
           reset = 1'b1;
33
           #40
34
```





```
$finish;
35
       end
36
37
       always #10 clk = ~clk;
38
39
      tx_uart
40
41
           .DATA_BITS(DBITS), .N_TICKS(TICKS)
42
        )
43
44
       u_tx_uart
        (
45
           .i_clk(clk), .i_reset(reset),
46
           .i_tx_start(start), .i_ticks(tick),
47
           .i_data_in(data_in),
48
           .o_tx_done(tx_done),
49
           .o_data_out(data_out)
50
        );
51
52
53
      baudrate_generator
      #(
54
           .F_CLOCK(F_CLOCK), .BAUDRATE(BAUDRATE), .SAMPLING(TICKS)
55
        )
56
       u_bd_generator
57
58
           .i_clk(clk), .i_reset(reset),
59
           .o_tick(tick)
60
61
62
  endmodule
```




Figura 7: Resultado de 'tb\_tx\_uart'.





## 2.2.1.4 top uart

Para realizar una prueba del módulo UART completo, se realizó un módulo que instancie los tres módulos explicados anteriormente. En dicha instancia, se conectó la salida del Receptor a la entrada del Transmisor, formando una conexión tipo *loopback*.

El código de este módulo es el siguiente:

Código 8: Código fuente de 'top\_uart'.

```
'timescale 1ns / 1ps
2
  module top_uart
3
  #(
4
      parameter N_BITS
5
      parameter F_CLOCK
                           = 50E6
6
7
      parameter BAUDRATE = 9600,
      parameter SAMPLING = 16
   )
9
   (
10
             wire i_clk, i_reset,
      input
11
12
      input
             wire i_rx_top,
13
      output wire o_tx_top,
      output wire o_rx_done,
14
      output wire o_tx_done
15
   );
16
17
      //signals
18
19
      wire
                            tick;
      wire
                            rx_done;
20
      wire
                            tx_done;
21
                           rx_data_out;
      wire [N_BITS-1:0]
22
      wire [N_BITS-1:0]
23
                           tx_data_in;
      wire
                            o_tx;
25
      assign o_tx_top = o_tx;
26
      assign o_tx_done = tx_done;
27
28
      assign o_rx_done = rx_done;
29
      //instancia modulos con RX->TX (loopback)
30
      //receptor
31
      rx_uart u_rx_uart(
32
           .i_clk(i_clk), .i_reset(i_reset),
33
           .i_rx(i_rx_top), .i_ticks(tick),
34
           .o_rx_done(rx_done), .o_data_out(rx_data_out)
35
           );
36
37
      //transmisor
38
      tx_uart u_tx_uart(
39
           .i_clk(i_clk), .i_reset(i_reset),
40
           .i_tx_start(rx_done), .i_ticks(tick),
41
           .i_data_in(rx_data_out),
42
           .o_tx_done(tx_done), .o_data_out(o_tx)
43
44
           );
45
      //baudrate generator
46
      baudrate_generator
47
      #(
48
           .F_CLOCK(F_CLOCK), .BAUDRATE(BAUDRATE), .SAMPLING(SAMPLING)
49
```





#### 2.2.2. Testbench

Instancia el módulo 'top uart' y realiza el envío según los siguientes cálculos.

Al producirse 1 *tick* cada 326 ciclos de *clock*, se contarán los 16 *ticks* necesarios para el muestreo en 5216 ciclos. Como en este caso se utiliza una frecuencia de *clock* de 50 [MHz] (20 [ns]), se necesitarán 104320 [ns] para lograr la adquisición correcta de los bits a enviar/recibir.

El testbench genera un número sin signo de manera aleatoria, lo envía y espera a que el transmisor termine de enviar dicho número para terminar la ejecución. Esto se muestra en el Código 9 y en la Figura 8.

Código 9: Testbench de 'top uart'.

```
'timescale 1ns / 1ps
2
  module tb_uart();
3
4
      localparam N_BITS
                             = 8;
5
      localparam F_CLOCK = 50E6;
6
      localparam BAUDRATE = 9600;
7
      localparam SAMPLING = 16;
8
      localparam CNT_BITS = $clog2(N_BITS);
9
10
      reg
                           clk, reset;
11
            [N_BITS-1:0] data;
      reg
12
13
      reg
                           rx;
14
      wire
                           tx_done;
      wire
                           tx:
15
16
      reg [CNT_BITS-1:0] ii;
17
18
19
        * cada 326 ciclos de reloj se produce 1 tick
20
        * hay que contar 16 ticks, entonces
21
         326*16 = 5216
22
23
        * 1 ciclo
                                -> 20ns
24
        * 326 ciclos (1tick) -> 104320ns
25
26
      initial begin
27
           clk = 1,b0;
28
                 = 1'b1;
29
           reset = 1'b1;
30
31
           #40
32
           reset = 1'b0;
33
34
           //Mando dato random
35
```





```
data = {$urandom()};
36
37
           #104320
38
           rx = 1'b0; //bit de inicio
39
40
           //comienzo a enviar el dato random de N_BITS bits
41
           //de LSB a MSB
42
           for(ii = 0; ii < N_BITS; ii = ii + 1)</pre>
43
                #104320 rx = data[ii];
44
45
           #104320
46
           rx = 1'b1; //bit de stop
47
       end
48
49
       always #10 clk = ~clk;
50
51
       always @(posedge clk)
52
53
       begin
           if(tx_done == 1)
54
           begin
55
                $display("----- TEST OK! -----");
56
                $finish;
57
           end
58
      end
59
       top_uart
61
       #(
62
           .N_BITS(N_BITS), .F_CLOCK(F_CLOCK),
63
           .BAUDRATE(BAUDRATE), .SAMPLING(SAMPLING)
64
       )
65
       u_top_uart
66
67
           .i_clk(clk), .i_reset(reset),
           .i_rx_top(rx),
69
           .o_tx_top(tx), .o_tx_done(tx_done)
70
      );
71
  endmodule
```




Figura 8: Resultado de 'tb\_top\_uart'.





## 2.3. Interfaz

#### 2.3.1. Diseño

Como se mencionó en la Sección 2, este módulo es el encargado de comunicar el UART con la ALU.

Es una máquina de estados que evoluciona según la señal i\_rx\_done, que indica la recepción completa del dato. Si esta señal se encuentra en 1, el dato se asignará a la entrada de la ALU correspondiente al estado en que se encuentre y se pasará al estado siguiente, como se muestra en la Figura 9.




Figura 9: Diagrama de estados de la interfaz.

El código es el siguiente:

Código 10: Código fuente de 'interface'.

```
'timescale 1ns / 1ps
  module interface
3
  #(
4
      parameter DATA_BITS = 8,
5
      parameter OP_BITS
6
7
   )
      input wire
                                    i_clk, i_reset,
9
      input wire
                                    i_rx_done,
10
                  [DATA_BITS-1:0] i_rx_data_in,
                                                    //el dato ingresado
      input
11
                  [DATA_BITS-1:0] i_alu_data_in, //el resultado de la ALU
12
13
14
15
```





```
output reg [DATA_BITS-1:0] o_dato_A,
16
      output reg [DATA_BITS-1:0] o_dato_B,
17
      output reg [OP_BITS-1:0]
18
                                    o_op,
      output reg
                                     o_tx_start,
19
                   [DATA_BITS-1:0] o_data_out
      output
                                                     //dato transmitido
20
   );
21
22
      //estados
23
      localparam [1:0] DATO_A
                                   = 2, b00;
24
      localparam [1:0] DATO_B
                                  = 2, b01;
25
      localparam [1:0] ID_OP = 2'b10;
26
      localparam [1:0] SEND_RES = 3'b11;
27
28
29
      //registros para las transiciones
      reg [1:0]
                             state_reg, next_state;
30
31
                                       = {DATA_BITS {1'b0}};
      reg [DATA_BITS-1:0] dato_a
32
                                      = {DATA_BITS {1'b0}};
      reg [DATA_BITS-1:0] dato_b
33
34
      reg [OP_BITS -1:0]
                            operacion = {OP_BITS
                                                      {1'b0}};
35
      assign o_data_out = i_alu_data_in;
36
37
      always@(posedge i_clk) begin:states
38
           if(i_reset)
39
40
           begin
               state_reg
                            <= DATO_A;
41
                            <= {DATA_BITS {1'b0}};
               o_dato_A
42
                           <= {DATA_BITS {1'b0}};
               o_dato_B
43
44
               o_op
                            <= {OP_BITS {1'b0}};
           end
45
           else
46
           begin
47
48
               state_reg
                            <= next_state;</pre>
               o_dato_A
                            <= dato_a;
49
               o_dato_B
                            <= dato_b;
50
                            <= operacion;
51
               o_op
           end
52
      end//states
53
54
      always @(posedge i_clk) begin:data
55
           next_state = state_reg;
56
57
           o_{tx_start} = 1, b0;
58
59
           if(state_reg == SEND_RES)
60
           begin
61
               next_state = DATO_A;
62
               o_{tx_start} = 1, b1;
63
           end
64
65
           if(i_rx_done)
66
67
           begin
               case(state_reg)
68
               DATO_A:
69
               begin
70
                            = i_rx_data_in;
71
                    dato_a
                    next_state = DATO_B;
72
               end
73
```





```
74
75
                 DATO_B:
                 begin
76
                      dato_b
                                = i_rx_data_in;
77
                      next_state = ID_OP;
78
79
                 end
80
                 ID_OP:
81
                 begin
82
                      operacion = i_rx_data_in;
                      next_state = SEND_RES;
84
                 end
85
86
87
                 SEND_RES:;
                 endcase
88
            end
89
       end
90
  endmodule
```

#### 2.3.2. Testbench

Consiste en transmitir el resultado de la suma de los datos recibidos. En este caso, dichos datos son los números 1 (dato A) y 2 (dato B). En el Código **11** se muestra el *testbench* y la Figura **10** su resultado.

Código 11: Testbench de 'interface'.

```
'timescale 1ns / 1ps
2
3
  module tb_interface();
4
                                 = 8;
                                       // # buffer bits
       localparam
                    DATA_BITS
5
                    OP_BITS
                                 = 6;
                                       // Operation bits
       localparam
6
       //INPUT
8
                                    clk, reset;
9
       reg
                                    rx_done;
10
       reg
                 [DATA_BITS -1:0]
                                    rx_data_in;
11
       reg
                 [DATA_BITS -1:0]
                                    alu_data_in;
12
       wire
13
       //OUTPUT
14
                [DATA_BITS-1 : 0] dato_a;
       wire
15
                [DATA_BITS-1 : 0] dato_b;
       wire
16
                [OP_BITS-1 : 0]
       wire
                                    operation;
17
18
       wire
                                    tx_start;
       wire
                [DATA_BITS -1:0]
                                    data_out;
19
20
       initial begin
21
                        = 1, b0;
           clk
22
           reset
                        = 1'b1;
23
                        = 1, b0;
           rx_done
24
           rx_data_in = {DATA_BITS{1'b0}};
25
26
           #40 reset = 1'b0; // Desactivo la accion del reset.
27
28
           rx_data_in = 8'b00000001; //data a
29
           #20
30
```





```
31
32
           rx_done = 1'b1;
33
           #20
           rx\_done = 1'b0;
34
35
           rx_data_in = 8'b00000010; //data b
36
           #20
37
38
           rx_done = 1'b1;
39
           #20
40
           rx_done = 1'b0;
41
42
           rx_data_in = 8'b00100000; //suma
43
           #20
44
45
           rx_done = 1,b1;
46
           #20
47
           rx\_done = 1'b0;
49
           #60 reset = 1'b1;
50
           $finish;
51
52
       end
53
       always #10 clk = ~clk; // Simulacion de clock.
54
       interface
56
57
            .DATA_BITS
                            (DATA_BITS),
58
           .OP_BITS
59
                            (OP_BITS)
       )
60
       u_interface
61
62
                                   (clk),
            .i_clk
            .i_reset
                                   (reset),
64
            .i_rx_done
                                   (rx_done),
65
            .i_rx_data_in
                                   (rx_data_in),
66
                                   (alu_data_in),
67
            .i_alu_data_in
           .o_dato_A
                                   (dato_a),
68
                                   (dato_b),
           .o_dato_B
69
                                   (operation),
            .o_op
70
            .o_tx_start
                                   (tx_start),
71
           .o_data_out
                                   (data_out)
72
       );
73
74
       alu #(
75
            .NB_DATA (DATA_BITS)
76
77
78
       u_alu (
79
            .i_dato_A (dato_a),
80
            .i_dato_B (dato_b),
81
            .i_operacion (operation),
82
            .o_alu (alu_data_in)
83
       );
84
85
  endmodule
```








Figura 10: Resultado de 'tb\_interface'.

# 2.4. top all

Es el módulo que se encarga de instanciar todos los componentes del diseño. Tiene como entrada las señales de *clock*, *reset* y la entrada de datos del receptor y, como salida el dato que se transmite (o\_tx\_top) y la finalización de la transmisión (o\_tx\_done).




Figura 11: Esquema del módulo 'top\_all'.





En la Figura 11 se muestra l diseño que se sintetizó. El esquema resultante es el siguiente:




Figura 12: Esquema RTL del módulo 'top all'.

A continuación se muestra el código del diseño.

Código 12: Código fuente de 'top all'.

```
'timescale 1ns / 1ps
2
  module top_all
3
  #(
4
      parameter N_BITS
5
      parameter OP_BITS
6
      parameter F_CLOCK
                          = 50E6,
      parameter BAUDRATE = 9600,
8
      parameter SAMPLING = 16
9
   )
10
11
   (
      input
             wire i_clk, i_reset,
12
      input
             wire i_rx_top,
13
      output wire o_tx_top,
14
15
      output wire o_tx_done
   );
16
17
      //signals
18
19
      wire
                          tick;
      wire
                          rx_done;
20
      wire
                          tx_done;
21
                          tx_start;
22
      wire
           [N_BITS -1:0]
      wire
                          tx_data_in;
23
      wire [N_BITS-1:0]
                          rx_data_out;
24
      wire [N_BITS-1:0]
                          dato_a;
25
                          dato_b;
26
      wire [N_BITS-1:0]
      wire [N_BITS-1:0]
                          o_alu;
27
      wire [OP_BITS-1:0]
                          operacion;
28
      wire
                          o_tx;
29
30
      assign o_tx_top
                        = o_tx;
31
      assign o_tx_done = tx_done;
32
33
      34
35
      //instancia modulos
36
      //receptor
37
38
      rx_uart
```





```
#(
39
           .DATA_BITS(N_BITS), .N_TICKS(SAMPLING)
40
       )
41
       u_rx_uart
42
       (
43
           .i_clk(i_clk), .i_reset(i_reset),
           .i_rx(i_rx_top), .i_ticks(tick),
45
           .o_rx_done(rx_done), .o_data_out(rx_data_out)
46
       );
47
      //transmisor
49
      tx_uart
50
      #(
51
           .DATA_BITS(N_BITS), .N_TICKS(SAMPLING)
52
       )
53
       u_tx_uart
54
           .i_clk(i_clk), .i_reset(i_reset),
           .i_tx_start(tx_start), .i_ticks(tick),
57
          .i_data_in(tx_data_in),
58
          .o_tx_done(tx_done), .o_data_out(o_tx)
59
        );
60
61
      //baudrate generator
62
63
      baudrate_generator
      #(
64
           .F_CLOCK(F_CLOCK), .BAUDRATE(BAUDRATE), .SAMPLING(SAMPLING)
65
66
67
       u_bd_generator
68
           .i_clk(i_clk), .i_reset(i_reset),
69
           .o_tick(tick)
70
       );
71
72
      //-----
73
74
       //interfaz
75
       interface
76
77
           .DATA_BITS(N_BITS), .OP_BITS(OP_BITS)
        )
        u_interface
80
81
          .i_clk(i_clk), .i_reset(i_reset),
82
          .i_rx_done(rx_done), .i_rx_data_in(rx_data_out),
83
          .i_alu_data_in(o_alu),
84
          .o_dato_A(dato_a), .o_dato_B(dato_b), .o_op(operacion),
85
           .o_tx_start(tx_start), .o_data_out(tx_data_in)
86
        );
87
88
       //ALU
89
       alu
90
       #(
91
           .N_BITS(N_BITS)
92
        )
93
94
        u_alu
95
           .i_dato_A(dato_a), .i_dato_B(dato_b),
96
```





```
97     .i_operacion(operacion),
98     .o_alu(o_alu)
99    );
100
101 endmodule
```

El código del *testbench* se muestra a continuación y el resultado de la simulación con tiempo en la Figura 13.

Código 13: Testbench de 'top\_all'.

```
'timescale 1ns / 1ps
  module tb_top_all();
3
4
      localparam N_BITS
                             = 8;
5
      localparam OP_BITS
                             = 6;
      localparam F_CLOCK
                             = 50E6;
7
      localparam BAUDRATE = 9600;
      localparam SAMPLING = 16;
9
      localparam CNT_BITS = $clog2(N_BITS);
10
11
      reg
                           clk, reset;
12
            [N_BITS-1:0] data;
13
      reg
14
      reg
      wire
                           tx_done;
15
16
      wire
                           tx;
17
      reg [CNT_BITS:0] ii;
18
19
20
        * cada 326 ciclos de reloj se produce 1 tick
21
        * hay que contar 16 ticks, entonces
22
        * 326*16 = 5216
23
24
        * 1 ciclo
                                -> 20ns
         326 ciclos (1tick) -> 104320ns
26
27
      initial begin
28
                 = 1, b0;
29
           clk
                  = 1, b1;
30
           reset = 1'b1;
31
32
           #40
33
           reset = 1,b0;
34
35
36
           //Mando dato A
           data = 8'b00000001;//{$urandom()};
37
38
           #104320
39
           rx = 1', b0; // bit de inicio
40
41
           //comienzo a enviar el dato random de N_BITS bits
42
           //de LSB a MSB
43
           for(ii = 0; ii < N_BITS; ii = ii + 1)</pre>
44
                #104320 rx = data[ii];
45
46
           #104320
47
           rx = 1'b1; //bit de stop
48
```





```
49
            //Mando dato B
50
            #20
51
            data = 8'b00000010;//{$urandom()};
52
53
            #104320
            rx = 1,b0; //bit de inicio
55
56
            //comienzo a enviar el dato random de N_BITS bits
57
            //de LSB a MSB
            for(ii = 0; ii < N_BITS; ii = ii + 1)</pre>
59
                #104320 rx = data[ii];
60
61
            #104320
62
            rx = 1'b1; //bit de stop
63
64
            //Mando operacion (SUMA)
65
            data = 8'b00100000;//{$urandom()};
67
            #104320
68
            rx = 1'b0; //bit de inicio
69
70
            //comienzo a enviar el dato random de N_BITS bits
71
            //de LSB a MSB
72
            for(ii = 0; ii < N_BITS; ii = ii + 1)</pre>
73
                #104320 rx = data[ii];
74
75
            #104320
76
            rx = 1'b1; //bit de stop
77
       end
78
79
       always #10 clk = ~clk;
80
81
       always @(*)
82
       begin
83
            if(tx\_done == 1)
84
85
            begin
                $display("----- TEST OK! -----");
86
                 $finish;
87
            end
       end
90
       top_all
91
92
       #(
            .N_BITS(N_BITS), .OP_BITS(OP_BITS), .F_CLOCK(F_CLOCK),
93
            .BAUDRATE (BAUDRATE), .SAMPLING (SAMPLING)
94
        )
95
       u_top_all
97
            .i_clk(clk), .i_reset(reset),
98
            .i_rx_top(rx),
99
100
            .o_tx_top(tx),
            .o_tx_done(tx_done)
101
       );
102
103
   endmodule
```








Figura 13: Simulación con tiempo del sistema completo.

## 3. Cálculo de frecuencia máxima

Para obtener el valor de la máxima frecuencia a la que puede trabajar el circuito se utilizó el reporte de tiempo que provee Vivado. Para obtener este reporte se deben hacer los siguientes pasos:

- 1. Dirigirse a la opción 'Edit timing constraints';
- 2. Seleccionar 'Create clock' y crear uno nuevo;
- 3. Agregar como 'source object' la entrada del clock del diseño realizado;
- 4. Definir la frecuencia del clock.

Una vez hecho esto, el reporte de tiempo realizado por Vivado muestra que el tiempo de setup es de 13.038 [ns] y el tiempo de hold es de 0.165 [ns].

Sumando estos tiempos, se obtiene el tiempo del *clock*:

$$t_{clock} = t_{setup} + t_{hold}$$
  

$$t_{clock} = 13,038 + 0,165$$
  

$$t_{clock} = 13,203 [ns]$$

Finalmente, el periodo del *clock* es:

$$T_{clock} = 75.7 \left[ MHz \right] \tag{2}$$

# 4. Conclusiones

Se logró implementar un diseño modularizado del modelo propuesto, que permitió encontrar los errores con más facilidad cuando las simulaciones no mostraban los resultados esperados.

Se incorporó la utilización de herramientas de análisis de tiempo provistas por Vivado, lo que facilitó el cálculo de la frecuencia máxima de operación del circuito.

# Referencias

[1] Pong P. Chu, FPGA Prototyping by Verilog Examples. Cleveland State University, 2008