

Sistemas Digitales

Tomás Agustín Hernández



1. Introducción a los sistemas de representación

Magnitud

Llamamos magnitud al tamaño de algo, dicho en una medida específica. Es representada a través de un sistema que cumple 3 conceptos fundamentales:

- Finito: Debe haber una cantidad finita de elementos.
- Composicional: El conjunto de elementos atómicos deben ser fáciles de implementar y componer.
- Posicional: La posición de cada dígito determina en qué proporción modifica su valor a la magnitud total del número.

Algunos de los sistemas de representación más utilizados son: binario, octal, decimal y hexadecimal.

Bases

Una base nos indica la cantidad de símbolos que podemos utilizar para poder representar determinada magnitud.

Base	Símbolos disponibles
2 (binario)	0, 1
8 (octal)	0, 1, 2, 3, 4, 5, 6, 7
10 (decimal)	0, 1, 2, 3, 4, 5, 6, 7, 8, 9
16 (hexadecimal)	0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F

Tabla 1: Bases más utilizadas

La tabla anterior representa los símbolos disponibles para las bases 2, 8, 10 y 16.

Consideremos por un momento que estamos en binario; ¿sería correcto que $1 + 1 = 2$? ¡No! Porque 2 no es un símbolo válido en base 2.

Para indicar la base en la que está escrito un número, se coloca la base entre paréntesis en la esquina inferior derecha.

$1024_{(10)}$: 1024 representado en base 10 (decimal)

Dígitos/Bits

Sea $n \in \mathbb{Z}$, cuando decimos que tenemos n bits es lo mismo que decir que tenemos n dígitos.

- 0001: Representa el número 1 en binario, en 4 bits/dígitos.
- 0010: Representa el número 2 en binario, en 4 bits/dígitos.

Teorema de división

Es una manera de poder realizar un cambio de base de un número decimal a otra base. La representación en la otra base es el resto visto desde abajo hacia arriba.

$$a = k * d + r \text{ con } 0 \leq r < |d|$$

donde:

- k = cociente
- d = divisor.
- r = resto de la división de a por d.

Pasaje del número $128_{(10)}$ a $128_{(2)}$ en 8 bits

$$128 = 64 * 2 + 0$$

$$64 = 32 * 2 + 0$$

$$32 = 16 * 2 + 0$$

$$16 = 8 * 2 + 0$$

$$8 = 4 * 2 + 0$$

$$4 = 2 * 2 + 0$$

$$2 = 1 * 2 + 0$$

$$1 = 0 * 2 + 1$$

Luego, $128_{(2)} = 1000\ 0000$

Bit más significativo / menos significativo

El bit más significativo en un número es el que se encuentra a la izquierda, mientras que el menos significativo es el que se encuentra a la derecha.

$$\textcolor{blue}{1}0000000\textcolor{blue}{0}_{(2)}$$

Tipos numéricos

Representemos números naturales y enteros a partir de la representación en base 2 (binario)

Sin signo: Representa únicamente números positivos. No se pueden utilizar los símbolos de resta (-) ni tampoco coma (,)

$$1_{(10)} = 01_{(2)}$$

$$128_{(10)} = 10000000_{(2)}$$

Signo + Magnitud: Nos permite representar números negativos en binario. El bit más significativo indica el signo

- 0: número positivo
- 1: número negativo.

$$18_{(10)} = \textcolor{blue}{0}0010010_{(2)}$$

$$-18_{(10)} = \textcolor{blue}{1}0010010_{(2)}$$

Representar números en S+M suele traer problemas porque el 0 puede representarse de dos maneras

$$+0_{(10)} = \textcolor{blue}{0}0000000_{(2)}$$

$$-0_{(10)} = \textcolor{blue}{1}0000000_{(2)}$$

Para solucionar este problema, las CPU utilizan la notación Complemento a 2 (C_2)

Exceso m: Sea $m \in \mathbb{Z}$, decimos que un número n está con exceso m unidades cuando $m > 0$

$$n_0 = n + m$$

$$n = 1 \wedge m = 10 \longrightarrow n_0 = -9$$

Nota: n_0 indica el valor original de n antes de ser excedido m unidades.

Complemento a 2: Los positivos se representan igual.

El bit más significativo indica el signo, facilitando saber si el número es positivo o negativo. Cosas a tener en cuenta

- **Rango:** -2^{n-1} hasta $2^{n-1} - 1$
- **Cantidad** de representaciones del cero: Una sola
- **Negación:** Invierto el número en representación binaria positiva y le sumo uno.
 - $-2_{(2)} = \text{inv}(010) + 1$
 - $-2_{(2)} = 101 + 1$
 - $-2_{(2)} = 110$
- **Extender número a más bits:** Se rellena a la izquierda con el valor del bit del signo.
- **Regla de Desbordamiento:** Si se suman dos números con el mismo signo, solo se produce desbordamiento cuando el resultado tiene signo opuesto.

Overflow / Desbordamiento

Hablamos de overflow/desbordamiento cuando

- El número a representar en una base dada, excede la cantidad de bits que tenemos disponibles.
- Si estamos en notación C_2 al sumar dos números cambia el signo.

Acarreo / Carry

Ocurre cuando realizamos una suma de números binarios y el resultado tiene más bits que los números originales que estamos sumando

Borrow

Borrow \equiv Préstamo.

Se produce cuando el sustraendo (denominador) es mayor que el minuendo (numerador) por lo tanto se debe pedir.

1		0111	
2		- 1000	
3		<u> </u>	
4		1011	
5			
6			El primer cero le pide al uno de su derecha.

Suma entre números binarios

Se hace exactamente igual que una suma común y corriente.

Es importante prestar atención a la cantidad de dígitos que nos piden para representarlo, y en caso de estar en C_2 que el signo no cambie.

Hagamos sumas en C_2 (sin límite de bits)

$0010 = 2$	$0101 = 5$	$1011 = -5$	$0111 = 7$	$1010 = -6$
$+1001 = -7$	$+1110 = -2$	$+1110 = -2$	$+0111 = 7$	$+1100 = -4$
$1011 = -5$	$\textcolor{blue}{1}0011 = 3$	$\textcolor{blue}{1}1001 = -7$	$\textcolor{red}{1}110 = \text{Overflow}$	$\textcolor{blue}{1}\textcolor{red}{0}110 = \text{Overflow}$

Nota: El color azul indica el carry; El rojo indica qué es lo que produce overflow (cambio de signo).

Hagamos sumas en C_2 (límite de bits: 4)

$0010 = 2$	$0101 = 5$	$1011 = -5$	$0111 = 7$	$1010 = -6$
$+1001 = -7$	$+1110 = -2$	$+1110 = -2$	$+0111 = 7$	$+1100 = -4$
$1011 = -5$	$\textcolor{blue}{1}0011 = \text{Overflow}$	$\textcolor{blue}{1}1001 = \text{Overflow}$	$\textcolor{red}{1}110 = \text{Overflow}$	$\textcolor{blue}{1}\textcolor{red}{0}110 = \text{Overflow}$

Nota: Al tener un límite de 4 bits, en las sumas que tenemos carry terminamos teniendo overflow.

Resta entre numeros binarios

La resta entre números binarios debe realizarse en C_2

La idea es que $A - B \equiv A + (\text{INV}(B) + 1)$

¿Cuándo hay overflow, carry o borrow?

- POS + POS = NEG
- NEG + NEG = POS
- POS - NEG = NEG
- NEG - POS = POS

1	0101
2	+ 0110
3	=====
4	1011 – OV: si – C: no
5	
6	1000
7	+ 1100
8	=====
9	10100 – OV: si – Carry si
10	
11	1010
12	– 0100
13	=====
14	1000 – OV: si – Borrow no
15	
16	0100
17	– 1000
18	=====
19	1000 – OV: si – Borrow si

Rango de valores representables en n bits

Sean $n, m \in \mathbb{Z}$ decimos que el rango de representación en base n y m bits acepta el rango de valores de: $[-n^m, n^m - 1]$
¿Es posible representar el 1024 en binario y 4 bits? No.

- $2^4 = 16 \implies [-16, 15]$
- Pero, $1024 \notin [-16, 15]$
- Por lo tanto, 1024 no es representable en 4 bits.

Pasar número binario a decimal

1. Si tenemos el mismo número todo el tiempo podemos usar la serie geométrica

¿Qué número decimal representa el número $111111111_{(2)}$?

$$\sum_{i=0}^{j-1} 1 \cdot n^i = \frac{q^{n+1} - 1}{q - 1} \text{ Luego,}$$

$$\sum_{i=0}^9 1 \cdot 2^i = 2^{10} - 1 = 1023$$

2. Si no tenemos el mismo número todo el tiempo podemos multiplicar cada dígito por la base donde el exponente es la posición del bit.

$$10_{(2)} = 1 * 2^1 + 0 * 2^0 = 2_{(10)}$$

Extender un número de n bits a m bits

Sea $n, m \in \mathbb{Z}$ donde n es la cantidad de bits inicial y m es la cantidad a la que se quiere extender.

$$n = 3 \wedge m = 8$$

- Signo + Magnitud y exceso m: Se extiende con 0's luego del signo.
 - En 3 bits, -2 = 110
 - En 8 bits, -2 = 10000010
- Complemento 2 (C_2): Se extiende con el bit más significativo.
 - En 3 bits, -2 = 110
 - En 8 bits, -2 = 11111110

Cambios de base

Sea $n, m \in \mathbb{Z}$ dos bases distintas, para pasar de base n a base m se debe realizar el siguiente proceso

- Pasar el número a base decimal.
- Aplicar el teorema de división utilizando la base deseada.

Encontremos en base 5, el número que corresponde a $17_{(8)}$:

- $17_{(8)} = 1 * 8^1 + 7 * 8^0 = 15_{(10)}$
- Usando ahora el teorema de división
 - $15 = 3 * 5 + 0$
 - $3 = 0 * 5 + 3$
 - Luego, $30_{(5)}$
- Por lo tanto, $17_{(8)} = 30_{(5)}$

2. Desplazamientos

Utilizamos los desplazamientos para poder mover los bits. Cada casillero representa los bits.

- Desplazamiento hacia la izquierda: Se desplazan los bits del dato tantas posiciones como se indiquen a la izquierda.
 $variable \ll cantidad$

Posición	v_3	v_2	v_1	v_0
a	1	0	1	0
$c = a \ll 2$	1	0	0	0

- Desplazamiento lógico hacia la derecha: Se aplica desplazando los bits del dato tantas posiciones como se indiquen a la derecha.

$variable \gg_l cantidad$

Posición	v_3	v_2	v_1	v_0
a	1	0	1	0
$c = a \gg_l 2$	0	0	1	0

- Desplazamiento aritmético hacia la derecha: Se aplica desplazando los bits del dato tantas posiciones como se indiquen a la derecha, pero copiando el valor del bit más significativo.

$variable \gg_a cantidad$

Posición	v_3	v_2	v_1	v_0
a	1	0	1	0
$c = a \gg_a 2$	1	1	1	0

3. Operaciones lógicas

- OR (+): $(1, 0), (0, 1), (1, 1) = 1$
- AND (*): $(1, 1) = 1$
- XOR (\oplus): $(1, 0), (0, 1) = 1$

4. Circuitos combinatorios

Negación

Sea p una variable proposicional, el opuesto de p lo escribimos como \bar{p} .

$$p = 1 \iff \bar{p} = 0$$

Propiedades para operaciones lógicas

Propiedad	AND	OR
Identidad	$1.A = A$	$0 + A = A$
Nulo	$0.A = 0$	$1 + A = 1$
Idempotencia	$A.A = A$	$A + A = A$
Inverso	$A.\bar{A} = 0$	$A + \bar{A} = 1$
Conmutatividad	$A.B = B.A$	$A + B = B + A$
Asociatividad	$(A.B).C = A.(B.C)$	$(A + B) + C = A + (B + C)$
Distributividad	$A + (B.C) = (A + B).(A + C)$	$A.(B + C) = A.B + A.C$
Absorción	$A.(A + B) = A$	$A + A.B = A$
De Morgan	$\overline{A.B} = \bar{A} + \bar{B}$	$\overline{A + B} = \bar{A}.\bar{B}$

Operaciones booleanas

Se resuelven utilizando las propiedades para operaciones lógicas

$$\text{Verifique si son equivalentes } (X + \bar{Y} = \overline{(\bar{X} * Y)} * Z + X * \bar{Z} + \overline{(Y + Z)})$$

- $\overline{\bar{X} * Y} * Z + X * \bar{Z} + (\bar{Y} * \bar{Z}) \implies \text{De Morgan}$
- $(X + \bar{Y}) * Z + X * \bar{Z} + (\bar{Y} * \bar{Z}) \implies \text{De Morgan} \wedge \text{Distributiva}$
- $(X + \bar{Y}) * Z + \bar{Z} * (X + \bar{Y})$
- $(X + \bar{Y}) * (\bar{Z} + \bar{Z}) \implies \text{Inverso}$
- $(X + \bar{Y}) * 1 \implies \text{Identidad}$
- $(X + \bar{Y})$

Nota: También se pueden probar equivalencias utilizando tablas de verdad

Funciones booleanas

- AND = $A * B$
- OR = $A + B$
- NOT = \bar{A}

Tablas de verdad

Nos permiten observar todas las salidas para todas las combinaciones de entradas dada una función. Veamos un ejemplo con una función F:







$$\text{Sea } F = X + \bar{Y}$$

Protip: El símbolo de + indica OR porque $1 + 0 = 1$ mientras que el símbolo AND indica * porque $1 * 0 = 0$

X	Y	F
1	1	1
1	0	1
0	1	0
0	0	1

Compuertas

Son modelos idealizados de dispositivos electrónicos que realizan operaciones booleanas.

Nombre	Símbolo gráfico	Función algebraica	Tabla verdad															
AND		$F = A \cdot B$ or $F = AB$	<table><tr><th>A</th><th>B</th><th>F</th></tr><tr><td>0</td><td>0</td><td>0</td></tr><tr><td>0</td><td>1</td><td>0</td></tr><tr><td>1</td><td>0</td><td>0</td></tr><tr><td>1</td><td>1</td><td>1</td></tr></table>	A	B	F	0	0	0	0	1	0	1	0	0	1	1	1
A	B	F																
0	0	0																
0	1	0																
1	0	0																
1	1	1																
OR		$F = A + B$	<table><tr><th>A</th><th>B</th><th>F</th></tr><tr><td>0</td><td>0</td><td>0</td></tr><tr><td>0</td><td>1</td><td>1</td></tr><tr><td>1</td><td>0</td><td>1</td></tr><tr><td>1</td><td>1</td><td>1</td></tr></table>	A	B	F	0	0	0	0	1	1	1	0	1	1	1	1
A	B	F																
0	0	0																
0	1	1																
1	0	1																
1	1	1																
NOT		$F = \overline{A}$ or $F = A'$	<table><tr><th>A</th><th>F</th></tr><tr><td>0</td><td>1</td></tr><tr><td>1</td><td>0</td></tr></table>	A	F	0	1	1	0									
A	F																	
0	1																	
1	0																	
NAND		$F = \overline{(AB)}$	<table><tr><th>A</th><th>B</th><th>F</th></tr><tr><td>0</td><td>0</td><td>1</td></tr><tr><td>0</td><td>1</td><td>1</td></tr><tr><td>1</td><td>0</td><td>1</td></tr><tr><td>1</td><td>1</td><td>0</td></tr></table>	A	B	F	0	0	1	0	1	1	1	0	1	1	1	0
A	B	F																
0	0	1																
0	1	1																
1	0	1																
1	1	0																
NOR		$F = \overline{(A + B)}$	<table><tr><th>A</th><th>B</th><th>F</th></tr><tr><td>0</td><td>0</td><td>1</td></tr><tr><td>0</td><td>1</td><td>0</td></tr><tr><td>1</td><td>0</td><td>0</td></tr><tr><td>1</td><td>1</td><td>0</td></tr></table>	A	B	F	0	0	1	0	1	0	1	0	0	1	1	0
A	B	F																
0	0	1																
0	1	0																
1	0	0																
1	1	0																
XOR		$F = A \oplus B$	<table><tr><th>A</th><th>B</th><th>A XOR B</th></tr><tr><td>0</td><td>0</td><td>0</td></tr><tr><td>0</td><td>1</td><td>1</td></tr><tr><td>1</td><td>0</td><td>1</td></tr><tr><td>1</td><td>1</td><td>0</td></tr></table>	A	B	A XOR B	0	0	0	0	1	1	1	0	1	1	1	0
A	B	A XOR B																
0	0	0																
0	1	1																
1	0	1																
1	1	0																

Nota: $XOR = \oplus$ Nota: Estas compuertas devuelven una única salida. Imaginemos que tenemos solamente NAND ¿Como podemos conseguir una AND? Aplicando una NAND luego de la otra. Enlace a [Electronic HyperPhysics](#)

Compuertas Universales

Nos permiten obtener otros operadores.

- $NAND = \overline{A \wedge B}$

- $NOR = \overline{A \vee B}$
- $XNOR = \overline{A \oplus B} = \text{Si son iguales es V}$


Compuertas en SystemVerilog

- $A \text{ AND } B \ (A * B) = (\text{assign } O = A \& B)$
- $A \text{ OR } B \ (A + B) = \text{assign } A | B$
- $A \text{ XOR } B = \text{assign } A \wedge B$
- $NOT \ A \ (\bar{a}) = (\sim A)$

Caja Blanca / Caja Negra en Circuitos



(a) Caja Blanca



(b) Caja Negra. 16 indica los bits de entrada & salida

Nota: Ov indica Overflow

Entradas / Salidas de un circuito

Se representan con flechas. En SystemVerilog se llaman input y output.

```
module ALU #(parameter DATA_WIDTH = 16)
  (input [DATA_WIDTH-1:0] operandoZ,
   input [DATA_WIDTH-1:0] operandoY,
   input [2:0] opcode,
   output [DATA_WIDTH-1:0] salidas,
   output overflow);
end module;
```

Nota: En las ALU no son funcionalmente iguales ni las entradas ni las salidas.

Entradas y salidas: Datos vs Control

- Datos: Indican lo que tratamos de transformar.
 - Entrada: Registro Z y Registro Y.
 - Salida: El resultado de la operación
- Control: Indican como transformamos los datos.
 - Entrada: Enviar ADD, Enviar AND, Enviar XOR, ...
 - Salida: Ov

Mecanismo de Traducción fórmula a circuito

Llamaremos ϕ a una fórmula proposicional cualquiera

- 1. Solo consideramos de la función F, las filas verdaderas.
- 2. Cada fila verdadera tendrá su índice, y en ese índice estarán los valores de cada variable proposicional. Representamos a esa fila verdadera como t_i
- 3. Realizamos la conjunción de todas las variables de ese t_i
- 4. Realizamos la disyunción de todas las conjunciones de t_i

Un ejemplo:

$$\text{Sea } F = X + \bar{Y}$$

X	Y	F
1	1	1
1	0	1
0	1	0
0	0	1

- F es solamente verdadera en la primera, segunda y tercer fila por lo tanto tenemos t_1 t_2 y t_3
- Por cada fila, hacemos la conjunción de los valores
 - $x_1 \wedge x_2$
 - $\bar{x}_1 \wedge x_2$
 - $\bar{x}_1 \wedge \bar{x}_2$
- Realizamos la disyunción de todos los t_i
 - $(x_1 \wedge x_2) \vee (\bar{x}_1 \wedge x_2) \vee (\bar{x}_1 \wedge \bar{x}_2)$
- El resultado nos da ϕ' que es una suma de productos y nos permite traducir fácilmente a un circuito combinatorio



Carry en circuitos

El carry debe colocarse en los circuitos en la suma porque en caso de no hacerlo, se nos pierden casos.



Si eliminamos el carry se nos pierde el caso $1 + 1$, por lo tanto lo ideal sería que al hacer una suma nos quede así:



Nota: El carry es representado con un AND porque en la tabla de verdad solo da uno cuando $A = 1$ y $B = 1$. Luego, la función Sum es un XOR.

Sumadores

Los sumadores nos sirven para poder realizar operaciones entre bits. Es importante recalcar que llamamos half-adder a un sumador de 1 bit, donde solamente tiene una entrada A de 1 bit y una entrada B de 1 bit. Un sumador de 1 bit requiere:

- Dos entradas A y B de 1 bit
- Una compuerta XOR (para la suma): solo el resultado es 1 o 0
- Una compuerta AND (para el carry): si la suma del XOR es $1+1$



Veamos un ejemplo con un sumador completo de 3 entradas: Si para dos entradas necesitabamos un sumador simple,

para 3 entradas necesito 2. Porque es $(A+B)$ y luego $res+C$



Nótese que para considerar si es carry al final de toda la suma o no usamos un or porque nos basta con que uno haya arrojado carry.

Inversor

- Si me mandan $INV=1$ entonces tengo que invertir los bits.
- La manera de hacer esto es utilizando un XOR.



Multiplexor

Está conformado por varias entradas de control y entradas de datos. Existe una única salida.

- Entradas de control: se indican de la manera c_n
- Entradas de datos: se indican de la manera e_n
- Ojo: Antes de prender cualquier entrada de control, hay que asegurarse que entrada de datos esté puesta en el que valor que queremos

Te ayuda a ahorrar recursos, pero todas las acciones tardan mucho más tiempo porque solo se ejecuta una a la vez. Nos garantiza que la información solo se envía por un único canal.

Para poder calcular la cantidad de entradas de control c_n que necesito para una cantidad m de entradas de datos e_m hago el siguiente cálculo: $m < 2^l$ hasta que me pase por primera vez.

- Entradas de datos: 30.
- Entradas de control: Necesito 5 entradas de control porque 2^5 es 32.

Cada entrada de control tiene un índice que podemos decirle individuo, por ejemplo, si tengo 2^l entradas tengo 32 posibles combinaciones.

- Si tengo 00010 significa que la persona que está hablando la persona 2.

En los Multiplexores existen difurcaciones, que cuando llegamos a una de ellas se nos desvía el camino enviándonos a una compuerta. Si en algún momento se llega a un valor 0, entonces decimos que el camino ya finalizó.



Nótese que el multiplexor elige un camino u otro según OP; OP toma los valores de 00, 01, 10 y 11. En base a qué se envía como entrada de control el multiplexor decide qué entrada habilitar para dar la salida. En este caso, OP: 1 0 (marcado en rojo) corresponde a la opción de realizar A AND B bit a bit

Timing

En un circuito combinatorio el tiempo que tarda la salida en estabilizarse depende de la cantidad de capas de compuertas (latencia). Para enfrentar el problema usamos secuenciales.

Latches

Utilizan realimentación, es decir, la salida de una compuerta como entrada de otra.

Latch RS

Tiene dos entradas: S (Set) y R (Reset), y dos salidas, Q y \bar{Q} y consiste en dos puertas NOR conectadas por realimentación. El circuito es consistente permanece estable $\iff S = R = 0$. Tabla de verdad del Latch



S	R	Q	\bar{Q}
1	0	1	0
0	1	0	1
0	0	Q^*	\bar{Q}^* ¹
1	1	0	0

Funciona como un memorizador

- Cuando S está prendido entonces $Q = 1$.
- Cuando R está prendido entonces $\bar{Q} = 1$.
- Si ninguno está prendido recuerda el estado anterior.

- Si ambos están prendidos, $Q = 0$ y $\bar{Q} = 0$. Este caso no debería estar permitido porque la salida es inconsistente.

Para recordar el estado anterior usamos la notación de: Q^* y \bar{Q}^*

Importante: El valor de las salidas depende de la implementación del latch. Por lo tanto, un Latch con NAND no sería lo mismo que un Latch con NOR.

Latch JK

Acepta todas las combinaciones posibles de las entradas.

- Cuando J está prendido entonces $Q = 1$.
- Cuando K está prendido entonces $\bar{Q} = 1$.
- Si ninguno está prendido recuerda el estado anterior.
- Si ambos están prendidos, niega el estado anterior (¡necesita que haya un estado anterior!)

Latch JK:



Tabla de verdad:

J	K	Q	\bar{Q}
1	0	1	0
0	1	0	1
0	0	Q^*	\bar{Q}^*
1	1	\bar{Q}^*	Q^*

Cuando J y K son 1, la función realizada se denomina función de conmutación, la salida se invierte.
El circuito oscila (estado inestable)

Latch D

Es un almacén para un bit de datos. La salida del Latch D es siempre igual al valor más reciente aplicado a la entrada y por lo tanto la recuerda y la produce.

Tiene una entrada de datos y una de control.

Este circuito es estable en todos los estados pero los tiempos no se pueden predecir porque dependen de D y puede causar carreras si existe un lazo en el circuito externo

- Cuando D está apagado y C está prendido, se memoriza C.
- Si ambos están prendidos, se memoriza D.
- En cualquier otro caso, devuelve el valor memorizado.



D	C	Q	\bar{Q}
1	0	Q^*	\bar{Q}^*
0	1	0	1
0	0	Q^*	\bar{Q}^*
1	1	1	0

Control de transición de estados: Clock



El clock que necesitamos utilizar es el 3ro. ¿Por qué? Porque nos interesa solamente memorizar o guardar los estados de los valores cuando el clock está en el pico.


No necesitamos estar constantemente escuchando cambios con el clock, sino que nos interesa solo en la subida.

Para solucionar este problema, podemos utilizar un detector de pulso.



(a) Detector de pulso implementado usando una compuerta AND.

Es importante notar, que el detector de pulso dará 1 (el pico) en algunos casos porque la compuerta NOT tiene un pequeño delay para poder negar la entrada. A continuación se muestra un ejemplo de esto.



La línea punteada indica el tiempo que tardó la entrada en ser negada. En ese momento es donde se nos ejecutan los picos que nosotros necesitamos.

Si mandamos input = 1, el primer momento queda 1 AND 1 y el AND es verdadero, pero luego de un momento queda 1 AND 0 y ahora la señal vuelve a estar baja. Si fuese 1 AND 1 todo el tiempo tendríamos un clock constante y no necesitamos eso.

Todas las compuertas tienen delay porque al estar compuestas de silicio, tardan un poco en entrar en calor.

Veamos un ejemplo en Logisim usando registros y una ALU con el tema este de la secuencialidad a la hora de escribir en el pico del clock.

- Al encender el clock en el primer flanco de subida la ALU recibió el valor en `ALU_A_WRITE` del `Registro_00` que expuso previamente en `Reg0_enableOut`.

En circuitos secuenciales se niega el clock para que cada operación pueda tomarse el tiempo que necesita, caso contrario pasa basura.

Flip-Flop JK

Está armado en base a Latch JK + Clock.

El Latch JK funcionará igual pero solo memorizará el valor sii el clock está en el flanco de subida.

- Cuando J es 1 y el clock está prendido, se guarda el valor de J.
- Cuando K es 1 y el clock está prendido, se guarda el valor de K.
- Cuando el clock está apagado devuelve el valor de J/K guardado en el último pulso al clock.
- Cuando el clock está apagado y J, K = 1 se niega el resultado guardado en el último pulso al clock.
- En cualquier otro caso, sucede el ítem anterior.

Flip-Flop D

Está armado en base a Latch D + Clock.

El Latch D funcionará igual pero solo memorizará el valor sii el clock está en el flanco de subida.

- Cuando el clock es 1, guarda el valor de D en ese instante.
- Cuando el clock está apagado, devuelve el valor de D guardado en el último pulso al clock. En criollo: Guarda el valor de D hasta que haya otro flanco de subida (ciclo) y guarde uno nuevo.

Lo podemos representar:



Tabla de verdad:

D	clk	Q_{T+1}	$\overline{Q_{T+1}}$
1	0	Q_T	$\overline{Q_T}$
0	1↑	0	1
0	0	Q_T	$\overline{Q_T}$
1	1↑	1	0

Siendo $T = n \cdot T_{clock}$ y $T + 1 = (n + 1) T_{clock}$, donde:

- T_{clock} es el período del clock (tiempo que dura un ciclo)
- n es una cierta cantidad de pulsos de clock

Nota: 1 ↑ indica que solo es se evalúa cuando está en el flanco de subida.

Registros

Para poder escribir registros necesitamos una entrada de control Enable que nos permitirá decirle al Flip-Flop cuando nosotros queremos permitir que nos cambie el valor / escriba la memoria.

Este flag de Enable deberá ir en un AND con el Clock, entonces si Enable = 1 y el Clock está en 1, entonces se le permite al Flip Flop guardar el valor de la operación realizada.



Recuerdo: El Flip Flop D solo almacena 1 bit. Si necesitáramos almacenar n bits (registro de n bits) necesitaríamos n Flip Flop D y UN solo Enable/Clock.

Componentes de Tres Estados

Apagado, Encendido y Desconectado. Al estado Desconectado le decimos que es de Alta Impedancia y se simboliza **Hi-Z**

Noción Eléctrica



Símbolo



Tabla de Verdad

A	B	C
0	1	0
1	1	1
-	0	Hi-Z

En la materia, una combinación basura de un componente de tres estados es que haya más de una entrada de control prendida con una misma entrada de dato. Esto es porque si bien en Logisim se acepta, no tendría sentido abrir dos conductos y mandar dos datos (iguales), la corriente siempre varía en algún momento y lo haría estallar.



(a) Caso basura (erróneo)



(b) Caso erróneo (explota)



(c) Caso ok

Bus

Nos va a servir para poder conectar varios componentes. Es una vía de n bits que van a estar conectando todos los componentes de nuestra arquitectura.



Cada dispositivo sería cualquier operación, por ejemplo cada dispositivo podría ser un Flip-Flop D.

Ej.: Si $Dispositivo_0$ tendría el número 2 escrito en 4 bits (0010) y el $Dispositivo_1$ tendría el número 4 escrito en 4 bits (0100) entonces el bus tendría el valor de 6. Esto es un problema, porque básicamente se está haciendo una especie de conjunción de todas las cosas y no siempre vamos a querer que se haga de esa forma. Aquí aparece un concepto importante llamado Recurso Compartido.

Llamamos **recurso compartido** cuando tenemos más de un componente/dispositivo conectado en un mismo bus y necesitamos decidir quién usa cada componente.

Para prender uno de los dispositivos y no los demás, bastaría con poner en 1 el dispositivo que quiero mientras que los demás en 0.

Reset

Coloca en 0 el componente. Comúnmente, el reset es asincrónico.

Write Enable y Enable Out

Son dos instrucciones. No pueden pasar ambas a la vez. O escribimos, o leemos. Cada vez que hacemos el cambio de estado de Enable Out o Write Enable, en algún momento deberán volver al estado anterior.

Esquema de interconexión de n registros

Ahora nos queda realizar el esquema



Utilizo 3 Flip-Flop D con la posibilidad de escribir cuando el clock está activo y un botón de reset
Se añade un EnableOut para que se muestre el dato almacenado con lo armado en el paso 1

¿Como podríamos copiar el dato de R1 a R0?

- Utilizo Enable Out en R1 - $\text{EnableOut-1} \leftarrow 1$
- Habilito WriteEnable en R0 - $\text{WriteEnable-0} \leftarrow 1$
- Espero que el Clock esté funcionando en R0
- Deshabilito WriteEnable en R0 - $\text{WriteEnable-0} \leftarrow 0$
- Deshabilito Enable Out en R1 - $\text{EnableOut-1} \leftarrow 0$

De esta manera podemos pasar datos entre registros.


5. Máquinas de estado

Los circuitos secuenciales pueden ser pensados formalmente como una Máquina de Estados Finitos o FSM. Una máquina de estados queda definida por:

- Una lista de estados.
- Un estado inicial.
- Una lista de funciones que disparan las transiciones en función de las entradas.

Diagramas de estado

Nos indican el comportamiento de los circuitos secuenciales en base al estado y como van avanzando



Nota: x' indica la variable negada.

FSM - Moore

La salida depende solo del estado actual.

- La salida siempre cambia un clock después que se dispara la condición de transición.
- No produce glitches a la salida.
- La cantidad de estados para reproducir cierto comportamiento puede ser más grande que con otro tipo de FSM.

FSM - Mealy

La salida depende del estado actual y las entradas.

- La salida pueda cambiar dentro del mismo clock en que se dispara la condición de transición.
- Produce glitches a la salida.
- La cantidad de estados para reproducir cierto comportamiento es más chica que en Moore.

Lógica de próximo estado

Implementar una FSM en base a un registro de dos *bits* que siga los siguientes estados y que cada cambio se produzca al apretar un pulsador. Usando flip-flops D y compuertas básicas a elección.

Nos piden además que el componente a desarrollar cuente con una entrada de Reset.



$Q_1(t)$	$Q_0(t)$	$Q_1(t+1)$	$Q_0(t+1)$
0	1	0	0
0	0	1	0
1	0	1	1
1	1	0	0

¿Qué valores deberían tener D_1 y D_0 para obtener los valores deseados en el tiempo $t+1$, es decir, $Q_1(t+1)$ y $Q_0(t+1)$? Usamos un flip-flop D, para que en vez de usar asignaciones dependa del estado anterior.

$$\begin{aligned}
 D_0 &= (Q_1 \cdot \bar{Q}_0) \\
 D_1 &= (\bar{Q}_1 \cdot \bar{Q}_0) + (Q_1 \cdot \bar{Q}_0) \\
 &= (\bar{Q}_1 + Q_1) \cdot \bar{Q}_0 \\
 &= 1 \cdot \bar{Q}_0 \\
 &= \bar{Q}_0
 \end{aligned}$$

Lógica de salida

Consiste en hacer foco en como se deben vincular los estados porque muchas veces no nos es suficiente inferir comportamiento solo con la salida. Veamos un claro ejemplo donde tenemos que hacer uso de la lógica de salida porque debemos conocer el estado para poder conocer el siguiente valor. 00, 01, 11, y 10 son salidas.



Para poder decidir esto, usamos etiquetas de estado.


Renombremos a los estados con nombres únicos, por ejemplo:

$$S_1 = 00, \quad S_2 = 01, \quad S_3 = 10, \quad S_4 = 11$$

Q_1	$Q_0 \rightarrow o_1$	o_0
0	0 \rightarrow 0	0
0	1 \rightarrow 0	1
1	0 \rightarrow 1	1
1	1 \rightarrow 0	1

Nota: S_n n es el estado y el valor asignado es la codificación.

TODO: Preguntar como hizo para calcular la suma de productos en base a los estados.



6. Arquitectura

Observación: Nosotros vamos a manejarnos con 32 registros y data de 4 bytes.

¿Qué constituye una arquitectura?

- El conjunto de instrucciones
- El conjunto de registros
- La forma de acceder a la memoria

Observación: Utilizaremos la arquitectura Risc V como programa de Assembler en la materia.

Observación 2: El lenguaje ensamblador depende de cada arquitectura. Cuando un lenguaje es compilado, traduce a la arquitectura de tu equipo.

Pasaje de lenguaje de alto nivel a bajo nivel

Para esto se necesitan programas de compilado, ensamblado y enlazado.

- El código de alto nivel es traducido por el compilador para pasar a código de bajo nivel.
- El código de bajo nivel es traducido por el ensamblador y se convierte en un código objeto (archivos **.o**).
- El código objeto es traducido por un enlazador y termina siendo binario ejecutable.

Operaciones en Risc V

Reciben el nombre de mnemónico e indica el tipo de operación que queremos realizar.

Las operaciones reciben: **operandos de fuente** y un **operando destino**

$$a = b + c \equiv \text{add } a, b, c$$

El operando destino a sería el primer parámetro del mnemónico add, mientras que los operandos fuente serían b y c.

Instrucciones atómicas y compuestas

Es exactamente lo mismo que en lógica. Las operaciones se separan y deben indicarse claramente como se realizan. Las instrucciones atómicas son aquellas que nos devuelven un valor irreducible, mientras que las instrucciones compuestas nos devuelven algo reducible.

Calculemos: $a = b + c - d$

- *add t, b, c* # $t=b+c$
- *sub a, t, d* # $a=t-d$

Comentarios en Risc V

Usamos # para comenzar una línea de comentarios.

Registros en Risc V - Register File

Cuenta con 32 registros que son implementados como un arreglo de memoria estática de 32 bits con varios puertos. Los registros pueden nombrarse por su índice, desde x0 a x31 o según su uso habitual.

- El registro zero (x0) almacena siempre el valor 0, y no puede ser escrito.
- Los registros s0 a s11 y los t0 a t6 se utilizan para almacenar variables.
- ra y de a0 a a7 tienen usos relacionados a llamadas de función.

31	0
x0 / zero	Alambrado a cero
x1 / ra	Dirección de retorno
x2 / sp	Stack pointer
x3 / gp	Global pointer
x4 / tp	Thread pointer
x5 / t0	Temporal
x6 / t1	Temporal
x7 / t2	Temporal
x8 / s0 / fp	Saved register, frame pointer
x9 / s1	Saved register
x10 / a0	Argumento de función, valor de retorno
x11 / a1	Argumento de función, valor de retorno
x12 / a2	Argumento de función
x13 / a3	Argumento de función
x14 / a4	Argumento de función
x15 / a5	Argumento de función
x16 / a6	Argumento de función
x17 / a7	Argumento de función
x18 / s2	Saved register
x19 / s3	Saved register
x20 / s4	Saved register
x21 / s5	Saved register
x22 / s6	Saved register
x23 / s7	Saved register
x24 / s8	Saved register
x25 / s9	Saved register
x26 / s10	Saved register
x27 / s11	Saved register
x28 / t3	Temporal
x29 / t4	Temporal
x30 / t5	Temporal
x31 / t6	Temporal

31	32	0
pc		

El registro PC es el Program Counter y lleva el registro de lo que se está ejecutando en un momento dado. Cuando un programa ya termina, el PC sigue apuntando a la posición de memoria de lo último que ejecutó.

Hagamos el cálculo que habíamos hecho antes ($a = b + c - d$) pero con las variables en los registros.

- # $s0 = a, s1 = b$
- # $s2 = c, s3 = d, t0 = t$
- *add t0, s1, s2* # $t=b+c$
- *sub s0, t0, s3* # $a=t-d$

Nota: los valores que toman las operaciones no pueden ser de 32 bits porque la operación en sí ya ocupa 5 bits.

Preguntar: ¿Cómo es que s0 tiene efectivamente a **a**, s1 tiene a **b**?

Valores inmediatos

Son valores constantes que se utilizan como operandos. Se encuentran disponibles en la misma instrucción y no hace falta recuperar su valor a partir de un registro o desde la memoria.

El valor puede escribirse en decimal, hexadecimal (prefijo 0x) o binario (prefijo 0b).

Los valores inmediatos son de 12 bits y se extiende con el bit de signo a 32 bits antes de operar.

- `# s0 = a, s1 = b`
- `addi s0, s0, 4 # a = a + 4`
- `addi s1, s0, -12 # b = a - 12`

En este caso, el 4 y el -12 son extendidos a 32 bits para poder operar. **Ojo: Las operaciones que son inmediatas son fórmulas compuestas. Es decir, no toman una sola posición de memoria sino que toman varias porque son alias para operaciones compuestas. Ej: `li a0, 4228` hace un `lui` y un `addi`.**

Asignación

Se hace `zero` + lo que queremos asignar. Consideremos que `s0 = i`

- `addi s0, zero, 4 # i = 4`

Valores inmediatos de 32 bits

C	<i>Ejemplo muy específico</i> RISC V
<code>int a = 0xABCDE123;</code>	<code>lui s2, 0xABCDE #s2=0xABCDE000</code> <code>addi s2, s2, 0x123 #s2=0xABCDE123</code>

Como los valores inmediatos son de 12 bits y se los extiende respetando el signo a 32 bits cuando realizamos una operación, cargar una constante de 32 bits requiere que hagamos dos operaciones. Primero cargamos los veinte bits más altos con la instrucción `lui`(load upper immediate) y luego los 12 bits más bajos con un `addi` como veníamos haciendo.

¿La idea sería pasar de derecha a izquierda, o pasar lo de la izquierda a la derecha?

¿Por qué los bits más altos son considerados ABCDE?

¿Cual es la regla para decir cuales son altos o bajos? (en este contexto manual) Lo que no entiendo es, los bits mas altos están seleccionados a mano (ABCDE) y los más bajos también (123) pero no podrían ser los más altos ABCD y los más bajos E123?

C	RISC V
<code>int a = 0xFEEDA987;</code>	<code>lui s2, 0xFEEDB #s2=0xFEEDB000</code> <code>addi s2, s2, -1657 #s2=0xFEEDA987</code>

Si la parte baja se expresa como un número negativo (bit más alto en 1), al extender el signo va a cargar con unos la parte alta. Por eso tenemos que tener esto en cuenta. La parte alta con todos unos equivale a un menos uno en complemento a dos, por lo cual, para compensar el efecto de la extensión del signo en la suma, se incrementa en uno la parte alta que vamos a cargar. En el ejemplo hacemos `lui s2, 0xFEEDB` en lugar de `lui s2, 0xFEEDA`.

Cuando dice que la parte baja se expresa como un número negativo ¿está tratando de decir que el valor inmediato de la suma es -1657?

Memoria

Se estructura y se accede como si fuera un arreglo de elementos de 32 bits (4 bytes). El acceso a memoria es significativamente más lento que el acceso a registros pero nos permite guardar más data.

RISC V permite acceder a la memoria con índices (direcciones) de 32 bits osea 4.294.967.296 índices posibles. El índice apunta a un byte en particular.

Escritura y Lectura en Memoria

Lectura: Instrucción lw (load word); Escritura: Instrucción sw (store word).

Las direcciones se definen como:

$$direccion = base + desplazamiento$$

base: valor de un registro

desplazamiento: constante con signo de 12 bits

Lectura en Memoria (asignación a variable)

C	RISC V
<code>int a = mem[2];</code>	<code>#s7 = a, s3 = mem lw, s7, 8(s3)</code>

lw, variable, desplazamiento(lugarEnMemoria)

elem = cantidad de bytes por dato * indice al que quiero llegar.

s3 tiene la posición de memoria en el registro donde está el arreglo.

Escritura en Memoria

sw, variable, desplazamiento(lugarEnMemoria)

Programa: `mem[5] = 33`

- `# s3 = mem`
- `addi t3, zero, 33`
- `sw, t3, 20(s3)`

El programa anterior crea una variable en el registro temporal t3, le asigna el valor de 33 y luego en la memoria posición 5 del array le asigna t3. Preguntar: Como t3 es un registro temporal, cuando se borra luego de guardar el valor en el array?

Instrucciones lógicas en RISC V

Sean dos registros cualesquiera, las operaciones lógicas se hacen bit a bit.

Ejemplo de XOR entre dos registros

s1	0100 0110	1010 0001	1111 0001	1011 0111
s2	1111 1111	1111 1111	0000 0000	0000 0000
xor s5, s1, s2	1011 1001	0101 1110	1111 0001	1011 0111

Or: Combina dos registros que solo tienen asignada la parte alta y baja. Ej: `0xFEED0000 ∨ 0x0000F0CA ≡ 0xFEEDF0CA`

and: Limpia las partes de un registro, si quisieramos preservar solamente la parte baja de `0xBABAC0C0` podemos hacer `0xBABAC0C0 ∧ 0x0000FFFF ≡ 0x0000C0C0` Preguntar xor: Negación del valor

Instrucciones de desplazamiento

- sll (shift left logical): desplaza a la izquierda tantas unidades como se diga, como es lógico se añaden 0's a la derecha.
- srl (shift right logical): desplaza a la derecha tantas unidades como se diga, como es lógico se añaden 0's a la izquierda.
- sra (shift right arithmetic): desplaza a la derecha tantas unidades como se diga, como es aritmético se añade el bit más significativo a la izquierda.

Nota: También existen las versiones de estas operaciones con el immediate (i) para usar una constante.

s5	1111 1111	0001 1100	0001 0000	1110 0111
slli t0, s5, 7	1000 1110	0000 1000	0111 0011	1000 0000
srlt0, s5, 17	0000 0000	0000 0000	0111 1111	1000 1110
srait0, s5, 3	1111 1111	1110 0011	1000 0010	0001 1100

Lo que hago yo esto para hacerlo fácil, en el caso de 17 por ejemplo es: como me piden mover 17 a la derecha, borro los 17 últimos (xq no tengo espacio donde guardarlos), reordeno de a pares de 4 y despues donde faltan agrego de la izq.

- 1111 1111 & 0001 1100 & 0001 0000 & 1110 0111
- 1111 1111 & 0001 110 \Rightarrow acá tengo que reordenar xq de la der no me pueden quedar 3 bits solos
- 111 1111 & 1000 1110 \Rightarrow reordené
- 0000 0000 & 0000 0000 & 0111 1111 & 1000 1110 \Rightarrow agregué los 0's

Byte en particular con desplazamiento

Consiguiendo un byte en particular



Utilizando desplazamientos y máscaras podemos acceder a un byte en particular dentro de una palabra, si tenemos el valor **0xABCDE****FF**00 en el registro s1 y queremos conseguir el segundo byte (desde el menos significativo) y almacenarlo en s2 podemos hacer lo siguiente:


```
1 | srli t0, s1, 8
2 | andi s2, t0, 0xFF
```

La primera instrucción desplaza el valor un byte a la derecha y la segunda preserva solamente el byte menos significativo, que luego almacena en s2.

Preguntar, no entendi

Importancia del Program Counter

Recordatorio: Cada dirección se incrementa en múltiplos de 4 porque las instrucciones ocupan 4 bytes.
El procesador ejecuta el programa almacenando la posición de memoria de la instrucción que se está ejecutando en un registro de 32 bits conocido como el Program Counter.



El Program Counter va cambiando la instrucción que está ejecutando gracias al aviso del procesador.

Control del flujo de ejecución

Se va pisando el PC (Program Counter).

Etiquetas en RISC V

Nos permiten ponerle nombre a subproblemas; No ocupan memoria.

Ejemplo y etiquetas

```
1 addi s0, zero, 4
2 addi s1, zero, 1
3 slli s1, s1, 2
4 beq s0, s1, target
5 addi s1, s1, 1
6 sub s1, s1, s0
7 target:
8 add s1, s1, s0
```

Diagram illustrating the execution flow of the code snippet. The code uses a branch instruction (`beq`) to jump to a label (`target`). The flow starts at line 1, goes to line 4, and then jumps to line 8 if the condition is met. The label `target` is located at line 7.

Handwritten notes: "si el conteo s1 es igual a 4" and "salto a 7".

Handwritten notes: "P: S0 ELD C" and "IF (S0 = S1) THEN TARGET ELSE { LINEAS 1 LINEA 6 ^ LINEA 8 }".

Orden que toman las operaciones en memoria

Las posiciones de memoria que ocupa cada instrucción se leen de arriba hacia abajo sin importar si hay un salto o no.
Ver ejercicio en anexo

Salto condicionales

Instrucciones que pisan el PC:

- `beq`(branch if equal): reemplaza el PC si los dos operandos son iguales.
- `bne`(branch if not equal): reemplaza el PC si los dos operandos son distintos.

- blt(branch if less than): reemplaza el PC si el primer operando es menor que el segundo.
- bge(branch if greather than or equal): reemplaza el PC si el primer operando es mayor o igual al segundo.

Saltos incondicionales

Instrucciones que pisan el PC:

- j (jump): actualiza el valor del PC con el operando provisto (inmediato de 20 bits extendidos en signo a 32)
- jal (jump and link): que almacena el valor actual del PC en el registro indicado en el primer operando y actualiza el valor del PC con el segundo operando (este se usa para llamar a una función, terminar y volver a ese link anterior).

```

1 | j target
2 | srai s1, s1, 2
3 | addi s1, s1, 1
4 | sub s1, s1, s0
5 | target:
6 | add s1, s1, s0

```

C	RISC V
<pre> // calcula el valor de x // tal que 2 a la x es 128 int pow = 1; int x = 0; while(pow != 128){ pow = pow * 2; x = x + 1; } </pre>	<pre> #s0=pow, s1=x addi s0, zero, 1 add s1, zero, zero #t0=128 addi t0, zero, 128 while: beq s0, t0, fin slli s0, s0, 1 #pow=pow*2 addi s1, s1, 1 #x+=1 j while fin: </pre>

C	RISC V
<pre> int i; int scores[200]; for(i = 0; i < 200; i = i + 1){ scores[i] = scores[i] + 10; } </pre> <p><i>dirección absoluta de dato</i></p>	<pre> #s0=dir. scores, s1=i addi s1, zero, 0 addi t2, zero, 200 for: bge s1, t2, fin slli t0, s1, 2 add t0, t0, s0 lw t1, 0(t0) addi t1, t1, 10 sw t1, 0(t0) addi s1, s1, 1 j for fin: </pre> <p><i>fin: skip</i> <i>ale</i> <i>desplazamiento</i> <i>base</i></p>

- se inicializa una variable permanente con el valor zero.
- se inicial la variable temporal en 200.
- el for se realiza mientras s1 sea menor a t2.
- se inicializa una variable temporal t0 con el valor de s1 (¿que sería el 2, entiendo que un desplazamiento logico hacia la izquierda pero para que?).
- a la variable temporal t0 se le suma s0 (s0?)

- se inicializa una variable temporal t0 que tiene el valor de t0 en el índice 0.
- a la variable temporal t1 se le suma 10 (scores[i] + 10)
- se cambia el valor de t1 indicando que tiene el valor de t0 en el índice 0.
- se modifica la variable de s1 (incrementadora) sumándole 1 unidad.

Funciones

En RISC V la función llamadora puede utilizar los registros del a0 hasta a7 para enviar argumentos. La función llamada usa a0 para devolver el resultado.


La función llamada no debe interferir con el estado de la función llamadora, es decir, debe respetar los valores de los registros (s0 a s11) y el registro ra (dirección de retorno).

El stack de la función llamadora debe mantenerse invariante al ingresar a la función llamada.

Llamando funciones & enviando parámetros

Los inicializamos en la función llamadora, y luego en la función llamada simplemente accedemos a ellos.

Ejemplo con argumentos



DEPARTAMENTO
DE COMPUTACION
Facultad de Ciencias Exactas y Naturales - UBA

C	RISC V
<pre>int main(){ int y; ... y = dif_sumas(2,3,4,5); ... } int dif_sumas(int f, int g, int h, int i){ int resultado; resultado = (f+g)-(h+i); return resultado; }</pre>	<pre>main: #s7=y addi a0, zero, 2 addi a1, zero, 3 addi a2, zero, 4 addi a3, zero, 5 jal dif_sumas add s7, a0, zero dif_sums: #s3=result add t0, a0, a1 add t1, a2, a3 sub s3, t0, t1 add a0, s3, zero jr ra</pre>

CARGA
PARAMS

GUARDA RA
SALTA A dif_sums

PASAR PARAMS ≡ CARGARLOS EN MEMORIA ANTES DE
ENTRAR A FUNCION

68

Nótese que cuando hacemos jal dif sumas, le estamos mandando la posición donde quedó antes de llamar a la función, entonces luego en la llamada podemos usar ra y volver a ese punto.

Pila (stack)


Es una parte de la memoria que se utiliza para almacenar información temporaria. La pila suele comenzar en las direcciones altas de la memoria y va tomando las direcciones inmediatamente más bajas. RISC V recomienda el registro de su Stack Pointer (sp)

Reglas de llamada

- Regla para la llamadora: Antes de llamar debe guardar los valores de los registros temporarios que necesite utilizar al retornar (t0-t6, a0-a7)
- Regla para la llamada: Si va a utilizar los registros permanentes (s0-s11, ra) debe guardarlos al comenzar y restaurarlos antes de retornar

Compilación, ensamblado y ejecución

El mapa de memoria



Directivas de ensamblado

Assembler Directive	Description
.text	Text section
.data	Global data section
.bss	Global data initialized to 0
.section .foo	Section named .foo
.align N	Align next data/instruction on 2^N -byte boundary
.balign N	Align next data/instruction on N-byte boundary
.globl sym	Label sym is global
.string "str"	Store string "str" in memory
.word w1,w2,...,wN	Store N 32-bit values in successive memory words
.byte b1,b2,...,bN	Store N 8-bit values in successive memory bytes
.space N	Reserve N bytes to store variable
.equ name, constant	Define symbol name with value constant
.end	End of assembly code

Inicialización de datos

```
.section .data
# A partir de este punto comienzan los datos
largo: .word 0x4
caracter: .byte 10
arreglo: .word 0xc, 0x34d, 0x1, 0x0
.section .text
# A partir de este punto comienzan las
  instrucciones
```

Inicialización de datos en la sección .data que va a ubicar la información en lo que el mapa se muestra como Global Data.
Programa final con inicialización de los datos en RISC V

```
1  .section .text
2  .global sumar_arreglo
3  sumar_arreglo:
4  # a0 = int a[], a1 = int largo, t0 = acumulador, t1
    = i
5  li    t0, 0          # acumulador = 0
6  li    t1, 0          # i = 0
7  ciclo: # Comienzo de ciclo
8  bge   t1, a1, fin     # Si i >= largo, sale del ciclo
9  slli  t2, t1, 2       # Multiplica i por 4 (1 << 2 = 4)
10 add   t2, a0, t2      # Actualiza la dir. de memoria
11 lw    t2, 0(t2)       # De-referencia la dir,
12 add   t0, t0, t2      # Agrega el valor al acumulador
13 addi  t1, t1, 1       # Incrementa el iterador
14 j     ciclo          # Vuelve a comenzar el ciclo
15 fin:
16 mv    a0, t0          # Mueve t0 (acumulador) a a0
17 ret                    # Devuelve valor por a0
```


Cosas a utilizar en Risc V (machete)

Página 21 Guia Práctica de Risc V

31	0
x0 / zero	Alambrado a cero
x1 / ra	Dirección de retorno
x2 / sp	Stack pointer
x3 / gp	Global pointer
x4 / tp	Thread pointer
x5 / t0	Temporal
x6 / t1	Temporal
x7 / t2	Temporal
x8 / s0 / fp	Saved register, frame pointer
x9 / s1	Saved register
x10 / a0	Argumento de función, valor de retorno
x11 / a1	Argumento de función, valor de retorno
x12 / a2	Argumento de función
x13 / a3	Argumento de función
x14 / a4	Argumento de función
x15 / a5	Argumento de función
x16 / a6	Argumento de función
x17 / a7	Argumento de función
x18 / s2	Saved register
x19 / s3	Saved register
x20 / s4	Saved register
x21 / s5	Saved register
x22 / s6	Saved register
x23 / s7	Saved register
x24 / s8	Saved register
x25 / s9	Saved register
x26 / s10	Saved register
x27 / s11	Saved register
x28 / t3	Temporal
x29 / t4	Temporal
x30 / t5	Temporal
x31 / t6	Temporal
32	
31	0
pc	
32	

31	25	24	20	19	15	14	12	11	7	6	0	
imm[31:12]								rd	0110111		U lui	
imm[31:12]								rd	0010111		U auipc	
imm[20:10:1 11:19:12]								rd	1101111		J jal	
imm[11:0]				rs1	000			rd	1100111		I jalr	
imm[12:10:5]		rs2	rs1	000			imm[4:1 11]	1100011		B beq		
imm[12:10:5]		rs2	rs1	001			imm[4:1 11]	1100011		B bne		
imm[12:10:5]		rs2	rs1	100			imm[4:1 11]	1100011		B blt		
imm[12:10:5]		rs2	rs1	101			imm[4:1 11]	1100011		B bge		
imm[12:10:5]		rs2	rs1	110			imm[4:1 11]	1100011		B bltu		
imm[12:10:5]		rs2	rs1	111			imm[4:1 11]	1100011		B bgeu		
imm[11:0]				rs1	000			rd	0000011		I lb	
imm[11:0]				rs1	001			rd	0000011		I lh	
imm[11:0]				rs1	010			rd	0000011		I lw	
imm[11:0]				rs1	100			rd	0000011		I lbu	
imm[11:0]				rs1	101			rd	0000011		I lhu	
imm[11:5]		rs2	rs1	000			imm[4:0]	0100011		S sb		
imm[11:5]		rs2	rs1	001			imm[4:0]	0100011		S sh		
imm[11:5]		rs2	rs1	010			imm[4:0]	0100011		S sw		
imm[11:0]				rs1	000			rd	0010011		I addi	
imm[11:0]				rs1	010			rd	0010011		I slti	
imm[11:0]				rs1	011			rd	0010011		I sltiu	
imm[11:0]				rs1	100			rd	0010011		I xori	
imm[11:0]				rs1	110			rd	0010011		I ori	
imm[11:0]				rs1	111			rd	0010011		I andi	
0000000		shamt	rs1	001			rd	0010011		I slli		
0000000		shamt	rs1	101			rd	0010011		I srli		
0100000		shamt	rs1	101			rd	0010011		I srai		
0000000		rs2	rs1	000			rd	0110011		R add		
0100000		rs2	rs1	000			rd	0110011		R sub		
0000000		rs2	rs1	001			rd	0110011		R sll		
0000000		rs2	rs1	010			rd	0110011		R slt		
0000000		rs2	rs1	011			rd	0110011		R sltu		
0000000		rs2	rs1	100			rd	0110011		R xor		
0000000		rs2	rs1	101			rd	0110011		R srl		
0100000		rs2	rs1	101			rd	0110011		R sra		
0000000		rs2	rs1	110			rd	0110011		R or		
0000000		rs2	rs1	111			rd	0110011		R and		
0000	pred	succ	00000	000	00000	0001111	I fence					
0000	0000	0000	00000	001	00000	0001111	I fence.i					
000000000000			00000	000	00000	1110011	I ecall					
000000000001			00000	000	00000	1110011	I ebreak					
csr			rs1	001	rd	1110011	I csrrw					
csr			rs1	010	rd	1110011	I csrrs					
csr			rs1	011	rd	1110011	I csrrc					
csr			zimm	101	rd	1110011	I csrrwi					
csr			zimm	110	rd	1110011	I csrrsi					
csr			zimm	111	rd	1110011	I csrrci					

Figura 2.3: El mapa de opcodes de RV32I tiene la estructura de la instrucción, opcodes, tipo de formato y nombres (La Tabla 19.2 de [Waterman and Asanović 2017] es la base de esta figura).

Risc V cheatsheet

32-bit instruction format

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0						
R	func							rs2				rs1				func				rd				opcode														
I	immediate												rs1				func				rd				opcode													
SB	immediate							rs2				rs1				func				immediate				opcode														
UJ	immediate																				rd											opcode						

HDL

Los lenguajes de descripción de hardware (HDL) son herramientas que nos permiten describir la estructura y comportamiento de nuestros diseños de forma sencilla, sintética y escalable a la hora de diseñar e implementar hardware industrial a gran escala. Existen dos lenguajes dominantes actualmente: VHDL y System Verilog.

Módulos

Son bloques de hardware que tienen entradas y salidas además de un nombre. Se los puede describir de dos maneras:

- Comportamental: Como se modifican las señales salida en base a la entrada y en qué estado queda el componente.
- Estructural: Como se vinculan sus entradas y salidas entre sí y describiendo la composición de diversos componentes (una cajita usa otra cajita).
- Ej: AND, OR, multiplexor o sumador son ejemplos de módulos.

¿Para qué sirve el código HDL?

Es la fuente de dos procesos.

- Simulación: Simula, a través de ondas como se comporta el programa dada una serie de entradas y verifica que la salida sea la esperada.
- Síntesis: Traduce el HDL a un conjunto de compuertas lógicas.

Véase anexo para un ejemplo.

Nota: en System Verilog, cuando vemos algo de tipo `logic[7:0]` significa que es un vector de 8 bits donde el 7 es el MSB y el 0 el LSB.

Modelado comportamental

Operadores de reducción

Colapsan los bits de una señal de tamaño variable aplicando una operación lógica.

assign y = &a

Ejecuta una especie de and entre todos los valores que tiene a sin necesidad de hacer uno por uno (ej: `a[7] & a[6]...`)

Nota: La asignación (`=`) es bloqueante mientras que la asignación (`<=`) es no bloqueante.

Asignación condicional

Infiere un multiplexor de dos entradas, es idéntico al ternario de C. *assign y = s ? d1 : d0*; s: entrada de control y: salida d0: op 00 d1: op 01

Asignación condicional compuesto

Es un ternario anidado. Infiere un multiplexor de cuatro entradas, por lo tanto son dos ternarios hijos y uno padre.
assign y = s[1] ? (s[0] ? d3 : d2) : (s[0] ? d1 : d0)

Variables internas

Se realizan con `logic` dentro del módulo. *logic p, g; ←* crea dos variables p y g.
Véase anexo para un ejemplo con un full adder

Precedencia de operaciones

También conocido como "prioridad" de operaciones.

Op	Meaning
~	NOT
*, /, %	MUL, DIV, MOD
+, -	PLUS, MINUS
<<, >>	Logical Left/Right Shift
<<<, >>>	Arithmetic Left/Right Shift
<, <=, >, >=	Relative Comparison
==, !=	Equality Comparison
&, ~&	AND, NAND
^, ~^	XOR, XNOR
, ~	OR, NOR
?:	Conditional

Valores numéricos

$$bits' + base + valor$$

ej: 8b10 \rightarrow 8 bits, binario número 2 (0000 0010)

La base se indica con una sola letra: d (decimal), b (binario), o (octal), h (hexadecimal).

Nota: siempre se termina almacenando en binario.

Alta Impedancia (Resistencia)

En System Verilog se representa con el valor de z.

```
1 | module buffer3(input logic[3:0] a, input logic enable, output tri[3:0] y);  
2 |     assign y = en ? a : 4'bz;  
3 | ----endmodule
```

enable es una señal de control que dice si deja pasar la energía o no. Si está apagada entonces estaría en Hi-Z caso contrario, deja pasar el valor que tenga a.

Nota: Cuando enable es false, se le asigna 4'bz porque y es de 4 bits según la entrada al módulo ([3:0])

Valores desconocidos

En SystemVerilog, cuando los valores de una señal no puede definirse y se considera como desconocida o como de valor x se puede valer a dos razones

- Valor no inicializado: La señal no se ha inicializado
- Contención: Cuando dos buffers de tres estados están conectados al mismo bus pero envían señales distintas.

Si sucede esto, indica un error en el diseño.

Manipulación de bits

- {}: concatena bits. El número de afuera indica la cantidad de repeticiones. Ej: $\{3\{d[0]\}\} \equiv d[0]d[0]d[0]$
- [] accede a una lista específica de bits. Tienen que ser números descendentes. Es decir $a > b$. Ej: $c[a:b]$

```
1 | assign y = {c[2:1], {3{d[0]}}, c[0], 3'b101};
```

Modelado Estructural

Para poder componer módulos, tenemos que hacer instancias de ellos.

componente nombreInstancia(parametros)

Véase anexo para un ejemplo.

Nota: Utilizando el enfoque estructural, la implementación de un mismo comportamiento se puede conseguir como composición de distinto tipo de componentes.

Circuitos Secuenciales

Se describen con componentes de memoria y se emplean bloques always.

Bloques Always

Utilizados para indicar frente a qué evento se debe actualizar el estado de cada componente.

Cada bloque always viene con una lista de eventos (sensitivity list) que les hace efecto. Véase anexo para un ejemplo.

bloque @(evento var)

Anexo - Ejercicios

Hexa - Binario - Risc V

Decodifique a instrucciones de Risc-V

1. 0x00700293

Pasamos cada numero hexadecimal a binario, cada hexa son 4 bits de binario

0000 0000 0111 0000 0000 0010 1001 0011

Ahora sabemos que el opcode son los últimos 7 bits, reagrupamos

0000 0000 0111 0000 0000 0010 1 0010011

Vemos que familia de operación corresponde a 0010011 en la tabla de la Figura 2.3. La familia es \Rightarrow I

Ahora vemos que lo que le sigue es el rd, por lo tanto reagrupo

0000 0000 0111 0000 0000 00101 0010011

Lo que sigue ahora es la func, que son 3 bits, por lo tanto reagrupo

0000 0000 0111 0000 0 000 00101 0010011

Lo que sigue ahora es el rs1 que toma 5 bits, por lo tanto reagrupo

0000 0000 0111 00000 000 00101 0010011

Lo que sigue ahora es el immediate (20 a 31) porque estamos en la familia del I, por lo tanto reagrupo

000000000111 00000 000 00101 0010011

Por último, traducimos a operaciones de Risc-V

0010011 000: ADDI

00101 rd: pasado a decimal es 5, por lo tanto en la tabla de registros x5 es t0.

00000 rs1: pasado a decimal es 0, por lo tanto en la tabla de registros x0 es zero.

0x007: es donde se guarda en memoria, eso en decimal es 7 por lo tanto en la tabla de registros x7 es t2.

Luego, juntamos todos los operandos en Risc-V

ADDI t0, zero, t2

Traducción de programa de Risc V a castellano y observando las posiciones de memoria de instrucciones

1		li a0, 4228 \leftarrow 0x0000 a 0x0008 (0 a 8) sin incluir
2		li a1, 2114 \leftarrow 0x0008 a 0x0010 (8 a 16) sin incluir
3		jal ra, resta \leftarrow 0x0010

```

4   fin:
5       beq zero, zero, fin <- 0x0014
6   resta:
7   prologo:
8       addi sp, sp, -4 <- 0x0018
9       sw ra, 0(sp) <- 0x001c
10      sub a0, a0, a1 <- 0x0020
11      beq a0, zero, epilogo <- 0x0024
12  sigo:
13      jal ra, resta <- 0x0028
14  epilogo:
15      lw ra, 0(sp) <- 0x002c
16      addi sp, sp, 4 <- 0x0030
17      ret <- 0x0034

```

Nota: Recordar que las etiquetas no son funciones, son simplemente instrucciones que se leen. Es decir, por ejemplo, cuando va por prologo y llega a beq si es falso ejecuta sigo, pero no es necesario llamarla sino que lo de jal ra, resta es parte del prologo solo que se le dio un subnombre. Todo se lee de arriba hacia abajo, por lo tanto a epilogo tambien estaría dentro de prologo por así decirlo pero nunca llega porque el beq si es falso hace llamada recursiva. Solo llega a epilogo y cambia el PC si el beq es true.

Nota: fin ¿no termina nunca cierto? es re contra recursivo ¿Qué hace este código? línea por línea

- li a0, 4228: carga el valor de 4228 en el registro a0. Internamente son dos operaciones, lui y addi por lo tanto ocupan desde 0x0000 a 0x0008 (sin incluir).
- li a1, 2114: carga el valor de 2114 en el registro a1. Internamente son dos operaciones, lui y addi por lo tanto ocupan desde 0x0000 a 0x0010 (sin incluir)
- jal ra, resta: salta a la etiqueta de resta y guarda la dirección de retorno en ra (para que el return de resta vuelva acá)
- addi sp, sp, -4: reserva 4 bytes en el stack pointer bajándolo. Esto es un caso específico, podría bajar 8 bytes si se quisiera pero como solo quiere escribir un solo valor, basta con 4 bytes. Importante que luego de hacer todo el stack debe volver a su posición original.
- sw: guarda ra en la primera posición del stack pointer. esto es porque luego cuando salta a epilogo tiene que saber bien a donde volver.
- sub: guarda en a0 la resta entre a0 y a1.
- beq: verifica si a0 es igual a zero, si es igual a cero salta a epilogo, caso contrario hace una llamada recursiva nuevamente a resta.
- sigo: si beq es falso llega acá, hace la llamada recursivamente como en la inicial mandando un nuevo estado.
- lw: se guarda en ra el valor que estaba en 0(sp) cuando lo guardamos antes.
- addi: vuelve a subir el stack a su posición inicial porque ya no necesitamos hacer nada (nótese que es importante que subimos dejando todo como estaba pero nuestro ra que habíamos guardado antes en la primera pos lo recuperamos con el lw)
- ret: vuelve a jal ra, resta y ejecuta fin.
- el programa termina si zero es igual a zero pero luego ejecuta fin recursivamente. (no termina nunca)

Preguntas:

- a) Indicar en qué posiciones de memoria se encuentra cada etiqueta
 - fin: 0x0014
 - resta: 0x0010
 - sigo: 0x0028
 - epilogo: 0x002c
- b) Hecho arriba
- c) TODO
- d) TODO
- e) ¿Cual es el valor final de a1? El valor final de a1 sería 0, pues dejaría de hacer el paso recursivo y llegaría a 0.

- f) ¿Cuál es el valor final del PC? El último valor del PC es la última instrucción que ejecutó, sería 0x0014 (fin).
- g) Listar la secuencia descrita por el PC. 0x0000 0x0004 0x0008 0x0010 0x0018 0x001c 0x0020 0x0024 0x0028 (vuelve a entrar a prologo) 0x0018 0x001c 0x0020 0x0024 (evalua guarda, true va directo a epilogo) 0x002c 0x0030 0x0034 (el return nos manda de vuelta al jal) 0x0010 0x0014 (fin)
- h) Indique qué valores toman los registros ra y sp: al inicio, durante y al finalizar la ejecución
 - ra: 0x0010 antes de saltar a resta, dentro del prologo, ra se guarda en la primera posición del sp ocupando los primeros 4 bytes, finalmente en epilogo, a ra se le coloca la posición del elemento 0 del stack pointer. De igual manera, ra siempre tiene el mismo valor, nunca cambia.
 - sp: Se desconoce que tiene inicialmente pero tiene cosas de memoria dinámica, variables globales, otras instrucciones, etc. Pero viendo solo el programa, el sp se mueve hacia abajo 4 bytes. Luego, en el espacio que reservamos se guarda el valor de ra. Por ultimo, los primeros 4 bytes del stack pointer se almacenan en ra y se liberan los 4 bytes que habíamos reservado.
- i) Reemplazar la segunda instrucción li a1, 1023 de modo que a1 sea a0 dividido 2 con una única instrucción (acá hay algo raro porque la segunda instrucción no es a1, 1023 es a1 2114)

Pasemos esto a TypeScript: A modo ilustrativo, si la función recursiva termina retornará true, caso contrario se quedaría colgada. En estos casos siempre termina xq los números dan.

```

1  |   const a0:number = 4228;
2  |   const a1:number = 2114;
3  |
4  |   const resta = (a0: number, a1: number): number | boolean => {
5  |       if(a0 === 0){
6  |           return true; //epilogo
7  |       }
8  |       else{
9  |           return resta(a0-a1, a1); //sigo
10 |       }
11 |   }
12 |
13 |   const res = resta(a0, a1);
14 |   console.log(res); //true

```


System Verilog - Síntesis - Simulación

```

1  |   module compuertas(
2  |       input logic [3:0] a, b,
3  |       output logic [3:0] y1, y2, y3, y4, y5
4  |   );
5  |
6  |       assign y1 = a & b; //and
7  |       assign y2 = a | b; //or
8  |       assign y3 = a ^ b; //xor
9  |       assign y4 = ~(a & b) (alt gr y simbolo de ~ para escribirlo) //nand
10 |       assign y5 = ~(a | b); //nor
11 |   endmodule

```

Nota: [3:0] son 4 bits donde 3 es el bit más significativo (MSB) y 0 el menos significativo (LSB) Circuito sintetizado:




System Verilog - Síntesis (Full Adder)

```

1 | module fulladder(input logic a, b, cin, output logic s, cout);
2 |     logic p, g;
3 |     assign p = a ^ b;
4 |     assign g = a & b;
5 |     assign s = p ^ cin;
6 |     assign cout = p | (p & cin);
7 | endmodule

```



Composición de multiplexores - Comportamiento Estructural

```

1 | module mux4(input logic [3:0] d0, d1, d2, d3, input logic[1, 0] s, output logic [3:0] y);
2 |     logic [3:0] low, high;
3 |     mux2 lowmux(d0, d1, s[0], low);
4 |     mux2 highmux(d2, d3, s[0], high);
5 |     mux2 finalmux(low, high, s[1], y);

```

Nótese que lowmux, highmux y finalmux son instancias de mux2.

System Verilog - Bloques no bloqueantes

```
1 | module flop(input logic clk, input logic [3:0] d, output logic[3:0] q);  
2 |     always_ff @(posedge clk)  
3 |         q <= d;  
4 | endmodule
```

La asignación no bloqueante de d en q se hace cuando ocurre el evento posedge clk, lo que significa que se actualiza el estado en el flanco ascendente de la señal del clock.