

西安电子科技大学

博士学位论文



GaN基HEMT器件陷阱与可靠性研究

作者姓名 朱青

指导教师姓名、职称 马晓华 教授

申请学位类别 工学博士

学校代码 10701
分 类 号 TN4

学 号 1414110315
密 级 公开

西安电子科技大学

博士学位论文

GaN 基 HEMT 器件陷阱与可靠性研究

作者姓名：朱 青

一级学科：材料科学与工程

二级学科(研究方向)：材料物理与化学

学位类别：工学博士

指导教师姓名、职称：马晓华 教授

学 院：先进材料与纳米科技学院

提交日期：2020 年 9 月

Study on the traps and reliability of GaN-based HEMTs

A dissertation submitted to
XIDIAN UNIVERSITY
in partial fulfillment of the requirements
for the degree of Doctor of Philosophy
in Materials Science and Engineering

By

Qing Zhu

Supervisor: Xiao-hua Ma Title: Professor

September 2020

西安电子科技大学 学位论文独创性(或创新性)声明

秉承学校严谨的学风和优良的科学道德,本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知,除了文中特别加以标注和致谢中所罗列的内容以外,论文中不包含其他人已经发表或撰写过的研究成果;也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同事对本研究所做的任何贡献均已在论文中作了明确的说明并表示了谢意。

学位论文若有不实之处,本人承担一切法律责任。

本人签名: 朱青

日期: 2020/12/10

西安电子科技大学 关于论文使用授权的说明

本人完全了解西安电子科技大学有关保留和使用学位论文的规定,即:研究生在校攻读学位期间论文工作的知识产权属于西安电子科技大学。学校有权保留送交论文的复印件,允许查阅、借阅论文;学校可以公布论文的全部或部分内容,允许采用影印、缩印或其它复制手段保存论文。同时本人保证,结合学位论文研究成果完成的论文、发明专利等成果,署名单位为西安电子科技大学。

保密的学位论文在____年解密后适用本授权书。

本人签名: 朱青

导师签名: 王华

日期: 2020/12/10

日期: 2020/12/12

摘要

GaN 基 HEMT 器件具有优越的材料优势和器件结构优势，但是也面临着许多新的可靠性问题，并且很多可靠性问题都与半导体材料中的陷阱有关。在追求器件高性能指标的同时，对器件特性退化机制的研究仍是十分必要的。本文针对各类器件在关态高场应力下出现的特殊现象进行了研究，提出了相应的物理机制；并通过深能级瞬态谱探测了 AlGaIn/GaN 异质结中的陷阱信息。

论文首先介绍了 GaN 的材料优势，以及 GaN 基器件在射频微波和电力电子应用领域的巨大潜力。对目前 GaN 基器件存在的可靠性问题进行了概括，其中包括逆压电效应、阈值电压稳定性、热载流子效应、电流崩塌与动态导通电阻退化等；并对器件中常见的陷阱类型以及陷阱对器件特性与可靠性的影响进行了讨论。

论文针对 AlGaIn/GaN 异质结进行了深能级瞬态谱的研究。针对实验室设备，制作了相应的 AlGaIn/GaN 异质结封装样品，通过改变电压条件，在 GaN 层和 AlGaIn 层分别测量得到相应的陷阱，在 GaN 层中测量得到 $E_c-0.56\text{eV}$ 能级陷阱，并通过变填充脉宽测试，确定其为独立的点缺陷，本质为氮反位 N_{Ga} ；在 AlGaIn 层中测量得到 $E_c-0.88\text{eV}$ 和 $E_c-0.33\text{eV}$ 能级陷阱，其本质分别为氮反位 N_{Ga} 和氮空位 V_N 。当填充脉宽增加时，表面态发射并再次俘获电子导致类空穴陷阱信号的出现。电子陷阱的信号峰在表面态足够多的情况下会降低甚至消失。抑制表面态不仅对于优化器件性能非常重要，也能改善 AlGaIn/GaN 异质结构电子陷阱深能级瞬态谱测试的准确性。

论文通过 GaN 基 HEMT 器件在 77K 低温环境下施加栅极反向阶跃应力后的退化情况，研究了基于温度调控的逆压电效应。首次将逆压电效应的研究扩展到了 77K 低温环境，同时也将紫外光照引入逆压电效应的研究中。实验结果表明，温度对逆压电效应起主导作用，而紫外光照对逆压电效应几乎没有影响。随着温度的降低，逆压电效应越难发生，这是由于低温下势垒层自身存在的张应力相对较小，并依此建立了包含温度的逆压电效应理论模型。77K 低温下被陷阱俘获的电子难以被再次释放，导致器件阈值电压漂移量增加以及漏极电流退化严重。通过定量分析逆压电效应与陷阱效应对器件退化情况的贡献量，得出逆压电效应主要影响器件的关态特性，而对最大漏极电流与最大跨导影响不大。势垒层中的陷阱以及 SiN/AlGaIn 界面的陷阱在应力过程中俘获电子导致器件阈值电压正漂，漏极电流下降以及最大跨导下降，该现象在 77K 温度下更加严重。该结果对于 GaN 基器件在极低温环境下的应用具有参考意义。

论文针对 MIS-HEMT 器件在反向栅压应力下出现的异常阈值电压漂移情况进行了研究。通过对迁移率在应力过程和恢复过程中变化情况的研究，确定了相关陷阱靠近沟道，提出了栅下 SiN/AlGaIn 界面处陷阱与势垒层中陷阱共同作用的双陷阱模型。

实验发现, 两种陷阱在应力过程和恢复过程均对阈值电压漂移起到相反的作用效果: 应力过程中, SiN/AlGaIn 界面处陷阱释放电子导致阈值电压负向漂移, 而势垒层中陷阱的 zener trapping 行为导致阈值电压正向漂移; 在恢复过程中, SiN/AlGaIn 界面处陷阱重新填充电子导致阈值电压正向漂移, 而势垒层中陷阱通过热发射向导带释放电子导致阈值电压负向漂移。两种机制的共同作用造成了不同应力条件下器件复杂的阈值电压漂移现象。

论文首次研究了 Fin-HEMT 器件在阶跃式关态高场应力下的电学特性变化情况, 并且建立了相应的物理模型。实验结果表明, 相比于平面结构器件, Fin-HEMT 器件具有更好的阈值电压稳定性, 同时在应力过程中跨导和最大电流不发生退化, 反而都会增加, 并且在 150°C 环境下退火后器件特性能够恢复到初始状态。通过仿真软件对两种结构器件在关态高场偏置条件下的电场分布进行了分析, 相比于平面结构器件, Fin HEMT 器件由于侧壁栅极的存在, 导致势垒层栅下电场降低, 使得栅下施主陷阱的作用减弱, 因此阈值电压稳定性更好。栅极边缘的峰值电场降低, 导致虚栅效应被减弱, 所以漏极串联电阻变化不大。靠近侧壁栅极的沟道下方的缓冲层区域出现高电场。栅极电子在该处高场区域加速形成高能电子, 使得受主陷阱发射电子变为中性, 对沟道电子的散射作用减弱, 进而造成器件跨导的增加, 漏极电流的增加。通过仿真表明, 当受主陷阱变中性后, 器件势垒层与缓冲层电场增加, 且缓冲层电场增加更加明显, 导致栅极反向漏电增加。而当受主陷阱被缓慢填充以后, 器件所有特性得到恢复。通过对比应力前后 Fin-HEMT 器件的深能级瞬态谱, 确定相关受主陷阱能级为 $E_c-0.71\text{eV}$, 为 Fe 掺杂相关陷阱, 进一步验证了我们所提出的物理模型。

关键词: GaN 基 HEMT, 可靠性, 电应力, 陷阱, 高场

ABSTRACT

GaN-based HEMTs have a great advantage in material and device structure. However, the reliability still limits the further marketization of GaN-based HEMTs, and many reliability problems are related to traps. In this dissertation, the special phenomena were studied under high-field stress, and the corresponding physical degradation mechanisms were proposed. The traps in AlGaIn/GaN heterojunction were detected by deep level transient spectroscopy.

In this dissertation, the material advantages of GaN and the huge potential of GaN-based devices in the application of microwave devices and power electronics were introduced. The current reliability problems of GaN-based devices were summarized, including inverse piezoelectric effect, electrochemical reaction, hot carrier effect, threshold voltage stability, current collapse and dynamic on-resistance degradation. The traps and their impact on characteristics and reliability of GaN-based HEMTs were discussed.

The deep level transient spectroscopy of AlGaIn/GaN heterojunction was investigated. The $E_c-0.56\text{eV}$ trap was detected in the GaN layer, which was determined as a point defect (nitrogen antisites N_{Ga}). $E_c-0.88\text{eV}$ (nitrogen antisites N_{Ga}) and $E_c-0.33\text{eV}$ (nitrogen vacancies V_N) traps were detected in the AlGaIn layer. The surface state emitted and captured electrons, leading to the appearance of hole-like trap signals when the filling pulse width increased. The signal peak of the electron trap would decrease or even disappear when surface states dominated. Suppression of surface states was important not only to optimize the performance of devices but also to improve veracity of electron traps DLTS measurements in AlGaIn/GaN heterostructure.

The degradation of GaN-based HEMTs under gate reverse step stress at 77K was investigated. It was the first time to investigate the inverse piezoelectric effect at 77K, and to apply the ultraviolet light in this mechanism investigation. The experimental results indicated that it was the temperature rather than the ultraviolet light that have impact on the inverse piezoelectric effect. As the temperature decreased, it was more difficult for the inverse piezoelectric to occur, due to the lower tensile stress of the as-grown barrier layer at low temperature. A theoretical model of the inverse piezoelectric effect including temperature was established. The trapped electrons at 77K were difficult to be re-emitted, resulting in more positive drift of threshold voltage and more serious drain current degradation. The contributions of the inverse piezoelectric effect and trap effect to the

degradation of the devices were analyzed quantitatively. It indicated that the inverse piezoelectric effect dominated on the degradation of the off-state characteristics, while having little effect on the maximum drain current and maximum transconductance. The traps in the barrier layer and at the SiN/AlGa_N interface induced a positive drift of the threshold voltage, degradation of the drain current the maximum transconductance, which were more serious at 77K. The results were significant for the applications of GaN-based devices in extremely low temperature environments, such as deep space exploration.

The abnormal threshold voltage drift of MIS-HEMT devices under reverse gate voltage stress was investigated. Through the study of the mobility during the stress and recovery process, the relevant traps were determined near the channel, and a double-trap-model was proposed (the traps at the SiN/AlGa_N interface and the traps in the barrier layer). It was found that the two traps had opposite effects on the threshold voltage drift. During the stress process, the traps released electrons at the SiN/AlGa_N interface, causing the threshold voltage to shift negatively. The traps in the barrier layer caused the threshold voltage to shift positively by Zener trapping. In the recovery process, the traps at the SiN/AlGa_N interface were refilled with electrons to cause the threshold voltage to shift positively, while the traps in the barrier layer emitted electrons to the conduction band by the thermal emission, which caused the threshold voltage to shift negatively. The combined action of the two mechanisms induced in the complex threshold voltage drift phenomenon under different stress conditions.

The degradation of Fin-HEMTs was investigated under off-state high-field stress, for the first time, with planar HEMTs as a reference. The electrical characteristics of Fin-HEMTs under this stress condition were exhibited, and the corresponding physical model was established. Compared with planar HEMTs, Fin-HEMTs have better threshold voltage stability and the transconductance and maximum current increased during the stress process. The changes in characteristics of Fin-HEMTs would recover after 150 °C annealing. The electric field in the two structure devices under the off-state high-field bias condition was simulated and analyzed by Silvaco Atlas. Compared with the planar HEMTs, the electric field in the barrier under the gate was reduced in the Fin-HEMTs, due to the sidewall gate. As a result, the effect of donor traps in this region was weakened and the threshold voltage was relatively stable. The peak electric field at the gate edge was reduced, which caused the virtual gate effect to be suppressed. Therefore, the degradation of the drain series resistance could be ignored. What was more, the high electric field appeared near the sidewall in the buffer layer below the channel. The electrons were injected by

sidewall-gate under high electric field to form hot electrons. The hot electrons assisted the negatively charged acceptor traps emitting electrons, leaving neutral traps, and decreasing the scattering to the channel electrons, which induced in the increase of transconductance and drain current. When the acceptors changed to be neutral, electric field increased, especially in the buffer, resulting in the increased gate leakage. By comparing the deep level transient spectroscopy of fin-HEMTs before and after the stress, the acceptor trap energy level was found to be $E_C-0.71$ eV, which was Fe related trap, further validating the physical model.

Keywords: GaN-based HEMTs, reliability, stress, traps, high electric field

插图索引

图 1.1 GaN 基器件的实际应用。	3
图 1.2 功率开关器件应用范围。	4
图 1.3 射频器件的技术性能对比。	5
图 1.4 GaN 基 HEMT 器件的各种偏置状态。	6
图 1.5 逆压电效应示意图。	7
图 1.6 热载流子效应可能导致的退化区域示意图。	10
图 1.7 (a) 功率放大器工作状态分类, (b) 功率开关器件硬开关电压条件示意图。	10
图 1.8 (a)关态高场偏置下陷阱俘获电子, (b)开态偏置下陷阱释放电子 ^[83] 。 ...	11
图 1.9 电流崩塌示意图。	11
图 1.10 GaN 材料体系中的缺陷能级分布 ^[94] 。	13
图 2.1 纤锌矿结构示意图。	17
图 2.2 Ga 面和 N 面极性的 GaN 纤锌矿晶体结构示意图 ^[105] 。	18
图 2.3 Ga 面 AlGaIn/GaN 异质结形成与极化方向示意图。	19
图 2.4 AlGaIn/GaN 异质结结构能带以及相关电荷示意图。	20
图 2.5 不同 AlGaIn 厚度与表面态能级相对位置变化情况的示意图。	21
图 2.6 典型的 AlGaIn/GaN HEMT 器件结构剖面示意图。	21
图 2.7 AlGaIn/GaN HEMT 器件输出曲线示意图。	22
图 2.8 常规 AlGaIn/GaN HEMT 器件工艺流程示意图。	24
图 2.9 两端点电阻测量示意图。	25
图 2.10 传输线模型结构图。	25
图 2.11 传输线模型测试与拟合结果。	25
图 2.12 注入隔离与台面刻蚀隔离示意图。	26
图 2.13 (a)台面刻蚀隔离工艺中钝化前后隔离漏电变化, F 离子处理+钝化的隔离漏电情况, 与去除台面区域 SiN 后隔离漏电情况; (b)注入隔离工艺钝化前后的漏电对比。	26
图 2.14 (a)转移特性曲线, (b)输出特性曲线, (c)肖特基特性曲线, (d)击穿特性曲线。	28
图 2.15 双脉冲电流崩塌测试栅极电压波形与漏极电压波形示意图。	28
图 2.16 脉冲测试采样示意图。	29
图 2.17 load line effect compensation(负载线效应补偿)的影响。(a)脉冲测试电路	

示意图, (b)未进行负载线效应补偿, (c)进行负载线效应补偿但与电压范围不匹配, (d)设置合适的负载线效应补偿。	29
图 3.1 深能级瞬态谱测试过程中肖特基二极管的能带变化。	31
图 3.2 (a)不同温度下的瞬态电容曲线。(b) t_1 和 t_2 对应的瞬态电容差值随温度的变化。	32
图 3.3 (a) 不同温度下的瞬态电容曲线。不同的采样点 t_1 和 t_2 的取法计算得到的深能级瞬态谱曲线。其中(b)固定 t_1 , 改变 t_2 , (c)固定 t_2 , 改变 t_1 , (d)固定 t_2/t_1 。	34
图 3.4 Semetrol 深能级瞬态谱仪的构造。	35
图 3.5 深能级谱测试脉冲示意图。	35
图 3.6 封装导热性差导致不同温度扫描方向得到的谱线。	36
图 3.7 所用器件的剖面图与俯视图。	36
图 3.8 黑暗条件室温下的 C-V 和 I-V 特性。	37
图 3.9 测量电压 $V_m = -3\text{ V}$, 填充电压 $V_f = -2\text{ V}$, 填充脉宽为 0.1 ms , 率窗为 133 s^{-1} 时的 DLTS 谱线, 插入图为 Arrhenius 曲线。	37
图 3.10 单纯点缺陷瞬态电容幅值 ΔC 与填充脉宽的关系。	38
图 3.11 具有俘获势垒的点缺陷的瞬态电容幅值 ΔC 与填充脉宽的关系图。	39
图 3.12 位错相关陷阱的瞬态电容幅值 ΔC 与填充脉宽的关系。	39
图 3.13 脉冲宽度变化测试波形图。	39
图 3.14 瞬态电容幅值随填充脉冲宽度的变化。其中温度为 300 K , 测量电压为 -3 V , 填充电压为 -2 V 。	40
图 3.15 测量电压 $V_m = -3\text{ V}$, 填充电压 $V_f = -2\text{ V}$, 填充脉宽为 50 ms 时, 率窗为 133 s^{-1} 时的 DLTS 谱线, 插入图为 Arrhenius 曲线。	40
图 3.16 耗尽层响应的示意图((a)-(d))分别表示在 t_1 , t_2 , t_3 和 t_4 时刻的耗尽层的响应, (e)电压和电容的特性曲线。	41
图 3.17 当脉冲宽度为 0.1 ms 时的深能级瞬态谱, 率窗 $e = 133\text{ s}^{-1}$ 。(a)测量电压 $V_m = -3\text{ V}$; (b)测量电压 $V_m = -2.7\text{ V}$ 。	42
图 3.18 测量电压 $V_m = -2\text{ V}$, 填充电压 $V_f = 1\text{ V}$, 填充脉宽为 0.1 ms 时, 率窗为 133 s^{-1} 时的 DLTS 谱线, 插入图为 Arrhenius 曲线。	42
图 4.1 (a)室温下器件的初始转移特性, 插入图为器件的剖面示意图。(b)反向栅压阶梯应力测试流程图。	46
图 4.2 (a)阶跃应力电压施加条件。 300 K (b)与 77 K (c)温度下栅极应力电流随阶梯应力的变化情况(黑暗环境与紫外光照环境)。	48
图 4.3 300 K 在不同反向偏压条件下栅下势垒电场强度仿真图, (a)栅长为	

100 μm , (b)栅长为 0.8 μm , (c)短栅长器件反向偏压能带以及栅漏电机制示意图。	49
图 4.4 (a)晶格失配以及无外加电场条件下势垒层内部张应力随温度的变化。(b)势垒层内部张应力随外加电场的变化。(c)300K 在临界电压-75V 时栅下势垒层电场仿真图。(d)77K 在临界电压-100V 时栅下势垒层电场仿真图。.....	51
图 4.5 反向阶跃应力前后陷阱行为示意图。.....	52
图 4.6 300K 与 77K 温度下在黑暗条件与紫外光照条件下反向阶跃应力过程中栅极反向漏电流(@ $V_{\text{gs}} = -10\text{V}$, 漏极悬空)。	53
图 4.7 阶跃应力前后器件转移特性的变化曲线。(a)300K 黑暗, (b)77K 黑暗, (c)300K 紫外光照, (d)77K 紫外光照。.....	53
图 4.8 300K 与 77K 在黑暗环境与紫外光照环境里阶跃应力过程中 AlGaIn/GaN HEMT 器件阈值电压的变化情况。.....	54
图 4.9 300K 与 77K 黑暗条件下 AlGaIn/GaN 肖特基二极管在反向阶跃应力前后的 CV 曲线变化。.....	54
图 4.10 300K 与 77K 黑暗情况下 AlGaIn/GaN 肖特基二极管在反向阶跃应力过程中(a)二维电子气浓度的变化, (b)因二维电子气浓度降低导致的电压漂移量。	55
图 4.11 300K 与 77K 温度下在黑暗条件与紫外光照条件下反向阶跃应力过程中关态漏极电流(@ $V_{\text{gs}} = -6\text{V}$, $V_{\text{d}} = 10\text{V}$)。	56
图 4.12 300K 与 77K 紫外光照射下 AlGaIn/GaN 肖特基二极管在反向阶跃应力前后 CV 曲线对比。.....	57
图 4.13 300K(a)与 77K(b)温度下 AlGaIn/GaN HEMT 器件在黑暗条件与紫外光照条件下漏极电流退化情况的对比。300K(c)与 77K(d)温度下 AlGaIn/GaN HEMT 器件在黑暗条件与紫外光照条件下最大跨导退化情况的对比。.....	57
图 4.14 300K 与 77K 逆压电效应与栅极注入电子填充陷阱行为对(a)漏极电流与(b)最大跨导退化的贡献量。.....	58
图 5.1 (a)MIS HEMT 器件的 $I_{\text{gs}}-V_{\text{gs}}$ 特性曲线,插入图中为器件的剖面示意图。(b)漏压 V_{d} 为 10V 时的转移特性曲线与跨导曲线。(c)应力实验过程流程图。	61
图 5.2 $V_{\text{gstress}}=-10\text{V}$ 时应力过程与恢复过程中的特定时间下转移曲线对比。	62
图 5.3 (a)无应力条件下按特定时间点对器件转移特性的重复扫描。(b)阈值电压随时间的变化情况。.....	62
图 5.4 含有 $V_{\text{gstress}}=10\text{V}$ 应力过程与无应力过程的阈值电压随时间的变化情况对比。.....	63

图 5.5 (a) $V_{gstress}=-15V$ (b) $V_{gstress}=-25V$ 应力过程与恢复过程中器件阈值电压随时间的变化情况。	63
图 5.6 $V_{gstress}=-10V$ 时应力过程与恢复过程中的特定时间下跨导曲线对比。	64
图 5.7 (a) $V_{gstress}=-15V$ 应力过程与恢复过程中器件归一化跨导峰值随时间的变化情况。(b) $V_{gstress}=-25V$ 应力过程与恢复过程中器件归一化跨导峰值随时间的变化情况。	64
图 5.8 $V_{gstress}=-25V$ 应力过程与恢复过程中器件归一化迁移率随时间的变化情况。	65
图 5.9 在不同 SiN/AlGaIn 界面电荷密度的情况下沟道迁移率与势垒层厚度的变化关系。	66
图 5.10 (a)在反向栅压应力过程中存在的两种陷阱机制, (b)恢复过程中 Zener 陷阱释放电子, (c)恢复过程中 SiN/AlGaIn 界面态陷阱重新俘获电子。	67
图 5.11 在反向栅压应力与恢复过程中势垒层中陷阱和界面态陷阱对阈值电压漂移影响情况的示意图。	68
图 6.1 GaN 基 Fin-HEMT 器件三维结构示意图及剖面图。	72
图 6.2 GaN 基 planar HEMT 与 Fin-HEMT 器件在不同温度下的转移特性曲线(a)和(c), 输出特性曲线(b)和(d), (e)归一化最大电流值随温度的变化情况。	73
图 6.3 (a)平面结构 HEMT 与(b)Fin-HEMT 器件在关态阶跃应力下的应力电流随时间的变化曲线。栅极应力电压 $V_{gstress}=-8V$, 漏极电压从 10V 阶跃至 80V, 步阶为 10V/2min。	74
图 6.4 (a)平面结构 HEMT 器件和(b)Fin-HEMT 器件在阶跃应力过程与恢复过程中阈值电压的变化情况。	75
图 6.5 (a)平面结构 HEMT 器件和(b)Fin-HEMT 器件在阶跃应力过程与恢复过程中线性区峰值跨导的变化情况。	76
图 6.6 平面结构 HEMT 器件在阶跃应力过程(a)和恢复过程(b) $V_d=10V$ 时跨导曲线的变化情况, Fin-HEMT 器件阶跃应力过程(c)和恢复过程(d) $V_d=10V$ 时跨导曲线的变化情况。	77
图 6.7 (a)平面结构 HEMT 器件和(b)Fin-HEMT 器件在阶跃应力与恢复过程中漏极电流的变化情况。	77
图 6.8 (a)平面结构 HEMT 器件和(b)Fin-HEMT 器件在阶跃应力过程与恢复过程中漏极串联电阻的变化情况。	78
图 6.9 (a)平面结构 HEMT 器件和(b)Fin-HEMT 器件在阶跃应力过程与恢复过程中肖特基反向漏电流的变化情况。	78
图 6.10 (a) Silvaco Atlas 二维仿真平面结构 HEMT 器件结构图, (b) Silvaco Atlas	

三维仿真 Fin-HEMT 器件结构图。	79
图 6.11 平面结构器件在 $V_g=-8V$, $V_d=80V$ 偏置条件下的电场分布。	80
图 6.12 (a) 三维 Fin-HEMT 器件的结构剖面位置示意图, (b)和(c)分别为 Fin-HEMT 器件中 I 和 II 剖面的电场分布图。	80
图 6.13 应力前(a)与应力后(b)平面结构 HEMT 器件主导陷阱状态示意图, 应力 前(c)与应力后(b) Fin-HEMT 器件(剖面)主导陷阱状态示意图。	81
图 6.14 靠近 Fin 侧壁栅极处异质结在 $V_g = -10V$ 偏置条件下的电场分布, (a) 关注的器件位置示意图, (b)栅极中部应力前后电场对比, (c)靠近漏极的栅 极边缘应力前后电场对比。	82
图 6.15 应力前后 Fin-HEMT 器件深能级瞬态谱结果。(a) 填充电压 (V_{gf}, V_{df})= $(-8V, 10V)$, 填充脉宽为 $1ms$, 测量电压为(V_{gm}, V_{dm})= $(2V, 10V)$, 率 窗为 $2042 s^{-1}$ 时的 DLTS 谱线, (b) 相应 Arrhenius 曲线。	83

表格索引

表 1.1	几种主要的半导体材料/物理特性对比。.....	2
表 2.1	室温下典型 III 族氮化物纤锌矿结构晶格常数与自发极化强度。.....	18
表 4.1	势垒层中张应力相关参数 ^{[129]-[131]} 。.....	50
表 6.1	两种结构器件在应力过程中特征参数变化情况汇总。.....	78

符号对照表

符号	符号名称
E_g	禁带宽度
K	热导率
μ	电子迁移率
E_B	击穿电场
T	绝对温度
ε_r	相对介电常数
$JMOF$	Johnson 品质因数
$BFOM$	Baliga 品质因数
E_C	导带底能量
E_V	价带顶能量
E_{FM}	金属费米能级
E_{FS}	半导体费米能级
q	单位电子电荷
E_T	陷阱能级
P_{sp}	自发极化强度
P_{pe}	压电极化强度
ns	二维电子气密度
V_{th}	阈值电压
G_m	跨导
G_{mmax}	最大跨导
I_D	输出漏电流
R_s	源端串联电阻
R_d	漏端串联电阻
L_G	栅长
L_{GS}	栅源间距
L_{GD}	栅漏间距
V_D	漏压
V_G	栅压
W	栅宽
R_{DUT}	待测器件电阻

R_c	接触电阻
R_{SH}	方块电阻
σ_T	热导率或陷阱捕获截面
v_s	电子饱和速度
τ_T	陷阱时常数
C_T	77K 低温环境
R_T	300K 室温环境
T_P	深能级瞬态谱峰值对应温度
N_D	浅施主掺杂浓度
N_T	陷阱浓度
N_{scr}	空间电荷区中的离化电荷密度
V_m	深能级瞬态谱测量电压
V_f	深能级瞬态谱脉冲填充电压

缩略语对照表

缩略语	英文全称	中文对照
2DEG	Two Dimensional Electron Gases	二维电子气
5G	the Fifth Generation	第五代
Al	Aluminium	铝
Al ₂ O ₃	Aluminium Oxide	氧化铝
AlGaN	Aluminium Gallium Nitride	铝镓氮
AlN	Aluminium Nitride	氮化铝
Au	Aurum	金
Cl ₂	Chlorine	氯气
C-V	Capacitance-Voltage	电容-电压
DLTS	Deep Level Transient Spectroscopy	深能级瞬态谱
F-N	Fowler-Nordheim	福勒-诺德海姆
F-P	Frenkel-Poole	弗伦克尔-普尔
GaAs	Gallium Arsenide	砷化镓
GaN	Gallium Nitride	氮化镓
HEMT	High-Electron-Mobility Transistor	高电子迁移率晶体管
HF	Hydrofluoric Acid	氢氟酸
IGBT	Insulated Gate Bipolar Transistor	绝缘栅双极性晶体管
InAlN	Indium Aluminium Nitride	镓铝氮
InN	Indium Nitride	氮化镓
ISO	Isolation	器件隔离测试结构
I-V	Current-Voltage	电流-电压
JFOM	Johnson's Figure of Merit	Johnson 品质因数
KOH	Potassium Hydroxide	氢氧化钾
LDMOS	Laterally Diffused Metal Oxide Semiconductor	横向扩散金属氧化物半导体
LED	Light Emitting Diode	发光二极管
MBE	Molecular Beam Epitaxy	分子束外延
MIS	Metal-Insulator-Semiconductor	金属-绝缘层-半导体
MISFET	Metal-Insulator-Semiconductor Field Effect Transistors	金属-绝缘层-半导体 场效应晶体管

MO	Metal Organic	金属有机物
MOCVD	Metal Organic Chemical Vapor Deposition	金属有机物化学气相沉积
MOS	Metal-Oxide-Semiconductor	金属-氧化物-半导体
Ni	Nickel	镍
PECVD	Plasma Enhanced Chemical Vapor Deposition	等离子体增强化学气相沉积
SEM	Scanning Electron Microscope	扫描电子显微镜
Si	Silicon	硅
SiC	Silicon Carbon	碳化硅
SiN	Silicon Nitride	氮化硅
TEM	Transmission Electron Microscope	透射电子显微镜
Ti	Titanium	钛
TLM	Transmission Line Method	传输线方法
UPS	Uninterruptible Power Supply	不间断电源
UV	Ultraviolet	紫外
N _{Ga}	Nitrogen antisites	氮替位缺陷
V _N	NitrogenVacancy	氮空位缺陷

目录

摘要	I
ABSTRACT	III
插图索引	VII
表格索引	XIII
符号对照表	XV
缩略语对照表	XVII
第一章 绪论	1
1.1 氮化镓材料优势与器件研究意义	1
1.2 可靠性概述	6
1.2.1 逆压电效应	7
1.2.2 阈值电压稳定性	8
1.2.3 热载流子效应	10
1.2.4 电流崩塌与动态导通电阻	11
1.3 陷阱的影响	13
1.4 本论文的研究内容与安排	14
第二章 HEMT 器件工作原理及制备过程	17
2.1 纤锌矿 GaN 晶体结构	17
2.2 极化效应	18
2.3 二维电子气的形成	20
2.4 AlGaIn/GaN HEMT 器件工作原理	21
2.5 制备过程与监测	23
2.6 本章小结	30
第三章 深能级瞬态谱的研究	31
3.1 深能级瞬态谱的原理	31
3.2 实验设备简介	34
3.3 深能级瞬态谱的结果与分析	36
3.3.1 陷阱信息的获得	36
3.3.2 填充脉冲宽度的影响	38
3.3.3 表面态对深能级谱的影响机制	41
3.3.4 电压偏置对谱线的影响	42
3.4 本章小结	43

第四章	低温高场应力研究	45
4.1	低温对器件特性的影响	45
4.2	反向栅压下器件特性的退化	46
4.2.1	器件结构与实验过程	46
4.2.2	逆压电效应	47
4.2.3	栅极注入电子填充陷阱的行为	51
4.2.4	器件特性的退化情况	52
4.3	本章小结	59
第五章	反向阈值电压稳定性研究	61
5.1	器件结构与实验参数	61
5.2	阈值电压漂移情况研究	62
5.3	跨导变化情况研究	64
5.4	物理机制研究	66
5.5	本章小结	69
第六章	Fin-HEMT 器件关态高场应力研究	71
6.1	GaN 基 Fin HEMT 器件的优势	71
6.2	器件结构	72
6.3	温度对特性的影响	72
6.4	关态高场应力研究	73
6.4.1	阶跃应力电流	74
6.4.2	器件特性的变化情况	75
6.4.3	关态高场应力下的电场仿真	79
6.4.4	物理机制研究	81
6.5	小结	83
第七章	总结与展望	85
7.1	论文总结	85
7.2	未来工作展望	86
参考文献		87
致谢		99
作者简介		101

第一章 绪论

1.1 氮化镓材料优势与器件研究意义

第三次工业革命是人类文明史上继蒸汽技术革命和电力技术革命之后科技领域里的又一次重大飞跃。我们处于这个伟大的时代，见证了半导体信息行业的飞速发展。半导体微电子技术对近几十年来人类社会的发展以及人民生活的改善起到了至关重要的作用，并且在即将到来的第四次工业革命中也将扮演极其重要的角色。在半导体材料与器件的发展过程中，经过了三代半导体材料的研究：第一代半导体材料主要是指硅(Si)、锗(Ge)元素半导体；第二代半导体材料是指化合物半导体材料，如砷化镓(GaAs)、锑化铟(InSb)、磷化铟(InP)以及三元化合物半导体材料；第三代半导体材料主要是以碳化硅(SiC)、氮化镓(GaN)、氮化铝(AlN)为代表的宽禁带半导体材料。以 Si 主导的第一代半导体材料为基础，自 1954 年 Gordon^[1]合成了第一只 Si 基晶体管，1959 年 Si 基金属氧化物场效应晶体管问世并且在之后建立起互补金属-氧化物-半导体(CMOS)系统，带动了整个半导体行业以及 IT 行业的迅速发展。Si 基半导体器件工艺成熟、特性稳定、成本相对低廉，它们在国际信息产业技术中的各类分立器件和集成电路、电子信息网络工程等领域得到了极为广泛的应用；但是其禁带宽度窄、非直接带隙、电子迁移率低、电子饱和速度低、击穿场强低等材料劣势，限制了其在高频高压高功率以及光电器件方面的应用^[2]。与第一代半导体相比，以 GaAs 为代表的第二代半导体材料具有直接带隙、电子迁移率高、电子饱和速度高等材料优势^[3]，主要用于制作高速、高频、大功率以及发光电子器件，是制作高性能微波、毫米波器件及发光器件的优良材料，在移动通讯、卫星通讯以及雷达探测等领域得到广泛应用；但是 GaAs 仍然具有禁带宽度窄、击穿场强低、热导率差等材料特性，导致其在高压高功率领域应用受到限制，不能满足系统应用对于输出功率越来越高的要求。因此，以 GaN、SiC 为代表的第三代半导体应运而生^[4]。第三代半导体的禁带宽度大于 2.3eV，是高温、高频、抗辐照及大功率器件以及光电器件的适合材料。

表 1.1 中我们展示了三代半导体代表材料的性能参数^[5]，从中可以看出，GaN 材料具有很多优势，(1)是直接带隙半导体，可以应用于光电子器件；(2)禁带宽度为 3.4eV，若仅考虑此因素，GaN 基器件工作温度可到 700℃；(3)击穿电压高，器件能够工作在更高的电压范围内，另外在相同的电压下工作，可以允许比 Si 和 GaAs 更薄的材料，同时导热性好，进而有利于缩小器件尺寸，提高集成度；(4)AlGaIn/GaN 异质结构可以形成二维电子气，密度高达 10^{13}cm^{-2} 量级，并具有较高的迁移率 ($1500\sim 2000\text{cm}^2\text{V}^{-1}\text{s}^{-1}$)，因此能够形成较大的工作电流，从而获得高输出功率密度；

(5)电子饱和速率大，保证器件能够工作在更高的频率下；(6)化学性质稳定，具有较强的抗辐射能力。基于以上材料优势，近年来 GaN 基器件蓬勃发展，目前主要应用在光电子、电力电子与微波射频三个方面，如图 1.1 所示。

表1.1几种主要的半导体材料/物理特性对比。

参数	Si	GaAs	4H-SiC	GaN
带隙类型	间接	直接	间接	直接
常见晶格结构	面心立方	闪锌矿型	纤锌矿型	纤锌矿型
禁带宽度 E_g (eV)	1.12	1.43	3.26	3.40
热导率 K ($W^2/m \cdot ^\circ C$)	1.5	0.5	4.9	1.6
电子迁移率 μ ($cm^2/V \cdot s$)	1350	8500	700	900 (体材料) 2000 (2DEG)
电子饱和速度 v_s (cm/s)	1×10^7	1.0×10^7	2×10^7	2.5×10^7 (体材料) 3.2×10^7 (2DEG)
击穿电场 E_B (MV/cm)	0.3	0.4	3.0	3.3
工作温度 T ($^\circ C$)	300	300	600	700
抗辐照能力 (rad)	10^{4-5}	10^6	10^{9-10}	10^{10}
相对介电常数 ϵ_r	11.8	12.8	10.0	9.0
JFOM	1	11	410	790
BFOM	1	28	290	910




图1.1 GaN 基器件的实际应用。

GaN 材料为直接带隙半导体材料，作为 III-V 族氮化物半导体材料，可以同 AlN 材料、InN 材料形成合金或者异质结，形成三元合金甚至四元合金，通过调节 AlN、GaN 和 InN 在其中的合金组分，可以使材料禁带宽度在 0.7eV(InN)到 6.2eV(AlN)范围内连续可调，能够完全覆盖从近红外到深紫外的光波长范围。从 1962 年 LED 问世以来，一直存在高效蓝光缺失的问题。1993 年，NICHia 公司推出了高亮度 GaN 蓝光 LED 方弥补这一空缺；1996 年，该公司又首次在蓝光 LED 上涂覆黄色荧光粉，从而实现了白光发射，LED 白光照明的新时代被开启。GaN 基蓝光 LED 的问世使得新型节能光源得到大力发展，对 LED 照明产业的发展影响深远^{[6]-[9]}。因此 2014 年度诺贝尔物理学奖授予了 GaN 基蓝光 LED 的共同发明者(日本科学家赤崎勇、天野浩与美籍日裔科学家中村修二)。同时，GaN 是制备紫外光器件的良好材料，具备广泛的军民两用前景，其中 GaN 基紫外激光器在紫外固化、紫外杀菌等领域有重要的应用价值。综上所述，GaN 材料在光电应用领域具有十分重要的地位。

在功率开关器件应用中，硅电源开关能够很好的解决小于 100 伏的低电压或者高电压容差中的开关频率和效率问题。由于硅材料本身的限制，单个硅基器件不能提供所有功能。我们在很多情况下需要器件工作在高压条件的同时，能够实现高开关频率，并且可以提供高功率效率；在这方面，宽禁带材料(如 GaN 和 SiC)的功率晶体管具有得天独厚的优势。如图 1.2 所示，由于材料特性的差异，SiC 基器件主要应用于高于 1200V 的高压、大功率应用领域，但是 SiC 基器件均为表面器件(如金属半导体场效应器件)，容易受到表面散射机制的影响，其迁移率普遍较低，导致 SiC 基器件在高频方面的应用受到限制。而 GaN 基器件在 40-1200V 电压范围下的高频应用中更具优势，特别是在 600V/3KW 以下的场合。因此，在马达驱动、微型逆变器、不间断电源(UPS)等领域，GaN 基器件可以取代传统的硅基 MOSFET 或绝缘栅双极性晶体管(IGBT)。GaN 技术可以应用于所有直接从电网获得电能设备，进而能够提

高电源管理系统的规模和效率。同时，GaN 基器件在汽车电子应用方面具有很好的应用优势：GaN 基器件可提高配电总线系统的效率，GaN 基激光雷达使自动驾驶车辆能够看得更远、更快、更好等等。最后，GaN 基器件可为下一代充电器市场提供更优选择，便于用来设计更小、更轻、更快的充电器与电源适配器，解决电池容量与充电时长的矛盾，例如 2020 年年初小米推出 65W 氮化镓充电器，快充应用也将带动 GaN 功率市场的快速增长。




图1.2 功率开关器件应用范围。

GaN 基器件在高温、高频、大功率射频应用中独具优势。自 20 年前出现首批商业产品以来，GaN 已成为射频功率应用中 Si 基 LDMOS 和 GaAs 的重要竞争对手，其性能和可靠性不断提高且成本不断降低。LDMOS 器件因为 Si 基材料的限制，无法在更高的频率下应用。GaAs 基器件虽然可以在很高的频率下稳定工作，但是由于击穿场强受限并且热导率相对较差，导致其无法实现在大功率下的应用。目前，GaN 基器件广泛应用于各种大功率射频领域，其需求增长主要是由于商用无线基础设施的推出以及军用雷达和卫星通讯的需求。GaN 基器件在高频下具有较高的输出功率和较小的面积，随着 5G 时代的到来，GaN 基射频器件在 Sub-6GHz 宏基站和毫米波 (24GHz 以上) 小基站占据重要地位。在军用领域中，军用雷达部门是 GaN 基器件的最大用户。从图 1.3 可以看出，50V GaN 技术在高频下可以提供几百瓦的输出功率，并且能够保证雷达系统所需的坚固性与可靠性。




图1.3 射频器件的技术性能对比。

GaN 材料最初是作为 LED 制备材料进入大众的视野并引起了密切关注。而 GaN 技术向功率器件方面扩展的第一个重大突破是 Khan 等人^[10]在 1991 年在蓝宝石衬底上成功制备出了 AlGaIn/GaN 异质结，随后该课题组在 1993 年制备出来第一支 AlGaIn/GaN 高电子迁移率晶体管器件(HEMT)^[11]，并于 1994 年报道了栅长 L_g 为 $0.25\mu\text{m}$ GaN 基 HEMT 器件的频率特性，其最大截止频率 f_T 和最高振荡频率 f_{max} 分别为 11GHz 和 35GHz，展现了该器件结构在微波毫米波方面的应用潜能^[12]。1996 年，Y.F.Wu 等人首次^[13]报道了 AlGaIn/GaN HEMT 器件的微波功率特性，在 2GHz 下器件 A 类输出功率密度和功率附加效率分别为 1.1W/mm 和 18.6%。进入 21 世纪以来，人们致力于在材料生长、器件结构设计与制备工艺等多方面进行优化，来提升 AlGaIn/GaN HEMT 器件的频率特性与功率特性，SiC 衬底的选择、场板技术^[14]与钝化工艺^[15]的引入，将 AlGaIn/GaN HEMT 器件的输出功率密度和功率附加效率推向了更高的水准。之后，基于上述器件结构与工艺，对于射频器件方面，为了实现更高的工作频率，采用电子束光刻缩小栅长^[16]；为了避免短沟道效应则需要对器件进行等比例缩小^[17]，采用凹槽栅技术^[18]，或采用 AlN、高 Al 组分 AlGaIn 或者 InAlN 等材料作为薄势垒层^{[19]-[22]}；为了降低寄生电阻，开发了 MBE 源漏再生长欧姆工艺^{[23],[24]}。对于功率开关器件方面，目前研究较多的是 p-GaN HEMT^{[25],[26]}和 GaN 基全凹槽 MOSFET^{[27],[28]}。综上所述，GaN 基器件在过去的几十年中得到了迅猛的发展，但是其可靠性问题一直存在；在器件从研究样品向商业产品转变的过程中，器件的可靠性问题是急需突破的技术瓶颈。

1.2 可靠性概述

相比于 Si 基器件与 GaAs 基器件, GaN 基 HEMT 器件具有优越的材料优势和器件结构优势,但是也将面对许多新的可靠性问题。由于 GaN 异质结结构是通过在衬底材料(蓝宝石、SiC 或者 Si)上异质外延生长得到的,外延材料中位错密度较高;并且 GaN 基器件一般工作在高压、高功率和高温的条件下,为了保证其在复杂环境下的实际应用,对器件失效机制的研究是十分重要的。图 1.4 展示了 GaN 基 HEMT 器件的各种偏置状态,包括高功率偏置(高漏压、高漏极电流),开态低场偏置(低漏压、高漏极电流),半开态偏置(中等电场、中等漏极电流),关态高场偏置(高电场、低漏极电流),栅极应力偏置(零漏压、高电场、低漏极电流);其中,沿负载线的三种偏置状态属于器件常规工作条件下可能出现的偏置条件,高功率偏置条件意图通过一种极端的方式来模拟射频功率放大器的工作状态^[29],漏压为零的栅极应力偏置则是用来研究栅下区域的退化机制。




图1.4 GaN 基 HEMT 器件的各种偏置状态。

器件退化的主要诱因有高电场、高电流以及热量。当器件处于关态高场偏置,栅极边缘存在高电场,可能出现的退化现象或退化机制包括:逆压电效应,电化学反应,势垒层(栅极介质层)经时介质击穿,以及虚栅效应等。当器件处于半开态偏置,器件沟道中强电场和电流共存,热载流子效应最为显著。当器件处于高功率偏置,器件产生的热量将加速特性退化。栅极正向/反向偏置则常用来研究阈值电压稳定性问题、栅极介质经时击穿,而栅极反向偏置也常用来研究逆压电效应与势垒层经时介质击穿。开态低场偏置条件通常不会导致器件发生明显退化。接下来,我们将针对各类失效机制制作简要介绍。

1.2.1 逆压电效应

逆压电效应是 AlGaIn/GaN HEMT 器件的一类独特的失效机制。在 AlGaIn 和 GaN 材料形成异质结时，由于存在晶格失配，并且 AlGaIn 势垒层厚度远小于 GaN 层，AlGaIn 势垒层中会产生很大的张应力，又因为 AlGaIn 材料具有压电特性，因此在材料生长完成之后，AlGaIn 势垒层中即存在很大的压电极化电场。另外，根据压电材料的特性，外加的电场也会在材料内部产生机械应力。所以当给器件施加外加电场时，电场方向不同，将会在材料内部产生张应力或者压应力，我们将该现象称之为逆压电效应。逆压电效应之所以会成为 AlGaIn/GaN HEMT 器件的一种失效机制，是因为我们的器件经常在栅漏反向偏置的工作条件下，栅极边缘会存在很强的垂直电场，该电场将会在 AlGaIn 势垒层材料中产生额外的张应力，电场强度增大，张应力也随之增加。当该张应力超过 AlGaIn 势垒层材料的承受极限时，势垒层通过晶格断裂来释放多余的应力，从而导致器件发生不可逆的特性损伤。




图1.5 逆压电效应示意图。

2006 年 Joh 等人^[30]通过阶梯应力的测量方式，报道了 AlGaIn/GaN HEMT 器件存在一个应力临界电压，当小于该临界电压时器件特性变化很小，当超过该临界电压时器件特性发生严重退化，并将该临界电压定为逆压电效应的临界电压。之后，人们对逆压电效应展开了广泛的研究。2010 年该课题组报道了 Al 组分对逆压电效应的影响，结果表明，Al 组分越高，逆压电效应临界电压越小，即越容易发生逆压电效应，并提出了逆压电效应的临界电压模型^[31]。Chih-Yang Chang 等人^[32]报道了不同器件尺寸对逆压电效应的影响，栅漏尺寸越大，逆压电效应的临界电压越大，另外在相同栅漏间距的情况下，栅长越大，逆压电效应的临界电压越大。E.A. Douglas 等人^[33]的研究表明高温下逆压电效应更容易发生。除了电学特性的表征，人们在应力过程中或者应力结束后采用电致发光谱(EL)、原子力显微镜(AFM)、扫描电子显微镜(SEM)和透射电子显微镜(TEM)等设备进行研究。当逆压电效应发生，栅极漏电急剧增加时，可以在栅极边缘观测到 EL 光点，该处即为新产生的漏电通道^[34]。通常，人们通过采用 EL 来定位逆压电效应造成器件结构性损伤的具体位置，利用聚焦离子束(FIB)设备进

行切片制样，再通过 TEM 设备来观测器件的损伤情况；部分课题组报道了在逆压电效应发生之后，器件 TEM 图像中在靠近漏极的栅极边缘处出现了断裂或者坑状缺陷^{[35],[36]}。器件承受较大的电应力之后，通过湿法腐蚀将器件的钝化层以及金属电极去除之后，采用 AFM 和 SEM 对器件栅下形貌进行观测，同样在栅极边缘处发现了坑状缺陷。这些形貌上的观测结果证明了逆压电效应会造成器件结构性损伤，并且其损伤为不可逆的。

1.2.2 阈值电压稳定性

阈值电压作为 GaN 基 HEMT 器件的一个重要参数指标，要求其具有良好的稳定性以保证器件能够长时间正常工作。阈值电压漂移会造成输出电流发生相应变化，进而造成输出功率的变化，更严重时会造成器件栅极误开启或者高栅极过驱动电压下的器件烧毁。因此阈值电压的稳定性问题一直被人们所关注。

对于肖特基栅器件来说，阈值电压发生漂移一般是由于栅下区域出现了陷阱俘获电子的行为或者有新的陷阱产生，造成这种现象的具体机制包括氟离子的移动，镓空位或者氮空位原氢键的断裂，以及热载流子效应等。在反向栅压应力下，很多报道中肖特基栅器件的阈值电压变化情况并不一致，导致各类现象的产生机制也不尽相同：F 离子的移动导致阈值电压负漂^[37]；栅极电子被势垒层中陷阱所俘获，导致阈值电压正漂^[38]。在半开态应力条件下，热载流子能够将钝化点缺陷的氢键断裂，当氮反位缺陷(常出现在 MOCVD 生长材料以及 MBE 富氮条件生长材料)脱氢时，会导致阈值电压负漂；而对于镓空位脱氢时，却会导致阈值电压正漂^[39]。当对器件施加正向栅压应力时，栅极正向电流向势垒层提供足量电子来填充陷阱，应力撤销后陷阱不能立即释放电子，导致阈值电压正漂；也有研究表明，在正向栅压应力下，栅极金属 Ni 可以与栅下界面氧发生反应，造成界面氧化层被消耗，使得阈值电压发生永久性的正向漂移^[40]。虽然肖特基栅器件的阈值电压稳定性问题有诸多复杂机制，但随着材料生长质量的提高，势垒层内部陷阱密度得到很好的抑制，我们可以得到阈值电压稳定性较好的肖特基栅器件。目前为了满足器件的高频需求，InAlN 势垒层、高 Al 组分 AlGaIn 势垒层以及 AlN 势垒层已经被应用，其材料质量还有很大的提升空间，以上机制对于该类器件的阈值电压稳定性问题具有重要的参考意义。

相比于肖特基栅 HEMT 器件，GaN 基绝缘栅(MIS)HEMT 器件能够大幅度减小栅极反向漏电并提高正向栅压偏置能力，在射频放大器和功率开关器件等应用中具有十分广阔的应用前景^[41]。但是，栅极绝缘介质层的存在会在介质与氮化物界面之间引入很多新的陷阱态，导致器件阈值电压稳定性变差^{[42],[43]}。即使工艺水平发展到今天，MIS HEMT 器件在正向栅压应力与反向栅压应力条件下仍存在阈值电压漂移的现象^{[44],[45]}。关于正向偏置阈值电压稳定性的研究结论都比较相似：在正向栅压应力下，

电子从沟道向介质/氮化物界面处以及介质层内部的陷阱态填充, 导致阈值电压正漂^{[46],[47]}。Peter Lager 等人采用 CET map(俘获发射时间图)说明了在正向栅压应力下阈值电压漂移相关的陷阱发射与俘获时常数范围很宽泛^[48], 这是由于以下原因造成: 1、相关陷阱的类型并不单一, 即在界面处或者界面附近的陷阱能级与俘获截面不同^[49], 2、在应力过程中, 电子填充陷阱存在两个过程, 沟道电子先通过热电子发射和陷阱辅助隧穿输运到栅极介质与氮化物界面, 并填充该处陷阱; 电子从界面处陷阱向界面附近的体材料陷阱填充^[50]。Yang Shu 等人^[51]对比了 GaN 基 MIS HEMT 器件与全凹槽 MIS FET 器件在正向栅压应力下的阈值电压漂移情况, 结果表明, 相比于 MIS HEMT 器件, 全凹槽 MIS FET 器件在 25°C 到 200°C 温度条件下具有更好的阈值电压稳定性, 这是因为全凹槽 MIS FET 去除了栅下全部势垒层, 使得高于费米能级的界面态陷阱能级范围更小, 而深能级的界面态陷阱对阈值电压漂移没有贡献。Jiabei He 等人^[52]对比了 GaN 基全凹槽 MIS FET 器件与部分凹槽 MIS HEMT 器件, 其阈值电压漂移情况和理论机制与上述相似。而对于反向栅压应力下, 阈值电压的漂移情况与作用机制却并不统一。一般来说, 在反向栅压应力下, 被介质/氮化物界面处以及介质层内部的陷阱态所俘获的电子会被释放出来, 导致阈值电压负漂^{[53]-[57]}, 该负漂现象可以通过长时间静置、加热或者施加光照等条件下恢复。然而, 当对器件施加更加恶劣的反向栅压应力条件时, 栅极绝缘介质层与氮化物界面处由于氢键断裂而形成新的界面态, 导致阈值电压负向漂移且无法恢复^[58]。也有文献报道, 在反向栅压应力下, 器件阈值电压出现正漂现象, 这种情况是因为电子从栅极通过陷阱辅助传导方式注入介质层, 并被内部原有陷阱所俘获, 在器件开启之后被俘获电子不能及时释放出来^[59]; 或者是对于全凹槽 MIS FET 器件, 由于介质质量较差且栅下刻蚀损伤较为严重, 导致其在反向栅压应力下栅极电子穿过介质层被栅下 GaN 沟道层陷阱所俘获^[60]。Hua M Y 等人^[61]基于 LPCVD(低压化学气相沉积)SiN 作为栅介质的 GaN 基全凹槽 MIS 器件, 进行关态高漏压应力下的阈值电压漂移情况研究: 由于 GaN/SiN 界面没有空穴势垒, 在应力条件下发生碰撞电离产生的空穴无法在界面处积累, 空穴电流穿过介质, 造成介质损伤形成新的陷阱, 最终导致阈值电压正向漂移。综上所述, 栅极介质的引入对器件阈值电压稳定性影响很大, 阈值电压漂移情况复杂, 影响机制多种多样, 这是 MIS 器件实现市场化需要突破的一个关键性问题。

在功率电子应用领域, p-GaN HEMT 是实现增强型器件的非常有效的方式, 相比于其他器件结构, p-GaN HEMT 可靠性相对较好。为了更好的实现该结构的商业化应用, 其阈值电压稳定性得到了广泛的研究。在对器件施加正向栅压应力时, 空穴从栅极注入, 并在 p-GaN/AlGaIn 界面积累, 造成阈值电压的负漂^[62], 而当应力水平增加时, 空穴电流会在 p-GaN 和 AlGaIn 层中产生缺陷, 缺陷俘获电子导致阈值电压正漂^[63]。在对栅极施加反向偏压时, p-GaN 层中的空穴被栅电极吸收, 使得该层的正电荷

量减少，导致阈值电压负漂^[64]。

1.2.3 热载流子效应

当器件存在很高的电场，使得沟道内电子能够获得很高的能量，该能量值远高于晶格温度，即形成热载流子。这些热载流子将不再完全被限制在沟道内^{[65]-[67]}，它们将越出沟道，被栅下、栅漏之间的 AlGaN 势垒层中陷阱所俘获，甚至能够被表面或者 SiN 钝化层中陷阱所俘获，同时沟道热载流子会溢出至缓冲层并被其中的陷阱所俘获，另外也可能形成新的陷阱能级。热载流子能够使得材料中已经存在的缺陷脱氢，例如被氢化的 Ga 空位、N 反位等^[68]。这些行为进而导致器件出现阈值电压漂移、输出电流下降、跨导峰值下降、电流崩塌效应加重等退化现象^{[69],[70]}。当栅极电压高于关断电压后，随着栅极电压的增加，沟道中电子浓度增加，能够提供的热载流子数目增加，热载流子效应增强。另外，当栅压继续增加后，栅漏之间的电场强度减弱，且沟道内载流子之间的散射增强，导致其能量减少，热载流子效应减弱^[71]。由于高温环境下载流子受到的散射增强，同样会导致电子能量降低，热载流子效应也会相应减弱^[72]。




图1.6 热载流子效应可能导致的退化区域示意图。




图1.7 (a) 功率放大器工作状态分类，(b) 功率开关器件硬开关电压条件示意图。

对于射频功率器件，尤其是 A 类或 AB 类功率放大器（其静态工作点如图 1.7(a)

所示), 其在工作过程中长时间处于开态或者半开态偏置条件下, 热载流子效应较为容易发生; Tommaso B 等人在多种射频模式下通过电致发光谱 (EL) 对器件进行热电子效应研究, 结果表明随着射频功率的增加, 热载流子效应下降^[73]。对于功率开关器件, 当器件存在硬开关状态时 (图 1.7 (b)), 沟道内高电流和强电场同时存在, 热载流子效应可以对器件的动态特性起到截然不同的两种效果。当热载流子被陷阱所俘获, 将造成动态导通电阻增加^[74], 其退化是可以恢复的^[75]; 当热载流子发生碰撞电离产生了空穴, 补偿了表面的陷阱态, 会导致动态导通电阻降低^[76]。

1.2.4 电流崩塌与动态导通电阻

GaN 基 HEMT 器件在正常工作时都不会处于直流偏置条件, 在动态偏置下, 器件内部的陷阱俘获与发射电子会影响器件的动态特性, 研究表明, 相关的主要陷阱一是位于 AlGaIn 势垒层的表面态陷阱, 一是位于 GaN 缓冲层内的陷阱^[77]。对于射频功率器件, 人们通常用电流崩塌、栅延迟、漏延迟来表征, 这些现象最终体现在射频输出功率和效率的降低; 对于功率开关器件, 人们通常用动态导通电阻来表征, 动态导通电阻增加将造成器件的最大开关频率降低和开关损耗的增加。影响两类器件动态特性的机制在本质上是相同的。




图1.8 (a)关态高场偏置下陷阱俘获电子, (b)开态偏置下陷阱释放电子^[83]。




图1.9电流崩塌示意图。

当器件处于关态高场偏置条件下时, 在栅漏反向高电场的作用下, 电子从栅极隧穿至栅漏之间的 AlGaIn 表面, 在表面进行跳跃传导, 并被该处的陷阱所俘获, 形成“虚栅”, 进而耗尽下方沟道的二维电子气。在器件从关态变为开态时, 陷阱不能迅

速响应栅极信号,不能及时释放出所俘获的电子,导致开态时漏极输出电流下降^[78]。抑制虚栅效应可以通过两种方式,一是引入钝化工艺,二是引入场板结构。最成熟的工艺为 SiN 钝化, Si 原子在 AlGa_N 表面产生了大量的浅能级施主,降低了 AlGa_N 表面的深能级陷阱密度^[79],能够有效抑制电流崩塌。其中等离子体增强化学气相沉积(PECVD)SiN 钝化最为常用,低压化学气相沉积(LPCVD)SiN 钝化也相继有了不少研究。Cheng, Kai-Yuan 等人^[80]对比了 PECVD 生长的 SiN_x, SiO_x, and SiON 三种钝化层结构对器件性能的影响,结果表明, SiO_x 钝化器件关态漏电水平最低,但崩塌现象严重, SiON 钝化器件对崩塌现象的抑制效果最好并且具有最高的最大介质频率。钝化前进行湿法处理或者等离子体处理^{[81],[82]}也可以改善钝化效果。也有研究报道,采用 AlN 极化电荷补偿界面类受主陷阱^{[83],[84]},利用极化电荷密度受温度影响小的特点,可以改善高温下的电流崩塌现象。场板结构能够调制器件电场分布,降低峰值电场强度^[85],抑制栅极电子注入现象,从而起到抑制虚栅形成的效果。

从图 1.8(a)中可以看出,在关态高场作用下,栅漏之间的泄漏电流可以填充缓冲层中的陷阱。而且对于 GaN 基功率开关器件,当漏极电压水平较高时,漏极与衬底之间较大的电势差也会导致缓冲层内发生陷阱效应,进而影响器件的动态导通电阻。I. Rossetto 等人^[86]发现随着关态漏极电压的增加,动态导通电阻先增加后降低,这是因为当漏极电压水平较低时,缓冲层内受主陷阱发生电离,动态导通电阻增加,当漏极电压继续增加时,缓冲层中的电子通过陷阱辅助隧穿或者带间隧穿进入沟道,同时产生的空穴向衬底方向流动,并在应力释放层界面积累,使得动态导通电阻降低。O. Hilt^[87]和 Hao, Meilan^[88]等人研究表明纵向泄漏电流越小,动态导通电阻越差。而 P. Moens 等人^[89]通过对缓冲层厚度与碳掺杂的优化,得到了同时满足低泄漏电流和低动态导通电阻的材料生长方案。Tang Gaofei 等人^[90]研究了 Si 衬底 GaN 功率器件在接地衬底与浮空衬底两种情况下的动态导通电阻变化,其中浮空衬底条件下在漏极电压小于 400V 时具有更大的动态导通电阻,在漏极电压大于 400V 时具有更小的动态导通电阻,这是由于 Si 衬底中的电荷存储与 GaN 缓冲层中的陷阱效应的竞争关系。Wen Yang 等人^[91]研究了不同衬底偏置条件对动态导通电阻的影响,衬底加负偏压会导致动态导通电阻恶化,衬底加正偏压反之,据此提出了通过给衬底施加脉冲信号来抑制动态导通电阻退化的方法。

在关态高场偏置条件下,电子从栅极向栅下的势垒层注入,并被此处的陷阱所俘获,导致电流崩塌或者动态导通电阻的增加^[92]。该过程主要与栅极泄漏电流相关,可以通过引入栅极介质来部分抑制甚至全部消除该现象^[93]。

在 1.2.3 小结中我们提到,当器件处于半开态偏置条件下时,在热载流子效应的作用下,AlGa_N 表面及势垒层内部、缓冲层内部陷阱均可能俘获电子,导致电流崩塌量与动态导通电阻的增加。一般也是通过优化材料生长工艺与钝化工艺以及场板结

构调制电场来改善这一现象。

1.3 陷阱的影响

在 1.2 节中，我们介绍了 GaN 基器件的各类退化现象与相关机制，可以看到很多机制均与陷阱相关。陷阱在半导体中非常普遍，陷阱既可以是半导体晶格固有的缺陷，也可以是由外来杂质引入的。在 III-V 族半导体中，陷阱同样扮演重要角色。由于 III-V 族半导体通常为异质外延生长，与衬底存在晶格失配与热失配，生长过程中即会引入大量缺陷。

对 HEMTs 特性产生影响的两个主要因素就是较高的结温和缺陷。通过优化封装方式和器件结构可以实现对温度的控制。缺陷可以在材料生长过程和器件制造过程中形成，也会在器件工作过程中由高场强、高结温或者应力被引入。了解了缺陷的形成方式与特性，有利于我们通过改善生长条件以及器件设计来实现对缺陷的控制。

对于 GaN 材料体系中各类陷阱信息文献中已有研究，如下图所示。其可能的缺陷类型有以下几种。(i)本征缺陷：包括氮空位 V_N 、镓空位 V_{Ga} 、氮反位 N_{Ga} 、镓反位 Ga_N 、氮间隙原子 N_i 和镓间隙原子 Ga_i 。(ii)杂质缺陷：杂质可能来源于掺杂(Mg、Si、Fe、C)，可能来源于材料生长工艺和器件制备工艺(C、H、O)，也有可能来源于环境气氛(H、O)。(iii)扩展型缺陷：可能是本征缺陷的二维或三维延伸，也可能是位错。(iv)表面缺陷：悬挂键、悬挂键吸附杂质、形变键。其中黑色粗线为导带底部，蓝色线为可能存在的能级，红色线为特殊情况下的能级。




图1.10 GaN 材料体系中的缺陷能级分布^[94]。

这些在我们器件中可能存在的陷阱对于器件特性以及可靠性的影响非常重要。因此，表征陷阱能级、提高器件的可靠性成为当下研究的热点问题。一般通过对器件进

行电流/电容瞬态特性测试,或者测量电流/电容在较长时间内的变化情况,或者测量器件在不同频率下的电学特性变化,进而根据相应的理论公式,进行数据拟合,得到相关陷阱的时间常数;按照同样方法处理不同温度环境下的电性结果,即可得到陷阱在不同温度下的时间常数变化,对此按照 Arrhenius 曲线进行拟合,即可获得陷阱的能级与俘获截面等信息。

与虚栅效应相关的表面态陷阱能级为 $1.23\text{eV}\sim 1.65\text{eV}$ ^{[95]-[97]},在虚栅的形成过程中电子在 AlGa_N 表面以 Poole-Frenke 方式传导,相关能级为 0.129eV ^[98]。Jungwoo Joh 等^[99]人研究表明 AlGa_N 势垒层中存在能级为 $E_c-0.57\text{eV}$ 的陷阱,在栅极反向电场下,电子从栅极向该类陷阱注入并被俘获,而沟道电流可与缓冲层内陷阱通过隧穿方式交换电子。相比于表面陷阱和势垒层陷阱,缓冲层内的陷阱行为也让我们面临着更多的挑战,因为缓冲层中不仅有非故意掺杂的相关陷阱,同时为了抑制短沟道效应以及降低缓冲层漏电水平,需要故意掺杂 Fe 或者 C 来提高缓冲层的绝缘性;这在另一方面又会影响器件的电流崩塌或者动态导通电阻^[100]。缓冲层中与 Fe 掺杂相关的陷阱能级为 $E_c-0.53\text{eV}\sim E_c-0.7\text{eV}$,该陷阱并非由 Fe 离子直接形成,而是 Ga_N 材料中的本征缺陷,并且其陷阱密度随着 Fe 掺杂浓度的增加而增加^[99]。而与 C 掺杂相关的陷阱能级为 $E_v+0.8\text{eV}\sim E_v+0.93\text{eV}$ ^[101],该陷阱被证明为 C_N 。C 掺杂通常用在功率开关器件制备中,可以实现较高的掺杂浓度并且实现步阶梯度的掺杂方式,但 C_N 的存在是导致器件动态导通电阻特性差的主要原因之一。同时 C_N 陷阱也是造成器件发生 kink 现象的原因之一^[102]。

1.4 本论文的研究内容与安排

GaN 基器件很多可靠性问题都是由高电场诱导发生,陷阱参与作用。为了单纯研究高场导致的退化现象与相关物理机制,排除大电流与热量的影响,我们采用关态应力对器件进行研究。在关态应力条件下,势垒层、缓冲层以及栅介质等部位退化均有可能导致器件特性发生变化。不同的器件结构,其主要退化位置与占主导的物理退化机制也不同。为了研究器件各部位在高场下的退化情况,我们将针对不同的器件结构进行关态应力的研究。本文在国家重大科技专项以及国家自然科学基金等项目的支持下,基于各类 Ga_N 基 HEMT 器件,研究关态高场应力条件下器件特性的退化情况与物理机制,并通过深能级瞬态谱进行陷阱能级的表征与分析。

第一章论述了 Ga_N 作为第三代半导体代表性材料相比于前两代半导体所具有的材料优势,以及 Ga_N 基器件在射频微波和电力电子应用领域的巨大潜力。对目前 Ga_N 基器件存在的可靠性问题进行了分析,其中包括逆压电效应、热载流子效应、阈值电

压稳定性、电流崩塌与动态导通电阻退化等；并对器件中常见的陷阱类型以及陷阱对器件特性与可靠性的影响进行了分析。

第二章介绍了纤锌矿结构 GaN 材料的极化效应，随后详述了极化效应与表面态对于 AlGaIn/GaN 异质结形成二维电子气的贡献。基于二维电子气的形成机理，介绍了 AlGaIn/GaN HEMT 器件的工作原理和相关特征参数。最后对器件主要的制备工艺进行了介绍，详细描述了在器件制备过程中的工艺监测图形与测试原理。

第三章介绍了深能级瞬态谱的测试方法与分析原理。针对实验室设备，制作了相应的 AlGaIn/GaN 异质结封装样品，通过改变测量电压条件，在 GaN 层和 AlGaIn 层分别测量得到相应的陷阱；通过变填充脉宽测试来确定缺陷是否为点缺陷。同时实验发现，当填充脉宽增加时，深能级瞬态谱线出现类空穴陷阱信号，对出现该现象的物理机制进行了详细分析。

第四章研究了 77K 低温环境下 GaN 基 HEMT 器件在栅极反向阶跃应力下的退化情况。建立了包含温度的逆压电效应理论模型，并对逆压电效应与陷阱效应对器件特性退化的贡献进行了定量分析。实验结果表明，随着温度的降低，逆压电效应越难发生，而 77K 低温下被陷阱俘获的电子难以被释放，导致器件阈值电压漂移量增加以及漏极电流退化加剧。

第五章针对 MIS-HEMT 器件在反向栅压应力下阈值电压出现的异常漂移情况进行了研究。提出了 SiN/AlGaIn 界面处陷阱与势垒层中陷阱共同作用的双陷阱模型。实验发现，两种陷阱在应力过程和恢复过程均对阈值电压漂移起到相反的作用效果，例如，应力过程中，SiN/AlGaIn 界面处陷阱释放电子导致阈值电压负向漂移，而势垒层中陷阱的 zener trapping 行为导致阈值电压正向漂移。两种机制的共同作用使得不同应力条件下器件阈值电压漂移现象更为复杂。

第六章针对 Fin HEMT 器件进行了阶跃式关态高场应力实验，并以平面结构器件作为参照。实验发现，Fin HEMT 器件具有更好的阈值电压稳定性，同时在应力过程中跨导和最大电流都会增加。通过仿真软件对 Fin HEMT 器件与平面结构 HEMT 器件在关态高场偏置条件下的电场分布进行模拟，提出 Fin HEMT 器件在关态高场应力条件下特性变化的物理机制。

第七章针对本文的研究内容进行了总结，并对创新点进行了简要概括，同时提出了 GaN 基 HEMT 器件可靠性方面的后续研究计划。

第二章 HEMT 器件工作原理及制备过程

本章主要介绍了纤锌矿晶体结构、纤锌矿 GaN 材料极化效应、AlGaIn/GaN 异质结二维电子气的形成原理以及 AlGaIn/GaN HEMT 器件的工作原理，最后介绍了 HEMT 器件的制备过程与工艺监测过程。

2.1 纤锌矿 GaN 晶体结构

GaN 属于 III-V 族氮化物半导体材料，其晶体结构包含纤锌矿、闪锌矿以及盐岩矿结构。通常在室温和常压下，纤锌矿结构是氮化物半导体材料的热力学稳定相。纤锌矿结构属于六方晶系，可以看成是由两种原子的六方密堆格子沿 sp^3 键方向错位套构而成，该结构存在极轴，即六角柱的轴向(c 轴)；该结构中每个原子按照四面体方式连接到另一种类型的四个原子上，如图 2.1 所示，该结构由基六边形的边长 a ，六角形棱柱的高度 c 决定，其内部参数为沿 c 轴方向的键长占高度 c 的比例系数，定义为 $u^{[103]}$ 。





图2.1 纤锌矿结构示意图。

GaN 材料沿 c 轴方向生长，Ga 原子形成的原子层和 N 原子形成的原子层交替排列堆积而成，按照不同方向排列，则形成了 Ga 面极性(对应[0001]晶面)与 N 面极性(对应[000 $\bar{1}$]晶面)两种结构的晶体：对于平行于 c 轴方向的 Ga-N 键，下方为 Ga 原子的，为 Ga 面极性晶体，下方为 N 原子的，为 N 面极性晶体。一般来说，Ga 面晶体通常采用 MOCVD 在 c 面蓝宝石衬底上获得，N 面晶体通常采用 MBE 在一些特殊条件下生长而成^[104]。

图2.2 Ga 面和 N 面极性的 GaN 纤锌矿晶体结构示意图^[105]。

2.2 极化效应

因为 N 原子的电负性强于 Ga 原子，所以在形成 Ga-N 共价键时负电中心会偏向 N 原子，进而形成偶极子。在垂直于 c 轴的平面上，由于结构具有对称性，微观上的极化效应能够相互抵消；但在平行于 c 轴的方向上，结构具有非对称性，微观上的极化无法相互抵消，因而在不施加任何外加电场的情况下即可形成宏观上的极化电场，称之为自发极化(spontaneous polarization)。自发极化强度由材料结构的参数决定，对于理想的纤锌矿结构， c_0/a_0 值为 1.633，当材料的 c_0/a_0 实际值与理想值相差越大时，材料的自发极化强度越高。表 2.1 给出了典型的 III 族氮化物纤锌矿结构晶格常数，可以看出，在 AlN、GaN 和 InN 三种材料中，GaN 材料最接近理想纤锌矿结构，其自发极化强度最低，AlN 自发强度最高；对于三元合金材料(如 $\text{Al}_x\text{Ga}_{1-x}\text{N}$)的自发强度可以采用以下公式进行线性插值计算：

$$P_{SP}(\text{Al}_x\text{Ga}_{1-x}\text{N}) = P_{SP}(x) = x \cdot P_{SP}(\text{AlN}) + (1-x) \cdot P_{SP}(\text{GaN}) \quad (2-1)$$

其中 x 为 AlGaN 材料中的 Al 组分。

表2.1 室温下典型 III 族氮化物纤锌矿结构晶格常数与自发极化强度。

	理想数值	AlN	GaN	InN
$a_0(\text{\AA})$	\	3.112	3.189	3.540
$c_0(\text{\AA})$	\	4.982	5.185	5.705
c_0/a_0 (理论计算值)	1.633	1.6190	1.6336	1.6270
$P_{SP}(\text{C/m}^2)$		0.081	0.029	0.032

GaN 材料在实际应用中一般通过与同体系材料(如 AlGaN 三元合金材料)构成异质结来实现器件功能。对于 AlGaN/GaN 异质材料来说，AlGaN 的晶格常数小于 GaN，当 AlGaN 材料外延生长在较厚的 GaN 材料上时，AlGaN 材料晶格会被拉伸，认为靠

近 GaN 的底层 AlGaIn 材料晶格常数近似等于 GaN 晶格常数，当外延 AlGaIn 层达到一定厚度时会发生晶格弛豫。这种因为晶格失配导致外延层存在机械应力进而产生极化电荷的现象，称之为压电极化。压电极化强度由材料的晶格失配度、弹性系数与压电系数决定，表示为：

$$P_{PE} = 2 \frac{a - a_0}{a_0} \left(e_{31} - e_{33} \frac{C_{13}}{C_{33}} \right) \quad (2-2)$$

其中， a_0 和 a 分别为底层材料和外延材料的晶格常数， e_{33} 与 e_{31} 为压电系数， C_{13} 与 C_{33} 为弹性系数。对于三元合金材料(如 AlGaIn)，其晶格常数、压电系数以及弹性系数均可以按照 Al 组分 x 进行线性插值计算：

$$a(\text{Al}_x\text{Ga}_{1-x}\text{N}) = a(x) = x \cdot a(\text{AlN}) + (1-x) \cdot a(\text{GaN}) \quad (2-3)$$

$$e_{ij}(\text{Al}_x\text{Ga}_{1-x}\text{N}) = e_{ij}(x) = x \cdot e_{ij}(\text{AlN}) + (1-x) \cdot e_{ij}(\text{GaN}) \quad (2-4)$$

$$C_{ij}(\text{Al}_x\text{Ga}_{1-x}\text{N}) = C_{ij}(x) = x \cdot C_{ij}(\text{AlN}) + (1-x) \cdot C_{ij}(\text{GaN}) \quad (2-5)$$

对于 Ga 面极性的 AlGaIn/GaN 异质结材料，AlGaIn 层受到张应力，其压电极化方向与自发极化方向相同，如图 2.3 所示。AlGaIn/GaN 异质结中的总极化电荷密度可以表示为：

$$\begin{aligned} \sigma &= P(\text{AlGaIn}) - P(\text{GaN}) \\ &= \{P_{SP}(\text{AlGaIn}) + P_{PE}(\text{AlGaIn})\} - \{P_{SP}(\text{GaN}) + P_{PE}(\text{GaN})\} \\ &= \{P_{SP}(\text{AlGaIn}) - P_{SP}(\text{GaN})\} + \{P_{PE}(\text{AlGaIn}) - P_{PE}(\text{GaN})\} \\ &= \sigma(P_{SP}) + \sigma(P_{PE}) \end{aligned} \quad (2-6)$$

其中， $P_{SP}(\text{GaN})$ 和 $P_{PE}(\text{GaN})$ 分别是 GaN 材料的自发极化强度与压电极化强度， $P_{SP}(\text{AlGaIn})$ 和 $P_{PE}(\text{AlGaIn})$ 分别是 AlGaIn 材料的自发极化强度与压电极化强度， $\sigma(P_{SP})$ 和 $\sigma(P_{PE})$ 分别代表自发极化电荷面密度和压电极化电荷面密度。由于 GaN 层较厚，压电极化发生弛豫，GaN 缓冲层的压电极化可以被忽略，所以 AlGaIn/GaN 异质结中的总极化电荷密度可以简化为：

$$\sigma = \{P_{SP}(\text{AlGaIn}) - P_{SP}(\text{GaN})\} + P_{PE}(\text{AlGaIn}) \quad (2-7)$$




图2.3 Ga 面 AlGaIn/GaN 异质结形成与极化方向示意图。

2.3 二维电子气的形成

异质结结构一个很大的优势在于可以形成二维电子气，并且由于二维电子气与电离杂质在空间上实现了分离，能够有效的降低电离杂质对二维电子气的库伦散射，提高电子迁移率。对于 AlGaAs/GaAs 异质结来说，一般通过调制掺杂来形成二维电子气：对 AlGaAs 进行高掺杂，由于 GaAs 导带底的能量比 AlGaAs 导带底的能量低，因而 AlGaAs 中的电子向 GaAs 层转移，从而造成能带弯曲，在界面三角形势阱中形成二维电子气。而对于 AlGaN/GaN 异质结来说，即使不对材料进行掺杂，也可获得密度很高的二维电子气。图 2.4 展示了 AlGaN/GaN 异质结的能带和相关电荷示意图，极化效应的存在，使得 AlGaN 层表面产生负的极化电荷，而靠近 GaN 层的界面产生正的极化电荷，极化电荷使得 AlGaN 层的能带按照一定斜率发生弯曲，使 AlGaN 层内部形成较强的极化电场，并且由于 AlGaN 层和 GaN 层导带底能量不同，在靠近界面的 GaN 层形成三角形势阱，将电子限制在其中形成二维沟道。




图2.4 AlGaN/GaN 异质结结构能带以及相关电荷示意图。

二维电子气的面密度可以通过以下公式得到^[109]:

$$n_s(x) = \frac{\sigma(x)}{e} - \left(\frac{\varepsilon_0 \varepsilon(x)}{de^2} \right) [e\phi_b(x) + E_F(x) - \Delta E_c(x)] \quad (2-8)$$

其中， $\sigma(x)$ 代表极化电荷的面密度， e 代表元电荷， $\varepsilon(x)$ 代表 $\text{Al}_x\text{Ga}_{1-x}\text{N}$ 层的相对介电常数， d 代表 $\text{Al}_x\text{Ga}_{1-x}\text{N}$ 势垒层厚度， $e\phi_b(x)$ 代表肖特基势垒高度， $E_F(x)$ 代表费米能级， $\Delta E_c(x)$ 代表 $\text{Al}_x\text{Ga}_{1-x}\text{N}$ 和 GaN 的导带差。

关于二维电子气的来源，一个被广泛接受的解释是 AlGaN 表面处存在的表面态是沟道电子的来源。实际半导体表面不会像理想表面那样表面层中原子排列的对称性

和体内原子完全相同，而且没有任何原子或分子附着。表面态包括两种，一种是由于晶体周期性被表面打断而形成的“本征表面态”，一种是由于表面缺陷或表面吸附原子而形成的“非本征表面态”^[106]。通常人们认为与二维电子气形成相关的表面态为施主型。如图 2.5 所示，当势垒层很薄时，该类表面态位于费米能级之下。而当势垒层厚度逐渐增加时，势垒层内部的极化电场将能带抬高，使得施主型表面态离化释放电子，并且电子在极化电场的作用下进入导电沟道中，即开始形成二维电子气，当 AlGa_xN 层厚度继续增加时，更多的表面态陷阱发生离化，二维电子气密度随之增加，直至 AlGa_xN 层因厚度过大发生弛豫现象。




图2.5 不同 AlGa_xN 厚度与表面态能级相对位置变化情况的示意图。

2.4 AlGa_xN/GaN HEMT 器件工作原理

AlGa_xN/GaN 异质结的一个主要应用的器件结构即是高迁移率场效应晶体管 (HEMT)。图 2.6 展示了该结构的剖面示意图。从上节内容已知，二维电子气在常规异质结材料生长完成之后就已经形成，因此常规 AlGa_xN/GaN HEMT 器件为耗尽型器件。通过栅极电压的调制作用，改变栅下沟道二维电子气浓度，实现器件的开启与关断。在沟道打开的情况下给源漏之间施加电压，沟道内电子在源漏横向电场下定向运动形成漏极输出电流。




图2.6 典型的 AlGa_xN/GaN HEMT 器件结构剖面示意图。

AlGaN/GaN HEMT 器件的阈值电压可以表示为:

$$V_T = \phi_b - \frac{\Delta E_c}{q} - V_{\text{AlGaN}} = \phi_b - \frac{\Delta E_c}{q} - \frac{qN_s d_{\text{AlGaN}}}{\epsilon_0 \epsilon_{\text{AlGaN}}} \quad (2-9)$$

其中, ϕ_b 、 ΔE_c 、 N_s 、 d_{AlGaN} 、 ϵ_{AlGaN} 以及 q 分别代表肖特基势垒高度, AlGaN 和 GaN 之间的导带差, 二维电子气密度, AlGaN 势垒层厚度, AlGaN 层相对介电常数以及元电荷量。

从器件的输出曲线示意图(图 2.7)可以看出输出曲线存在三个区域: 截止区、线性区和饱和区。其中截止区栅下沟道二维电子气被耗尽, 器件处于关断状态; 线性区漏极电流随着漏极电压线性增加; 饱和区漏极电流主要受到栅极电压控制, 漏极电压的影响较小。




图2.7 AlGaN/GaN HEMT 器件输出曲线示意图。

理想条件下, 器件由栅极电压产生的纵向电场(垂直于电流方向)远大于由漏极电压产生的横向电场(平行于电流方向), 满足缓变沟道近似。在此基础上, 我们对漏极电流进行分析。漏极电流是沟道电子在漏极电压的作用下定向流动产生的, 主要与沟道电子密度 n_s 与沟道电子横向运动速度 v 有关, 可以表示为:

$$I_{ds} = qn_s v W_g \quad (2-10)$$

其中 q 为元电荷, W_g 为栅宽。

沟道电子密度主要由栅极电压控制, 可以表示为:

$$C_0 = \frac{\epsilon_0 \epsilon_r}{d} \quad (2-11)$$

其中, C_0 为单位面积电容, ϵ_0 和 ϵ_r 分别为真空介电常数和势垒层相对介电常数, d 为势垒层厚度。

而电子速度和电场强度息息相关。在低电场强度下, 电子速度与电场强度呈正比, 比例系数即为迁移率 μ , 随着电场的增加, 电子速度逐渐达到饱和(即为 v_s)。

对于线性区，由于漏极电压较小，那么平行于沟道方向的横向电场较小，其沟道电子输运过程符合低场下的输运特性，即电子速度与横向电场呈正比；由于器件的源、漏串联电阻(R_s 和 R_d)会分掉一部分电压，所以漏极电流可以表示为：

$$I_{ds_linear} = \frac{\mu \epsilon_0 \epsilon_r W_g}{d L_g} (V_g - V_{th}) [V_{ds} - I_{ds_linear} (R_s + R_d)] \quad (2-12)$$

其中， μ 为沟道电子迁移率， L_g 为栅长。

当器件漏极电压继续增加，器件进入饱和区，沟道出现夹断点，漏极电流可以表示为：

$$I_{ds_sat} = \frac{\mu \epsilon_0 \epsilon_r W_g}{2 d L_g} (V_g - V_{th} - R_s I_{ds_sat})^2 \quad (2-13)$$

对于短沟道器件来说，不满足缓变沟道近似。电子将以饱和速度 v_s 穿过沟道，所以短沟道器件的饱和区漏极电流可以表示为：

$$I_{ds_sat} = \frac{\epsilon_0 \epsilon_r v_s W_g}{d} (V_g - V_{th} - R_s I_{ds_sat}) \quad (2-14)$$

将漏极电流对栅极电压求导，即可得到器件的一个关键参数跨导，其反映了栅极控制沟道电流的能力，可以表示为：

$$g_m = \left. \frac{\partial I_{ds}}{\partial V_g} \right|_{V_{ds}=const} = \begin{cases} \frac{\mu \epsilon_0 \epsilon_r W_g}{d L_g} (V_g - V_{th}), & \text{长沟道近似} \\ \frac{\epsilon_0 \epsilon_r v_s W_g}{d}, & \text{短沟道近似} \end{cases} \quad (2-15)$$

2.5 制备过程与监测

常规 AlGaIn/GaN HEMT 器件制备工艺过程如图 2.8 所示。其主要工艺包括：新片清洗，源漏欧姆电极制作，器件有源区外隔离，表面钝化，栅槽开孔刻蚀，栅极金属制作，二次钝化，互连开孔及互连金属制作；在每一步工艺完成之后，均需要采用光学显微镜对其进行镜检，从形貌上判断工艺完成质量，并在特定工艺过程中对专用工艺监测图形进行电学测试，通过电学性能结果来评估工艺条件是否满足需求。




图2.8 常规 AlGaIn/GaN HEMT 器件工艺流程示意图。

(1)新片准备

在器件工艺制作之前，一般需要对新片进行霍尔测试、XRD 测试、表面粗糙度测试等材料表征测试，获取新片的二维电子气面密度、霍尔迁移率、方块电阻、结晶质量等材料信息，以确保材料结构与质量能够满足器件性能需求。同时，也可对新片进行汞探针 CV 测试，直接通过 CV 电学特性曲线来评估材料的二维电子气面密度、势垒层厚度，并通过耗尽区电容值来预判缓冲层漏电水平。这些对新片材料的评估测试过程都有可能造成新片表面的污染，因此需要先对新片进行光学镜检和有机/无机溶液清洗。通过光学镜检确保新片表面光滑无裂痕，之后按照丙酮、剥离液、丙酮、异丙醇、去离子水的顺序对新片进行有机污染物的清洗，再采用 $\text{HF}:\text{H}_2\text{O}=1:5$ 溶液对新片表面无机污染物以及表面氧化层进行去除。

(2)欧姆接触

欧姆接触质量对器件的最终性能具有重要影响，在欧姆电极制作过程中需要关注接触电阻的大小以及欧姆电极的边缘形貌。接触电阻会直接影响器件的膝点电压、输出电流以及频率特性和功率特性。欧姆电极边缘如果过于粗糙甚至出现毛刺，则会导致器件的击穿电压降低，可靠性下降。本文中采用电子束蒸发机台，依次蒸镀 Ti/Al/Ni/Au 叠层金属，并在氮气氛围内进行高温(830°C)退火，退火时间 30s。在镜检欧姆电极形貌达标之后，对其特定工艺监测图形进行电学测试，该过程本质为半导体电阻测试过程。在测试过程中，如图 2.9 所示，两根探针之间的总电阻 R_{total} 可以表示为：

$$R_T = V / I = 2R_w + R_{\text{DUT}} \quad (2-16)$$

其中 R_w 为测量线缆电阻与探针接触电阻之和， R_{DUT} 为所测量器件电阻。




图2.9两端点电阻测量示意图。

在监测过程中，需要从总电阻中提取 R_{DUT} ，提取方法采用传输线模型。图 2.10 展示了工艺检测中所使用的传输线结构图，即一系列间距不同的欧姆电极，那么探针扎在相邻的两个电极所测得的总电阻 R_{total} 可以表示为：

$$R = R_{sh} \cdot \frac{L_n}{W} + \frac{2R_c}{W} + 2R_w \quad (2-17)$$

其中， R_{sh} 为异质结方阻， L_n 为相邻欧姆电极的间距， W 为电极宽度。测量时通过将两根探针扎在同一电极上，测量出的电阻近似等于 $2R_w$ (本实验室不同机台的 $2R_w$ 阻值约在 $3 \sim 10 \Omega$ 范围之内)，再依次测量相邻两个电极之间的总电阻，得到 $R_{total} - 2R_w$ 与 L 的关系图。通过线性拟合，分别从截距和斜率得到 R_c 和 R_{sh} 。




图2.10 传输线模型结构图。




图2.11 传输线模型测试与拟合结果。

(3)有源区隔离

为了将晶圆上的器件彼此隔离开, 保证其工作过程中不会发生互相干扰, 需要将器件有源区外的二维电子气消除。隔离方法有两种, 一是通过干法刻蚀工艺, 将台面区域的有源材料层去除; 二是通过高能离子注入, 通过高能离子破坏台面区域的晶格结构, 使其变为高阻态, 如图 2.12 所示。台面刻蚀隔离面临的问题是, 栅极金属需要跨越超过 100nm 的隔离台阶, 栅极金属过薄或者过细容易造成断裂; 干法刻蚀会对 GaN 表面造成损伤, 钝化工艺后 SiN/GaN 界面形成漏电通道(如图 2.13(a)所示), 导致最终器件关态漏电增加, 研究表明, 其漏电机理为跳跃传导机制^[107]。对于前者, 需要在器件设计时充分考虑栅极金属厚度、尺寸与隔离深度的影响; 对于后者, 可以在台面刻蚀后直接先进行 F 基等离子体处理 60s, 再沉积 SiN 钝化层, 通过 F 离子引入深能级陷阱, 增大 GaN/SiN 界面跳跃传导的势垒高度, 能够使得钝化后隔离漏电不增加, 或者在钝化工艺后, 将台面区域的 SiN 层通过干法刻蚀去除掉, 也可以抑制因钝化导致的隔离漏电增加的现象。离子注入隔离形成的是平面隔离结构, 后续栅极金属不需要跨越刻蚀台阶, 可靠度高, 并且不会引入界面漏电通道, 即不会因为钝化导致隔离漏电增加(如图 2.13(b)所示); 但是离子注入设备的购置与维护价格相对昂贵, 工艺过程较为复杂, 所以很多实验室仍采用台面刻蚀来实现器件隔离。




图2.12 注入隔离与台面刻蚀隔离示意图。




图2.13 (a)台面刻蚀隔离工艺中钝化前后隔离漏电变化, F 离子处理+钝化的隔离漏电情况, 与去除台面区域 SiN 后隔离漏电情况; (b)注入隔离工艺钝化前后的漏电对比。

(4)表面钝化与栅槽刻蚀

2.3 小节中已经提到,表面态施主陷阱为沟道二维电子气来源。另一方面,表面态也会因为在器件工作过程中形成虚栅而造成电流崩塌现象。为了抑制器件的电流崩塌现象,同时也为了保护器件的表面,避免后续工艺过程对表面造成污染,需要进行 SiN 钝化层沉积。采用等离子体增强化学气相沉积(PECVD)生长 SiN 钝化层是目前 AlGaIn/GaN HEMT 器件最成熟、最常用的表面钝化工艺。

钝化完成后,需要将栅极下方的 SiN 层去除,采用反应离子刻蚀设备(RIE)或者感应耦合等离子体刻蚀设备(ICP),利用 F 等离子体对栅下 SiN 层进行干法刻蚀。根据仪器的刻蚀速率和需要刻蚀掉的 SiN 层厚度来计算需要的刻蚀时间。通常情况下,刻蚀 SiN 的 F 等离子体工艺条件对于 AlGaIn 势垒层的刻蚀作用可以忽略不计,因此,为了确保栅下区域的 SiN 层完全被去除,一般需要将实际刻蚀时间设置为刻蚀 SiN 层厚度所需时间的 120%~150%。

(5)栅极金属、二次钝化和金属互连

AlGaIn/GaN HEMT 器件在栅极形成肖特基接触,通过非线性整流作用来控制器件的开启与关断。栅极金属通常采用 Ni/Au 叠层, Ni 在 AlGaIn 表面的粘附性较好,并且能够与 AlGaIn 形成较高的势垒高度,因此选其作为底层金属。Ni 金属上方沉积较厚的 Au 金属,可以有效的降低栅极电阻,利于改善器件的功率增益。

栅极金属制备完成之后,再沉积一层 SiN,一方面为源场板、浮空场板提供支撑,避免场板与栅电极短接,从而发挥场板调制电场降低击穿电压的作用;另一方面为了避免栅极金属与外接接触发生退化。

二次钝化完成后,需要将器件的各个电极引出,即去除覆盖在电极上方的 SiN 层,并采用互连金属扩展器件电极以便于扎针测试。可以将半导体参数仪的两根探针扎在同一个裸露的欧姆电极上,如果阻值近似等于仪器线缆及探针阻值,即说明 SiN 层被去除干净。互连金属一般选为 Ti/Au, Ti 与其他金属材料及半导体材料的粘附性都比较好,因此选作为底层互连金属, Au 作为顶层互连金属,有利于降低薄层电阻并且利于金线键合。

(6)三端器件特性测试

在器件栅、源、漏三端电极均被引出后,对器件进行常规电学测试,如图 2.14 所示,获得器件的直流特征参数,如阈值电压、峰值跨导、最大输出电流、膝点电压、关态漏极电流、栅极肖特基正反向漏电、击穿电压,并根据击穿曲线中栅极电流和漏极电流的变化情况来判断是栅极击穿还是漏极击穿,即击穿点是在势垒层还是缓冲层。




图2.14 (a)转移特性曲线, (b)输出特性曲线, (c)肖特基特性曲线, (d)击穿特性曲线。

在直流测试完成后,需要对器件进行双脉冲崩塌测试。本实验室所采用的脉冲测试设备为 Keithly 4200A 半导体参数测试仪中的 4225 PMU 模块。图 2.15 展示了双脉冲电流崩塌测试栅极电压和漏极电压的波形。在双脉冲测试中,主要的参数有静态偏置电压(V_{GQ} , V_{DQ}), 测量电压(V_G , V_D), 脉冲宽度与脉冲周期。其中,测量电压仅在脉宽时间范围内施加,并在脉冲顶端的 75%~90%的测量窗口内进行数据采样,如图 2.16 所示。




图2.15 双脉冲电流崩塌测试栅极电压波形与漏极电压波形示意图。




图2.16 脉冲测试采样示意图。

电流崩塌测试关注的是陷阱充放电导致的输出电流的变化，而自热效应导致的输出曲线变化有着类似的趋势，因此需要先排除自热效应的影响。 (V_{GQ}, V_{DQ}) 设为 $(0V, 0V)$ 时，该状态下器件不承受额外电压应力，内部无电流流过，通过设置脉冲宽度与脉冲时间，控制产热(测量电压条件下)和散热(静态偏置电压条件下)的时间比例，能够很好的抑制自热效应。脉宽越小，自热效应抑制效果越好，但同时测试精度变差、测试曲线抖动严重，所允许施加的电压也会越小，因此综合考虑下，我们一般选择的脉宽是 500 ns。通常我们将 $(0V, 0V)$ 静态偏置条件下的脉冲输出曲线作为电流崩塌的基准。将 (V_{GQ}, V_{DQ}) 设置为 $(V_{GQ} < V_{TH}, V_{DQ} > V_{knee})$ ，在静态偏置条件下，器件形成虚栅，导致在测量条件下的输出电流减小。




图2.17 load line effect compensation(负载线效应补偿)的影响。(a)脉冲测试电路示意图，(b)未进行负载线效应补偿，(c)进行负载线效应补偿但与电压范围不匹配，(d)设置合适的负载线效应补偿。

脉冲测试系统是一个串联电路，其中包括脉冲发生器电阻(固定为 50Ω)、线缆电阻、探针与电极接触电阻以及器件电阻，如图 2.17(a)所示。程序设置电压即回路中的

总电压,那么实际加载到器件上的电压会随着器件电阻的变化而变化,尤其是当器件阻值较小的时候。4225 PMU 模块可以对器件分压进行补偿,即 load line effect compensation(负载线效应补偿),使得施加到器件上的电压达到程序设置电压。以(V_{GQ} , V_{DQ}) = (0V, 0V)为例,图 2.17(b)展示了未进行负载线效应补偿的脉冲输出曲线。图 2.17(c)展示了当程序电压范围不满足补偿条件时的结果,图 2.17(d)展示了补偿正常情况下的脉冲输出曲线。

2.6 本章小结

本章首先介绍了纤锌矿结构 GaN 材料的极化效应,随后详述了极化效应与表面态对于 AlGaIn/GaN 异质结形成二维电子气的贡献。基于二维电子气的形成机理,对 AlGaIn/GaN HEMT 器件的工作原理和相关特征参数进行描述。最后介绍了器件主要的制备工艺,详细描述了在器件制备过程中的工艺监测图形与测试原理。

第三章 深能级瞬态谱的研究

陷阱可以在材料生长过程和器件制造过程中形成,也会在器件工作过程中由高场强、高结温或者应力来引入。了解缺陷的形成方式与特性,有利于我们通过改善生长条件以及器件设计来实现对陷阱的控制,从而达到改善器件特性与提高器件可靠性的目的。深能级瞬态谱是一种有效的陷阱表征方法,本章将针对 AlGaIn/GaN 异质结进行深能级瞬态谱的研究。

3.1 深能级瞬态谱的原理

深能级瞬态谱测量系统包括一个灵敏的、具有良好瞬态响应的电容测量装置,一到两个脉冲发生器(能够提供满足要求的脉冲信号),一个双门控信号积分器, X-Y 记录器和一个变温系统。深能级瞬态谱以温度为横坐标,谱线中出现峰或者谷代表存在不同的陷阱,陷阱浓度与峰值高度呈正比,峰值相对应的温度位置只取决于陷阱的热发射特性。深能级瞬态谱能够得到陷阱的信息,包括能级深度,俘获截面,陷阱浓度以及陷阱类型^[108]。

在这里,我们以 n 型金属-半导体结肖特基二极管为例:




图3.1深能级瞬态谱测试过程中肖特基二极管的能带变化。

图 3.1 展示了肖特基二极管在进行深能级瞬态谱时会出现的三种能带状态,分别是(a)在反向偏压下达到稳定状态, (b)陷阱填充过程时的能带, (c)陷阱发射电子时的能带(即测试过程)。在(a)稳定状态时,肖特基二极管处于反偏状态,能级为 E_T 的陷阱位于费米能级之上,其不被电子所占据。当对肖特基二极管施加一个脉冲电压,例如 0V,如图(b)所示,空间电荷区被压缩, E_T 能级陷阱被降低到费米能级之下,电子从导带向 E_T 陷阱填充。紧接着当再次对肖特基二极管施加反向偏置时,空间电荷区再次被展宽,陷阱能级重新被抬高到费米能级之上,开始发射电子,如图(c)所示。

假如该肖特基二极管内不存在任何深能级，那么它的结电容可以被称作是本底电容，表示为

$$C_0 = A \sqrt{\frac{q\epsilon_0\epsilon_x N_D}{2(V_{bi} - V)}} \quad (3-1)$$

其中， A 为二极管的结电容面积， q 为元电荷， ϵ_0 为真空介电常数， ϵ_x 为介质介电常数， V_{bi} 为金半接触自建电势， V 为外加电压， N_D 为浅施主掺杂浓度

图 3.1(c)过程监测电容瞬态特性，其瞬态电容可以用以下公式表示：

$$C = A \sqrt{\frac{q\epsilon_0\epsilon_x [N_D + (N_T - n_T(t))]}{2(V_{bi} - V)}} \quad (3-2)$$

其中， N_T 为深能级陷阱浓度， $n_T(t)$ 为被电子所占据的深能级陷阱密度，其随时间指数型变化。

$$n_T(t) = N_T \exp\left(-\frac{t}{\tau_e}\right) \quad (3-3)$$

其中 τ_e 为发射时常数。

当 $N_T \ll N_D$ 时，公式 3-2 可以简化为

$$C = C_0 \left[1 - \frac{n_T(t)}{2N_D} \right] \quad (3-4)$$

结合公式 3-3 和公式 3-4，我们选取两个不同的时间点 t_1 和 t_2 ，将其对应的瞬态电容相减，得到电容差值为

$$C(t_2) - C(t_1) = \frac{n_T(0)}{2N_D} C_0 \left(\exp\left(-\frac{t_1}{\tau_e}\right) - \exp\left(-\frac{t_2}{\tau_e}\right) \right) \quad (3-5)$$

将电容差值对温度做曲线，如图 3.2 所示。




图3.2 (a)不同温度下的瞬态电容曲线。(b) t_1 和 t_2 对应的瞬态电容差值随温度的变化。

从 3.2(a)中可以看出, 当温度较低时, 陷阱较难发射电子, 导致瞬态电容曲线变化很慢, 电容差值幅值小。随着温度的增加, 电子比较容易被陷阱发射出来, 电容差值幅值逐渐增加。而当温度继续增高时, 瞬态电容曲线迅速达到饱和, 电容差值幅值继续下降。因而在图 3.2(b)中, 电容差值随温度的变化出现峰值。该电容差值曲线即为深能级瞬态谱曲线。当我们将图 3.2(b)中的谱线对 τ_e 求极值点, 即

$$\left. \frac{\partial \Delta C_{12}}{\partial T} \right|_{t_1, t_2} = 0 \quad (3-6)$$

所得极值点即是谱峰点, 记为 T_p 。

将公式 3-5 带入 3-6 中, 可获得深能级瞬态谱中的一个重要关系式

$$\tau_e = \frac{t_2 - t_1}{\ln(t_2 / t_1)} \quad (3-7)$$

该式表明, 在深能级瞬态谱谱峰点 T_p 处, 陷阱发射时间仅取决于采样时刻 t_1 和 t_2 , 我们把 t_1 和 t_2 所确定的发射率称为发射率窗。“率窗”是深能级瞬态谱作为分析陷阱信息方法的基本理念。当选择不同的 t_1 和 t_2 时, 将会出现不同的谱线, 谱线峰值会发生相应移动, 我们将获得一系列谱线峰值点处所对应的 (τ_e, T) 。

将谱线中所获得的一系列 (τ_e, T) 带入公式 3-8, 以 $1/T$ 为横坐标, 以 $\ln(T^2/e)$ 为纵坐标, 可以做出 Arrhenius 斜线, 其斜率可以求得陷阱能级, 其与 y 轴的截距可以得到俘获截面。

$$\ln(T^2 / e) = \ln\left(\frac{T^2}{\sigma v_T N_C}\right) + \frac{E_T}{kT} \quad (3-8)$$

其中 $v = \sqrt{\frac{3kT}{m^*}}$, $N_C = 2\left(\frac{2\pi m^* kT}{h^2}\right)^{3/2}$ 均是温度 T 的函数。

最后我们考虑陷阱浓度的获取。从上面的分析我们已经得知, 当 τ_e 满足公式(3-7)时, 深能级会出现峰值, 那么将已知的率窗代入公式 3-5 中, 即可得到以下关系式

$$\frac{N_T(0)}{N_D} = \frac{2\Delta C_e}{AC_0} \quad (3-9)$$

其中 A 为率窗代入指数项后的常数, C_0 是稳定状态下的电容值。深能级陷阱浓度正比于深能级瞬态谱的峰值高度。

那么对于率窗的选择或者说采样点 t_1 和 t_2 应该如何选择? 假设已知陷阱的信息如下: $E_c - E_T = 0.4\text{eV}$, $\sigma_n = 10^{-15}\text{cm}^2$, $N_T = 5 \times 10^{12}\text{cm}^{-3}$, $N_D = 10^{15}\text{cm}^{-3}$ 。

我们将陷阱信息代入公式 3-2 中, 获得不同温度下的瞬态曲线, 如图 3.3(a)所示, 同时选择不同的采样方式, (b)固定 t_1 , 改变 t_2 , (c)固定 t_2 , 改变 t_1 , (d)固定 t_1/t_2 , 依据图 3.3(a)中结果, 代入公式 3-5 中, 计算得到三种不同的深能级瞬态谱曲线, 如图 3.3(b)~(d)所示。




图3.3(a) 不同温度下的瞬态电容曲线。不同的采样点 t_1 和 t_2 的取法计算得到的深能级瞬态谱曲线。

其中(b)固定 t_1 , 改变 t_2 , (c)固定 t_2 , 改变 t_1 , (d)固定 t_2/t_1 。

从图 3.3 中我们可以看出, 前两种率窗的取法都会导致谱线峰值与形状的改变, 只有第三种取法, 谱线的峰值和形状都不会发生变化, 只是峰值位置发生移动, 更有利于我们的数据分析。因此, 我们将采用第三种率窗选取方式, 即固定 t_2/t_1 。

我们以上分析均是以 n 型肖特基二极管为例。肖特基二极管内只存在多子陷阱, 而对于 pn 结, 则既有多子陷阱, 又有少子陷阱, 所以 pn 结的深能级瞬态谱可能既有峰, 又有谷。本文中所采用的仪器将谱峰作为多子陷阱信号, 谱谷作为少子陷阱信号。当然, 也有其他报道与之相反, 这只是因为在进行瞬态电容求差时使用 $C(t_2)-C(t_1)$ 还是 $C(t_1)-C(t_2)$, 并不影响我们对陷阱信息的获取。

3.2 实验设备简介

我们所用的测试仪器是 Semtrol 深能级瞬态谱仪, 具体结构如图 3.4 所示。其中包括(1)真空系统: 真空泵, 真空计; (2)温度系统: 温度控制器, 电阻加热丝, 液氮制冷压缩机; (3)电容计数器; (4)模块控制部分。电容测试以及深能级瞬态谱测试所用频率均为 1MHz。




图3.4 Semetrol 深能级瞬态谱仪的构造。

在深能级瞬态谱测试之前，一般需要先对器件进行常规 CV 以及 IV 曲线测试，用以选取我们所需要深能级测试的电压偏置条件。同时注意该偏置下的漏电水平不可过大，漏电增加会导致在陷阱发射过程中存在陷阱俘获行为，进而影响发射时常数以及瞬态幅值的提取，造成结果误差。一般建议测量过程中漏电水平不超过 $300\mu\text{A}/\text{cm}^2$ 。图 3.5 展示了我们深能级瞬态谱测试的脉冲图像，为了有效降低信噪比，Semetrol 深能级瞬态谱仪在每个温度点下会一次性打出重复波形，获得多个瞬态电容曲线并取平均值。同时，如果在填充脉冲时电容计数器发生超载，那么我们可以通过去掉初始的 1~3 个采样点进行修正。由于一次深能级瞬态谱测试耗时较长，所以一般需要在测试之前先通过调整参数设置，尽可能优化瞬态电容曲线的信噪比。




图3.5深能级谱测试脉冲示意图。

由于本文所用仪器的限制，一般需要对样品进行封装测试，封装管壳或者转接片一定要有良好的导热性，否则会影响测试结果。如果封装导热性过差，会导致在测试过程中器件实际温度与设定温度严重不符，如图 3.6 所示。通过分别从低温到高温进行测试和从高温到低温进行测试，对两次数据峰值温度进行比较，发现峰值温度偏差接近 30K，说明测试过程中器件温度延迟严重。




图3.6 封装导热性差导致不同温度扫描方向得到的谱线。

3.3 深能级瞬态谱的结果与分析

3.3.1 陷阱信息的获得

本节所用的 AlGaIn/GaN 异质结是在蓝宝石衬底上采用金属有机物化学气相沉积法生长的。其中有 $1.3\mu\text{m}$ 的非故意掺杂 GaN 缓冲层, 1nm 的 AlN 隔离层以及 20nm 的非故意掺杂 AlGaIn 势垒层。实验所用的测试结构为环形肖特基二极管, 中间肖特基接触电极直径 $130\mu\text{m}$, 外侧圆环为欧姆接触, 两者间距 $30\mu\text{m}$ 。器件结构如图 3.7 所示。首先在室温黑暗条件下测得器件 C-V 和 I-V 特性用于确定深能级瞬态谱测试的条件。其中 C-V 和 DLTS 测试的频率均为 1MHz 。DLTS 测试的温度范围是 45K 到 450K 。




图3.7 所用器件的剖面图与俯视图。

图 3.8 展示了 IV 和 CV 特性。图中可以看出正向和反向的电流值足够小(不超过 $10\mu\text{A}/\text{cm}^2$), 能够满足 Semetrol 系统的测量要求。由 CV 曲线可以看出, 偏压范围从 -2V 到 -3V 时, 二维电子气被耗尽, 电容值迅速下降。在深能级瞬态谱测量过程中, 将偏压范围设置在 -3V 到 -2V 之间, 就能测得界面处靠近 GaN 一侧(即沟道处)的陷阱信息。




图3.8 黑暗条件室温下的 C-V 和 I-V 特性。

首先我们将填充电压设为 $V_f = -2$ V, 填充脉宽为 0.1ms, 测量电压设为 $V_m = -3$ V。从图 3.8 中的 C-V 曲线上可以得知, 在这样的电压偏置下, 陷阱俘获与发射电子的行为主要发生在 AlGaIn/GaN 的异质结界面处。在该参数设置下, 深能级瞬态谱线如图 3.9 所示, 此时所选取的率窗 $\tau_e = 133^{-1}$ s。通过改变率窗, 获得多根谱线, 并对谱线峰值点所对应的 (τ_e, T) 进行拟合, 在室温范围内得到陷阱能级为 $E_c - 0.56$ eV, 俘获截面为 $7 \times 10^{-15} \text{ cm}^{-2}$ 。该结果与文献^[109]中报道一致。Sasikumar A 等人^[109]在 GaN 基器件中探测到了 $E_c - 0.57$ eV 能级的陷阱, 为了进一步研究该陷阱的本质, 对 AlGaIn/GaN HEMT、InGaIn/GaN HEMT 以及基于 n 型 GaN 体材料的肖特基二极管这三种器件进行了对比, 证明该陷阱为 GaN 材料中的本征陷阱。另外, Chen S 等人^[110]证明该陷阱的本质为氮反位 N_{Ga} 。




图3.9测量电压 $V_m = -3$ V, 填充电压 $V_f = -2$ V, 填充脉宽为 0.1ms, 率窗为 133 s^{-1} 时的 DLTS 谱线, 插入图为 Arrhenius 曲线。

3.3.2 填充脉冲宽度的影响

为了进一步探究图 3.9 中所得到的陷阱信息，我们将研究填充脉宽对瞬态电容幅值 ΔC 的影响。通过比较填充脉宽与瞬态电容幅值 ΔC 的关系，可以得出陷阱发生俘获行为的具体方式。

假如陷阱是一个单纯的点缺陷，那么它的俘获行为可以用以下公式来描述^{[111],[112]}：

$$\Delta C(t_p) = \Delta C_{\max} \left(1 - \exp(-nv\sigma_n t_p) \right) \quad (3-10)$$

其中 $\Delta C_{\max}$ 为瞬态电容变化的最大幅值， n 为载流子浓度， v 为热速度， σ_n 为俘获截面， t_p 为填充脉冲宽度。此时陷阱能够很快地俘获载流子，在很短的填充脉宽下陷阱就可以被载流子全部填充，如图 3.10 所示。





图3.10 单纯点缺陷瞬态电容幅值 ΔC 与填充脉宽的关系。

而当一个点缺陷要俘获载流子时需要先越过一个势垒，那么俘获过程需要引入一个指数项来表示：

$$\Delta C(t_p) = \Delta C_{\max} \left(1 - \exp(-c_n t_p) \right) \quad (3-11)$$

$$c_n = nv\sigma_n^{\infty} \exp\left(\frac{-\Delta E_b}{kT}\right)$$


其中， σ_n^{∞} 表示该陷阱在温度 T 趋向无穷大时对应的俘获截面， ΔE_b 是陷阱俘获载流子时要先越过的势垒高度。其瞬态电容幅值 ΔC 随填充脉宽的变化如图 3.11 所示。


 图3.11 具有俘获势垒的点缺陷的瞬态电容幅值 ΔC 与填充脉宽的关系图。

如果陷阱与位错相关，那么沿着位错线积聚的电荷会产生库伦排斥，从而抑制陷阱俘获载流子的行为，所以它的俘获行为可以通过以下公式来描述：

$$n_T(t_p) = \sigma_n v \tau n N_T \ln \left(\frac{t_p + \tau}{\tau} \right) \quad (3-12)$$

其中 $n_T(t_p)$ 为脉宽 t_p 条件下被电子所占据的深能级陷阱密度， N_T 为陷阱浓度， τ 为俘获率的倒数。对于位错来说，陷阱从全空态到全部被占据需要较长的时间才能完成，如图 3.12 所示。


 图3.12 位错相关陷阱的瞬态电容幅值 ΔC 与填充脉宽的关系。

我们在图 3.9 所得结果的基础上，设定环境温度为峰值点温度 300K，填充电压仍为-2V，测量电压仍为-3V，填充脉宽从 $1\mu s$ 增加至 1s，其脉冲波形如图 3.13 所示。




图3.13 脉冲宽度变化测试波形图。

在峰值温度点 300K 下, 电容瞬态幅值 ΔC 随填充脉冲宽度的变化如图 3.14 所示。从图中可以发现, 当填充脉冲宽度小于 0.1ms 时, ΔC 基本保持不变; 当填充脉冲宽度大于 0.1ms, ΔC 先下降, 然后再上升。这种变化趋势说明在整个脉宽范围内存在多类陷阱叠加。




图3.14 瞬态电容幅值随填充脉冲宽度的变化。其中温度为 300K, 测量电压为-3V, 填充电压为-2V。

我们将填充脉冲宽度设置为 50ms, 测量电压为-3V, 填充电压为-2V, 再次进行深能级瞬态谱测试, 得到结果如图 3.15 所示, 发现谱线出现负的峰值。其中 H1 陷阱能级为 $E_v+0.47\text{eV}$, 俘获截面为 $1.2\times 10^{-14}\text{cm}^{-2}$; H2 陷阱能级为 $E_v+0.10\text{eV}$, 俘获截面为 $4.9\times 10^{-21}\text{cm}^{-2}$ 。对于我们所使用的 Semetrol 深能级谱测试仪, 正峰值代表多子陷阱, 负峰值代表少子陷阱; 即对于我们的器件来说分别代表电子陷阱与空穴陷阱。但是在我们所施加的电压范围内, 器件很难产生空穴, 所以图 3.15 中的 H1 与 H2 陷阱并不能认为是空穴陷阱, 在此我们将之称为类空穴陷阱。




图3.15 测量电压 $V_m = -3\text{V}$, 填充电压 $V_f = -2\text{V}$, 填充脉宽为 50ms 时, 率窗为 133s^{-1} 时的 DLTS 谱线, 插入图为 Arrhenius 曲线。

同时, 我们可以发现, 在图 3.14 中, 当填充脉冲宽度大于 0.1ms 并继续增加时, 类空穴陷阱逐渐占据了主导地位, 使得谱线的正峰值的峰高逐渐降低(即 ΔC 减小), 并向负峰值过渡且峰高增加(即 ΔC 增加)。而当填充脉冲宽度小于 0.1ms 时, ΔC 基本保持不变, 证明电子陷阱 $E_c-0.56\text{eV}$ 为独立的点缺陷。

3.3.3 表面态对深能级谱的影响机制

对于图 3.15 中所出现的类空穴信号，我们将在本节建立以下模型进行解释。

AlGaIn 势垒层表面存在施主型陷阱，该类陷阱是沟道中二维电子气的来源。同时这些陷阱又可以在反向电压偏置下形成虚栅，虚栅对于输入信号的响应速度远远小于金属栅。




图3.16 耗尽层响应的示意图((a)-(d))分别表示在 t_1 , t_2 , t_3 和 t_4 时刻的耗尽层的响应, (e)电压和电容的特性曲线。

在脉冲到来之前即 $t=t_1$ 之前时，电子从栅极发射后被表面态俘获，并达到稳定的状态，正如图 3.16(a)所示。当栅上变为填充脉冲时，栅下耗尽区迅速收缩，然而非栅下区域的耗尽区不能非常及时地响应栅压变化，因为该处区域的表面态需要更长的时间来释放电子，该过程正如图 3.16(e)中 t_1 与 t_2 之间的过程所示。表面态发射电子的数量取决于填充脉冲的幅值与宽度。随着虚栅效应的减弱，非栅下的 2DEG 浓度逐渐增大并达到稳定值，所以在 t_3 前电容稳定在一个较大值。当栅上的填充脉冲又变为反向测量电压时，虚栅效应又一次增强，并且表面态再次开始俘获电子。俘获过程相对较慢，并且导致图 3.16(c)中 t_3 和 t_4 之间过程中 2DEG 浓度的下降，进而使得电容值下降，该行为直接导致了类空穴陷阱信号的产生。俘获过程慢的原因是它需要经过 3 个步骤：栅极注入电子，电子在表面传输，电子被表面态俘获。这就是图 3.9 和图 3.15 不同的原因，其中电子陷阱信号出现在填充脉冲宽度较短的时候，而填充脉宽较长时，类空穴陷阱信号出现。

3.3.4 电压偏置对谱线的影响

接下来我们研究了不同电压偏置条件对深能级瞬态谱的影响。如图 3.17 所示，我们将填充脉冲宽度设为 0.1ms，改变测量电压以及填充电压，发现当填充电压越偏正时，类空穴陷阱信号越明显，即表面态作用越明显。当填充电压越偏正时，在脉冲过程中，更多的表面态释放了所俘获的电子。即使填充脉冲宽度很小(0.1ms)，表面态并未全部释放电子达到稳定状态，当施加的填充电压足够偏正，也能够看到明显的类空穴信号。




图3.17 当脉冲宽度为 0.1ms 时的深能级瞬态谱，率窗 $e = 133s^{-1}$ 。(a)测量电压 $V_m = -3 V$ ；(b)测量电压 $V_m = -2.7 V$ 。

对比图 3.17 (a)和(b)，可以看出(b)图中类空穴陷阱信号峰值高于(a)图，即当测量电压为-2.7V 时，探测到的类空穴陷阱浓度更高。首先我们知道在整个测试的动态过程中，最终的深能级瞬态谱线是由体材料内的陷阱与表面态共同作用产生的。相比于-3V 的测量电压，当测量电压为-2.7V 时，相应的耗尽区体积变小，那么能够发生俘获与发射行为的体陷阱数量也会减少，使得表面态陷阱的充放电行为占据主导。这说明了表面态对于体电子陷阱的探测具有重要影响，尤其是当体电子陷阱浓度较低时。




图3.18 测量电压 $V_m = -2 V$ ，填充电压 $V_f = 1 V$ ，填充脉宽为 0.1ms 时，率窗为 $133s^{-1}$ 时的 DLTS 谱线，插入图为 Arrhenius 曲线。

当测量电压为-2 V，填充电压为 1 V，填充脉宽为 0.1 ms 时，深能级瞬态谱线中未出现负信号峰，如图 3.18 所示。在低测量电压的条件下，虚栅的形成明显被抑制，表面态在整个动态特性测试过程中参与度很少，对材料体内陷阱探测的影响很小。在该偏置条件下能够探测到 AlGaIn 势垒层中的陷阱。可以看到，谱线结果分别在 380K 和 250K 温度下出现峰值，所对应的陷阱能级 E1 和 E2 分别为 Ec-0.88eV 和 Ec-0.33eV，所对应的陷阱俘获截面分别为 $1.4 \times 10^{-13} \text{cm}^{-2}$ 和 $6.1 \times 10^{-18} \text{cm}^{-2}$ 。其中 E1 陷阱为 AlGaIn 势垒层中的氮反位 N_{Ga} ，其类型同图 3.9 中的陷阱相同^[113]。这是由于随着 Al 组分的增加，AlGaIn 材料中的同类型陷阱的信号峰会向着更高的温度漂移，同时其陷阱能级和俘获截面也会相应变大^{[114]-[116]}。E2 缺陷被认为是氮空位 V_{N} ^[117]，该陷阱没有在图 3.9 中观察到，这一方面可能是由于表面态的影响，一方面也可能是因为 GaN 层中费米能级更加接近导带，氮空位 V_{N} 较难形成，密度小而难以探测到。

3.4 本章小结

本章首先介绍了深能级瞬态谱的测试方法与分析原理。针对实验室设备，制作了相应 AlGaIn/GaN 异质结封装样品，在 GaN 层中测量得到 Ec-0.56eV 能级陷阱，并通过变填充脉宽测试，确定其为独立的点缺陷，本质为氮反位 N_{Ga} 。改变测量条件，在 AlGaIn 层中测量得到 Ec-0.88eV 和 Ec-0.33eV 能级陷阱，其本质分别为氮反位 N_{Ga} 和氮空位 V_{N} 。深能级瞬态谱是由体陷阱和表面态充放电共同作用产生的。当填充脉宽增加时，表面态发射并再次俘获电子导致类空穴陷阱信号的出现。电子陷阱的信号峰在表面态充放电的影响下会降低甚至消失。抑制表面态不仅对于优化器件性能非常重要，也能改善 AlGaIn/GaN 异质结构电子陷阱深能级瞬态谱测试的准确性。

第四章 低温高场应力研究

我们通过不同的器件结构来研究在关态应力下器件各部位的退化情况。对于势垒层退化,我们选择用肖特基栅器件来进行研究。肖特基栅器件在反向栅压应力下势垒层容易发生逆压电效应、栅极电子注入效应。其中逆压电效应是 AlGa_N/Ga_N HEMT 器件中一种特有的退化机制,同时反向栅压阶跃应力是典型的一种观测逆压电效应的应力模式。虽然基于逆压电效应的研究已经很多,但是尚未建立一种基于温度的逆压电效应物理模型,同时逆压电效应与其他机制,对器件特性退化的影响未被很好的区分。并且研究过程中我们选择了低温环境,一方面因为高温容易带来其他的退化机制,干扰我们对基于温度相关的逆压电效应物理模型建立;另一方面 Ga_N 基器件作为抗辐照能力强、适用于太空环境应用的器件,目前其在低温环境下的研究只局限在特性表征,对于 Ga_N 基器件的退化研究十分缺乏。因此我们开展了针对肖特基栅器件的低温高场应力研究。

4.1 低温对器件特性的影响

到目前为止,对于 Ga_N 基器件在低温环境下的研究,人们一般是表征低温下材料特性以及器件特性,主要集中在以下几个方面:

(1)低温对输运特性的影响。人们^{[118],[119]}通常通过对 Ga_N 基异质结材料进行变温霍尔测试,直接得出低温环境下的材料迁移率特性。由于在室温及高温环境下,Ga_N 基异质结材料载流子迁移率主要由声学声子散射与光学声子散射主导,而在低温环境下,声子散射机制被大幅抑制,从而材料载流子在低温下能够获得很高的迁移率。

(2)低温下具有更好的直流特性与射频特性^{[120],[121]}。由于低温下器件具有更高的迁移率,器件在低温下具有较高的输出电流和最大跨导,因而具有更好的频率特性以及功率特性。同时由于 Ga_N 基 HEMT 器件的关态漏电机制多与温度相关,温度降低,关态漏电随之降低,使得器件具有更好的关断特性,具有较小的功耗。

(3)低温下 kink 效应的研究^[122]。Ga_N 基 HEMT 器件在工作状态下位于靠近漏极的栅极边缘会出现高电场,在该高电场的作用下,沟道电子加速形成热电子,发生碰撞电离,形成电子空穴对,其中电子流向漏极,贡献漏极电流,空穴被栅极吸引向栅下聚集,其作用形同在栅电极上施加了额外的正压,导致漏极电流增加。而在低温环境下,由于晶格温度低,散射机制弱,沟道电子更容易形成热电子发生碰撞电流,因而 kink 效应在低温环境下更加明显。

由以上可知,相比于室温与高温,低温下能够获得更好的器件特性,但是器件特

性在电应力条件下的退化情况还缺少相应研究^[123]。

4.2 反向栅压下器件特性的退化

GaN 基 HEMT 器件的很多可靠性问题都是高电场引入的。在反向栅压应力过程中，栅下尤其是栅极边缘存在高电场，导致器件特性发生退化，其退化机制已经被广泛研究，如栅极注入电子效应与逆压电效应。栅极注入电子效应是电子在高电场的作用下从栅极注入到势垒层内部或者势垒层表面，并被此处的陷阱所俘获，进而导致器件出现可恢复性退化。逆压电效应是 AlGaIn/GaN HEMT 器件所出现的一种独特的退化机制。由于势垒层与缓冲层存在晶格失配，势垒层内部存在张应力，当器件施加反向栅极电应力时，势垒层内部会出现额外的张应力。一旦势垒层内部张应力超过了其承受能力，势垒层会通过发生晶格断裂来释放多余的张应力，发生不可逆的特性退化。基于温度调制的逆压电效应与栅极电子注入效应很少被研究，并且两种机制对于器件特性退化的贡献量比较模糊，很少被定量研究过。基于以上问题，我们开展了系列研究。

4.2.1 器件结构与实验过程

本节实验所采用的 AlGaIn/GaN 异质结材料是由金属有机物化学气相沉积设备 (MOCVD) 生长的。其衬底结构为 c 面蓝宝石，从下到上的外延结构分别是成核层，1.3 μm 非故意掺杂的 GaN 缓冲层，1nm 的 AlN 插入层，以及 22nm 的非故意掺杂 AlGaIn 势垒层，其铝组分为 30%。本节采用的器件为对称性器件，其栅极长度为 0.8 μm ，栅源与栅漏间距均为 1.6 μm 。其结构示意图见图 4.1(a)。




图4.1(a)室温下器件的初始转移特性，插入图为器件的剖面示意图。(b)反向栅压阶梯应力测试流程图。

图 4.1(a)展示了器件的初始转移特性。在漏压 $V_d=10V$ 时, 阈值电压为 $-3.64V$, 最大漏极电流为 $836mA/mm$, 最大跨导为 $217mS/mm$ 。图中同时给出了栅极电流, 可以看出在关断状态下, 栅极电流近似等于漏极关断电流, 说明该器件的关态电流主要来自于栅极漏电。图 4.1(b)给出了反向栅压应力的测试过程。应力过程中源极与漏极电压保持为 $0V$ 不变, 栅极从 $-10V$ 负向阶跃至 $-100V$, 每 $5V$ 一个步阶, 每个步阶维持 $5min$ 。在应力过程中对栅极电流进行监控, 用以观察栅极电流随应力过程的变化规律。每个步阶结束后, 应力测试程序中断, 仪器自动切换到特性监测程序, 对器件进行转移特性测试以及肖特基特性测试。其中转移曲线测试时漏极电压固定为 $10V$, 栅极电压从 $-6V$ 扫描至 $2V$; 肖特基曲线测试时漏极悬空, 源极接地, 栅极电压从 $-10V$ 扫描到 $2V$ 。测试过程结束后, 仪器自动进行下一个应力步阶过程, 整个应力实验按照上述步骤循环进行, 直到应力电压达到 $-100V$ 。整个应力实验采用安捷伦 B1500A 仪器进行, 应力过程与特性监测过程由仪器程序自动切换, 间断时间可以忽略。探针台采用 laker shore 低温探针台, 测试过程中保持真空环境, 避免外界水汽与氧气等的影响。探针台腔体配有观察窗口, 可以维持黑暗环境, 也可在实验过程中施加额外光照条件。实验室中 laker shore 低温台采用液氮制冷, 最低温度达 $77K$ 。在本节实验中, 整个测试过程环境温度设置为 $77K$, 同时设有室温 $300K$ 为对照实验; 在 $300K$ 与 $77K$ 的对照实验中, 我们施加应力电压时又设置了黑暗环境与紫外光照环境的对比条件, 特性监测过程保持黑暗环境。其中紫外光波长为 $380nm$, 对应波长为 $3.3eV$, 小于 GaN 禁带宽度, 不会在 GaN 材料中激发出电子空穴对。

4.2.2 逆压电效应

阶跃应力是用来研究逆压电效应的主要测试方法。图 4.2(a)展示了阶跃应力的偏压设置条件。图 4.2(b)和(c)分别展示了在室温 $300K$ 和低温 $77K$ 条件下, 栅极应力电流在黑暗情况以及紫外光照情况随应力时间变化情况的对比。可以看出, $300K$ 下栅极应力电流大于 $77K$; 同一温度下紫外光照下栅极应力电流大于黑暗条件。研究表明, 栅极反向漏电机理主要是 Frenkel-Poole 和 Fowler-Nordheim。有文献报道^[125], 当反向电场强度小于 $1.4MV/cm$ 时, 栅极反向电流由 Frenkel-Poole 机制主导; 当反向电场强度大于 $1.6MV/cm$ 时, 栅极反向电流由 Fowler-Nordheim 主导。通常情况下, 人们倾向于针对栅极面积很大的器件(如肖特基接触达 $100\mu m$ 直径的二极管)来进行栅极反向电流的研究, 并且研究的电压范围一般也是从 $0V$ 到阈值电压附近^[126], 在这个电压范围内栅下电场一般比较均匀, 如图 4.3(a)所示。本节采用的器件栅极长度为 $0.8\mu m$, 在大反向偏压下栅下势垒层中电场分布十分不均匀, 如图 4.3(b)所示, 栅极边缘电场强度随栅极反向电压的增加而迅速增大, 并远大于中心区域。在较低的反向偏压下, 在栅极边缘以及栅极中心区域漏电机理应均由 Frenkel-Poole 机制主导。而当反向偏

压增大时,如图 4.3(c)所示,栅极边缘具有更高的反向电场,在此处主要由 Fowler-Nordheim 机制主导,而栅极中心处仍有 Frenkel-Poole 机制主导^[127]。当反向偏压继续增大时,栅下所有区域都将由 Fowler-Nordheim 机制主导。由于 Frenkel-Poole 机制是陷阱辅助机制,由温度以及电场共同主导,因此 300K 温度下应力电流大于 77K。另外因为紫外光照射可以为陷阱发射电子提供能量,因此同样温度条件下紫外光下的应力电流也高于黑暗条件的应力电流。




图4.2 (a)阶跃应力电压施加条件。300K(b)与 77K(c)温度下栅极应力电流随阶梯应力的变化情况 (黑暗环境与紫外光照环境)。

当逆压电效应发生时,势垒层因为承受不住过多的张应力而发生晶格断裂,形成漏电通道,导致应力电流大幅增加。我们将栅极应力电流开始大幅增加时对应的应力电压值定义为逆压电效应的临界电压。从图 4.2(b)和图 4.2(c)可以看出, 300K 下器件的临界电压为-75V, 77K 下器件的临界电压为-100V。说明相比于室温 300K, 低温 77K 环境下器件较难发生逆压电效应。接下来,我们来研究在这两个温度点下临界电压相差 25V 的原因。




图4.3 300K 在不同反向偏压条件下栅下势垒电场强度仿真图, (a)栅长为 100μm, (b)栅长为 0.8μm, (c)短栅长器件反向偏压能带以及栅漏电机制示意图。

有文献报道, 由于 AlGaIn 表面存在施主型表面态, 表面态填充电子形成虚栅时能够在一定程度上降低栅极边缘处的峰值电场^[128]。所以理论上说当虚栅形成时, 能够从一定程度上能够抑制逆压电效应。为了消除表面态充放电对逆压电效应的影响, 单纯考察温度对逆压电效应的作用机制, 我们在实验过程中加入了紫外光照作为对照实验, 通过紫外光来抑制表面态填充电子形成虚栅。从图 4.2(b)和图 4.2(c)中可以看出, 紫外光照下临界电压在 300K 下为-75V, 在 77K 下为-100V, 与黑暗情况的临界电压相同。从以上结果来看, 表面态充放电对逆压电效应临界电压影响很小。所以 300K 与 77K 温度环境下临界电压相差 25V 主要是由于温度变化造成的。

正如上文所述, 逆压电效应将外加电压与 AlGaIn 势垒层中的机械应力联系起来。对于 AlGaIn/GaN HEMT 来说, 由于异质结存在晶格失配, 势垒层中存在张应力, 当给器件施加反向偏压应力时, 势垒层中的张应力也相应增加。为了更进一步分析温度对逆压电效应的影响, 接下来我们将对势垒层中的张应力进行计算。

首先, 我们要得到不同温度下的晶格失配程度。 S_0 为异质结 AlGaIn/GaN 的本征晶格失配度, 其与外加电场无关, 可以用以下公式来表示^[129]:

$$S_0 = \frac{a_{\text{GaN}}(T) - a_{\text{AlGaIn}}(T)}{a_{\text{AlGaIn}}(T)} \quad (4-1)$$

其中 a_{GaN} 和 a_{AlGaIn} 分别代表了 GaN 和 AlGaIn 的晶格常数。

表4.1势垒层中张应力相关参数^{[129]-[131]}。

Parameters	GaN	AlN	Al _{0.3} Ga _{0.7} N
$\alpha(K)^{-1}$ ^a	5.59e-6	4.2e-6	5.17e-6
$C_{11}(\text{GPa})$ ^b	350	356	351.8
$C_{12}(\text{GPa})$ ^b	110	121	113.3
$C_{13}(\text{GPa})$ ^b	104	113	106.7
$C_{33}(\text{GPa})$ ^b	405	373	395.4
$e_{31}(\text{C/m}^2)$ ^c	-0.49	-0.6	-0.523
$e_{33}(\text{C/m}^2)$ ^c	0.73	1.46	0.949

A 热膨胀系数

B 弹性常数

C 极化系数

而晶格常数与温度的关系可以表示为：

$$a(T) = a_0 \times [1 + \alpha \times (T - T_0)] \quad (4-2)$$

其中， a_0 代表室温 300K 下的晶格常数，并且 T_0 代表 300K。

那么结合公式(4-1)和公式(4-2)，可以得到晶格失配与温度的关系如图 4.4(a)所示。

势垒层中总的张应力可以表示如下^[129]：

$$\begin{aligned} T_{\text{total}} &= (C_{11} + C_{12} - 2 \times \frac{C_{13}^2}{C_{33}}) \times S_0 + (\frac{C_{13} \times e_{33}}{C_{33}} - e_{31}) \times E \\ &\equiv T_s + T_e \end{aligned} \quad (4-3)$$

其中弹性常数 C 与压电系数 e 在表 4.1 中列出，由于该范围温度对其影响很小，所以在计算中认为是常数^{[130],[132]}； E 代表外加电场； T_s 代表不加外加电场时势垒层自身存在的张应力；外加电场所引入的势垒层中的张应力部分用 T_e 来表示。计算所得张应力如图 4.4(b)所示。

由于温度对晶格失配度有影响， T_s 随着温度的降低而减小。从图 4.4(b)中可以看出，300K 下 T_s 为 2.973GPa，77K 下 T_s 为 2.935GPa。低温下势垒层自身存在的张应力减小了 0.038GPa，如果要想总张应力 T_{total} 达到势垒层的承受极限，那么就需要实现更高的 T_e ，即需要施加更高的外加电场；因此 77K 下逆压电效应临界电压高于 300K。对比图 4.4(b)中 300K 与 77K 的张应力随外加电场的变化，可以得出，若要在两个温度条件下达到相同的总张应力，77K 温度下的外加电场需要比 300K 大 0.5MV/cm。我们利用 Silvaco Atlas 仿真软件进行电场仿真，在图 4.4(c)和(d)中展示了在临界电压点时 300K(-75V)与 77K(-100V)条件下势垒层中的峰值电场情况。可以看到 300K 温度在-75V 的临界电压下，势垒层中峰值电场为 4.30MV/cm，而 77K 温度在-100V 的临界电压下，势垒层中峰值电场为 4.86MV/cm，二者相差 0.56MV/vm，该结果与理论计算值接近。




图4.4(a)晶格失配以及无外加电场条件下势垒层内部张应力随温度的变化。(b)势垒层内部张应力随外加电场的变化。(c)300K 在临界电压-75V 时栅下势垒层电场仿真图。(d)77K 在临界电压-100V 时栅下势垒层电场仿真图。

综上所述，300K 与 77K 温度下逆压电效应临界电压相差 25V，是由温度降低导致势垒层内部自身存在的张应力降低而造成的。

4.2.3 栅极注入电子填充陷阱的行为

为了深入研究器件各方面的退化情况，我们需要考虑陷阱填充与发射电子的行为。在对栅极施加反向应力时，电子可以在高电场的作用下从栅电极隧穿至 AlGaIn 势垒层中或者 SiN/AlGaIn 界面处^[133]，并被此处存在的陷阱所俘获。被陷阱所俘获的电子可以在应力间断过程中借助热激发的方式从陷阱中释放出来，陷阱的发射时常数可以用以下公式来表示：

$$\tau_T = (\sigma_T N_c v_T)^{-1} \exp\left(\frac{E_T}{kT}\right) \quad (4-4)$$

其中 σ_T 是陷阱的俘获界面， N_c 是导带的态密度， v_T 是载流子的平均热速度， E_T 为陷阱的激活能。从公式(4-4)中我们可以看出，当温度降低到 77K 时，陷阱的发射时常数将随温度降低而增加，也就是说，陷阱中的电子将难以通过热激发的方式被释放出来。




图4.5反向阶跃应力前后陷阱行为示意图。

应力过程中陷阱的行为如图 4.5 所示。(a)图展示了器件的初始状态。当反向阶跃应力施加时，电子在高场的作用下隧穿至势垒层或者 SiN/AlGaN 界面处，并被此处的陷阱所俘获。在 SiN/AlGaN 界面处被俘获的电子形成虚栅，耗尽 access 区域的二维电子气，导致漏极电流与最大跨导的下降。随着反向应力的增加，虚栅长度增加，导致更严重的退化。势垒层中的陷阱行为同样影响着漏极电流和最大跨导。在黑暗情况下，陷阱以热激发的方式释放电子，在 77K 温度下，被俘获的电子较难被释放。而在紫外光照条件下，电子基本上被陷阱所释放。

4.2.4 器件特性的退化情况

器件栅极漏电受到逆压电效应的直接影响。图 4.6 展示了栅极肖特基反向漏电流的变化，其中反向漏电流的监测点为 $V_{gs} = -10V$ ，漏极悬空。可以看出在黑暗情况下，栅极反向漏电流先降低，然后达到稳定值，当应力电压达到逆压电效应临界电压时，漏电开始大幅增加。另外 77K 温度条件下栅极反向漏电流下降的幅度大于 300K。然而对于紫外光照条件下，栅极反向漏电流先是一直维持稳定状态，达到临界电压之后，漏电开始大幅增加。在应力过程中，电子在高场的作用下，从栅电极隧穿至 AlGaN 势垒层中，并被此处的陷阱所俘获；被俘获的电子会抬升势垒层中的导带，抑制后续电子的注入，进而降低栅极反向漏电与关态漏极电流^[134]。而应力过程中添加紫外光照，势垒层中的陷阱难以俘获电子，导致漏电情况不随应力电压发生变化，维持稳定状态。一旦逆压电效应发生，势垒层中出现新的漏电通道，栅极反向漏电与关态漏极电流都会大幅增加。




图4.6 300K 与 77K 温度下在黑暗条件与紫外光照条件下反向阶跃应力过程中栅极反向漏电流 (@ $V_{gs} = -10V$, 漏极悬空)。

图 4.7 展示了不同条件下应力前后器件转移特性的对比。在经过整个阶跃应力后，器件关态漏电增加，300K 温度下增加幅度大于 77K 温度，应力过程中的紫外光照射对关态漏电的增加幅度影响不大。在黑暗环境中，应力施加之后最大漏极电流退化，并且 77K 温度下漏极电流退化更加严重，应力过程中添加紫外光照使得漏极电流退化被大幅抑制。接下来，我们将对器件转移特性中关键参数在应力过程中的变化情况与相关机制进行深入分析。




图4.7 阶跃应力前后器件转移特性的变化曲线。(a)300K 黑暗, (b)77K 黑暗, (c)300K 紫外光照, (d)77K 紫外光照。

图 4.8 展示了 300K 与 77K 黑暗条件下以及紫外光照条件下阶跃应力过程中 AlGaIn/GaN HEMT 器件阈值电压的变化情况。在这里，阈值电压定义为漏极电流为 1mA/mm 时所对应的栅压值。在黑暗条件下，当温度为 77K 时，随着应力电压的增加，阈值电压先正向漂移，再逐渐达到饱和。而当温度为 300K 时，阈值电压同样先正向漂移达到饱和，当应力电压继续增加时，阈值电压又开始负向漂移。而在紫外光照条件下，器件的阈值电压几乎不变化，只有在 300K 时，当应力电压达到 -75V 后，阈值电压略微负漂。




图4.8 300K 与 77K 在黑暗环境与紫外光照环境里阶跃应力过程中 AlGaIn/GaN HEMT 器件阈值电压的变化情况。

由于阈值电压漂移主要受到栅下区域的影响，我们采用肖特基电极面积更大的 AlGaIn/GaN 圆形肖特基二极管来研究反向栅压下栅电极下方区域内的陷阱行为。所采用的圆形肖特基二极管，其肖特基电极半径为 65 μm ，欧姆电极与肖特基电极的间距为 30 μm 。我们针对该二极管进行了相同条件的反向阶跃应力测试，即欧姆电极接地，肖特基电极施加从 -10V 到 -100V 的反向阶跃电压，10V 为步阶，每个步阶持续 5min；并在每个应力阶梯结束后对器件进行 CV 特性测试，测试频率为 1MHz。

图 4.9 给出了黑暗条件下肖特基二极管在反向阶跃应力前后的 CV 曲线变化(应力过程中部分未给出)。可以看出应力结束后 CV 曲线均向正向漂移，并且 77K 的漂移量明显大于 300K。




图4.9 300K 与 77K 黑暗条件下 AlGaIn/GaN 肖特基二极管在反向阶跃应力前后的 CV 曲线变化。依据 CV 曲线的变化，按照以下公式可以提取到二维电子气浓度的变化^[135]：

$$n_s = \frac{1}{q} \int_{V_{\text{pinch-off}}}^{V_{\text{on}}} C dV \quad (4-5)$$

其中 q 代表元电荷, V 代表施加电压值, 夹断电压 $V_{\text{pinch-off}}$ 定义为电容值等于 10nF/cm^2 所对应的电压值, 开态电压 V_{on} 定义为电子浓度达到峰值时对应的电压。

图 4.10(a)给出了从 CV 曲线中提取的二维电子气浓度随阶跃应力的变化情况。可以看出在两个温度下, 二维电子气浓度都是先降低, 然后达到饱和; 并且 77K 温度下二维电子气浓度降低更加明显。二维电子气变化所导致的电压漂移量如图 4.10(b)所示。77K 下电压漂移量先增加再达到饱和, 其趋势与变化幅值均与图 4.8 中所展示的 HEMT 三端器件阈值电压变化情况相近。而 300K 下电压漂移量同样是先增加后达到饱和, 这与三端器件 HEMT 阈值电压的变化情况部分相同, 但是没有负漂的情况。




图4.10 300K 与 77K 黑暗情况下 AlGaIn/GaN 肖特基二极管在反向阶跃应力过程中(a)二维电子气浓度的变化, (b)因二维电子气浓度降低导致的电压漂移量。

黑暗应力过程中二维电子气浓度的变化情况可以解释如下, 在反向应力下, 电子在高电场的作用下从肖特基电极隧穿至 AlGaIn 势垒层中, 并被此处的陷阱所俘获。在应力中断进行 CV 曲线扫描时, 被俘获的电子可以在热激发的作用下部分被陷阱释放, 那么残留在势垒层中被俘获的电子将部分耗尽了二维电子气, 导致二维电子气浓度降低。当陷阱的俘获电子与释放电子的过程达到平衡时, 那么在应力中断时势垒层中残留的被俘获的电子达到饱和, 进而二维电子气密度降低到最低值并维持不变。由于陷阱释放电子由陷阱的发射时常数来决定, 且 77K 下的发射时常数大于 300K, 使得低温下陷阱发射电子的过程比较困难, 即势垒层中残留的被俘获的电子数目较多, 因此 77K 温度下二维电子气浓度降得更多。对比图 4.8 与 4.10(b), 可以得出黑暗情况下, 当温度为 77K 时, 阈值电压持续正漂至饱和是由于势垒层中陷阱净俘获电子的数量达到饱和。

而对于 300K 来说, 由于 HEMT 器件栅长为 $0.8\mu\text{m}$, 相比于二极管结构面积小很多, 栅下电场分布也不完全相同, 在栅极边缘会有更强的电场出现。当反向栅压超过

-75V 时, 逆压电效应发生, 在栅极边缘处的势垒层中形成漏电通道, 器件关态漏电增加, 关断特性变差, 如图 4.11 所示。图 4.11 展示了不同应力条件下器件关态漏极电流的变化, 该参数从监测过程中的转移曲线中获得, 其参数条件为 $V_d = 10V$, $V_g = -6V$ 。由于该器件的关态漏极电流均来自于栅极漏电, 因此关态漏极电流的退化趋势与栅极肖特基反向漏电的退化趋势完全相同。也就是说, 由于逆压电效应造成的器件关态漏电增加, 我们需要给器件施加更负电压才可以将器件关断, 所以阈值电压在逆压电效应发生之后出现负漂。




图4.11 300K 与 77K 温度下在黑暗条件与紫外光照条件下反向阶跃应力过程中关态漏极电流 (@ $V_{gs} = -6V$, $V_d = 10V$)。

我们同样对肖特基二极管进行了紫外光照下的阶跃应力实验, 应力前后的 CV 曲线对比如图 4.12 所示。可以看到紫外光照下, 无论是 300K 还是 77K 温度环境, CV 曲线几乎不发生漂移。该结果也与图 4.8 中紫外光照下阈值电压的变化情况相符。由于紫外光照可以辅助电子从陷阱中释放出来, 在进行器件特性监测时栅下势垒层中几乎没有被陷阱俘获的电子, 所以阈值电压几乎不发生变化, 仅在 300K 温度下当应力电压超多-75V 时略微负漂, 这是由于逆压电效应的发生。

结合器件关态漏电与阈值电压的变化来看, 在关态漏电降低时, 阈值电压正漂, 该过程均是由栅极注入电子被势垒层中陷阱所俘获导致的, 当势垒层中的净俘获电子数在监测过程中达到稳定值时, 关态漏电和阈值电压出现饱和状态, 而当逆压电效应发生后, 在关态漏电急剧增加时, 阈值电压出现负漂(300K)。




图4.12 300K 与 77K 紫外光照射下 AlGaIn/GaN 肖特基二极管在反向阶跃应力前后 CV 曲线对比。




图4.13 300K(a)与 77K(b)温度下 AlGaIn/GaN HEMT 器件在黑暗条件与紫外光照条件下漏极电流退化情况的对比。300K(c)与 77K(d)温度下 AlGaIn/GaN HEMT 器件在黑暗条件与紫外光照条件下最大跨导退化情况的对比。

图 4.13 展示了 300K 与 77K 温度下 AlGaIn/GaN HEMT 器件在黑暗条件与紫外光照条件下漏极电流退化情况的对比。开态漏极电流是从转移曲线中提取出来的，一般有两种方式，一是选取固定栅压点对应的电流值，一是选取固定过驱动电压点对应的电流值^[136]。从上文中我们已知器件在反向阶梯应力过程中会发生阈值电压漂移的情况，为了避免阈值电压变化影响漏极电流的变化情况，我们选择固定过驱动电压点对应电流值作为监测方式，即选择 $V_g = V_{th} + 5V$ 对应的漏极电流值，如图 4.13(a)和(b)

所示。对于 300K 温度，在黑暗情况下漏极电流降低了 28.95%，紫外光照情况下降低了 1.11%。对于 77K 温度，在黑暗情况下漏极电流降低了 94.38%，紫外光照情况下降低了 0.82%。我们对监测的转移特性进行求导得到器件的跨导曲线，并取跨导最大值作为监测点，如图 4.13(c)和(d)所示。对于 300K 温度，在黑暗情况下最大跨导降低了 28.15%，在紫外光照情况下降低了 6.66%。对于 77K 温度，在黑暗情况下最大跨导降低了 95.15%，在紫外光照情况下降低了 3.31%。

为了更进一步研究逆压电效应与陷阱俘获栅极注入电子对器件特性退化的贡献量，我们将对漏极电流与最大跨导的退化情况进行深入分析。陷阱行为可发生在栅下势垒层以及 SiN/AlGaIn 界面，造成器件可恢复的退化。逆压电效应发生在栅极边缘，造成器件永久性的损伤。从图 4.13 中可以看出，在紫外光照情况下，器件特性直到逆压电效应临界电压到来之前几乎都是维持不变的，无论是在 300K 还是 77K 温度环境中。直到施加应力达到了临界电压，关态漏电迅速增加，漏极电流和最大跨导才开始明显下降。由于紫外光照可以很好的抑制栅极注入电子被陷阱俘获，所以在这里我们认为，在紫外光照条件下，当应力电压大于临界电压之后，漏极电流和最大跨导的退化只受到逆压电效应影响。对比图 4.6 与 4.13 可以看出，逆压电效应主要影响关态特性，而对漏极电流与最大跨导的影响很小。




图4.14 300K 与 77K 逆压电效应与栅极注入电子填充陷阱行为对(a)漏极电流与(b)最大跨导退化的贡献量。

根据以上分析，我们将逆压电效应发生以后器件特性的退化情况与应力环境的关系用以下公式表示：

$$\begin{aligned} \Delta \text{Parameter}_{pe} &= \Delta \text{Parameter}_{UV} \\ \Delta \text{Parameter}_{te} &= \Delta \text{Parameter}_{dark} - \Delta \text{Parameter}_{UV} \end{aligned} \quad (4-6)$$

其中 $\Delta \text{Parameter}$ 代表器件特性的退化量，包括漏极电流与最大跨导，下标 pe 和

te 分别代表与逆压电效应相关还是与陷阱俘获栅极注入电子的行为有关。该公式可以用图 4.13 中的阴影部分表示。具体定量分析见图 4.14。

从以上实验结果我们知道阈值电压的漂移与栅下势垒层的陷阱行为有关。而漏极电流是在转移曲线中通过固定过驱动电压($V_g = V_{th} + 5V$)来提取的, 目的就在于排除阈值电压漂移对漏极电流的影响, 也就是说图 4.11 中展示的漏极电流随应力电压的变化与栅下势垒层的陷阱行为无关, 而是与 access 区域陷阱行为有关。器件的跨导与本征跨导以及栅源之间电阻有关。因为本征跨导受到栅下区域的陷阱影响, 栅源之间电阻受到栅源之间 access 区域陷阱影响, 所以两个区域的陷阱行为都将影响最大跨导的退化情况。从图 4.13 中可以更直观的看出, 逆压电效应在 300K 与 77K 导致漏极电流的退化量分别是 1.11%和 0.82%, 导致最大跨导的退化量分别是 6.66%和 3.31%; 陷阱俘获栅极注入电子在 300K 和 77K 导致漏极电流的退化量分别是 28.95%和 93.56%; 导致最大跨导的退化量分别是 21.49%和 91.84%。

4.3 本章小结

本章通过反向栅压阶跃应力, 首次将逆压电效应的研究扩展到了 77K 低温环境, 同时也首次将紫外光照引入逆压电效应的研究中。紫外光照的引入, 一方面建立了一个多物理场耦合的复杂环境, 其中包括电、光与温度; 另一方面, 提供了一个可以区分逆压电效应与陷阱效应的定量分析的方法。

实验数据表明, 77K 温度下逆压电效应相比于 300K 更难发生, 这是由于低温下势垒层自身存在的张应力相对较小。紫外光照对逆压电效应几乎没有影响, 温度对逆压电效应起主导作用, 建立了包含温度的逆压电效应理论模型。通过对逆压电效应与陷阱效应对退化情况贡献的定量分析, 得出逆压电效应主要影响器件的关态特性(栅极漏电), 而对最大漏极电流与最大跨导影响不大。势垒层中的陷阱以及 SiN/AlGaIn 界面的陷阱在应力过程中俘获电子导致器件阈值电压正漂, 漏极电流下降以及最大跨导下降, 该现象在 77K 温度下更加严重。该结果对于 GaN 基器件在极低温环境下的应用具有参考意义。

第五章 反向阈值电压稳定性研究

对于肖特基栅器件，其栅极漏电相对较大，栅压范围较小。为了抑制栅极漏电，提高栅压摆幅，提高器件效率，人们在器件中引入了栅极介质。由于栅介质与氮化物界面处存在陷阱态，导致 MIS HEMT 器件在反向栅压下的阈值电压稳定性问题十分突出。阈值电压正向漂移时会造成器件输出电流以及输出功率的下降，阈值电压负向漂移则有可能导致器件误开启，造成器件烧毁。因此阈值电压稳定性问题一直被广泛关注，从肖特基栅器件到 p-GaN 器件，阈值电压漂移现象复杂，机制繁多。同时阈值电压稳定性问题在 MIS HEMT 器件中尤为严重，是其实现商业化的巨大挑战。因此，我们针对 GaN 基 MIS HEMT 器件反向栅压应力下的阈值电压漂移的异常现象进行研究。

5.1 器件结构与实验参数

本节所采用的器件是耗尽型 MIS HEMT 器件。器件材料结构如图 5.1(a)所示，从下往上依次为：Si 基衬底，GaN 缓冲层，GaN 沟道层，25nm 厚的 $\text{Al}_{0.22}\text{Ga}_{0.78}\text{N}$ 势垒层以及 30nm 的原位 SiN 用来做栅极介质与钝化层。器件的栅长为 $3\mu\text{m}$ ，栅源间距为 $3\mu\text{m}$ ，栅漏间距为 $20\mu\text{m}$ 。图 5.1(a)中展示了器件的栅极漏电曲线，结果表明该器件的栅极介质能够有效的抑制栅极正向与反向漏电。图 5.1(b)中展示了器件的转移特性曲线与跨导曲线，在漏压 V_d 为 10V 的条件下，阈值电压为 -9.05V，最大跨导为 60mS/mm，漏极电流为 414mA/mm(@ $V_g=2\text{V}$)。




图5.1(a)MIS HEMT 器件的 I_{gs} - V_{gs} 特性曲线，插入图中为器件的剖面示意图。(b)漏压 V_d 为 10V 时的转移特性曲线与跨导曲线。(c)应力实验过程流程图。

为了避免漏极电压在实验中的影响,并将应力作用区域集中在栅极下方,我们将应力过程中漏极电压设置为 0V,并在应力中断时的特性监测过程中选择漏极电压为 0.1V。同时,为了避免正向栅压的影响,我们将监测过程中转移特性栅极电压扫描范围设置为从-10V 到-7V。我们将阈值电压定义为转移曲线中漏极电流为 $1\mu\text{A}/\text{mm}$ 时所对应的栅极电压。整个测试流程如图 5.1(c)所示,分为应力过程与恢复过程,并在两个过程中按照确定时间点进行特性监测并记录。

5.2 阈值电压漂移情况研究

当对器件施加 $V_g=-10\text{V}$ 的反向栅压应力时,阈值电压发生正向漂移,图 5.2 展示了应力过程与恢复过程中部分时间点下的转移特性曲线。与其他报道不同的是,当应力撤掉之后,进入恢复过程,器件阈值电压仍然继续向正向漂移。




图5.2 $V_{g\text{stress}}=-10\text{V}$ 时应力过程与恢复过程中的特定时间下转移曲线对比。

为了排除监测过程的影响,我们对器件在不施加任何应力的条件下,按照与图 5.2 实验过程中相同的特性监测时间点来对器件进行转移特性的重复测试,测试电压条件设置与图 5.2 相同。结果如图 5.3 所示,在整个时间段转移曲线一直在正向漂移,即阈值电压一直在正向漂移。




图5.3 (a)无应力条件下按特定时间点对器件转移特性的重复扫描。(b)阈值电压随时间的变化情况。




图5.4 含有 $V_{gstress}=10V$ 应力过程与无应力过程的阈值电压随时间的变化情况对比。

图 5.4 展示了含有 $V_{gstress}=-10V$ 的反向栅压应力实验过程与无应力实验过程中，阈值电压随着时间的变化趋势。从图中可以看出，在 $0s < t < 500s$ 时间范围内，不施加任何应力时的阈值电压漂移量反而大于应力条件下的漂移量。然而在 $1000s < t < 2000s$ 时间范围内，撤去应力后的恢复过程中阈值电压正向漂移量更大。




图5.5(a) $V_{gstress}=-15V$ (b) $V_{gstress}=-25V$ 应力过程与恢复过程中器件阈值电压随时间的变化情况。

为了研究阈值电压漂移的物理机制，我们对器件施加了幅值更大的反向栅压应力。从图 5.3 与 5.4 可知，在不给器件施加任何应力的条件下，单纯在不同时间点下重复进行转移特性测试，转移特性曲线就会发生正向漂移，即监测过程对阈值电压影响不能被忽略。所以，为了去除监测过程对结果的影响，我们将阈值电压的漂移量减去了无应力条件下的漂移量，如图 5.5 所示，图中给出了在对器件施加 $V_{gstress}=-15V$ 和 $V_{gstress}=-25V$ 的应力条件下，应力过程与应力撤掉后的恢复过程中，阈值电压随着时间的变化。可以看出，当给器件施加 $V_{gstress}=-15V$ 的反向栅压应力时，阈值电压在应力过程中整体负漂，当应力撤掉以后，阈值电压迅速正向漂移，并超过初始值继续正漂，随着恢复时间的增加，阈值电压转为负漂，向初始值逼近；而对于 $V_{gstress}=-25V$ 时的反向栅压应力，与 $V_{gstress}=-15V$ 应力不同的是，在应力开始时，阈值电压先向正漂，之后趋势都是相同的，不过在应力撤去之后的短时间内，阈值电压正向漂移的

程度更大, 转为负向漂移时, 曲线下降的幅度也更大。

在 1.2.3 小节中, 我们已经介绍了对于 GaN 基绝缘栅器件阈值电压稳定性问题的各种影响机制: 阈值电压在应力过程与恢复过程中的漂移, 多是由于器件内部发生陷阱俘获与发射电子的行为导致的。一般情况下, 在应力过程或者恢复过程中, 阈值电压的变化趋势为单调的, 并且假如应力过程中阈值电压发生正向漂移, 应力撤销以后, 阈值电压则发生负向漂移, 能够完全恢复(或者不完全恢复)至初始值。图 5.5 中阈值电压漂移情况更加复杂, 为了确定其物理机制, 我们首先要确定相关陷阱的空间位置。

5.3 跨导变化情况研究

为了研究相关陷阱的位置, 我们对器件的跨导特性进行了系列分析。如图 5.6 所示, 当给器件施加 $V_{gstress}=-10V$ 的反向栅压应力时, 在 1000s 应力后跨导峰值下降, 而在应力撤销后, 跨导峰值增加。




图5.6 $V_{gstress}=-10V$ 时应力过程与恢复过程中的特定时间下跨导曲线对比。




图5.7 (a) $V_{gstress}=-15V$ 应力过程与恢复过程中器件归一化跨导峰值随时间的变化情况。

(b) $V_{gstress}=-25V$ 应力过程与恢复过程中器件归一化跨导峰值随时间的变化情况。

图 5.7 展示了在 $V_{gstress}=-15V$ 和 $V_{gstress}=-25V$ 应力条件下, 跨导峰值归一化后的变化情况, 该结果与阈值电压变化情况的处理方式相同, 排除了监测过程的影响。

从图中我们可以看出，在对器件施加 1000s 的 $V_{gstress}=-15V$ 反向栅压应力后，跨导峰值降低到 77.37%，并在应力撤掉之后的 1000s 时间内恢复至初始值的 96.46%；在对器件施加 1000s 的 $V_{gstress}=-25V$ 反向栅压应力后，跨导峰值降低到 71.79%，并在应力撤掉之后的 1000s 时间内恢复至初始值的 91.40%。

在分析阈值电压的变化之前，我们需要先探究跨导峰值的变化原因。由于我们的跨导曲线是在漏压为 0.1V 的条件下获得的，所以跨导曲线可以反映沟道载流子迁移率的变化。如图 5.8 所示，在栅压为 -25V 应力条件下，迁移率从 $2062\text{cm}^2/\text{Vs}$ 下降到 $1447\text{cm}^2/\text{Vs}$ ，并且当应力撤销之后可以缓慢恢复。




图5.8 $V_{gstress}=-25V$ 应力过程与恢复过程中器件归一化迁移率随时间的变化情况。

研究表明，位于 SiN 栅介质材料内部以及在 SiN/AlGaIn 界面处的陷阱能够影响沟道载流子的迁移率，其影响机制为远程杂质散射^[137]。远程杂质散射的弛豫时间可以用以下公式来表示^[138]：

$$\frac{1}{\tau_{tr}} = N_{it} \frac{m^*}{2\pi\hbar^3 k_F^3} \left(\frac{e^2}{2\pi\epsilon_0\epsilon_{AlGaIn}\hbar^2} \right)^2 \times \int_0^{2k_F} \frac{e^{-2qd}}{[q + q_{TF}G(q)]^2} \left(\frac{b}{b+q} \right)^6 \frac{q^2 dq}{\sqrt{1 - \left(\frac{q}{2k_F} \right)^2}} \quad (4-1)$$

其中 N_{it} 为 SiN/AlGaIn 界面电荷数量， m^* 为电子有效质量， k_F 为费米波矢， q 为元电荷量， d 代表着界面电荷到沟道的距离，这里简化为栅下势垒层厚度，

$$q_{TF} = \frac{m^* e^2}{2\pi\epsilon_0\epsilon_{AlGaIn}\hbar^2}, \quad G(q) = \frac{1}{8} \left[2\left(\frac{b}{b+q} \right)^3 + 3\left(\frac{b}{b+q} \right)^2 + 3\left(\frac{b}{b+q} \right) \right], \quad \text{以及}$$

$$b = \left(\frac{33m^* e^2 n_{2D}}{8\hbar^2 \epsilon_0 \epsilon_A} \right)^{1/3}.$$

而迁移率与相关散射弛豫时间的关系可以用以下公式来表示：

$$\mu = q\tau/m^* \quad (4-2)$$

其中 q 为元电荷， m^* 为有效电子质量。可以看出，远程杂质散射率随着界面电荷到沟道距离的增加而指数型下降，这就意味着当势垒层厚度较大时，远程杂质散射对沟道电子迁移率的影响会很小。

在室温条件下，MIS HEMT 器件的迁移率主要还是受到声学声子散射和光学声子

散射机制的影响^[135]，结合上述远程杂质散射机制，我们将总迁移率按照以下公式来表示：

$$\frac{1}{\mu_{\text{total}}} = \frac{1}{\mu_{\text{remote}}} + \frac{1}{\mu_{\text{optical-phonon}}} + \frac{1}{\mu_{\text{acoustic-phonon}}} \quad (4-3)$$

按照(4-3)进行理论计算，可以得出 MIS HEMT 器件在确定界面电荷密度的情况下，沟道迁移率随势垒层厚度的变化关系。文献报道的绝缘栅/AlGaIn 界面电荷量一般在 $10^{12} \sim 10^{13} \text{ cm}^{-2}$ 范围内^{[139],[140]}，所以我们在计算过程中选取了 $1 \times 10^{12} \text{ cm}^{-2} \sim 5 \times 10^{13} \text{ cm}^{-2}$ 作为界面电荷量，如图 5.9 所示。计算结果表明，对于 MIS HEMT 器件来说，当栅下势垒层厚度大于 25 nm 时，在常规界面态电荷数量范围内，远程杂质散射影响小。因此 SiN/AlGaIn 界面处的陷阱俘获与发射电子对沟道迁移率影响很小，这与图 5.8 中迁移率的变化情况不相符，迁移率在应力过程中退化严重，并在应力撤销之后 1000s 内部分恢复，说明在势垒层中靠近沟道的区域有陷阱发生俘获与发射电子的行为，导致迁移率发生变化，进而造成了跨导峰值的变化。




图5.9 在不同 SiN/AlGaIn 界面电荷密度的情况下沟道迁移率与势垒层厚度的变化关系。

5.4 物理机制研究

综合以上分析，在反向栅压应力过程中以及应力撤销之后的恢复过程中，发生俘获与发射电子行为的陷阱的空间位置被确定，即在 SiN/AlGaIn 界面处的界面态陷阱以及势垒层中的陷阱，接下来我们将对其造成阈值电压在整个实验过程中的复杂漂移现象的物理机制进行说明。在反向栅压应力下，栅下势垒层中存在很强的电场，特别是在靠近源极与漏极的栅极边缘处。势垒层中的电子在反向高场作用下从价带隧穿至势垒层内部的陷阱能级，该过程被称作 Zener trapping 现象^{[58],[141]}。势垒层中被陷阱所俘获的电子导致器件阈值电压正向漂移并造成峰值跨导的下降。而在反向栅压应力下，SiN/AlGaIn 界面处陷阱能级被抬升到费米能级之上，陷阱释放电子，导致阈值电压负向漂移，但该行为对器件跨导的影响很小可以忽略不计。如图 5.10(a)展示了在反向栅压应力下势垒层中陷阱与 SiN/AlGaIn 界面态陷阱行为；势垒层中陷阱发生 zener

trapping 行为而 SiN/AlGa_N 界面态陷阱释放电子。在应力过程中, zener trapping 现象在栅极边缘最为强烈, 因为此处的电场强度最高; 被俘获的电子会将能带抬高。当应力撤销之后, 势垒层中被俘获的电子将通过热激发的方式向导带释放电子, 尤其在能带被抬高的区域, 如图 5.10(b)所示, 进而导致阈值电压的负向漂移。而在应力撤销之后, 原被抬升到费米能级之上的 SiN/AlGa_N 界面处陷阱又将降至费米能级之下, 电子会重新填充该处陷阱, 如图 5.10(c)所示, 导致阈值电压的正向漂移。两处陷阱在应力过程与恢复过程中同时发生发射/俘获电子的行为, 共同影响器件阈值电压的漂移情况。




图5.10 (a)在反向栅压应力过程中存在的两种陷阱机制,(b)恢复过程中 Zener 陷阱释放电子, (c)恢复过程中 SiN/AlGa_N 界面态陷阱重新俘获电子。

考虑到两种机制的共同作用, 图 5.11 中给出了两处陷阱在应力过程与恢复过程中对阈值电压漂移情况影响的示意曲线图。在应力过程中, 势垒层中陷阱俘获电子是基于隧穿过程, 其时间常数短, 所以导致阈值电压在应力初期就迅速正漂, 然后趋势变缓; 而当应力撤销之后, 被俘获电子借助被抬升的能带在热激发的作用下向导带释放电子, 之后能带随之降低, 释放电子的难度也越来越大, 所以阈值电压负向漂移的程度逐渐变缓。而对于界面态陷阱, 在应力过程中导致阈值电压负向漂移, 而在应力撤销后, 相应陷阱大部分能够在较短时间被重新填充, 导致阈值电压在短时间有大幅正漂。




图5.11 在反向栅压应力与恢复过程中势垒层中陷阱和界面态陷阱对阈值电压漂移影响情况的示意图。

接下来,我们将对不同反向偏压应力下阈值电压的漂移情况(图 5.4 与图 5.5)进行更详细的解释。当不对器件施加反向栅压应力,只在不同时间点对器件进行线性区转移特性($V_d=0.1V$, $V_g=-10V\sim-7V$, $V_{gstep}=0.1V$)监测时,该过程由势垒层中陷阱俘获电子的行为(zener trapping)起主导作用,并且在 $V_g=-10V$ 条件下能带被抬升的不多,导致器件在不加电的静置状态时难以在热的作用下向导带发射电子;因此在整个不加应力的测试过程中阈值电压一直正向漂移。而当给器件施加 $V_{gstress}=-10V$ 的反向偏压应力时,在应力开始的前 500s 内,被抬升到费米能级之上的 SiN/AlGaIn 界面处陷阱释放电子的行为对阈值电压的影响比重增加,导致在这段时间内,相比于无应力条件,阈值电压正向漂移的程度较弱。在反向栅压应力撤掉后, SiN/AlGaIn 界面处陷阱迅速重新填充电子,导致阈值电压在应力撤掉后 2s 内有相对较大幅度的正向漂移;而在同样的监测时间点下,不施加应力的条件下不存在该现象。

当对器件施加 $V_{gstress}=-15V$ 的反向栅压应力时, SiN/AlGaIn 界面处陷阱释放电子的行为占据主导地位,导致阈值电压负向漂移。在反向栅压应力撤掉后,界面处陷阱迅速重新填充电子,与 $V_{gstress}=-10V$ 实验结果一样,阈值电压在应力撤掉后 2s 内有大幅度的正向漂移;与 $V_{gstress}=-10V$ 实验结果不同的是, $V_{gstress}=-15V$ 应力实验中,随着恢复时间的增加,阈值电压又渐渐向负向漂移,这是因为应力过程中势垒层中陷阱存在俘获电子的行为(zener trapping),应力撤销后,被俘获的电子在热激发的方式下释放到导带,由于能级相对较大,所以随着恢复时间的增加该行为越来越占据主导地位。在上文中我们已经提到了,对于本节研究的器件,线性区跨导不受 SiN/AlGaIn 界面处陷阱充放电影响,只受 AlGaIn 势垒层中陷阱充放电影响,因此线性区跨导在整个测试过程中的变化相对简单,即应力过程中跨导峰值下降,恢复过程中跨导峰值增加。

当对器件施加 $V_{gstress}=-25V$ 反向栅压应力时, SiN/AlGaIn 界面处陷阱释放电子的现象与势垒层中陷阱 zener trapping 的现象都被加强。由于 zener trapping 行为基于

隧穿效应,因此在应力初期势垒层中陷阱俘获电子的行为占据主导地位,而随着时间的增加, SiN/AlGaN 界面处陷阱逐渐占据主导地位,所以在整个应力过程中阈值电压先正向漂移再负向漂移。应力撤销以后,阈值电压的变化趋势同 $V_{gstress} = -15V$ 条件下相似;但是 $V_{gstress} = -25V$ 应力过程中, zener trapping 效应更加严重,更多的电子被填充进 AlGaN 势垒层内的陷阱中,导致能带被抬升的更高;在应力撤掉以后,该处陷阱更容易向导带发射电子,因此阈值电压负向漂移速度更快,随着恢复时间的增加,被抬升的能带逐渐降低,被俘获电子的热发射行为逐渐减弱,阈值电压负向漂移程度也慢慢变缓。

5.5 本章小结

本章针对 MIS-HEMT 器件在反向栅压应力下阈值电压出现的异常漂移情况进行了研究。提出了 SiN/AlGaN 界面处陷阱与势垒层中陷阱在应力过程中和恢复过程中均对阈值电压漂移起到相反的作用效果,即应力过程中, SiN/AlGaN 界面处陷阱释放电子导致阈值电压负向漂移,而势垒层中陷阱的 zener trapping 行为导致阈值电压正向漂移;在恢复过程中, SiN/AlGaN 界面处陷阱重新填充电子导致阈值电压正向漂移,而势垒层中陷阱通过热发射向导带释放电子导致阈值电压负向漂移。两种机制的共同作用造成了不同应力条件下器件复杂的阈值电压漂移现象。另外在势垒层厚度为 25nm 时, SiN/AlGaN 界面处陷阱充放电行为不影响线性区跨导峰值大小,其只受势垒层中陷阱的影响。

第六章 Fin-HEMT 器件关态高场应力研究

随着器件工作电压的进一步增高,电场对缓冲层的影响也越来越大,需要对缓冲层进行 C、Fe 等掺杂来抑制漏电,导致器件在关态高场应力条件下特性发生变化。而一些特殊的器件结构更加明显,如 GaN 基 Fin HEMT,由于侧壁栅极的存在,可以减弱高漏压对势垒层的影响,凸显缓冲层的作用。对于该类器件,人们目前主要关注了器件结构与工艺对器件特性的影响,而器件在高场应力下的退化情况及机制分析尚未得到深入研究。因此本章将针对 GaN 基 Fin-HEMT 器件的关态高场应力退化情况进行相应实验,来研究缓冲层的陷阱效应。

6.1 GaN 基 Fin HEMT 器件的优势

与平面结构 GaN 基 HEMT 器件相比,Fin HEMT 器件顶部栅极+侧壁栅极对沟道实现从三个方向的控制,能够很好的屏蔽掉漏极电压对沟道的影响,从而在很大程度上能够改善短沟道效应^{[143],[144]},并实现很好的亚域特性^[145]。

Fin HEMT 结构对自热效应也有很好的抑制作用。Ohi 等人^[146]的报道表明,即使对于导热性较差的蓝宝石衬底器件,GaN 基 Fin-HEMT 的输出电流在高漏极电压区域未出现明显下降,即未出现自热效应。Fin-HEMT 器件沿栅宽方向的有源区域被周期性中断,只有纳米沟道处可以产热,相比于平面结构器件,产生热量变少。同时纳米沟道之间为无源区域 GaN 层,晶格温度相对较低,较大的温度梯度有利于热量横向传导至纳米沟道之间的 GaN 层,热量再从 GaN 层向衬底扩散或者直接经由该区域上方的栅极金属向钝化保护层中扩散。Fin-HEMT 器件相比于平面结构器件,散热能力增强^{[147],[148]}。因此 Fin-HEMT 器件在降低热阻方面也具有很大的优势。

在研究 Fin 尺寸参数对器件特性影响的过程中,人们发现随着纳米沟道宽度的减小,器件的阈值电压会逐渐向正向漂移^{[149]-[151]},一般当纳米沟道宽度小于 70 nm 时,器件的阈值电压可以大于 0V,即实现增强型器件。由于 Fin-HEMT 器件纳米沟道中的二维电子气不仅受到顶部栅极的调控,侧壁栅极对沟道也具有耗尽作用。而且当纳米沟道宽度逐渐减小,侧壁栅极产生的耗尽区域所占比例相对于顶部栅极越来越大,因此当纳米沟道宽度减小到一定程度时,侧壁栅极和顶部栅极可以将栅下纳米沟道完全耗尽,进而实现器件的常关状态。同时,由于纳米沟道的势垒层材料会在一定程度上发生晶格弛豫,使得极化电荷密度减少^[152],也会有利于实现增强型器件。

随着对 GaN 基 Fin-HEMT 器件的研究越来越深入,其高线性方面的潜能也被开发出来。通过合理的结构设计与工艺条件,Fin-HEMT 器件可以实现非常宽的跨导响应^[153],进而提高了 f_T 的线性度^[154]。Fin-HEMT 器件相比于平面结构能够改善器件

线性度的机理，一般认为是，随着漏极电流的增加，源串联电阻不会大幅增加^[155]，进而能够提升非本征跨导的线性度。平面器件的栅极电容随着栅压的增加会逐渐进入平台区，即维持一个稳定的电容值，此时沟道完全开启，二维电子气密度达到饱和；而 Fin-HEMT 器件的栅极电容会随着栅压的增加而一直增加(肖特基结正向导通之前)，即二维电子气密度始终处于增加状态^[156]，也有利于改善器件跨导的线性度。

6.2 器件结构

本节所用的 AlGaIn/GaN 异质结是在 SiC 衬底上采用金属有机物化学气相沉积法生长的。其中有 $1.3\mu\text{m}$ 的 Fe 掺杂 GaN 缓冲层， 1nm 厚的 AlN 隔离层以及 20nm 的非故意掺杂 AlGaIn 势垒层，Al 组分为 25%。其中作为对照组的平面结构器件结构参数如下：源漏间距为 $4\mu\text{m}$ ，栅源间距为 $1\mu\text{m}$ ，栅长为 $0.2\mu\text{m}$ ，栅漏间距为 $2.8\mu\text{m}$ 。所使用的 Fin 结构器件，常规结构参数均与平面结构器件相同，另外 Fin 高度(H_{fin})为 40nm ，即为实现纳米沟道，周期性地将异质结材料刻蚀到异质结界面(2DEG 所在位置)以下 20nm ；Fin 宽度(W_{fin})为 200nm ，Fin 之间的宽度(W_{trench})为 300nm ，沿着栅宽方向总共有 Fin 100 根；沿着栅长方向，Fin 长度为(L_{fin})为 $0.2\mu\text{m}$ 。FinHEMT 器件的三维结构如图 6.1 所示。注意到所采用的栅长 L_g 等于 Fin 长度，该结构的目的是为了有效地降低源极串联电阻。




图6.1 GaN 基 Fin-HEMT 器件三维结构示意图及剖面图。

6.3 温度对特性的影响

图 6.2 对比了在 30°C 到 120°C 温度环境变化下平面结构 HEMT 器件与 Fin-HEMT 器件在转移特性曲线与输出特性曲线上的变化。对比两种器件的转移特性曲线(a)和(c)，可以看出 30°C 平面结构 HEMT 器件阈值电压为 -4.1V ；Fin-HEMT 器件阈值电压

为-2.6V, 相比于平面结构器件阈值电压正漂了 1.5V, 这是侧壁栅极的耗尽作用所导致的。随着温度的增加, 两种器件的阈值电压均正漂。这是由于随着温度的增加, 二维电子气特性退化, 一方面 AlGaIn/GaN 异质结导带差变小, 导致二维电子气浓度降低, 另一方面, 温度升高声子散射加强, 二维电子气迁移率退化。从两种器件的输出曲线也可以看出, 随着温度增加, 平面结构 HEMT 器件的最大输出电流下降的更快。




图6.2 GaN 基 planar HEMT 与 Fin-HEMT 器件在不同温度下的转移特性曲线(a)和(c), 输出特性曲线(b)和(d), (e)归一化最大电流值随温度的变化情况。

6.4 关态高场应力研究

关态高场偏置是 GaN 基 HEMT 器件实际工作过程中出现的常见的偏置条件, 也是研究器件退化机制与可靠性分析过程中常用的应力条件。对于平面结构器件, 该方面已经得到了广泛并且深入的研究, 但是对于 Fin-HEMT 器件在该条件下的退化情况几乎没有研究与报道。本节将对器件施加关态高场应力, 研究其退化情况与机制, 并

将同一片晶圆上相应尺寸的平面结构器件作为对照。

6.4.1 阶跃应力电流

本节采用的应力类型为阶梯应力，应力过程中源极保持 0V 不变，栅极保持 -8V 不变(小于 V_{th})，漏极从 10V 正向阶跃至 80V，每 10V 一个步阶，每个步阶维持 2min。在应力过程中对栅极电流进行监控，用以观察栅极电流随应力过程的变化规律。每个步阶结束后，应力测试程序中断，仪器自动切换到特性监测程序，对器件进行转移特性等测试。测试过程结束后，仪器自动进行下一个应力步阶过程，整个应力实验按照上述步骤循环进行，直到应力电压达到 80 V。并在应力结束后，对器件的恢复特性进行了监测。整个应力实验采用安捷伦 B1500A 仪器进行，应力过程与特性监测过程由仪器程序自动切换，间断时间可以忽略。




图6.3 (a)平面结构 HEMT 与(b)Fin-HEMT 器件在关态阶跃应力下的应力电流随时间的变化曲线。

栅极应力电压 $V_{gstress} = -8V$ ，漏极电压从 10V 阶跃至 80V，步阶为 10V/2min。

图 6.3(a)和(b)分别展示了平面结构 HEMT 和 Fin-HEMT 在相同的关态阶跃应力下三端电极的应力电流随时间的变化情况。整体上看，Fin-HEMT 器件的栅极漏电水平大于平面结构 HEMT 器件，这是由于刻蚀形成纳米沟道的过程中在侧壁处形成了损伤，侧壁漏电增加，导致整体栅极漏电增加。图 6.3(a)中可以看出，漏极应力电压不超过 30V 时，栅极应力电流与漏极应力电流几乎相等，远大于源极应力电流，说明该电压范围内主要为栅漏之间的漏电，而当漏极应力电压大于 30V 后，漏极应力电流与源极应力电流几乎相等，远大于栅极应力电流，说明该电压范围内主要为源漏之间的漏电。同时当漏电主要存在于栅漏之间时，每个步阶内的应力电流是先下降再达到稳定值，该现象为栅极电子注入现象，即栅极电子注入到势垒层中并且填充内部的陷阱，对后续注入电子起到静电排斥作用。由于栅长尺寸相对较小(0.2 μm)，当漏极应力电压继续增加时，来自势垒层的漏电不再占据主导地位，占据主导的是 GaN 缓

冲层漏电。图 6.3(b)中 Fin-HEMT 器件在整个阶跃应力过程中栅极应力电流始终占主导地位。在漏极应力电压不超过 40V 时,源漏应力电流水平几乎相等,说明在栅源和栅漏之间存在同等水平的漏电通道;而当漏极应力电压大于 40V 后,由于侧壁栅极对漏极电压有很强的屏蔽作用,使得漏电主要存在于栅漏之间。另外,Fin-HEMT 单个步阶内的栅极应力电流存在先增加后饱和的趋势,其趋势的不同我们将在下文机制分析中详细解释。

6.4.2 器件特性的变化情况

图 6.4(a)和(b)分别展示了平面结构 HEMT 器件与 Fin-HEMT 器件在阶跃应力过程与应力撤掉之后的恢复过程中阈值电压的变化情况。整体上看,两种器件均在阶跃应力过程中阈值电压负向漂移,在恢复过程中正向漂移。对于平面结构 HEMT 器件,在漏极应力电压阶跃至 80V 后,阈值电压负漂了 0.26V;在应力撤掉之后的 10 s 内,迅速正漂了 0.14V,并在 40 ks 的恢复时间内能够完全恢复。对于 Fin-HEMT 器件,在整个阶跃应力过程中,阈值电压的最大漂移量只有 0.04V,并能够缓慢的恢复,相比于平面结构,其阈值电压在应力过程中的稳定性更好。阈值电压的漂移说明在实验过程中有陷阱俘获与发射电子的行为。在应力过程中陷阱释放电子,导致阈值电压负向漂移。而在应力撤掉之后陷阱重新俘获电子,使得阈值电压能够恢复。




图6.4 (a)平面结构 HEMT 器件和(b)Fin-HEMT 器件在阶跃应力过程与恢复过程中阈值电压的变化情况。

图 6.5(a)和(b)分别展示了两种器件在阶跃应力过程与应力撤掉之后的恢复过程中线性区跨导峰值的变化情况。其中监测过程中漏极电压设为 $V_d = 0.1V$ 。可以看到,两种器件在该偏置条件下的跨导峰值变化趋势是相反的。对于平面结构 HEMT 器件,跨导峰值随着应力电压的增加而下降,在 80V 应力电压之后,跨导峰值下降至 72%,而在应力撤掉之后的 10s 内,可以恢复至初始状态的 90%,并在 40ks 的恢复时间内能够完全恢复。对于 Fin-HEMT 器件,跨导峰值随着应力电压的增加而增加,并且在

短时间内恢复量很少, 在 150°C 环境下静置 10 min 后恢复至初始状态。对于这两种结构的器件, 在整个实验过程中对线性区跨导峰值变化起主导作用的陷阱并不相同。在应力过程中, 虽然陷阱发射电子均导致器件阈值电压负向漂移, 但平面结构器件施主型陷阱发射电子, 留下正电荷, 导致电离杂质散射增强, 使得迁移率下降, 跨导峰值下降; 而对于 Fin-HEMT 器件, 为受主型陷阱发射电子, 留下不带电的陷阱中心, 导致跨导峰值增加^[157]。





图6.5 (a)平面结构HEMT器件和(b)Fin-HEMT器件在阶跃应力过程与恢复过程中线性区峰值跨导的变化情况。

同时我们对比了 $V_d = 10\text{V}$ 时的跨导曲线变化情况, 如图 6.6 所示。对于平面结构 HEMT 器件, 应力过程中峰值跨导略微下降, 而当栅压较大时, 跨导曲线下降明显, 并在应力撤销之后明显恢复。相比于 $V_d = 0.1\text{V}$, 峰值跨导下降不明显, 是因为 $V_d = 10\text{V}$ 时, 漏极电压较大, 栅下电场增强, 电离杂质散射影响变小, 但当栅极电压增加后, 栅漏压差减小, 导致电离杂质散射影响加强。而对于 Fin-HEMT 器件, 由于侧壁栅极结构对漏极电压有很好的屏蔽作用, 所以两种漏压偏置条件下的峰值跨导均增加明显。






图6.6 平面结构 HEMT 器件在阶跃应力过程(a)和恢复过程(b) $V_d=10V$ 时跨导曲线的变化情况，
Fin-HEMT 器件阶跃应力过程(c)和恢复过程(d) $V_d=10V$ 时跨导曲线的变化情况。

我们对应力与恢复过程中的最大漏极电流值进行了监控，其监测电压偏置条件为 $V_g=2V$ ， $V_d=10V$ 。从图 6.7 中可以看到，漏极电流的变化趋势与峰值跨导($V_d=0.1V$)相似。而在图 6.8 中可以看到，平面结构器件的漏极串联电阻随着应力电压的增加而大幅增加，并且能够迅速恢复，而 Fin-HEMT 器件的漏极串联电阻只是略微增加并且能够缓慢恢复。说明对于平面结构器件漏极电流的退化是由沟道电子迁移率的下降和漏极串联电阻的增加共同作用导致的；而 Fin-HEMT 器件在该应力条件下漏极电流的增加主要因为沟道内电子的电离杂质散射减弱。




图6.7 (a)平面结构 HEMT 器件和(b)Fin-HEMT 器件在阶跃应力与恢复过程中漏极电流的变化情况。




图6.8(a)平面结构 HEMT 器件和(b)Fin-HEMT 器件在阶跃应力过程与恢复过程中漏极串联电阻的变化情况。

另外,我们还对器件的反向肖特基漏电水平进行了监控,其中 $V_g = -10V$, $V_s = 0V$, 漏极悬空,如图 6.9 所示。平面结构器件栅极反向漏电变化很小,而 Fin-HEMT 器件的栅极反向漏电在应力过程中增加了近两个数量级,但在应力撤销后出现恢复行为,并在 $150^\circ C$ 环境下静置 10min 后完全恢复。两种器件均未发生不可逆的损伤,说明未发生通常所说的逆压电效应。为了便于分析,我们在表 6.1 中对器件的特征参数变化进行了汇总。




图6.9(a)平面结构 HEMT 器件和(b)Fin-HEMT 器件在阶跃应力过程与恢复过程中肖特基反向漏电流的变化情况。

表6.1两种结构器件在应力过程中特征参数变化情况汇总。

特征参数	Planar HEMT	Fin-HEMT
V_t	负漂	略微负漂
$G_{mmax}@V_d = 0.1V$	下降	增加
$I_{dmax}@V_g = 2V, V_d = 10V$	下降	增加
R_d	增加	略微增加
$I_{gs}@V_g = -10V$	略微增加	增加

6.4.3 关态高场应力下的电场仿真

大量研究表明,对 GaN 基 HEMT 器件施加关态高场应力时,在靠近漏极的栅极边缘处会出现电场峰值,该处的强电场会导致器件的一系列特性退化现象。为了研究 Fin-HEMT 器件在关态高场应力条件下的状态,我们采用了 Silvaco Atlas 软件进行仿真。其仿真结构参数与实际器件结构参数相同。在三维仿真过程中,由于 Silvaco Atlas 软件对网格点数目的限制,本节采用单根 Fin 结构,同时纳米沟道两侧的区域宽度均为 $0.1\text{ }\mu\text{m}$ 。构建的仿真结构如图 6.10 所示。




图6.10 (a) Silvaco Atlas 二维仿真平面结构 HEMT 器件结构图, (b) Silvaco Atlas 三维仿真 Fin-HEMT 器件结构图。

在仿真过程中对器件施加源极 $V_s=0\text{V}$, 栅极 $V_g = -8\text{V}$, 漏极 $V_d=80\text{V}$ 的电压偏置条件,研究器件的电场分布情况。作为对照组,图 6.11 展示了平面结构器件在该应力条件下的电场分布。可以看到平面结构器件在靠近漏极的栅极边缘处存在电场峰值,并且峰值位于势垒层上方靠近栅脚的区域。

图 6.12(a)展示了所关注的三维 Fin-HEMT 器件的结构剖面,其中剖面I位于沿栅宽方向的纳米沟道中间位置,剖面II位于靠近侧壁栅极的位置。图 6.12(b)和(c)分别展示了 Fin-HEMT 剖面I和II的电场分布。对比图 6.11 和图 6.12(b),可以看出对于 Fin-HEMT 器件,沿着栅宽方向越靠近栅极中部的区域(剖面I),电场分布越接近平面结构器件,但是栅边缘峰值电场降低,栅下电场强度也降低。靠近侧壁的区域(剖面II),峰值电场向 GaN 层转移,电场峰值位置位于势垒层下方 20 nm 处,即侧壁栅极的栅

脚处。对比图 6.12(b)和(c)发现,在势垒层中越靠近侧壁的位置电场越强,在 GaN 层中越靠近侧壁的位置电场越强;越靠近漏极的区域电场越强,同时强电场越集中在顶栅附近的势垒层与侧壁栅脚处;在远离漏极方向的栅极边缘区域,此处侧壁附近的电场峰值集中在 AlGaIn/GaN 异质结界面处。




图6.11 平面结构器件在 $V_g=-8V$, $V_d=80V$ 偏置条件下的电场分布。




图6.12 (a) 三维 Fin-HEMT 器件的结构剖面位置示意图, (b)和(c)分别为 Fin-HEMT 器件中I和II剖面的电场分布图。

综上所述,在关态高场偏置条件下,相比于平面结构器件,由于侧壁栅极的引入,Fin-HEMT 靠近漏极方向的栅极边缘处的电场峰值降低,势垒层中出现峰值电场的区域变小,并且势垒层中的平均电场也变小;同时靠近侧壁区域的缓冲层出现高电场,

越靠近漏极方向,侧壁附近的高场区域越集中在侧壁栅脚区域。相同关态高场偏置条件下器件电场分布的变化将会导致器件在应力过程中发生不一样的退化现象。

6.4.4 物理机制研究

结合器件电场仿真,应力电流与器件特征参数的变化,我们将对平面结构器件与 Fin-HEMT 器件在关态高场应力下的退化机制进行分析。




图6.13 应力前(a)与应力后(b)平面结构 HEMT 器件主导陷阱状态示意图,应力前(c)与应力后(b) Fin-HEMT 器件(剖面)主导陷阱状态示意图。

图 6.13(a)和(b)展示了平面结构器件在应力前后的主导陷阱状态的示意图。对于平面结构器件,在关态高场应力下,存在栅极电子注入效应,造成步阶内的栅极应力电流出现先下降再稳定的趋势。但栅极应力电流水平很低,所以栅极电子注入效应对阈值电压与跨导等特征参数的影响很小。在该应力偏置条件下,栅下靠近沟道的缓冲层中施主陷阱被抬升到费米能级之上,该类施主陷阱发射电子至沟道,留下带正电荷的电离施主,该行为导致阈值电压的负漂,同时增大了对沟道电子的电离杂质散射,造成跨导的退化。靠近沟道的正电荷使得势垒层中的纵向电场加强,导致平面结构的反向栅极漏电也有略微增加。当应力撤销之后,该类施主陷阱重新被电荷所填充,器件各相关特征参数都会恢复。此外,在关态高场应力下,栅极电子会向栅漏之间的 SiN/AlGaN 界面注入,并被该处界面态所俘获形成虚栅,造成漏极串联电阻增加,与栅下施主陷阱共同作用,导致最大漏极电流的退化。

对于 Fin-HEMT 器件,从仿真结果得知,其在关态高场偏置条件下的电场分布与平面结构存在差异,因而造成了在应力过程中器件特性不同的变化趋势。图 6.13(c)和(d)展示了 Fin-HEMT 器件在应力前后的主导陷阱状态的示意图。侧壁栅极的存在会导致势垒层内峰值电场以及平均电场的降低,同时顶部栅极面积相比于平面结构器

件减少,所以顶部栅极的向势垒层的电子注入效应被大大减弱,这可以通过应力步阶内栅极应力电流未出现下降趋势来证明,同时栅下施主陷阱的作用也被减弱;同样道理,栅极电子向栅漏之间的 SiN/AlGaN 界面注入的行为也被抑制,进而抑制了虚栅的形成,导致漏极串联电阻退化不明显。Fin-HEMT 器件在关态高场下还有一个关键的高场区域,即靠近侧壁栅极的沟道下方的缓冲层区域。栅极电子在该处高场区域加速形成高能电子,使得受主陷阱发射电子变为中性,对沟道电子的散射作用减弱,进而造成器件跨导的增加。另外,通过对沟道下方掺入负电荷模拟应力前受主陷阱带负电状态,通过不掺电荷来模拟应力后受主陷阱呈中性的状态,仿真 $V_g = -10V$ 时器件的电场分布情况,如图 6.14 所示,受主陷阱发射电子,会造成靠近侧壁的缓冲层区域电场强,随着应力过程不断增强的电场,导致步阶内应力电流先增加后饱和的趋势,同时使得栅极反向漏电出现较大程度的退化。而应力撤销之后,该受主陷阱也会再次俘获电子,使得缓冲层电场强度再次下降,进而导致关态漏电逐渐恢复;由于距离沟道相对较远,所以恢复过程相对漫长。




图6.14 靠近 Fin 侧壁栅极处异质结在 $V_g = -10V$ 偏置条件下的电场分布, (a)关注的器件位置示意图, (b)栅极中部应力前后电场对比, (c)靠近漏极的栅极边缘应力前后电场对比。

为了进一步研究影响 Fin-HEMT 器件在关态高场应力下特性变化的相关陷阱信息,我们在 Fin-HEMT 器件施加应力前后进行了深能级瞬态谱测试。Semetrol 深能级瞬态谱测试系统所能监测的最小电容值为 2pF,而我们的 Fin-HEMT 器件电容值远低于仪器测试范围,所以实验中选择电流模式的深能级瞬态谱测试,其测试原理与电容模式相似,这里就不再赘述。

测试过程中,选择填充电压(V_{gf}, V_{df})= $(-8V, 10V)$,填充脉宽为 1ms。该偏置条件

相对较低,能够在测试过程中引入新的陷阱。由于仪器电流监测范围的限制,测量电压选择到了器件饱和区,为 $(V_{g_m}, V_{d_m}) = (2V, 10V)$ 。6.4.2 小节中已经提到,应力过后对器件进行高温退火可以使得器件特性恢复,因此在深能级瞬态谱测试过程中,选择从低温向高温的扫描方式,防止器件在测试过程中特性过早发生变化,影响监测结果。温度扫描范围是 300K~475K。




图6.15 应力前后 Fin-HEMT 器件深能级瞬态谱结果。(a) 填充电压 $(V_{g_f}, V_{d_f}) = (-8V, 10V)$, 填充脉宽为 1ms, 测量电压为 $(V_{g_m}, V_{d_m}) = (2V, 10V)$, 率窗为 2042 s^{-1} 时的 DLTS 谱线, (b) 相应 Arrhenius 曲线。

图 6.15(a)展示了 Fin-HEMT 器件应力前后深能级瞬态谱结果。可以看出,应力前存在 E1 陷阱,其能级为 $E_c - 0.53\text{eV}$,俘获界面为 $6.9 \times 10^{-15}\text{cm}^2$,陷阱密度为 $1 \times 10^{16}\text{cm}^{-3}$ 。应力后 E1 陷阱密度增加到 $3.3 \times 10^{16}\text{cm}^{-3}$ 。该陷阱信息与 3.3 节中电容模式深能级瞬态谱结果相同,认为其本质是氮反位(N_{Ga})。应力后器件还监测到了新的陷阱能级 E2,其能级为 $E_c - 0.71\text{eV}$,俘获界面为 $8 \times 10^{-15}\text{cm}^2$,陷阱密度为 $6.4 \times 10^{16}\text{cm}^{-3}$ 。该陷阱信息与 Marco Silvestri 等人^[158]的报道相似,认为是 Fe 引入的陷阱能级。应力前,Fin-HEMT 器件中 Fe 相关陷阱能级位于费米能级之下,被电子填充,未参与深能级瞬态谱测试过程中的瞬态反应,应力过程中,位于侧壁附近的 GaN 缓冲层区域,该陷阱发射电子,再对器件进行深能级瞬态谱测试时,陷阱对脉冲电压产生相应,出现了新的陷阱峰。该结果进一步验证了 Fin-HEMT 器件在关态高场应力下特性变化的物理模型。

6.5 小结

本章首先介绍了 Fin-HEMT 器件在提高散热能力、实现增强型器件以及高线性器件等方面的应用,通过变温实验表明本文所采用的器件具有良好的电流温度稳定性。对 Fin-HEMT 器件进行了阶跃式关态高场应力实验,并以平面结构器件作为参照。发现 Fin-HEMT 器件具有更好的阈值电压稳定性,同时在应力过程中跨导和最大电流都

会增加，并且该现象可以在 150℃ 环境下退火得到恢复到初始状态。结合实验仿真结果，提出了 Fin-HEMT 器件在关态高场应力下特征参数变化的物理模型，并通过应力前后 Fin-HEMT 器件深能级瞬态谱对相关陷阱进行了深入分析。

在关态高场偏置条件下，相比于平面结构器件，由于侧壁栅极的引入，势垒层内峰值电场以及平均电场的降低，同时顶部栅极面积相比于平面结构器件减少，所以栅下靠近沟道的施主陷阱的影响也被减弱，进而提高了阈值电压的稳定性，同时栅极向 SiN/AlGaIn 界面注入电子形成虚栅的行为被抑制。同时侧壁区域沟道下方的缓冲层区域出现高电场，侧壁栅极注入电子在此处形成高能电子，使该区域原本带负电的受主陷阱发射电子后电性由带负电变为中性，导致其对沟道电子散射减弱，进而造成跨导增加，同时该行为会造成侧壁附近电场增强，使得栅极反向漏电增加。通过对比应力前后 Fin-HEMT 器件的深能级瞬态谱，得到缓冲层区域相关陷阱能级为 $E_c-0.71\text{eV}$ ，为 Fe 相关陷阱。

第七章 总结与展望

7.1 论文总结

GaN 基 HEMT 器件具有优越的材料优势和器件结构优势,但是也面临着许多新的可靠性问题,并且很多可靠性问题都与材料中的陷阱相关。人们在追求器件高指标的电学特性的同时,仍需要着重研究器件特性退化的物理机制。本文通过针对各类器件在高场应力下出现的特殊现象进行了研究,并提出相应的物理退化机制。本文的主要研究成果如下:

(1)针对实验室设备,制作了相应的 AlGaIn/GaN 异质结封装样品进行 DLTS 测试,在 GaN 层中测量得到 $E_c-0.56\text{eV}$ 能级陷阱,并通过变填充脉宽测试,确定其为独立的点缺陷,本质为氮反位 N_{Ga} ;在 AlGaIn 层中测量得到 $E_c-0.88\text{eV}$ 和 $E_c-0.33\text{eV}$ 能级陷阱,其本质分别为氮反位 N_{Ga} 和氮空位 V_N 。当填充脉宽增加时,表面态发射并再次俘获电子导致类空穴陷阱信号的出现。电子陷阱的信号峰在表面态充放电的影响下会降低甚至消失。

(2) 针对肖特基栅 GaN 基 HEMT 器件,在 77K 低温环境下进行了栅极反向阶跃应力研究。首次将逆压电效应的研究扩展到了 77K 低温环境,建立了包含温度的逆压电效应理论模型;并对逆压电效应与陷阱效应于器件特性退化的贡献程度进行了定量分析。实验结果表明,由于低温下势垒层自身存在的张应力相对较小,77K 温度下逆压电效应相比于 300K 更难发生;而 77K 低温下器件阈值电压漂移量较大以及漏极电流退化严重。进一步定量分析发现,逆压电效应主要影响器件的栅极漏电,而对最大漏极电流与最大跨导影响不大;势垒层中的陷阱以及 SiN/AlGaIn 界面的陷阱在应力过程中俘获电子导致器件阈值电压正漂,漏极电流下降以及最大跨导下降,该现象在 77K 温度下更加严重。该结果对于 GaN 器件在极低温环境下的应用具有参考意义。

(3) 针对 MIS-HEMT 器件在反向栅压应力下出现的异常阈值电压漂移情况进行了研究,提出了 SiN/AlGaIn 界面处陷阱与势垒层中陷阱共同作用的双陷阱模型。应力过程中, SiN/AlGaIn 界面处陷阱释放电子导致阈值电压负向漂移,而势垒层中陷阱的 zener trapping 行为导致阈值电压正向漂移;在恢复过程中, SiN/AlGaIn 界面处陷阱重新填充电子导致阈值电压正向漂移,而势垒层中陷阱向通过热发射向导带释放电子导致阈值电压负向漂移。两种机制对阈值电压的作用效果相反,因此导致阈值电压漂移情况变得更加复杂。

(4) 针对 Fin-HEMT 器件进行了阶跃式关态高场应力研究,并且建立了相应的物

理模型。与平面结构 HEMT 器件相比, Fin-HEMT 器件具有更好的阈值电压稳定性, 同时在应力过程中跨导和最大电流不发生退化, 反而都会增加, 并且该现象可以在 150°C 环境下退火得到恢复。利用 Silvaco Atlas 软件对两种器件进行了电场分布的仿真, 发现在关态高场偏置条件下, Fin-HEMT 器件势垒层内峰值电场以及平均电场相对较低, 同时顶部栅极面积相比于平面结构器件减少, 所以栅下势垒层内施主陷阱的影响被减弱, 进而提高了阈值电压的稳定性, 同时栅极向 SiN/AlGaIn 界面注入电子的数量较少, 虚栅得到抑制。靠近侧壁的沟道下方缓冲层区域出现高电场, 侧壁栅极注入电子在此处形成高能电子, 使该区域原本带负电的受主陷阱发射电子, 进而造成跨导增加, 栅极反向漏电增加等特殊现象。通过对比应力前后器件的深能级瞬态谱, 确定相关受主陷阱能级为 $E_c-0.71\text{eV}$, 为 Fe 掺杂相关陷阱, 进一步验证了我们所提出的物理模型。

7.2 未来工作展望

GaN 基 HEMT 器件具有优越的材料优势和器件结构优势, 但是也面临着许多新的可靠性问题。本文针对各类器件在高场应力下的特性退化进行了研究, 并提出了相应的物理退化机制。虽然获得了一些研究成果, 但是仍然存在可靠性问题需要再进行更加深入的探索, 现将未来工作展望如下:

(1) 在低温 77K 下针对肖特基栅 HEMT 器件施加关态漏极高场应力以及开态应力, 改变应力电压偏置条件, 探索在低温环境下不同应力水平对器件特性的影响。

(2) 对于 MIS HEMT 在反向栅压应力下的双陷阱模型, 未来可通过设计不同的器件结构尺寸, 用于区分栅极边缘和栅下区域的影响, 进而分别增强 zener trapping 和界面态陷阱行为, 进一步验证相应物理模型。采用变频电导法等方式并结合光照条件, 对界面态信息进行表征, 深入研究界面态陷阱与介质内部体陷阱的行为机制, 并通过优化界面处理工艺与栅极介质沉积工艺来提高阈值电压稳定性。

(3) 针对本文所用 Fin-HEMT 器件, 进行半开态电应力实验, 研究在不同应力条件下 Fin-HEMT 器件特性变化情况与物理机制。探索不同 Fin 结构尺寸对电应力结果的影响, 进一步优化 Fin-HEMT 器件的结构设计。针对 GaN 基 Fin-MIS-HEMT 器件, 研究栅极介质引入的界面态所带来的器件稳定性与可靠性问题, 进一步优化 Fin 结构干法刻蚀工艺与介质沉积工艺。

(4) 关于陷阱表征与器件可靠性现象之间的有机关系需要进一步研究。基于深能级瞬态谱等多种陷阱表征手段, 研究器件在施加电应力前后的陷阱信息变化, 确定与器件退化现象相关的陷阱信息, 为材料生长与工艺条件提供优化方案, 进一步优化器件特性。

参考文献

- [1] Siffert P, Krimmel E F, Silicon / Evolution and Future of a Technology[J]. Materials Today, 2004, 7(10):55.
- [2] Adler, M.S, Owyang, et al. The evolution of power device technology[J]. Electron Devices IEEE Transactions on, 1984, 31(11): 1570-1591
- [3] 谢孟贤, 刘诺. 化合物半导体材料与器件[M]. 电子科技大学出版社, 2000.
- [4] Albrecht J D, Chang T H, Kane A S, et al. DARPA's Nitride Electronic Next Generation Technology Program[C] Compound Semiconductor Integrated Circuit Symposium. IEEE, 2015.
- [5] Okumura H, Present Status and Future Prospect of Widegap Semiconductor High-Power Devices[J]. Japanese Journal of Applied Physics, 2006, 45(10A):7565.
- [6] Wang X H, Jia H Q, Guo L W, et al. White light-emitting diodes based on a single InGaN emission layer[J]. Applied Physics Letters, 2007, 91(16):4056.
- [7] Lee S N, Paek H S, Kim H, et al. Monolithic InGaN-based white light-emitting diodes with blue, green, and amber emissions[J]. Applied Physics Letters, 2008, 92(8):L918.
- [8] Lee M K, Ho C L, Chen P C. Light Extraction Efficiency Enhancement of GaN Blue LED by Liquid-Phase-Deposited ZnO Rods[J]. IEEE Photonics Technology Letters, 2008, 20(4):252-254.
- [9] Sato H, Chung R B, Hirasawa H, et al. Optical properties of yellow light-emitting diodes grown on semipolar (1122) bulk GaN substrates[J]. Applied Physics Letters, 2008, 92:221110.
- [10] Khan M A, Van Hove J M, Kuznia J N, et al. High electron mobility GaN/Al_xGa_{1-x}N heterostructures grown by low-pressure metalorganic chemical vapor deposition[J]. Applied Physics Letters, 1991, 58(21):2408-2410.
- [11] Khan M A, Kuznia J N, Bhattarai A R, et al. Metal semiconductor field effect transistor based on single crystal GaN[J]. Applied Physics Letters, 1993, 62(15):1786-1787.
- [12] Asif Khan M, Kuznia J N, Olson D T, et al. Microwave performance of a 0.25 μm gate AlGaIn/GaN heterostructure field effect transistor[J]. Applied Physics Letters, 1994, 65(9):1121-1123.
- [13] Wu Y F, Keller B P, Keller S, et al. Very high breakdown voltage and large transconductance realized on GaN heterojunction field effect transistors[J]. Applied Physics Letters, 1996, 69(10):1438-1440.
- [14] Ando Y, Okamoto Y, Miyamoto H, et al. 10-W/mm AlGaIn-GaN HFET with a field modulating plate[J]. Electron Device Letters IEEE, 2003, 24(5):289-291.
- [15] Green B M, Chu K K, Chumbes E M, et al. The effect of surface passivation on the microwave

- characteristics of undoped AlGaIn/GaN HEMTs[J]. IEEE Electron Device Lett, 2000, 21(6):268-270.
- [16] Uren M J, Nash K J, Balmer R S, et al. Punch-through in short-channel AlGaIn/GaN HFETs[J]. IEEE Transactions on Electron Devices, 2007, 53(2):395-398.
- [17] Jessen G H, Fitch R C J, Gillespie J K, et al. Short-Channel Effect Limitations on High-Frequency Operation of AlGaIn/GaN HEMTs for T-Gate Devices[J]. IEEE Transactions on Electron Devices, 2007, 54(10):2589-2597.
- [18] Bin Hou, Xiaohua Ma, Ling Yang, et al. 1.5-V-threshold-voltage Schottky barrier normally-off AlGaIn/GaN high-electron-mobility transistors with $f_{T/f\max}$ of 41/125 GHz[J]. Applied Physics Express, 2017, 10:076501.
- [19] Cao Y, Jena D. High-mobility window for two-dimensional electron gases at ultrathin AlN/GaN heterojunctions[J]. Applied Physics Letters, 2007, 90(18):457.
- [20] Corrión A L, Shinohara K, Regan D, et al. Enhancement-Mode AlN/GaN/AlGaIn DHFET With 700-mS/mm-Gm and 112-GHz- f_T [J]. IEEE Electron Device Letters, 2010, 31(10):1116-1118.
- [21] Sun H, Alt A R, Benedickter H, et al. 205-GHz (Al,In)N/GaN HEMTs[J]. IEEE Electron Device Letters, 2010, 31(9):957-959.
- [22] Lee D S, Gao X, Guo S, et al. 300-GHz InAlN/GaN HEMTs With InGaIn Back Barrier[J]. IEEE Electron Device Letters, 2011, 32(11):1525-1527.
- [23] Palacios T, Chakraborty A, Heikman S, et al. AlGaIn/GaN High Electron Mobility Transistors With InGaIn Back-Barriers[J]. IEEE Electron Device Letters, 2006, 27(1):p.13-15..
- [24] Guo J, Li G, Faria F, et al. MBE-regrown ohmics in InAlN HEMTs with a regrowth interface resistance of 0.05 Ω mm[J]. IEEE Electron Device Letters, 2012, 33(4):525-527.
- [25] Yu C J, Hsu C W, Wu M C, et al. Improved DC and RF Performance of Novel MIS p-GaN-Gated HEMTs by Gate-All-Around Structure[J]. IEEE Electron Device Letters, 2020, 41(5):673-676.
- [26] Li X, Bakeroot B, Wu Z, et al. Observation of Dynamic V_{TH} of p-GaN Gate HEMTs by Fast Sweeping Characterization[J]. IEEE Electron Device Letters, 2020, 41(4):577-580.
- [27] He Y, Gao H, Wang C, et al. Comparative Study Between Partially and Fully Recessed-Gate Enhancement-Mode AlGaIn/GaN MIS HEMT on the Breakdown Mechanism[J]. Physica status solidi, 2019, 216(16):1900115.1-1900115.6.
- [28] Li M, Wang J, Wang H, et al. Improved performance of fully-recessed normally-off LPCVD SiN/GaN MISFET using N_2O plasma pretreatment[J]. Solid State Electronics, 2019, 156(JUN.):58-61.
- [29] Jungwoo J. Degradation Mechanisms of GaN High Electron Mobility Transistors[D]. Massachusetts Insitute of Technology, 2007.

- [30] Joh J, Alamo J A D. Mechanisms for Electrical Degradation of GaN High-Electron Mobility Transistors[C]. IEEE International Electron Devices Meeting, 2006. December 11-13, San Francisco, CA, page:148-155.
- [31] Jungwoo Joh, Feng Gao, Tomas Palacios, et al. A model for the critical voltage for electrical degradation of GaN high electron mobility transistors[J]. IEEE Electron Device Letters, 2010, 50(6):767-773.
- [32] Electric-Field-Driven Degradation in off-State Step-Stressed AlGaIn/GaN High-Electron Mobility Transistors[J]. IEEE Transactions on Device & Materials Reliability, 2011, 11(1):187-193.
- [33] Douglas E A, Chang C Y, Gila B P, et al. Investigation of the effect of temperature during off-state degradation of AlGaIn/GaN High Electron Mobility Transistors[J]. Microelectronics Reliability, 2012, 52(1):23-28.
- [34] Narita T, Fujimoto Y, Wakejima A, et al. Identification of local gate leakage with electroluminescence using AlGaIn/GaN HEMTs[J]. Electronics Letters, 2014, 50(16):1164-1165.
- [35] Zhang J. Piezoelectric effect on the thermal conductivity of monolayer gallium nitride[J]. Journal of Applied Physics, 2018, 123(3):035102.
- [36] Mazumdar K, Kala S, Ghosal A. Nanocrack formation due to inverse piezoelectric effect in AlGaIn/GaN HEMT[J]. Superlattices and Microstructures, 2018, 125(JAN.):120-124.
- [37] Joh J, Alamo J A D. A Current-Transient Methodology for Trap Analysis for GaN High Electron Mobility Transistors[J]. IEEE Transactions on Electron Devices, 2010, 58(1):132-140.
- [38] Polyakov A Y, Smirnov N B, Govorkov A V, et al. Deep traps responsible for hysteresis in capacitance-voltage characteristics of AlGaIn/GaN heterostructure transistors[J]. Applied Physics Letters, 2007, 91(23):47-92.
- [39] Puzyrev Y S, Roy T, Beck M, et al. Dehydrogenation of defects and hot-electron degradation in GaN high-electron-mobility transistors[J]. Journal of Applied Physics, 2011, 109(3):203.
- [40] Latrach S, Frayssinet E, Defrance N, et al. Trap states analysis in AlGaIn/AlN/GaN and InAlN/AlN/GaN high electron mobility transistors[J]. Current Applied Physics, 2017:1601-1608.
- [41] Zhang Z, Yu G, Zhang X, et al. Studies on High-Voltage GaN-on-Si MIS-HEMTs Using LPCVD Si₃N₄ as Gate Dielectric and Passivation Layer[J]. IEEE Transactions on Electron Devices, 2016, 63(2):731-738.
- [42] Fiorenza P, Greco G, Iucolano F, et al. Slow and fast traps in metal-oxide-semiconductor capacitors fabricated on recessed AlGaIn/GaN heterostructures[J]. Applied Physics Letters, 2015, 106(14):3222-115.
- [43] Lu X, Yu K, Jiang H, et al. Study of Interface Traps in AlGaIn/GaN MISHEMTs Using LPCVD Si_nx as Gate Dielectric[J]. IEEE Transactions on Electron Devices, 2017, 64(3):824-831.

- [44] Ostermaier C, Lagger P, Reiner M, et al. Review of bias-temperature instabilities at the III-N/dielectric interface[J]. Microelectronics Reliability, 2018, 82:62-83.
- [45] Blaho M, Gregusova D, Hascfk S, et al. Annealing, temperature, and bias-induced threshold voltage instabilities in integrated E/D-mode InAlN/GaN MOS HEMTs[J]. Applied Physics Letters, 2017, 111(3):2982.
- [46] Yang S, Lu Y, Liu S, et al. Impact of V_{th} shift on R_{on} in E/D-mode GaN-on-Si power transistors: Role of dynamic stress and gate overdrive[C]. IEEE International Symposium on Power Semiconductor Devices & Ics, 2016, Jun 12-16, Prague, CZECH REPUBLIC, pp:263-266.
- [47] Acurio E, Crupi F, Magnone P, et al. On recoverable behavior of PBTI in AlGaN/GaN MOS-HEMT[J]. Solid-State Electronics, 2017,132:49-56.
- [48] Lagger P, Reiner M, Pogany D, et al. Comprehensive Study of the Complex Dynamics of Forward Bias-Induced Threshold Voltage Drifts in GaN Based MIS-HEMTs by Stress/Recovery Experiments[J]. IEEE Transactions on Electron Devices, 2014, 61(4):1022-1030.
- [49] Lagger P, Steinschifter P, Reiner M, et al. Role of the dielectric for the charging dynamics of the dielectric/barrier interface in AlGaN/GaN based metal-insulator-semiconductor structures under forward gate bias stress[J]. Applied Physics Letters, 2014, 105(3):624-41.
- [50] Guo A, Jesús A. del Alamo. Unified Mechanism for Positive- and Negative-Bias Temperature Instability in GaN MOSFETs[J]. IEEE Transactions on Electron Devices, 2017, PP(5):1-6.
- [51] Yang S, Liu S, Liu C, et al. Thermally induced threshold voltage instability of III-Nitride MIS-HEMTs and MOSC-HEMTs: Underlying mechanisms and optimization schemes[C]. IEEE Electron Devices Meeting, 2014, Dec 15-17, San Francisco, CA.
- [52] Jiabei H, Mengyuan H, Zhaofu Z, et al. Performance and V_{TH} Stability in E-Mode GaN Fully Recessed MIS-FETs and Partially Recessed MIS-HEMTs With LPCVD-SiNx/PECVD-SiNx Gate Dielectric Stack[J]. IEEE Transactions on Electron Devices, 2018, PP:1-7.
- [53] Meneghesso G, Meneghini M, De Santi C, et al. Positive and negative threshold voltage instabilities in GaN-based transistors[J]. Microelectronics Reliability, 2018, 80(JAN.): 257-265.
- [54] Meneghesso G, Silvestri R, Meneghini M, et al. Threshold voltage instabilities in D-mode GaN HEMTs for power switching applications[C]. IEEE International Reliability Physics Symposium (IRPS),2014, Jun 1-6, Waikoloa, HI, USA, pp:6C.2.1-6C.2.5.
- [55] Meneghini M, Rossetto I, Bisi D, et al. Negative Bias-Induced Threshold Voltage Instability in GaN-on-Si Power HEMTs[J]. IEEE Electron Device Letters, 2016, 37(4):1-1.
- [56] Dalcanale S, Meneghini M, Tajalli A, et al. GaN-based MIS-HEMTs: Impact of cascode-mode high temperature source current stress on NBTI shift[C]. IEEE International Reliability Physics Symposium (IRPS), 2017, Apr 2-6, Monterey, CA.

- [57] Meneghesso G, Meneghini M, De Santi C, et al. Positive and negative threshold voltage instabilities in GaN-based transistors[J]. *Microelectronics Reliability*, 2018, 80(JAN.): 257-265.
- [58] Guo A, Jesús A. del Alamo. Negative-bias temperature instability of GaN MOSFETs[C]. *IEEE International Reliability Physics Symposium (IRPS)*, 2016, Apr 17-21, Pasadena, CA.
- [59] Jiabei H, Mengyuan H, Zhaofu Z, et al. Performance and VTH Stability in E-Mode GaN Fully Recessed MIS-FETs and Partially Recessed MIS-HEMTs With LPCVD-SiNx/PECVD-SiNx Gate Dielectric Stack[J]. *IEEE Transactions on Electron Devices*, 2018, 65(8):1-7.
- [60] Sang F, Wang M, Zhang C, et al. Investigation of the threshold voltage drift in enhancement mode GaN MOSFET under negative gate bias stress[J]. *Japanese Journal of Applied Physics*, 2015, 54(4):044101.
- [61] Mengyuan H, Jin W, Qilong B, et al. Hole-Induced Threshold Voltage Shift Under Reverse-Bias Stress in E-Mode GaN MIS-FET[J]. *IEEE Transactions on Electron Devices*, 2018, 65:3831-3838.
- [62] Sayadi L, Iannaccone G, Sicre S, et al. Threshold Voltage Instability in p-GaN Gate AlGaIn/GaN HFETs[J]. *IEEE Transactions on Electron Devices*, 2018, 65(6):2454-2460.
- [63] Tallarico A N, Stoffels S, Posthuma N, et al. Threshold Voltage Instability in GaN HEMTs With p-Type Gate: Mg Doping Compensation[J]. *IEEE Electron Device Letters*, 2019, 40(4):518-521.
- [64] Yang S, Huang S, Wei J, et al. Identification of Trap States in p-GaN Layer of a p-GaN/AlGaIn/GaN Power HEMT Structure by Deep-Level Transient Spectroscopy[J]. *IEEE Electron Device Letters*, 2020, 41(5):685-688.
- [65] Meneghini M, Tajalli A, Moens P, et al. Trapping phenomena and degradation mechanisms in GaN-based power HEMTs[J]. *Materials Science in Semiconductor Processing*, 2017:S1369800117321716.
- [66] Yang F, Xu C, Akin B. Experimental Evaluation and Analysis of Switching Transient's Effect on Dynamic on-Resistance in GaN HEMTs[J]. *IEEE Transactions on Power Electronics*, 2019:10121-10135.
- [67] Wang P F, Li X, Zhang E X, et al. Worst-Case Bias for High Voltage, Elevated Temperature Stress of AlGaIn/GaN HEMTs[J]. *IEEE Transactions on Device and Materials Reliability*, 2020, PP(99):1-1.
- [68] Tapajna M, Killat N, Palankovski V, et al. Hot-Electron-Related Degradation in InAlN/GaN High-Electron-Mobility Transistors[J]. *IEEE Transactions on Electron Devices*, 2014, 61(8):2793-2801.
- [69] Hot-Electron Degradation of AlGaIn/GaN High-Electron Mobility Transistors During RF Operation: Correlation With GaN Buffer Design[J]. *IEEE Electron Device Letters*, 2015, 36(10):1011-1014.

- [70] Mukherjee S, Puzyrev Y, Chen J, et al. Hot-Carrier Degradation in GaN HEMTs Due to Substitutional Iron and Its Complexes[J]. IEEE Transactions on Electron Devices, 2016, 63(4):1486-1494.
- [71] Meneghini M, Meneghesso G, Zanoni E . Analysis of the Reliability of AlGaIn/GaN HEMTs Submitted to On-State Stress Based on Electroluminescence Investigation[J]. IEEE Transactions on Device & Materials Reliability, 2013, 13(2):357-361.
- [72] Wang P F , Li X , Zhang E X , et al. Worst-Case Bias for High Voltage, Elevated Temperature Stress of AlGaIn/GaN HEMTs[J]. IEEE Transactions on Device and Materials Reliability, 2020, PP(99):1-1.
- [73] Brazzini T, Casbon M A, Uren M J, et al. Hot-Electron Electroluminescence Under RF Operation in GaN-HEMTs: A Comparison Among Operational Classes[J]. IEEE Transactions on Electron Devices, 2017, 64(5):2155-2160.
- [74] Lu B , Palacios T , Risbud D , et al. Extraction of Dynamic On-Resistance in GaN Transistors: Under Soft- and Hard-Switching Conditions[C]// Compound Semiconductor Integrated Circuit Symposium. IEEE, 2011.
- [75] Yang F , Dalcanale S , Gajda M , et al. The Impact of Hot Electrons and Self-Heating During Hard-Switching in AlGaIn/GaN HEMTs[J]. IEEE Transactions on Electron Devices, 2020, PP(99):1-6.
- [76] Joh J , Tipirneni N , Pendharkar S , et al. Current collapse in GaN heterojunction field effect transistors for high-voltage switching applications[C]// 2014 IEEE International Reliability Physics Symposium. IEEE, 2014.
- [77] Binari S C, Klein P B, Kazior T E . Trapping effects in GaN and SiC microwave FETs[J]. Proceedings of the IEEE, 2002, 90(6):1048-1058.
- [78] Trew R J, Green D S, Shealy J B . AlGaIn/GaN HFET reliability[J]. IEEE Microwave Magazine, 2011, 10(4):116-127.
- [79] Vertiatchikh A V, Eastman L F, Schaff W J, et al. Effect of surface passivation of AlGaIn/GaN heterostructure field-effect transistor[J]. Electronics Letters, 2013, 38(8):388-389.
- [80] Cheng K Y , Wu S C , Yu C J , et al. Comparative study on performance of AlGaIn/GaN MS-HEMTs with SiNx, SiOx, and SiNO surface passivation[J]. Solid-State Electronics, 2020, 170:107824.
- [81] Zhang Z, Li W, Fu K, et al. AlGaIn/GaN MIS-HEMTs of Very-Low V_{th} Hysteresis and Current Collapse With In-Situ Pre-Deposition Plasma Nitridation and LPCVD-Si₃N₄ Gate Insulator[J]. IEEE Electron Device Letters, 2017, 38(2):236-239.
- [82] Asubar J T, Sakaida Y, Yoshida S, et al. Impact of oxygen plasma treatment on the dynamic

- on-resistance of AlGaIn/GaN high-electron-mobility transistors[J]. Applied Physics Express, 2015, 8(11):111001.
- [83] Wang H, Liu C, Jiang Q, et al. Dynamic Performance of AlN-Passivated AlGaIn/GaN MIS-High Electron Mobility Transistors Under Hard Switching Operation[J]. IEEE Electron Device Letters, 2018, 36(8):760-762.
- [84] Yang S , Tang Z , Hua M , et al. Investigation of SiNx and AlN Passivation for AlGaIn/GaN High-Electron-Mobility Transistors: Role of Interface Traps and Polarization Charges[J]. IEEE Journal of the Electron Devices Society, 2020, 8(1):358-364.
- [85] Chu R, Corrión A, Chen M, et al. 1200-V Normally Off GaN-on-Si Field-Effect Transistors With Low Dynamic on -Resistance[J]. IEEE Electron Device Letters, 2011, 32(5):632-634.
- [86] Rossetto I, Meneghini M, Tajalli A, et al. Evidence of Hot-Electron Effects During Hard Switching of AlGaIn/GaN HEMTs[J]. IEEE Transactions on Electron Devices, 2017, 64(9):3734-3739.
- [87] Hilt O, Bahat-Treidel E, Cho E, et al. Impact of buffer composition on the dynamic on-state resistance of high-voltage AlGaIn/GaN HFETs[C]. 24th International Symposium on Power Semiconductor Devices and ICs. IEEE, 2012, Jun 3-7, Bruges, BELGIUM, 345-348.
- [88] Hao, Meilan, Wang, et al. Trapping Effects Induced by Gate OFF-State Stress in AlGaIn/GaN High-Electron-Mobility Transistors with Fe-Doped Buffer[J]. Journal of Nanoence and Nanotechnology, 2018, 18(11):7479-7483.
- [89] Zagni N , Chini A , Puglisi F M , et al. The Role of Carbon Doping on Breakdown, Current Collapse, and Dynamic On-Resistance Recovery in AlGaIn/ GaN High Electron Mobility Transistors on Semi-Insulating SiC Substrates[J]. Physica status solidi, 2020, 217(7):1900762.1-1900762.5.
- [90] Tang G , Wei J , Zhang Z , et al. Dynamic RON of GaN-on-Si Lateral Power Devices with a Floating Substrate Termination[J]. IEEE Electron Device Letters, 2017, 38(7):937-940.
- [91] Yang W , Yuan J S , Krishnan B , et al. Low-Side GaN Power Device Dynamic Ron Characteristics Under Different Substrate Biases[C]// 2019 IEEE International Reliability Physics Symposium (IRPS). IEEE, 2019.
- [92] Jin D, Jesús A. del Alamo. Mechanisms responsible for dynamic ON-resistance in GaN high-voltage HEMTs[C]. International Symposium on Power Semiconductor Devices & Ics. IEEE, 2012, Jun 3-7, Bruges, BELGIUM, pp:333-336.
- [93] Gaudenzio Meneghesso, Matteo Meneghini, Riccardo Silvestri, et al. High voltage trapping effects in GaN-based metal–insulator–semiconductor transistors[J]. Japanese Journal of Applied Physics, 2015.
- [94] Matteo Meneghini, Gaudenzio Meneghesso, Enrico Zanoni. Power GaN Devices[M]. Springer

- International Publishing, 2017.
- [95] Meneghini M, Vanmeerbeek P, Silvestri R, et al. Temperature-dependent dynamic RON in GaN-based MIS-HEMTs: Role of surface traps and buffer leakage[J]. IEEE Transactions on Electron Devices, 2015, 62(3):782-787.
- [96] Goyal N, Fjeldly T A . Determination of Surface Donor States Properties and Modeling of InAlN/AlN/GaN Heterostructures[J]. IEEE Transactions on Electron Devices, 2016, 63(2):881-885.
- [97] Turkulets Y , Shalish I . Surface states in AlGaIn/GaN high electron mobility transistors: Quantitative energetic profiles and dynamics of the surface Fermi level[J]. Applied Physics Letters, 2019, 115(2):023502-.
- [98] Cao Q, Wang J, Li M, et al. Study on the charging current of surface traps in AlGaIn/GaN high electron mobility transistors with a slot gate structure[J]. Applied Physics Letters, 2019, 115(15):152105.
- [99] Meneghini M, Rossetto I, Bisi D, et al. Buffer Traps in Fe-Doped AlGaIn/GaN HEMTs: Investigation of the Physical Properties Based on Pulsed and Transient Measurements[J]. IEEE Transactions on Electron Devices, 2014, 61(12):4070-4077.
- [100] Bergsten J, Thorsell M, Adolph D, et al. Electron Trapping in Extended Defects in Microwave AlGaIn/GaN HEMTs With Carbon-Doped Buffers[J]. 2018, 65(6):2446-2453.
- [101] Uren M J, Silvestri M, Casar M, et al. Intentionally Carbon-Doped AlGaIn/GaN HEMTs: Necessity for Vertical Leakage Paths[J]. IEEE Electron Device Letters, 2014, PP(99):1-1.
- [102] Meneghesso G, Zanoni F, Uren M J, et al. Anomalous Kink Effect in GaN High Electron Mobility Transistors[J]. IEEE Electron Device Letters, 2009, 30(2):100-102.
- [103] Bernardini F, Fiorentini V, Vanderbilt D . Spontaneous polarization and piezoelectric constants of III-V nitrides[J]. Phys.rev.b, 1997, 56(16):10024-10027.
- [104] Sumiya M, Fuke S . Review of polarity determination and control of GaN[J]. MRS Internet journal of nitride semiconductor research, 2004, 9(1):72-72.
- [105] Ambacher O, Foutz B . Two-dimensional electron gases induced by spontaneous and piezoelectric polarization charges in N- and Ga-face AlGaIn/GaN heterostructures[J]. Journal of Applied Physics, 1999, 85(6):3222-3233.
- [106] Vetury R, Smorchkova I P, Elsass C R, et al. Polarization induced 2DEG in MBE grown AlGaIn/GaN HFETs: On the origin, DC and RF characterization[J]. MRS Online Proceeding Library Archive, 2000, 622:T2.5.1.
- [107] Zhu J, Zhang Y, Uren M J, et al. Variable range hopping mechanism and modeling of isolation leakage current in GaN-based high-electron-mobility transistors[J]. Applied Physics Letters, 2020,

- 116(22):222101.
- [108] Lang, D. V. Deep-level transient spectroscopy: A new method to characterize traps in semiconductors[J]. Journal of Applied Physics, 1974, 45(7):3023-3032.
- [109] Sasikumar A, Cardwell D W, Arehart A R, et al. Toward a physical understanding of the reliability-limiting EC-0.57 eV trap in GaN HEMTs[C]// IEEE International Reliability Physics Symposium. IEEE, 2014.
- [110] Chen S, Honda U, Shibata T, et al. As-grown deep-level defects in n-GaN grown by metal-organic chemical vapor deposition on freestanding GaN[J]. Journal of Applied Physics, 2012, 112(5):053513-053513-4.
- [111] Pons D, Accurate determination of the free carrier capture kinetics of deep traps by space-charge methods[J], Journal of Applied Physics, 1984, 55:3644.
- [112] Criado J, Gomez A, Calleja E, et al., Novel method to determine capture cross-section activation energies by deep-level transient spectroscopy techniques[J], Applied Physics Letter, 1988, 52: 660.
- [113] 时俪洋. Al 组分改变的 AlGa_N 材料表面态和局域态深能级特性研究[D]. 北京: 北京大学物理学院, 2014.
- [114] Polyakov A Y, Smirnov N B, Govorkov A V, et al. Deep traps in high resistivity AlGa_N films[J]. Solid-State Electronics, 1998, 42(5):831-838.
- [115] Park Y S, Park C J, Park C M, et al. Deep level defects in Si-doped Al_xGa_{1-x}N films grown by molecular-beam epitaxy[J]. Applied Physics Letters, 2005, 86(15):1363-179.
- [116] Bisi D, Meneghini M, De Santi C, et al. Deep-Level Characterization in GaN HEMTs-Part I: Advantages and Limitations of Drain Current Transient Measurements[J]. IEEE Transactions on Electron Devices, 2013, 60(10):3166-3175.
- [117] Li-Yang S, Bo S, Jian-Chang Y, et al. Localized deep levels in Al_xGa_{1-x}N epitaxial films with various Al compositions[J]. Chinese Physics B, 2014, 023(011):422-426.
- [118] Enhanced transport properties in InAlGa_N/AlN/GaN heterostructures on Si (111) substrates: The role of interface quality[J]. Applied Physics Letters, 2017, 110(17):510.
- [119] Transport characteristics of AlGa_N/Ga_N/AlGa_N double heterostructures with high electron mobility[J]. Journal of Applied Physics, 2012, 112(2):1481.
- [120] Alim M A, Rezazadeh A A, Gaquiere C. Temperature Effect on DC and Equivalent Circuit Parameters of 0.15- μ m Gate Length GaN/SiC HEMT for Microwave Applications[J]. IEEE Transactions on Microwave Theory & Techniques, 2016, 64(11):3483-3491.
- [121] Endoh A, Watanabe I, Yamashita Y, et al. Effect of temperature on cryogenic characteristics of AlGa_N/Ga_N MIS-HEMTs[J]. Physica Status Solidi, 2010, 6(s2):S964-S967.
- [122] Kaushik J K, Balakrishnan V R, Panwar B S, et al. On the Origin of Kink Effect in Current–

- Voltage Characteristics of AlGaIn/GaN High Electron Mobility Transistors[J]. IEEE Transactions on Electron Devices, 2013, 60(10):3351-3357.
- [123] Wang N, Wang H, Lin X, et al., Investigation of AlGaIn/GaN HEMTs degradation with gate pulse stressing at cryogenic temperature[J]. Aip Advance, 2017,7(9): 095317.
- [124] Matteo Meneghini, Isabella Rossetto, Carlo De Santi, et al. Reliability and failure analysis in power GaN-HEMTs: An overview[C]. IEEE Reliability Physics Symposium, 2017, Apr 2-6, Monterey, CA.
- [125] Xia L, Hanson A, Boles T, et al. On reverse gate leakage current of GaN high electron mobility transistors on silicon substrate[J]. Applied Physics Letters, 2013, 102(11):1022-6.
- [126] Zhang H, Miller E J, Yu E T . Analysis of leakage current mechanisms in Schottky contacts to GaN and $\text{Al}_{0.25}\text{Ga}_{0.75}\text{N}/\text{GaN}$ grown by molecular-beam epitaxy[J]. Journal of Applied Physics, 2006, 99(2):247.
- [127] Chen Y H, Ma X H, Chen W W, et al. Influence of the gate edge on the reverse leakage current of AlGaIn/GaN HEMTs[J]. AIP Advances, 2015, 5(9): 097154.
- [128] Chen W W, Ma X H, Hou B, et al. Impacts of SiN passivation on the degradation modes of AlGaIn/GaN high electron mobility transistors under reverse-bias stress[J]. Applied Physics Letters, 2014, 105(17):716-2C.1.6.
- [129] Jungwoo Joh and Feng Gao and Tom  s Palacios and Jes  s A. del Alamo. A model for the critical voltage for electrical degradation of GaN high electron mobility transistors[J]. Microelectronics Reliability, 2010,50(6):767.
- [130] Yong Xiang, Xinjuan Che, Cheng Ji, et al. Temperature-dependent polarization characteristics in $\text{Al}_{0.25}\text{Ga}_{0.75}\text{N}/\text{AlN}/\text{GaN}$ heterostructure[J]. Applied Physics Letters, 2016, 108(6): 063503.
- [131] Choi S, Heller E, Dorsey D, et al. Analysis of the residual stress distribution in AlGaIn/GaN high electron mobility transistors[J]. Journal of Applied Physics, 2013, 113(9):56.
- [132] Adachi K, Ogi H, Nagakubo A, et al. Elastic constants of GaN between 10 and 305 K[J]. Journal of Applied Physics, 2016, 119(24):245111.
- [133] Meneghini M, Stocco A, Bertin M, et al. Electroluminescence analysis of time-dependent reverse-bias degradation of HEMTs: A complete model[C]. IEEE Electron Devices Meeting, 2011, Dec 5-7, Washington, DC.
- [134] Wei-Wei Chen, Xiao-Hua Ma, Bin Hou, et al. Reliability investigation of AlGaIn/GaN high electron mobility transistors under reverse-bias stress[J]. Microelectronics Reliability, 2014.
- [135] Zhu J, Zhu Q, Chen L, et al. Impact of Recess Etching on the Temperature-Dependent Characteristics of GaN-Based MIS-HEMTs With AlO/AlN Gate-Stack[J]. Electron Devices, IEEE Transactions on, 2017, 64(3):840-847.

- [136] Dai C H, Chang T C, Chu A K, et al. On the Origin of Hole Valence Band Injection on GIFBE in PD SOI n-MOSFETs[J]. IEEE Electron Device Letters, 2010, 31(6):540-542.
- [137] Liu Z H, Ng G I, Arulkumaran S, et al. Improved two-dimensional electron gas transport characteristics in AlGaIn/GaN metal-insulator-semiconductor high electron mobility transistor with atomic layer-deposited Al₂O₃ as gate insulator[J]. Applied Physics Letters, 2009, 95(22):455.
- [138] Hung T H, Esposto M, Rajan S . Interfacial charge effects on electron transport in III-Nitride metal insulator semiconductor transistors[J]. Applied Physics Letters, 2011, 99(16):151.
- [139] Zhu J, Ma X, Hou B, et al. Comparative Study on Charge Trapping Induced V_{th} Shift for GaN-Based MOS-HEMTs With and Without Thermal Annealing Treatment[J]. IEEE Transactions on Electron Devices, 2018, 65:5343-5349.
- [140] Hori Y, Yatabe Z, Hashizume T . Characterization of interface states in Al₂O₃/AlGaIn/GaN structures for improved performance of high-electron-mobility transistors[J]. Journal of Applied Physics, 2013, 114(24):244503
- [141] Jin, Di, Joh, Jungwoo, Krishnan, Sridhar, et al. Total current collapse in high-voltage GaN MIS-HEMTs induced by Zener trapping[M]. 2013.
- [142] JEDEC standard. Temperature, Bias, and Operating life[R]. JEDEC JESD22-A108E-2016.
- [143] Radosavljevic, M, Dewey, G, Basu, D, et al. Electrostatics improvement in 3-D tri-gate over ultra-thin body planar InGaAs quantum well field effect transistors with high-K gate dielectric and scaled gate-to-drain/gate-to-source separation[J]. Electron Devices Meeting IEEE International, 2011, 47(10):33.1.1 - 33.1.4.
- [144] Chen C Y, Wu Y R . Studying the short channel effect in the scaling of the AlGaIn/GaN nanowire transistors[J]. Journal of Applied Physics, 2013, 113(21):2357-208.
- [145] S. Arulkumaran, G. I. Ng, C. M. Manojkumar, et al. In_{0.17}Al_{0.83}N/AlN/GaN Triple T-shape Fin-HEMTs with gm=646 mS/mm, ION=1.03 A/mm, IOFF=1.13 μ A/mm, SS=82 mV/dec and DIBL=28 mV/V at VD=0.5 V[C]// Electron Devices Meeting. IEEE, 2015.
- [146] Asubar J, Ohi K, Nishiguchi K, et al. Current Stability in Multi-Mesa-Channel AlGaIn/GaN HEMTs[J]. IEEE Transactions on Electron Devices, 2014, 11(3-4):857-861.
- [147] Asubar J T, Yatabe Z, Hashizume T . Reduced thermal resistance in AlGaIn/GaN multi-mesa-channel high electron mobility transistors[J]. Applied Physics Letters, 2014, 105(5):053510.
- [148] Wu M, Ma X, Yang L, et al. Investigation of the nanochannel geometry modulation on self-heating in AlGaIn/GaN Fin-HEMTs on Si [J]. Applied Physics Letters, 2019, 115(8): 083505.
- [149] Im K S, Won C H, Jo Y W, et al. High-performance GaN-based nanochannel FinFETs with/without AlGaIn/GaN heterostructure [J], IEEE Transactions on Electron Devices, 2013, 60

- (10):3012-3018.
- [150]Im K S, Jo Y W, Lee J H, et al. Heterojunction-free GaN nanochannel FinFETs with high performance [J], IEEE Electron Device Letters, 2013, 34(3):381-383.
- [151]Im K S, Jo Y W, Kim K W, et al. First demonstration of heterojunction-free GaN nanochannel FinFETs [J], 25th International Symposium on Power Semiconductor Devices and ICs (ISPSD), 2013, 282(16):415-418.
- [152]Yadav C, Kushwaha P, Khandelwal S, et al. Modeling of GaN-based normally-off FinFET [J], IEEE Electron Device Letters, 2014, 35(6):612-614.
- [153]Jo Y W, Son D H, Won C H, et al. AlGa_N/Ga_N FinFET With Extremely Broad Transconductance by Side-Wall Wet Etch[J]. IEEE Electron Device Letters, 2015, 36(10):1008-1010.
- [154]Zhang K, Kong Y, Zhu G, et al. High-Linearity AlGa_N/Ga_N FinFETs for Microwave Power Applications[J]. IEEE Electron Device Letters, 2017, 38(5):615-618.
- [155]Ture E, Bruckner P, Godejohann B J, et al. High-Current Submicrometer Tri-Gate Ga_N High-Electron Mobility Transistors With Binary and Quaternary Barriers[J]. IEEE Journal of the Electron Devices Society, 2015, 4(1):1-6.
- [156]Zhang M, Ma X H, Yang L, et al. Influence of Fin Configuration on the Characteristics of AlGa_N/Ga_N Fin-HEMTs[J]. IEEE Transactions on Electron Devices, 2018, 65(5):1745-1752.
- [157]Jiang R, Shen X, Fang J, et al. Multiple Defects Cause Degradation After High Field Stress in AlGa_N/Ga_N HEMTs[J]. IEEE Transactions on Device & Materials Reliability, 2018,18(3):364-376.
- [158]Silvestri M , Uren M J , Kuball M . Iron-induced deep-level acceptor center in Ga_N/AlGa_N high electron mobility transistors: Energy level and cross section[J]. Applied Physics Letters, 2013, 102(7):395-398.

致谢

行文至此，才真真切切地感觉到我的学生时代要结束了。回首过往，我依旧觉得自己很幸运能够进入宽禁带半导体实验室，能进入我们这个大团队；有幸见证着东大楼超净间的建立与不断完善，有幸在这样一个平台下学习。虽然学习生活中遇到过很多坎坷，但我仍然感激博士研究生期间的所有经历，感激在这里遇到那些耐心传授知识与技能的人，那些在我即将退缩时激励我的人，那些在我迷茫时指点我的人，那些一直尽心尽力帮助我的人。

首先，我要衷心的感谢我的导师马晓华教授。我庆幸自己在大三时选了固态电子器件，能够有幸认识老师，并非常荣幸能够成为马老师的学生。马老师对待科研充满热情，尽心尽力为我们提供了国际一流的科研平台和积极自由的学术氛围。马老师带有家国情怀的科研精神与严谨的治学态度，为我们在学术研究方面树立了榜样。自律的生活态度，坦荡的处事方式，马老师的言传身教将一直指引我前行。几年来，马老师给予了我极大的帮助，迷茫时指引我方向，失败时给予我鼓励，懈怠时批评指正，在此，非常感谢马老师一直以来的关心与教导，谢谢老师！

特别要感谢郝跃院士的帮助和支持。郝老师学术造诣深厚，高屋建瓴的独到见解给我们带来了许多启迪，带领课题组整个团队不断创新突破。郝老师治学严谨，为人和善，谦逊豁达，极其师者风范、长者风范，为我们所有人树立了良好的楷模。

感谢课题组的张进成老师、马佩军老师、郑雪峰老师、王冲老师、杨凌老师、杨林安老师、张鹏老师、周晓伟老师、陆小力老师、曹艳荣老师、吕玲老师、杨眉老师、谢涌老师、习鹤老师、王宏老师、杨阳老师、汪银花老师；以及台湾中山大学张鼎张老师、北京大学王金延老师，感谢你们在生活 and 科研上对我的帮助与关心。

感谢已经毕业的侯斌博士、陈伟伟博士、祝杰杰博士、宓珉瀚博士、何云龙博士、赵胜雷博士、赵博超博士、卢阳博士，感谢你们在我刚进实验室时对我的帮助与关怀，感谢你们在学术上的无私分享，感谢你们耐心的教授各种实验技能。

感谢在实验室一起奋斗的张濛博士、武玫博士、武盛博士、张恒爽博士、孙静博士、王湛博士、陈丽香博士、宋芳博士、张新创博士、赵子越博士、易楚鹏博士、王语晨博士、芦浩博士、刘捷龙博士、贾富春博士、陈怡霖博士、周雨威博士、王鹏飞博士、刘思雨博士、牛雪锐博士、时春州博士以及众多可爱的硕士师弟师妹们，感谢你们的支持和帮助。感谢负责整个实验室超净间正常运营的李军涛老师、韩飞老师、陈刚老师、郑春霞老师、唐璐老师、崔进海老师。还有很多由于我的疏忽未能提及的朋友们，感谢一路走来你们的陪伴与帮助。

深深地感谢我的父母，感谢你们的养育之恩，感谢你们一直以来的默默付出与支持。感谢我的丈夫程梦尧，谢谢你给予我温暖的肩膀和无穷的动力

最后，感谢抽出宝贵时间对本论文进行评审的教授和专家！

作者简介

1. 基本情况

朱青, 女, 河南商丘人, 1991 年 6 月出生, 西安电子科技大学先进材料与纳米科技学院材料物理与化学专业 2014 级直博研究生。主要研究方向为 GaN 基 HEMT 器件可靠性研究。

2. 教育背景

2010.08~2014.07 西安电子科技大学, 本科, 专业: 电子科学与技术

2014.09~ 西安电子科技大学, 博士研究生, 专业: 材料物理与化学

3. 攻读博士学位期间的研究成果

3.1 发表学术论文

- [1] **Zhu Qing**, Ma Xiaohua, Hou Bin, Wu Mei, Zhu Jiejie, Yang Ling, Zhang Meng, and Hao Yue. Investigation of Inverse Piezoelectric Effect and Trap Effect in AlGa_N/Ga_N HEMTs Under Reverse-Bias Step Stress at Cryogenic Temperature [J]. IEEE access, 8, 35520-35528, 2020, (SCI: 000567611700008, JCR 二区)
- [2] **Zhu Qing**, Ma Xiaohua, Chen Yilin, Hou Bin, Zhu Jiejie, Zhang Meng, Wu Mei, Yang Ling, and Hao Yue. Negative bias-induced threshold voltage instability and zener/interface trapping mechanism in Ga_N-based MIS-HEMTs[J]. Chinese Physics B, 29(4), 047304. (SCI: 000529018900001, JCR 三区)
- [3] **Zhu Qing**, Ma Xiaohua, Chen Weiwei, Hou Bin, Zhu Jiejie, Zhang Meng, Chen Lixiang, Cao Yanrong and Hao Yue. Influence of surface states on deep level transient spectroscopy in AlGa_N/Ga_N heterostructure[J]. Chinese Physics B, 25(6), 067305. (SCI: 000377876400065, JCR 三区)
- [4] **Zhu Qing**, Hou Bin, Yang Ling, Chen Lixiang, Zhang Meng, Ma, Xiaohua, Wu, Mei and Hao Yue. Reliability investigation of AlGa_N/Ga_N HEMTs under reverse-bias stress at 77K[C]. 2018 1st Workshop on Wide Bandgap Power Devices and Applications in Asia, (EI: 20192707152568)
- [5] **Zhu Qing**, Chen Lixiang, Hou Bin, Wu Mei, Ma Xiaohua and Hao Yue.

- Threshold Voltage Instability (PBTI) of GaN-based recessed MOS-HEMTs with Fast-IV-Sweep Method[C]. 2018 15th China International Forum on Solid State Lighting: International Forum on Wide Bandgap Semiconductors China. (EI: 20190606477467)
- [6] **Zhu Qing**, Ma Xiaohua, Hou Bin, Zhu Jiejie, Yang Ling, Chen Lixiang and Zhang Meng. Investigation of deep level transient spectroscopy in AlGaIn/GaN heterostructure[C]. The 12th International Conference on Nitride Semiconductors, Strasbourg, France, 2017.
- [7] **Zhu Qing**, Chen Lixiang, Zhang Meng, Wu Mei, Ma Xiaohua, and Hao Yue. Reliability investigation of AlGaIn/GaN HEMTs for deep space exploration[C]. International workshop on Nitride Semiconductors, Kanazawa, Japan, 2018.
- [8] Zhu Jiejie, **Zhu Qing**, Chen Lixiang, Hou Bin, Yang Ling, Zhou Xiaowei, Ma Xiaohua and Hao Yue. Impact of Recess Etching on the Temperature-Dependent Characteristics of GaN-Based MIS-HEMTs With Al₂O₃/AlN Gate-Stack[J]. IEEE Transactions on Electron Devices, 64(3), 840-847.(SCI: 000396056700019)
- [9] Zhu Jiejie, **Zhu Qing**, Chen Lixiang, Wu Mei, Hou Bin, Yang Ling, Hao Yue and Ma Xiaohua. Exponential dependence of capture cross section on activation energy for interface traps in Al₂O₃/AlN/AlGaIn/GaN metal-insulator-semiconductor heterostructures [J]. Applied Physics Letters, 111(16), 163502.(SCI: 000413294800045)

3.2 参与科研项目及获奖

- [1] “核高基”重大科研专项: ****微波功率器件及可靠性研究, 项目编号****, 负责器件可靠性测试设计与物理机制分析。
- [2] “核高基”重大科研专项: ****芯片可靠性机理研究, 项目编号****, 负责器件可靠性测试设计与物理机制分析。
- [3] 国家自然科学基金青年项目: 三维栅控多沟道 III 族氮化物 MOS-HEMT 器件研究, 项目编号 61604114, 负责器件电学特性测试。
- [4] 2015 年~2018 年, 博士二等学校奖学金
- [5] 2016 年度中国电子科技集团公司-西安电子科技大学协同创新奖学金 一等奖
- [6] 2019 年第三届全国宽禁带半导体学术会议 优秀论文奖



西安电子科技大学
XIDIAN UNIVERSITY

地址：西安市太白南路2号

邮编：710071

网址：www.xidian.edu.cn