

班 级 2114013
学 号 21009101587

西安电子科技大学

本科毕业设计论文



题 目 缓冲层掺杂对 AlGa_N/Ga_N HEMT

器件电学性能影响研究

学 院 集成电路学部

专 业 微电子科学与工程

学 生 姓 名 邵怡睿

导 师 姓 名 杨 凌

摘要

为了提高 GaN HEMT 器件的击穿电压，以保证其拥有足够大的功率密度，需要进行 Fe/C 掺杂以获得高阻缓冲层。然而掺杂引入的缺陷会对器件带来不利影响，如电流崩塌现象。

本论文首先对国内外缓冲层掺杂研究现状进行调研，论述了 Fe/C 掺杂相关缺陷的性质，分析了缓冲层陷阱引起器件电学特性退化的物理机制。针对 AlGaIn/GaN HEMT 器件，进行了 Fe 掺杂与 Fe/C 共掺杂两种器件的直流、脉冲 I-V 特性测试与分析。通过 DCT 测试，对 Fe/C 共掺杂引起的陷阱俘获效应进行表征，得到了相应的激活能与俘获截面。

结合实测器件的陷阱信息与外延结构，使用 Silvaco TCAD 仿真软件建立了 AlGaIn/GaN HEMT 器件仿真模型。通过改变缓冲层掺杂种类、掺杂浓度与掺杂分布，对器件的直流、击穿、瞬态特性进行仿真。结果表明，掺杂浓度越高、掺杂位置越靠近沟道，能够有效提高器件的击穿电压，对器件的泄漏电流有很好的抑制作用。相比于仅掺杂 Fe 的缓冲层，C 掺杂的引入减小了器件关态击穿时的漏电范围。然而，较高的缓冲层掺杂浓度引起了更明显的陷阱俘获作用，在瞬态特性仿真中表现出了更严重的电流崩塌现象。

关键词：GaN 基 HEMT 器件 Fe/C 掺杂缓冲层 电流崩塌 陷阱表征 TCAD 仿真

ABSTRACT

In order to increase the breakdown voltage of GaN HEMT devices to ensure that they have a sufficiently high power density, Fe/C doping is required to obtain a high-resistance buffer layer. However, doping introduces defects that can adversely affect the device, such as the current collapse phenomenon.

In this thesis, we first investigate the current status of buffer layer doping research at home and abroad, discuss the nature of the defects associated with Fe/C doping, and analyze the physical mechanism of buffer layer trap-induced degradation of device electrical characteristics. For AlGaIn/GaN HEMT devices, the DC and pulsed I-V characteristics of both Fe-doped and Fe/C co-doped devices are tested and analyzed. The trap-capture effect induced by Fe/C co-doping is characterized by DCT tests, and the corresponding activation energy and capture cross section are obtained.

Combining the trap information and epitaxial structure of the measured devices, an AlGaIn/GaN HEMT device simulation model was established using Silvaco TCAD simulation software. The DC, breakdown, and transient characteristics of the device are simulated by changing the doping type, doping concentration, and doping distribution of the buffer layer. The results show that the higher doping concentration and the closer the doping position to the channel can effectively increase the breakdown voltage of the device and have a good suppression effect on the leakage current of the device. Compared with the Fe-doped buffer layer, the introduction of C doping reduces the leakage range of the device during off-state breakdown. However, the higher doping concentration of the buffer layer induces a more pronounced trap-capture effect and exhibits a more severe current collapse in transient characterization simulations.

Keywords: GaN HEMT devices Fe/C doped buffer layer current collapse
trap characterization TCAD simulation

目 录

第一章 绪论.....	1
1.1 氮化镓的优势与应用.....	1
1.2 缓冲层掺杂的意义.....	3
1.3 缓冲层掺杂的研究现状.....	4
1.4 论文的研究内容与工作安排.....	5
第二章 陷阱作用原理与影响.....	7
2.1 GaN 材料中的缺陷.....	7
2.2 缓冲层掺杂相关陷阱.....	8
2.2.1 Fe 掺杂相关陷阱.....	8
2.2.2 C 掺杂相关陷阱.....	9
2.3 电流崩塌现象.....	10
2.4 陷阱俘获的物理机制.....	11
2.4.1 沟道热电子注入.....	11
2.4.2 栅极电子注入.....	12
第三章 器件电学特性测量与陷阱表征.....	13
3.1 测试器件结构.....	13
3.2 器件基本电学特性测量.....	14
3.2.1 直流特性测量.....	14
3.2.2 动态特性测量.....	16
3.3 陷阱俘获效应的测试与表征.....	16
3.3.1 测试原理与表征方法.....	16
3.3.2 测试结果及分析.....	19
第四章 Fe/C 共掺杂缓冲层 HEMT 仿真.....	23
4.1 器件仿真模型建立.....	23
4.1.1 仿真流程与模型结构.....	23
4.1.2 仿真与实验结果校准.....	25

4.2 仿真结果与分析.....	27
4.2.1 器件直流特性仿真结果与分析.....	27
4.2.2 器件击穿特性仿真结果与分析.....	30
4.2.3 器件瞬态特性仿真结果与分析.....	32
第五章 总结与展望.....	35
5.1 工作总结.....	35
5.2 未来展望.....	36
致谢.....	37
参考文献.....	39

第一章 绪论

1.1 氮化镓的优势与应用

半导体技术是 20 世纪最具影响力的技术之一，至今仍对人类社会的发展起着关键作用。它一方面推动了信息社会的进步，另一方面也深刻改变了生产、生活、交流及思维方式。半导体区别于导体与绝缘体，导电能力介于二者之间。半导体材料在社会革新的进程中起着至关重要的作用。1947 年，世界首个晶体管问世，采用了锗（Ge）材料，其室温禁带宽度为 0.66 eV。1958 年出现的集成电路仍是混合型，1961 年才诞生了真正的单片集成电路，使用的依然是 Ge 材料。到 1965 年，硅（Si）材料因其室温禁带宽度为 1.12 eV 而超越 Ge，成为主流。如今，Si 材料依然是微电子技术的核心。因为 Si 和 Ge 的发展历史较长，通常被称为第一代半导体。20 世纪 70 年代，砷化镓（GaAs）和磷化铟（InP）作为第二代半导体材料问世，主要应用于超高速、微波及大功率器件。1997 年，InP 集成电路才实现产品化。进入 20 世纪末，具有更宽的禁带宽度的氮化镓（GaN）和碳化硅（SiC）作为第三代半导体开始发展^[1]。随后，氧化镓（Ga₂O₃）和金刚石等超宽禁带半导体成为第四代半导体材料中的重要代表。表 1.1 展示了不同的半导体材料的物理参数。

表 1.1 不同半导体材料的物理参数

物理参数	Si	GaAs	InP	4H-SiC	GaN	β -Ga ₂ O ₃
禁带宽度 $E_g(\text{eV})$	1.1	1.42	1.34	3.26	3.42	4.8
相对介电常数 ϵ_r	11.8	12.9	12.5	10	9.0	9.5
电子迁移率 $\mu_n(\text{cm}^2/\text{Vs})$	1350	8500	5400	800	1200	300
击穿场强 $E_c(10^6\text{V}/\text{cm})$	0.3	0.4	0.5	3	3.3	8
电子饱和速率 $v_{sat}(10^7\text{cm}/\text{s})$	1.0	1.2	0.9	2.0	2.5	2
热导率 $\theta_K(\text{Wcm}^{-1}\text{K}^{-1})$	1.5	0.54	0.68	4.5	1.3	0.01-0.025
Baliga 功率优值: $\epsilon\mu E_{br}^3$	1	15	20	340	870	3444

由表 1.1 可以看出 GaN 材料具有多项优势：作为直接带隙半导体，可用于光电子器件；禁带宽度为 3.4 eV，使其能在高达 700°C 的温度下工作；击穿电压高，可在更高电压下工作，且能使用更薄的材料，导热性好，有利于器件尺寸缩小和集成度提高；AlGaIn/GaN 异质结构形成高密度二维电子气，并具较高迁移率，支持大工作电流和高输出功率密度；电子饱和速率大，可支持更高频率工作；化学性质稳定，抗辐射能力强。基于这些优势，GaN 基器件在光电子、电力电子和微波射频领域得到广泛应用。图 1.1 展示了 GaN 基器件目前主要应用的三大方向，分别是射频微波、电力电子和光电子。




图 1.1 GaN 基器件的应用方向

在早期的 GaN 电子器件研究中，经过多种器件结构的尝试，基于 AlGaIn/GaN 异质结构的 HFET 迅速成为主流。由于氮化物材料具有自发和压电极化效应，未掺杂的 AlGaIn/GaN、InAlN/GaN 等异质结中能形成高密度二维电子气，并且二维电子气的迁移率显著高于体电子，因此 GaN HFET 常被称为 GaN 高电子迁移率晶体管（HEMT）。氮化物电子器件的快速进展得益于 AlGaIn/GaN 异质结材料质量和 HEMT 工艺技术的提升。为实现更大的输出功率，常采用 SiC 衬底和钝化介质膜以抑制电流崩塌现象，从而提高器件的微波性能与可靠性。同时，GaN 异质结构不断发展，出现了诸如在 AlGaIn/GaN 异质界面插入薄 AlN 层、在 AlGaIn 表面加盖 GaN 帽层、在 GaN 沟道下方引入 AlGaIn 或 InGaIn 背势层等新变化，以优化 HEMT 器件结构。这些材料与工艺的进步推动了 GaN HEMT 性能的不不断提升。

1.2 缓冲层掺杂的意义

在外延生长 GaN 材料过程中，蓝宝石衬底中的氧或碳化硅衬底中的硅会随着外延过程的进行逐渐分解扩散至缓冲层。而氧（或硅）原子在 GaN 体内起到了施主杂质的作用，它们会给缓冲层提供背景载流子，引发漏电。缓冲层漏电则会使得器件夹断特性变差、击穿电压下降，进而恶化器件的输出功率、效率和增益等性能指标。

为了提高 GaN HEMT 器件的击穿电压，以保证其拥有足够大的功率密度，需要提高缓冲层的绝缘性。目前，降低缓冲层背景载流子浓度形成高阻缓冲层有几种解决方法：背势垒结构、超晶格缓冲层结构、引入受主陷阱。引入受主陷阱又分为两种技术手段：一种是引入大量的刃位错，在缓冲层中形成深受主陷阱，然而这同时会使材料的结晶质量变差，对器件产生不利影响。另一种是掺杂 Fe 或 C 引入受主陷阱，这也是实现高电阻 GaN 缓冲层的最常见方法。

进行缓冲层掺杂引入受主陷阱以获得高阻缓冲层，其主要物理机制是通过陷阱对缓冲层中存在的背景载流子进行俘获，抑制短沟道效应和减少泄漏电流，提高缓冲层的绝缘性。图 1.2 展示了受主陷阱引入后对 AlGaIn/GaN HEMT 器件能带的影响。随着受主陷阱的增加，GaN 一侧的导带边缘升高，对电子限制增强，背景载流子贡献的漏电流减小，击穿电压增大。




图 1.2 受主陷阱引入后器件能带的变化

1.3 缓冲层掺杂的研究现状

实现高阻 GaN 缓冲层的最常见方法是引入 Fe 或 C 形成受主陷阱。

Fe 掺杂的缓冲层已经得到了较为广泛的研究。2006 年 V.Desmaris^[3]等人研究对比了 AlGaIn/GaN HEMT 非故意掺杂和 Fe 掺杂两种类型的缓冲层。发现 Fe 掺杂缓冲层有利于实现更好的直流隔离,对器件的射频小信号性能没有显著的影响。然而,由于掺入 Fe 引入的 GaN 缓冲层缺陷对电子的深能级俘获作用,这会造成电流崩塌现象,使得器件的动态大信号性能降低。这表明 Fe 掺杂缓冲层所引入的陷阱具有两面性,一方面能够俘获背景载流子提高器件击穿特性,一方面能够俘获沟道载流子造成电流崩塌现象。2021 年贾富春等人^[4]研究和比较了具有不同 Fe 掺杂分布的 AlGaIn/GaN HEMT 的性能。结果表明,由于 Fe 在掺杂工艺中存在记忆效应,会在非故意掺杂缓冲层中引入 Fe 分布。较薄厚度的 Fe 掺杂缓冲层会导致非故意掺杂缓冲层中 Fe 浓度线性分布的斜率更大,即陷阱浓度更低,这有效抑制了与缓冲层相关的电流崩塌现象,显著改善了器件的直流射频性能。

C 掺杂缓冲层同样能够引入受主陷阱。与 Fe 掺杂相比,C 掺杂的优势在于能够以阶梯方式控制掺杂浓度,且不具有记忆效应,从而能够更好地控制沟道区域的杂质水平。然而,C 掺杂缓冲层引入的陷阱也更加复杂。2018 年 Johan Bergsten 等人^[5]研究了使用 C 掺杂缓冲层制造的 AlGaIn/GaN HEMT。瞬态电流测量显示 C 掺杂器件动态导通电阻值比直流情况大 3-4 倍。由于存在较为广泛的陷阱俘获效应,C 掺杂缓冲层的器件只能提供大约 Fe 掺杂样品输出功率的一半。在漏极电流瞬态测量中,发现 C 掺杂样品在位错处俘获的概率很大。位错周围的 C 簇被认为是色散增加的主要原因。

除了对于 Fe 掺杂与 C 掺杂缓冲层的分别研究,将 Fe、C 同时掺入形成 Fe/C 共掺缓冲层也有了一定的研究进展。2019 年,Lundin 等人^[6]研究发现,随着 Fe 或 C 掺杂水平的提高,掺杂引起的 GaN 外延层绝缘性能改善受限于表面形貌的恶化。对于这两种掺杂杂质,杂质相关的形貌变化特征有所不同。而 Fe/C 共掺缓冲层可以保持 GaN 表面的平整度,同时显著改善外延层的绝缘特性。2024 年苏璇等人^[7]比较了 Fe 和 Fe/C 共掺缓冲层对 AlGaIn/GaN HEMT 的影响。结果表明,Fe/C 共

掺杂缓冲层可以在不牺牲饱和电流和峰值跨导的情况下有效降低漏电流和增加击穿电压。同时, Fe/C 共掺杂缓冲层的射频特性也优于 Fe 掺杂缓冲层。漏极瞬态电流测量表明, Fe/C 共掺杂缓冲层中的电流崩塌小于 Fe 掺杂缓冲层。

截至目前, 现有文献主要集中于单独研究 Fe 掺杂或 C 掺杂在缓冲层中产生的陷阱, 关于 Fe/C 共掺杂缓冲层的研究较为有限。由于 Fe 掺杂缓冲层常用于射频器件以抑制高漏极偏置下的电流崩塌现象, 而 C 掺杂缓冲层常用于功率器件以获得关态下的高压击穿特性。因此功率和射频应用的缓冲层设计通常大不相同, 这为 GaN 基器件在同一平台上的集成带来挑战。而 Fe/C 共掺杂缓冲层则能够为高性能氮化镓功率和射频器件提供了统一的材料和工艺设计^[1], 成为解决器件可靠性问题的有效方案。

1.4 论文的研究内容与工作安排

本论文主要通过通过对 AlGaIn/GaN HEMT 中的陷阱俘获效应的测试与表征, 获取陷阱的能级信息和俘获截面, 来了解陷阱作用的物理机制。以及通过 Silvaco TCAD 仿真软件建立 Fe/C 掺杂缓冲层器件的模型, 研究 Fe/C 掺杂缓冲层对器件电学特性的影响。本论文各章的研究内容与工作安排如下:

第一章对氮化镓材料的优势与氮化镓器件的主要应用进行论述; 对氮化镓材料中的缺陷进行分类, 对缓冲层掺杂的目的与意义进行分析; 对国内外关于 Fe/C 掺杂缓冲层的研究进行调研; 最后对各章节研究内容与工作安排进行总结。

第二章对 GaN 材料中存在的缺陷进行简要介绍; 并对缓冲层中掺杂 Fe、C 引入的陷阱分别进行介绍; 对陷阱俘获作用的物理机制进行论述; 对 GaN HEMT 器件中电流崩塌现象进行解释。

第三章对 Fe 掺杂缓冲层与 Fe/C 共掺杂缓冲层两种 AlGaIn/GaN HEMT 的基本电学特性进行测量与分析; 对陷阱表征技术原理与方法进行论述; 对 Fe/C 共掺杂缓冲层中的陷阱俘获效应进行测量与表征; 最后对测量结果进行分析与总结。

第四章参考第三章中实测器件的外延结构, 通过 Silvaco TCAD 仿真软件建立 Fe/C 共掺杂缓冲层器件的模型, 并根据第三章中实测器件输出与转移特性测量结果, 对模型中的参数进行调整和校准; 通过改变掺杂杂质类型、掺杂浓度, 分别对

器件直流、击穿、瞬态特性进行仿真，最后对仿真结果进行分析与总结。

第五章对本论文的研究内容进行总结与展望。

第二章 陷阱作用原理与影响

GaN HEMT 器件在高功率开关、射频和微波领域具有显著的应用前景，但也面临着可靠性方面的挑战。缺陷是影响 GaN HEMT 器件特性的一个重要因素。因此了解缺陷的形成方式与特性，以及陷阱作用的物理机制，有利于我们实现对缺陷的控制与利用，改善器件的特性，提升器件的性能。本章将从 GaN 材料体系中的缺陷开始，针对 Fe、C 掺杂在缓冲层中引入的陷阱进行介绍，对陷阱俘获效应引起电流崩塌现象，以及两种电子注入缓冲层陷阱的物理机制作出论述。

2.1 GaN 材料中的缺陷

根据文献中已有的对于缺陷种类与能级信息的研究，GaN 材料体系中的缺陷类型有以下几种：(1)本征缺陷：包括氮空位 V_N 、镓空位 V_{Ga} 、氮反位 N_{Ga} 、镓反位 Ga_N 、氮间隙原子 N_i 和镓间隙原子 Ga_i 。(2)杂质缺陷：杂质可能来源于掺杂(Mg、Si、Fe、C),可能来源于材料生长工艺和器件制备工艺(C、H、O)，也有可能来源于环境气氛(H、O)。(3)扩展型缺陷：可能是本征缺陷的二维或三维延伸，也可能是位错。(4)表面缺陷：悬挂键、悬挂键吸附杂质、形变键^[2]。




图 2.1 GaN 材料体系中的缺陷能级分布^[8]

缺陷的存在会在能带结构中引入局部的能级，从而形成陷阱。GaN 材料体系中的陷阱信息如图 2.1 所示，其中黑色粗线为导带底部，蓝色线为可能存在的能级，

红色线为特殊情况下的能级。

在 AlGaIn/GaN HEMT 器件中, 陷阱主要来自 AlGaIn 势垒层的表面态陷阱, 以及 GaN 缓冲层中的陷阱。表面陷阱的影响可以通过使用钝化层和场板来减轻^{[9][10]}, 而缓冲层中的陷阱则更为复杂。分为非故意掺杂的缓冲层陷阱和故意掺杂的缓冲层陷阱。

在非故意掺杂的 GaN 缓冲层中, 存在常见的杂质 Si、O、C 为缓冲层提供背景载流子, 使得非故意掺杂的 GaN 材料呈现 n 型。其中杂质 Si、O 为浅施主, Si 元素主要来源于生长环境, 如碳化硅衬底。O 元素可能来源于水蒸气、氧气等杂质, 也可能来源于蓝宝石衬底 (Al_2O_3) 自下而上的扩散。C 则为双性杂质, 替代 Ga 原子成为浅施主, 替代 N 原子成为浅受主, 而在间隙位置成为深受主起到自补偿作用。C 元素可能来自于 MO 源的分解, 也可能来自于反应室内的石墨基座^[1]。

故意掺杂的 GaN 缓冲层陷阱也就是人为掺杂的 Fe、C 等杂质, 其目的就是中和非故意掺杂的 GaN 材料呈现的 n 型。在下一小节中将会进行详细介绍。

2.2 缓冲层掺杂相关陷阱

2.2.1 Fe 掺杂相关陷阱

Fe 在 GaN 中呈 $\text{Fe}^{3+/2+}$ 价态, 其受主能级分别位于价带顶 2.6 eV 和 1.7 eV。铁掺杂引入的缺陷能级范围在 $E_c - 0.5 \text{ eV} \sim 0.7 \text{ eV}$, 俘获截面为 $10^{-15} \sim 10^{-13} \text{ cm}^2$ 。有研究表明该缺陷能级可能产生于 GaN 的本征缺陷, 该缺陷与 Fe 的掺杂浓度有关, 且数量上存在一定的比例关系, 随着 Fe 掺杂浓度增加而增加^[8]。

Fe 的掺杂存在记忆效应。由于在外延过程中, Fe 及其化合物会附着在反应室腔体和管道内, 因此在关断 Fe 源后, 材料中的 Fe 的掺杂浓度不会立即下降, 导致在非故意掺杂的 GaN 材料中会形成 Fe 的尾迹, 该浓度呈现指数衰减的趋势。非故意掺杂缓冲层中的 Fe 的陷阱会对器件带来不利影响, 如产生更加明显的电流崩塌现象。在上一章中的文献调研中也表明, 因 Fe 掺杂记忆效应产生的不同尾迹的斜率也会给器件的特性带来影响。尽管如此, Fe 掺杂缓冲层目前仍然是形成高阻缓冲层而不明显降低氮化镓材料结晶质量以及器件可靠性的最佳方式。

2.2.2 C 掺杂相关陷阱

C 掺杂在缓冲层中的作用更加复杂，C 在 GaN 中具有双性性质，既可以替代 Ga 原子成为浅施主 C_{Ga} ，也可以替代 N 原子成为浅受主 C_N ，或者在间隙位置成为深受主 C_i 起到自补偿作用。研究表明 C_N 相关的陷阱能级为 $E_v + 0.71 \sim 0.94$ eV。俘获截面为 $5.5 \times 10^{-16} \sim 3.5 \times 10^{-13} \text{ cm}^2$ 。有研究表明，C 引起的电荷俘获可能通过在位错周围形成复合物实现，在 GaN/AlN 成核界面处也有少量电荷俘获^[5]。

图 2.2 展示了两种用于解释 C 在 GaN 中作用的模型，分别是自补偿模型和深受主模型。




图 2.2 C 掺杂 GaN 层中能级示意图 (a)自补偿模型 (b)深受主模型^[8]

C 与 Fe 掺杂相比的优势在于，C 的掺杂不存在记忆效应，并且能够形成阶梯式的掺杂方式。这对于我们控制掺杂和沟道之间的距离，进而减小陷阱对沟道电子的影响是一个很有利因素。然而 C 掺杂缓冲层的电流崩塌比 Fe 掺杂的更加严重，同时会导致器件动态导通电阻 R_{on} 增加， C_N 陷阱也是造成器件发生翘曲现象(kink)的原因之一^[5]。

图 2.3 展示了由本征缺陷、位错及其复合物引起的 GaN 带隙中可能的能级。




图 2.3 不同杂质相关陷阱在 GaN 带隙中可能的能级^[8]

2.3 电流崩塌现象

GaN HEMT 器件在电应力下的退化机理研究是非常重要的。电流崩塌现象 (Current Collapse, CC) 作为一种可逆的电应力退化现象, 严重限制了 GaN HEMT 器件在高频大信号驱动下的输出电流, 进而导致功率密度和功率附加效率的减小。表征电流崩塌现象较为普遍的方法就是脉冲 I-V 测试, 对器件漏极和栅极施加脉冲信号扫描测量 I-V 特性, 漏极电流的响应小于直流测量值, 图 2.4 展示了电流崩塌现象的示意图, 电流崩塌现象会导致饱和电流密度与最大跨导减小、膝点电压和动态导通电阻上升。




图 2.4 电流崩塌现象示意图

电流崩塌率 (Current Collapse Ratio, CCR) 计算公式为:

$$CCR = \frac{I_{DC} - I_{pulse}}{I_{DC}} \times 100\% \quad (2-1)$$

其中 I_{DC} 为直流信号下的漏极电流, I_{pulse} 为脉冲信号下的漏极电流。电流崩塌率直观地量化了电流崩塌现象的严重程度。

电流崩塌现象本质来源于材料中的陷阱作用。这些陷阱一方面来自表面态, 另一方面来自势垒层的深能级或缓冲层陷阱等。陷阱的作用机制可以由虚栅模型给出了很好的解释。图 2.5 展示了虚栅模型的原理图, 陷阱对电子的俘获作用, 一方面能够减少沟道的电子, 另一方面能够引起能带的抬升, 进而引起沟道的进一步耗尽, 这种对沟道电子的控制来源于陷阱的俘获而非真正栅极, 因此被称为“虚栅”。




图 2.5 虚栅模型原理图

2.4 陷阱俘获的物理机制

除了电流崩塌这种可逆的电应力退化现象，还存在不可逆的退化现象，主要的失效机理有沟道热电子注入、栅极电子注入以及逆压电效应等模型。这些失效机理与器件在大信号工作状态下的强电场有关。其中沟道热电子注入、栅极电子注入的过程均有缓冲层陷阱的参与，因此也属于陷阱俘获作用的物理机制。下面对于两种物理机制进行解释。

2.4.1 沟道热电子注入

在器件处于开态、关态或承受射频工作应力时，沟道内的电子可能被强电场加速为高能热电子。这些电子有可能发生实空间迁移，逸出沟道量子阱，被表面或缓冲层中的陷阱俘获，导致沟道内电子浓度减少，进而造成漏电流增大和跨导性能下降。此外，高能热电子还可能与晶格发生碰撞，形成新的缺陷，进一步加速器件的性能退化。图 2.6 展示了沟道热电子注入机制的示意图。




图 2.6 沟道热电子注入示意图

2.4.2 栅极电子注入

在研究电流崩塌现象的过程中，一种较具影响力的观点认为，栅极电流会将电子注入到 AlGaN 势垒层的表面区域。这一过程导致表面负电荷增加，虚栅结构被充电，从而削弱了沟道中电子的气密度，最终引发电流崩塌现象。Trew 等人^[12]进一步提出，在栅极接近漏极的边缘区域，存在一个强烈的电场峰值。这一局部电场可以促使栅极上的电子通过隧穿效应注入势垒层的表面。注入后的电子可能在表面陷阱之间通过跳跃机制传导，形成栅极与漏极之间的泄漏路径，如图 2.7 所示。这种由栅电流引发的表面陷阱充电效应，会提高势垒层的势垒高度，进一步抑制其下方沟道中电子的浓度，导致源漏电流与器件跨导性能的下降。




图 2.7 栅极电子注入示意图

电子注入表面陷阱不仅仅是一个暂时性的干扰过程，它还可能在长期内引发器件栅极区域的不可逆损伤，尤其是在肖特基栅结构中，这种退化可能表现为击穿电压下降、栅控能力减弱等问题。此外，在器件受到高温热电子注入或者由于压电反向效应引发应力集中的情况下，这种陷阱充电效应可能对退化过程起到重要的作用，成为不可逆的退化机制的一部分。

在这一章中，我们探讨了 GaN HEMT 器件中陷阱作用的原理及其对器件性能的影响。其中，缓冲层中的陷阱尤为关键。Fe 和 C 是常见的故意掺杂元素，Fe 掺杂虽能有效提高缓冲层电阻，但存在记忆效应，可能引发电流崩塌；而 C 掺杂具有可控性强的优势，但易导致更严重的动态导通电阻上升及器件翘曲等问题。本章还详细分析了电流崩塌这一由陷阱俘获效应引起的可逆退化现象，其机制可通过虚栅模型解释。此外，沟道热电子注入与栅极电子注入两种机制也揭示了陷阱在不可逆退化中的关键作用。

第三章 器件电学特性测量与陷阱表征

为了分析 Fe/C 掺杂缓冲层对 AlGaN/GaN HEMT 器件电学性能产生的影响，了解陷阱俘获效应的作用机制，并为器件仿真中的参数选取与仿真结果可信度提供支持，在这一章中对 AlGaN/GaN HEMT 器件进行电学特性的测量。测量内容分为：直流特性的测量、动态特性测量、漏极瞬态电流测量，其中漏极瞬态电流用于表征缓冲层掺杂器件引起的陷阱俘获效应。

3.1 测试器件结构

本次测量两种不同缓冲层结构的器件，分别是仅 Fe 掺杂的缓冲层和 Fe/C 共掺的缓冲层，命名为样品 A 与样品 B。除了缓冲层的掺杂分布外，其余外延结构和制造工艺均相同，以便更好的探究缓冲层掺杂对器件性能的影响。

图 3.1 展示了两样品的的外延结构，从下往上，外延结构依次为：SiC 衬底、1 nm 的 AlN 成核层、1 μm 的 GaN Fe/C 掺杂缓冲层、0.4 μm 的 i-GaN 缓冲层、1 nm 的 AlN 插入层、20 nm 的 AlGa_{0.25}N 势垒层以及 2 nm 的 GaN 帽层。样品 A 与样品 B 的栅极长度和宽度分别为 0.5 μm 和 50 μm ，栅源间距和栅漏间距分别为 0.9 μm 和 2.1 μm 。




图 3.1 样品 A 与样品 B 的外延结构图

二次离子质谱（SIMS）能够定量分析各种掺杂杂质在 GaN 材料中的分布，图 3.2 展示了 SIMS 分析结果。可以看出，在样品 A 中，Fe 的掺杂浓度较高，而样品 B 中 Fe 的掺杂浓度较低，其目的是减少由于 Fe 的以及效应而扩散到 UID-GaN 层

中的 Fe 的尾迹。并且样品 B 中采用了两步 C 掺杂工艺，靠近沟道的区域掺杂浓度较低，远离沟道的区域掺杂浓度较高，这保证 C 在有效补偿缓冲层背景载流子、提高缓冲层绝缘性的同时，尽可能减小对沟道的影响。




图 3.2 样品 A 与样品 B 的 SIMS 分析结果

3.2 器件基本电学特性测量

3.2.1 直流特性测量

本次测量采用的测量设备为 KEITHLEY 4200。首先在室温下(25°C)对器件的转移特性进行测量，设置 V_{ds} 为 10 V，测量 V_g 从 -6 至 1 V 之间的漏极电流 I_d 。




图 3.3 样品 A 与样品 B 的转移特性图

图 3.3 为样品 A 和样品 B 在半对数坐标下的转移特性, 规定漏极电流为 1 mA/mm 时的栅压为阈值电压。可以看到, 样品 B 的阈值电压相对于样品 A 更负。经过计算, 样品 A 和样品 B 的峰值跨导分别为: 305.8 mS/mm 和 306.0 mS/mm。器件在 -6 V 的栅压下, 样品 A 漏电流为 76.7 mA/mm, 样品 B 漏电流为 139.2 mA/mm。

通过对比样品 A 和样品 B 中扩散到非故意掺杂缓冲层的 Fe 的尾迹可以给出解释: 由于样品 A 在缓冲层中掺入了较高浓度的 Fe 杂质, 因此栅下有浓度较高的 Fe 的掺杂分布, 即较高的陷阱浓度, 使得陷阱对沟道中载流子的俘获作用增强, 则整体的电流会减小, 因此阈值电压正向移动。从能带的角度来解释, 更多陷阱的引入能够补偿背景载流子而形成更多的固定负电荷, 产生由沟道指向缓冲层的电场, 从而抬高 GaN 一侧的导带, 提高对二维电子气的限制能力^[14]。因此, 样品 A 也可能拥有更低的 2DEG 迁移率。由于样品 A 在沟道下方的陷阱浓度更高, 在关断状态下, 样品 A 有着更小的泄漏电流。

接下来, 在室温下对器件的输出特性进行测量, 设置 V_g 分别为 -3 V, -2 V, -1 V, 0 V, 1 V, 测量 V_{ds} 从 0 V 至 10 V 之间的漏极电流 I_d 。图 3.4 为样品 A 和样品 B 的输出特性。可以看到, 在相同的栅压下, 样品 A 的漏极电流小于样品 B, 这与转移特性所测量的结果一致。这是由于样品 A 在非故意掺杂缓冲层中有着更高的陷阱浓度, 对载流子的俘获作用更强。并且这一差异在器件工作在饱和区更加明显, 而线性区差异较小, 这表明器件工作在饱和区时陷阱俘获效应更强, 这也为表征缓冲层掺杂引入的陷阱俘获效应时的漏极偏置选择提供指导。




图 3.4 样品 A 与样品 B 的输出特性图

3.2.2 动态特性测量

在室温下对器件的脉冲输出特性进行测量。设置栅极与漏极产生脉冲宽度为 $100\ \mu\text{s}$ 、上升下降时间均为 $20\ \text{ns}$ 的脉冲信号，测量 V_g 分别为 $-3\ \text{V}$ ， $-2\ \text{V}$ ， $-1\ \text{V}$ ， $0\ \text{V}$ ， $1\ \text{V}$ ， V_{ds} 从 $0\ \text{V}$ 至 $10\ \text{V}$ 之间的漏极动态电流。

图 3.5 为样品 A 和样品 B 直流输出特性与脉冲输出特性的对比图。可以看到，在脉冲偏置下，漏极电流相较于直流偏置有一定的减小情况，产生了电流崩塌现象。分析可知，产生电流崩塌的原因主要与缓冲层的陷阱有关。当器件在脉冲栅压下突然导通，部分电子在电场作用下由沟道注入缓冲层，被 Fe/C 的陷阱俘获，形成固定的负电荷，减少了沟道电子的浓度，表现为漏极瞬态电流减小，动态导通电阻增大。这一差异同样在器件工作在饱和区时更加明显，而线性区差异较小，这表明器件工作在饱和区时陷阱俘获效应更强。对比可知，样品 B 的电流崩塌现象小于样品 A，这与样品 B 在沟道下方更弱的 Fe 的尾迹有关。




图 3.5 (a)样品 A 和(b)样品 B 的脉冲输出特性图

3.3 陷阱俘获效应的测试与表征

3.3.1 测试原理与表征方法

基于以上对于器件基本电学特性的测量，可以看到缓冲层陷阱对器件性能的显著影响。接下来需要对缓冲层的陷阱进行表征，这有助于我们了解 Fe/C 陷阱所在的能级信息以及俘获截面等特性。

目前由很多方法用于研究半导体中的陷阱俘获行为。深能级瞬态谱 (Deep Level Transient Spectroscopy, DLTS) 是一种广泛应用于半导体材料与器件研究中

的表征技术，主要用于检测和分析材料中能带间的深能级陷阱。以 DLTS 基于电容瞬态的测量原理为例，肖特基势垒或 p-n 结在特定偏置条件下处于稳态，随后施加脉冲激发，使载流子被注入陷阱。当激发结束后，陷阱重新释放载流子，导致结电容发生瞬态变化。该电容的恢复过程与陷阱能级有关，DLTS 系统通过设定温度扫描与率窗来分析这些瞬态信号，从而提取陷阱的热发射率、能级位置和浓度。陷阱的热发射率 e_n 可由以下公式描述：

$$e_n = \sigma_n v_{th} N_C \exp\left(-\frac{E_T - E_C}{kT}\right) \quad (3-1)$$

其中， σ_n 为电子俘获截面， v_{th} 为热电子速率， N_C 为导带有效态密度， E_T 为陷阱能级， E_C 为导带底， k 是玻尔兹曼常数， T 是温度。然而，由于 DLTS 技术依赖于电容的测量，而一些器件的实际尺寸较小，很难在非常短的时间内测量非常小的电容，因此并不是小尺寸器件的最佳测量方式。

本文使用了一种基于漏极电流瞬态（Drain Current Transient, DCT）变化的 AlGaN/GaN HEMT 器件陷阱表征方法^[13]，对缓冲层中 Fe/C 掺杂引入的陷阱进行表征。DCT 是一种快速且可靠的陷阱表征方法，它通过在栅极与漏极施加快速的电压的突变，观察漏极瞬态电流随时间的变化情况，来分析陷阱在此过程中的俘获与释放行为。该表征方法的过程包括：瞬态漏极电流采集、时间常数提取、陷阱激活能与俘获截面计算。

首先进行瞬态漏极电流的采集。本次 DCT 测试使用的测试仪器与器件基本电学特性测试的仪器相同，为 KEITHLEY 4200，外加一个变温加热板，用于为陷阱俘获与释放提供不同的温度条件。KEITHLEY 4200 测试仪器的组成如图 3.6 所示，由矩阵开关、半导体参数分析仪（SPA）和探针台三部分组成。



图 3.6 KEITHLEY 4200 测试仪器的组成部分

在进行 DCT 测试时，需要对器件的栅极与漏极施加填充偏置 (V_F)，用于诱导缓冲层陷阱对载流子进行俘获，即电子填充陷阱能级的过程，偏置施加的时间被称为填充时间 t_F 。在施加一定时间的填充偏置后，改变偏置条件至测量偏置 (V_M)，此时对漏极电流进行时间维度的扫描，得到漏极电流随时间变化的关系曲线。图 3.7 为漏极和栅极施加的脉冲信号以及漏极瞬态电流的示意图。




图 3.7 DCT 测试脉冲信号示意图

对于偏置的设置要求如下：填充偏置通常使器件处于关态并保持一段时间，测量偏置通常使器件处于开态或半开态，且工作在饱和区，这是由于陷阱俘获/释放现象在器件工作在饱和区时更加显著。陷阱在不同温度下俘获释放电子的快慢不同，因此电流的变化情况也有所不同，填充偏置、测量偏置与填充时间的选择将直接影响表征结果是否显著。

接下来进行时间常数的提取。首先，我们假设电流的变化完全是由于器件中陷阱的俘获与释放行为引起的，陷阱所引起的瞬态电流增加/减小的时间点，表征了陷阱在该时刻释放/俘获载流子，即该陷阱所对应的时间常数。对于单个陷阱能级，其引起的漏极瞬态电流的变化过程都以指数方式在时间上衰减，因为载流子从非平衡状态恢复的过程，其衰减率与该状态下载流子的数量成正比，这使得该过程遵循指数时间依赖性。因此该过程可以由公式 3-2 表示：

$$I_{ds}(t) = \Delta I \exp(-t/\tau_i) + I_{\infty} \quad (3-2)$$

其中， $I_{ds}(t)$ 为漏极瞬态电流， t 为时间， τ 为该陷阱的时间常数， ΔI 为其影响电流变化的幅值， I_{∞} 为稳定之后的电流值。

而对于实际情况，如多种杂质掺杂缓冲层的器件，其缓冲层中存在多个陷阱能

级，需要假设漏极瞬态电流的变化是由几个独立的陷阱能级俘获和释放过程组成，每个陷阱能级对电流的贡献符合线性叠加的关系。陷阱信息以指数变化的形式存在于漏极瞬态电流相应中，如公式 3-3 所示：

$$I_{ds}(t) = \sum \Delta I_i \exp\left(-(t/\tau_i)^{\beta_i}\right) + I_{\infty} \quad (3-3)$$

其中， $I_{ds}(t)$ 为漏极瞬态电流， t 为时间， τ_i 为第 i 个陷阱的时间常数， β_i 为该陷阱的拉伸系数， ΔI_i 为其影响电流变化的幅值， ΔI_i 的正负则分别表示俘获与释放的过程，表示陷阱对电流的贡献为增加/减小。 I_{∞} 为稳定之后的电流值。

我们选取若干个预先定义的时间常数 τ_i ，这些时间常数在对数时间上等距排列。对于拟合后的电流变化曲线，若某一时间常数对应的系数 ΔI_i 大于 0，则表示存在陷阱释放的过程，若对应的系数 ΔI_i 小于 0，则表示存在陷阱俘获的过程，若对应的系数 ΔI_i 小于 0，则表示该时间常数上不存在陷阱的俘获或释放。对拟合曲线关于对数时间求导，通过获取导数曲线的峰值信息即可得到陷阱对应的时间常数。

最后，进行陷阱激活能与俘获截面计算。在获得陷阱的时间常数之后，利用时间常数随温度上升而减小的规律，结合 Arrhenius 关系式即可计算得到陷阱的激活能与俘获截面。Arrhenius 关系式如公式 3-4 所示：

$$\ln(\tau_n T^2) = \frac{E_a}{kT} - \ln\left(\frac{\sigma_n N_C v_{th}}{g T^2}\right) \quad (3-4)$$

其中 E_a 为陷阱激活能， σ_n 为陷阱俘获截面， T 为温度， N_C 为导带态密度， g 为简并因子， v_{th} 为热电子速率， τ_n 为陷阱在该温度下的时间常数。

3.3.2 测试结果及分析

对样品 B 展开 DCT 测试，根据样品 B 测量得到的转移特性与输出特性结果，选择填充偏置为 $V_{GF} = -3$ V， $V_{DF} = 15$ V，测量偏置为 $V_{GM} = 0$ V， $V_{DM} = 5$ V，脉冲延时（填充时间）设定为 $t_F = 0.3$ s，脉冲宽度（采样时间）为 $t_W = 0.5$ s，脉冲上升与下降时间分别设置为 $t_{rise} = 1.5 \times 10^{-5}$ s 和 $t_{fall} = 1 \times 10^{-4}$ s。

在 10^{-5} s 到 10^{-1} s 时间范围内测量漏极电流的恢复过程。使用变温台改变器件工作的温度，进行温度范围从 25℃ 到 130℃ 的 DCT 测量。图 3.8 展示了样品 B 在 25℃ 时 DCT 数据与拟合结果。可以看到拟合函数在数据前端与末端的拟合度均比较好，这也为下文中时间常数的提取提供可靠支持。




图 3.8 样品 B 在 25°C 时 DCT 数据与拟合结果

接下来对所测所有时间范围内的测量结果进行多指数函数拟合和求导，提取时间常数并获取陷阱信息。结果表明样品 B 表现出了两种类型的陷阱(F1 和 C1)。在 25°C ~ 85°C 下，漏极瞬态电流在对数时间下的拟合结果和导数曲线如图 3.9 所示，导数曲线的峰值点对应陷阱的时间常数。可以看到，随着温度的上升，陷阱的时间常数减小。样品 B 表现出的第一种类型的陷阱 F1，在图中提取时间常数和对应的温度进行 Arrhenius 拟合，拟合结果如图 3.10 所示，得到该陷阱的能级为 $E_C - 0.50$ eV，俘获截面为 $1.5 \times 10^{-15} \text{ cm}^2$ ，该陷阱是由 Fe 的掺杂引入的和 N 相关的点缺陷，属于受主陷阱。在 $10^{-5} \sim 10^{-1} \text{ s}$ 的时间窗口内，陷阱 F1 在低温 (25°C ~ 85°C) 范围内占主导作用。




图 3.9 陷阱 F1 的 DCT 拟合曲线导数图




图 3.10 陷阱 F1 的 Arrhenius 拟合结果

在 $100^{\circ}\text{C} \sim 130^{\circ}\text{C}$ 下，漏极瞬态电流在对数时间下的导数曲线和 Arrhenius 关系式拟合结果如图 3.11 所示，出现了两个极值点。第一个峰为陷阱 F1，时间常数随着温度的升高而向左移动。而在陷阱 F1 之后，出现了向下凹陷的谷，为样品 B 表现出第二种类型的陷阱 C1，在图中提取时间常数和对应的温度进行 Arrhenius 拟合，得到该陷阱的能级为 $E_V + 0.79 \text{ eV}$ ，俘获截面为 $1 \times 10^{-13} \text{ cm}^2$ 。




图 3.11 陷阱 C1 的 DCT 拟合导数曲线与 Arrhenius 拟合结果

本论文第二章中提到，C 具有双性性质，它既可以取代 N 成为受主陷阱，也可以取代 Ga 成为施主陷阱。然而，由于所需的形成能较低，意味着 C 取代 N 的可能性更高^[15]，因此，通常情况下掺杂 C 会引入受主陷阱。本次测试的结果表明，

C1 的能级和俘获截面与 C_N 陷阱的空穴的热激发机制非常吻合^[16]，由此确定该陷阱是由 C 取代 N 引入的，属于受主陷阱。这表明本次测试的 C 的陷阱符合第二章中提到的深受主模型。陷阱 C1 捕获电子比释放电子更容易，因此会引起电流的下降，导数峰值点为负值。对比陷阱 F1 与 C1 的导数峰值，可知陷阱 F1 引起的电流增加远大于陷阱 C1 引起的电流减小，这是由于在沟道处，样品 B 中 Fe 的掺杂浓度比 C 高大约一个数量级。在 $0 \sim 10^{-1}$ s 的时间窗口内，陷阱 F1 在高温（ $100^\circ\text{C} \sim 130^\circ\text{C}$ ）占主导作用，陷阱 C1 为次要作用。

以上确定了两种陷阱的能级与俘获截面，下面对陷阱俘获与释放的行为进行分析与解释。如图 3.12 所示，Fe 和 C 的陷阱在 GaN 的禁带中分别引入了能级 F1 和 C1。两种陷阱均为受主陷阱，F1 靠近导带，参与电子的俘获与释放；C1 靠近价带，参与空穴的俘获与释放。过程（1）：当施加填充偏置时，器件在关态和较大的漏极电压下，位于导带的电子被 F1 俘获，这使得缓冲层中形成许多负的固定点荷，而空穴被 C1 俘获，由于受主陷阱被电子占据时带负电，不被电子占据时呈电中性，因此 C1 此时不带电。过程（2）：当施加测量偏置时器件导通，此时 F1 开始向导带释放电子，缓冲层中的负电荷减少，因此对沟道 2DEG 的限制减小，被释放的电子注入到沟道中，引起电流的增加。由于 F1 的能级较浅，释放电子的时间常数较小，因此先于 C1 引起电流的变化。随后，F1 能级上的电荷释放完毕，电流恢复平缓。过程（3）：F1 被电子再次占据，空穴被 C1 发射到价带，缓冲层再次形成了固定的负电荷，引起电流的略微减小。过程（4）：随着空穴再次被 C1 俘获，引起电流的再次增加。




图 3.12 陷阱俘获与释放示意图

第四章 Fe/C 共掺杂缓冲层 HEMT 仿真

在上一章中对比了 Fe 掺杂与 Fe/C 共掺两种样品直流情况下的转移、输出和动态输出特性，并通过漏极瞬态电流的测量，针对 Fe/C 共掺杂样品的陷阱俘获效应进行了表征，并分别计算得到了与 Fe、C 相关的两种陷阱的能级与俘获截面信息。为了进一步分析缓冲层陷阱的掺杂浓度与掺杂分布对器件电学特性的影响，以及明确 Fe、C 掺杂缓冲层 HEMT 器件的区别，本章通过 Silvaco TCAD 仿真软件建立了 AlGaIn/GaN HEMT 器件的仿真模型，对器件的直流、击穿、瞬态特性仿真结果进行分析，进一步加深对本课题的研究。

4.1 器件仿真模型建立

4.1.1 仿真流程与模型结构

本次研究使用 Silvaco TCAD 仿真软件中的二维器件仿真工具 Atlas。完成了结构生成、设定材料模型、计算方法、器件特性获取和结果分析部分。图 4.1 展示了 Silvaco TCAD 仿真软件中仿真工具 Atlas 的仿真流程中的状态组与状态。

状态组	状态
1.结构描述—————	— MESH
	— REGION
	— ELECTRODE
	— DOPING
2.材料模型描述———	— MATERIAL
	— MODELS
	— CONTACT
	— INTERFACE
3.数值计算方法———	— METHOD
4.求解描述—————	— LOG
	— SOLVE
	— LOAD
	— SAVE
5.结果分析—————	— EXTRACT
	— TONYPLOT

图 4.1 ATLAS 命令组及其主要状态^[17]

首先，参考第三章测试中的样品 B 建立了器件的仿真模型。考虑到模型在满足自身可靠性与准确性的同时有较快的计算收敛速度，对实测器件中与此次研究相关度不大的器件结构进行简化，忽略了 GaN 帽层与 AlN 插入层。设计外延结构如图 4.2 所示，从下到上依次为：0.4 μm 的 Fe/C 共掺杂 GaN 缓冲层、0.4 μm 的 C 掺杂 GaN 缓冲层、0.4 μm 的非故意掺杂（UID）GaN 缓冲层和 20nm 的 AlGaIn 势垒层（AlGaIn 中 Al 的组分为 25%），表面为 SiN 钝化层。T 型栅尺寸参数如下：栅脚与栅帽的厚度均为 0.1 μm ，其中栅帽长度为 1.2 μm ，栅脚长度为 0.5 μm ，栅源间距为 0.9 μm ，栅漏间距为 2.1 μm 。



图 4.2 器件仿真模型外延结构图

接下来对缓冲层掺杂进行定义，为了便于不同区域缓冲层的区分，将缓冲层由下到上分别命名为区域 1、区域 2 和区域 3。参考实测器件（样品 B）的 SIMS 测试结果，考虑由于 Fe 的记忆效应扩散到 UID 缓冲层的部分，对缓冲层的掺杂分布定义如下：区域 1 为 Fe/C 共掺杂 GaN 缓冲层，Fe 进行浓度为 $1 \times 10^{18} \text{ cm}^{-2}$ 的均匀掺杂，C 进行浓度为 $4 \times 10^{17} \text{ cm}^{-2}$ 的均匀掺杂；区域 2 为 C 掺杂 GaN 缓冲层，C 进行浓度为 $8 \times 10^{16} \text{ cm}^{-2}$ 的均匀掺杂，Fe 进行峰值浓度为 $1 \times 10^{18} \text{ cm}^{-2}$ 的高斯分布掺杂；区域 3 为非故意掺杂（UID）GaN 缓冲层，Fe 进行峰值浓度为 $8 \times 10^{16} \text{ cm}^{-2}$ 的高斯分布掺杂，C 进行浓度为 $8 \times 10^{16} \text{ cm}^{-2}$ 的均匀掺杂。研究表明与 Fe 掺杂相关的陷阱起源于沿材料位错聚集的点缺陷，这种缺陷产生于 GaN 的本征缺陷，而非 Fe 杂质原子本身。由于陷阱的浓度与 Fe 掺杂的浓度存在一定的比例关系（通常为 0.1~0.01），随着 Fe 掺杂浓度增加而增加。在本次仿真中，设置该比例为 0.05，因此对于 Fe 掺杂，在缓冲层中引入 Fe 掺杂浓度 0.05 倍的受主陷阱，陷阱能级位置与俘获截面信息参考第三章中基于 DCT 的陷阱表征结果。由于 C 掺杂相关的陷阱

更加复杂，可能引入多个能级，而每种能级的陷阱数量之间的占比难以量化，因此在本次仿真中的掺杂参考第三章中基于 DCT 的陷阱表征结果，即认为 C 掺杂的原子均取代 N 而引入受主陷阱，陷阱的浓度与 C 掺杂的浓度按照 0.05 倍的比例关系计算，陷阱能级位置与俘获截面信息参考第三章中基于 DCT 的陷阱表征结果，最终得到缓冲层中受主陷阱的掺杂分布如图 4.3 所示。




图 4.3 缓冲层中受主陷阱的掺杂分布图

由于在外延生长 GaN 材料过程中，蓝宝石衬底中的氧或碳化硅衬底中的硅会随着外延过程的进行逐渐分解扩散至缓冲层。而氧（或硅）原子在 GaN 体内起到了施主杂质的作用，它们会给缓冲层提供背景载流子，因此对缓冲层的三个区域进行掺杂浓度为 $2 \times 10^{15} \text{ cm}^{-2}$ 的 n 型掺杂，来模拟背景载流子对缓冲层的影响。此外，对源、漏电极区域进行掺杂浓度为 $2 \times 10^{18} \text{ cm}^{-2}$ 的 n 型掺杂，形成欧姆接触。

接着对仿真过程中使用的物理模型进行设置。针对 GaN、AlGaN 材料，设置了适合的能带模型、适用于 III-V 族化合物异质结的极化模型、载流子低场迁移率模型、载流子高场速度饱和模型和载流子 SRH 复合模型^[17]。在对击穿特性进行仿真时，还需要激活碰撞电离模型。设置输出电子迁移率、能带结构、极化电荷等信息。

最后进行模型的计算求解，使用牛顿迭代法来求解非线性偏微分方程，对器件仿真模型的直流、击穿、瞬态特性进行仿真与分析。

4.1.2 仿真与实验结果校准

由于仿真中物理模型的参数设置无法完全贴合器件的实际情况，因此仿真结

果也会与实际器件存在偏差,需要进行模型参数的校准。仿真模型外延结构的建立与缓冲层掺杂均参考了第三章中的样品 B,因此在模型校准的过程中,同样参考样品 B 的转移特性与输出特性。对极化模型中的自发极化和压电极化缩放因子进行调整,使得仿真模型的转移特性与实测器件吻合,对高场载流子速度饱和模型的模型参数进行调整,以匹配输出特性。

校准后器件转移特性与输出特性的仿真与实测对比如图 4.4 和 4.5 所示。可以观察到,仿真结果更加理想化。仿真与实测器件的阈值电压基本吻合,且在栅压小于 0 时拟合度较好,但随着栅压大于 0 后逐渐增加,仿真结果逐渐偏离实测结果。对于输出特性,仿真与实测结果在线性区基本吻合,而在饱和区仿真结果的电流小于实测结果。分析认为这是仿真模型对于器件结构的简化导致的,由此可见,器件仿真并不能精确地为器件实际特性提供数据上的支持,但可以为分析器件内部特性、设计器件结构提供定性的参考。




图 4.4 仿真与实测转移特性对比




图 4.5 仿真与实测输出特性对比

4.2 仿真结果与分析

在上一小节中建立了 Fe/C 共掺杂缓冲层的器件结构，本小节将会对已建立的器件结构进行直流特性、击穿特性、瞬态特性仿真，并分别对结果进行分析。探究掺杂杂质种类、掺杂浓度、掺杂区域对器件各特性的影响。

4.2.1 器件直流特性仿真结果与分析

首先是直流特性的仿真与分析。为了直观地体现缓冲层 Fe、C 掺杂对器件带来的影响，分别设置了四种掺杂情况，分别是：Fe/C 共掺缓冲层、Fe 掺杂缓冲层、C 掺杂缓冲层、非故意掺杂（UID）缓冲层，掺杂区域与掺杂浓度均与实测器件（样品 B）SIMS 结果保持一致，对这四种情况下器件的转移特性、载流子浓度、能带结构进行对比。

对四种掺杂情况下器件的转移特性进行仿真，仿真结果如图 4.6 所示。Fe/C 共掺缓冲层的器件在关断时的漏电流相较于 UID 缓冲层有明显的减小，这是由于受主陷阱对载流子的俘获作用；而 Fe 掺杂缓冲层和 C 掺杂缓冲层的器件漏电流改善情况次于 Fe/C 共掺缓冲层，这是由于受主陷阱从掺杂浓度较低，俘获作用较弱。




图 4.6 四种掺杂情况下的转移特性

接下来对四种掺杂情况下器件栅下的背景载流子浓度进行仿真，仿真结果如图 4.7 所示。Fe 掺杂缓冲层器件中背景载流子浓度相较于 UID 缓冲层有所降低，而 C 掺杂缓冲层与 Fe/C 共掺缓冲层的下降更为明显，这说明在 Fe/C 共掺缓冲层中 C 的陷阱俘获占主导，随着栅下深度的增加，缓冲层中背景载流子浓度指数衰

减,这使得这两种器件的缓冲层拥有极高的绝缘性,这意味着击穿特性将会得到较大的改善。




图 4.7 四种掺杂情况下的载流子浓度

最后对四种掺杂情况下器件栅下的能带结构进行仿真,仿真结果如图 4.8 所示。Fe 掺杂的器件,在 AlGaN/GaN 异质结处, GaN 一侧导带能级被抬高,提高了异质结处对于 2DEG 的约束能力。Fe/C 共掺缓冲层中能带抬高的现象更加明显,并且导带能级的抬高主要发生在缓冲层区域 2 和区域 3。




图 4.8 四种掺杂情况下的导带结构图

单独对比 Fe 和 C 掺杂缓冲层的器件的仿真结果,发现不论是栅下载流子的浓度,还是导带的高度, C 掺杂的缓冲层都表现出更高的绝缘性,即使在图 4.3 中每个区域 C 的掺杂浓度都比 Fe 低大约一个数量级。这是因为相较于 Fe, C 掺杂引入的受主陷阱能级更深,俘获背景载流子后能够形成更多且更加稳定的固定负电荷,

根据 Poisson 方程对于电势分布与电荷密度之间关系的描述，更多的电荷意味着更大的空间电场与电势变化，因此能带的抬升更明显，缓冲层的绝缘性更强。

在以上仿真中，对 C 进行了阶梯掺杂，靠近沟道区域掺杂浓度较低，远离沟道区域掺杂浓度较高。为了探究 C 掺杂分布对器件的影响，设置了另外两种掺杂方式，C 掺杂相关的受主陷阱浓度分布如图 4.9 所示，分别是 Type A、Type B 和 Type C，其中 Type A 与 Type C 的掺杂顺序完全相反。由于在材料外延生长过程中，Fe 掺杂具有记忆效应，因此在仿真中不能模拟 C 掺杂一样的分布方式，为了避免其对仿真结果带来的影响，不进行 Fe 的掺杂。




图 4.9 三种 C 掺杂方式的浓度分布图




图 4.10 三种 C 掺杂类型的导带结构图

对三种类型的分布进行了能带结构的仿真，GaN 一侧的导带结构如图 4.10 所示。可以观察到，在总的掺杂浓度相同的情况下，三种掺杂类型对于能带的抬升

高度一致。随着高浓度掺杂的区域逐渐靠近沟道处，能带抬升的速度加快，异质结处形成了更窄的量子阱，增加了对沟道电子的约束能力。在沟道下方的区域，由于能带更快的抬升，背景载流子的浓度迅速下降，这更好的增强了缓冲层的绝缘性。这表明高浓度掺杂的区域越靠近沟道，缓冲层的绝缘性越强，器件的击穿特性也会更好。在下一小节，将会对这三种掺杂类型的器件进行击穿特性仿真。同时，较高的掺杂浓度也会给器件带来不利影响，本论文在 4.2.3 器件瞬态特性仿真中将给出详细的分析。

4.2.2 器件击穿特性仿真结果与分析

接下来进行击穿特性的仿真与分析。规定击穿标准为电流密度达到 $1\text{mA}/\text{mm}$ 时的漏极电压，对 UID、C 掺杂、Fe 掺杂、Fe/C 共掺杂四种掺杂情况下器件的关态($V_G = -8\text{V}$)击穿特性进行仿真，仿真结果如图 4.11 所示。随着漏极电压的增加，UID 缓冲层与 C 掺杂缓冲层的器件很快被击穿，这是由于 UID 缓冲层未引入受主陷阱，而 C 掺杂缓冲层在异质结下方 $0 \sim 0.4\mu\text{m}$ 区域掺杂浓度较低的原因。而 Fe 掺杂缓冲层器件的击穿电压有明显提高，这是因为 Fe 较高的掺杂浓度，以及 Fe 掺杂具有记忆效应，在异质结下方 $0 \sim 0.4\mu\text{m}$ 区域引入了更多的受主陷阱，提高了器件的击穿特性。Fe/C 共掺缓冲层器件的击穿电压最高，这表明 C 的掺杂浓度虽然比 Fe 小一个数量级，依旧有效提高了缓冲层的绝缘性。以上结果说明，击穿特性的好坏与缓冲层的掺杂浓度密切相关。




图 4.11 四种缓冲层掺杂情况下击穿特性

图 4.12 展示了 Fe 掺杂与 Fe/C 共掺杂缓冲层的器件在关态($V_G = -8V$), 漏极电压为 100V 时的电流密度, 此时 Fe 掺杂缓冲层器件已被击穿, 而 Fe/C 共掺杂缓冲层未被击穿。可以观察到, 两种器件的漏电路径主要为区域 2 ($0.4\mu m \sim 0.8\mu m$) 的缓冲层。随着 C 掺杂的引入, 器件的漏电范围有一定的缩小, 而泄露电流则有明显的减小情况。这进一步表明, Fe/C 共掺杂缓冲层对器件的击穿特性有明显的提升作用。




图 4.12 Fe 与 Fe/C 共掺杂缓冲层的电流密度

为探究器件击穿特性在不同缓冲层掺杂区域下的变化规律, 本文还对三种不同 C 掺杂分布的器件的击穿特性进行了仿真, 此过程不进行 Fe 的掺杂以排除干扰, 仿真结果如图 4.13 所示。可以观察到, 随着高掺杂浓度的区域到沟道的距离逐渐减小, 器件的击穿电压也逐渐提升。这表明器件的击穿电压不仅与掺杂浓度有关, 还与掺杂的位置有关。高浓度的掺杂区域越靠近沟道, 其对器件击穿特性的提升将更加显著。




图 4.13 三种缓冲层掺杂分布下器件的击穿特性

4.2.3 器件瞬态特性仿真结果与分析

最后，对器件瞬态特性进行仿真与分析。设置填充偏置为($V_{GF} = -1$ V, $V_{DF} = 15$ V)，测量偏置为($V_{GM} = 0$ V, $V_{DM} = 5$ V)，陷阱填充的时间为 $t_F = 0.1$ s。对 Fe 掺杂缓冲层器件的漏极瞬态电流进行仿真，漏极电流归一化后电流的恢复曲线如图 4.14 所示。随着电压由填充偏置变为测量偏置，漏极电流没有立刻变为直流情况下的电流值，而是在 10^{-5} s 至 10^{-3} s 之间从一个小于直流电流的值逐渐恢复。漏极电流的变化符合指数函数的增长趋势，这与第三章中的测量结果一致。




图 4.14 Fe 掺杂器件的电流恢复曲线

对于 C 掺杂缓冲层的器件，引入了与第三章实验结果一致的受主陷阱，参与对空穴的俘获。由于 C 引入的陷阱较深，陷阱发射的时间常数较大，在常温的测试与仿真中电流的变化都不明显，因此提高了仿真中温度的设置。对器件进行瞬态特性仿真，归一化后的电流恢复曲线如图 4.15 所示。结果表明，C 相关的受主态空穴陷阱会引起漏极瞬态电流的减小，即动态导通电阻 R_{on} 的增加。随着温度的升高，陷阱发射的时间常数减小，且电流降低的幅度也会增加。这与文献中实际测试的结果一致^[16]。根据第三章陷阱作用机制的分析，电流的减小与空穴发射有关。当器件由关态且较大的漏极偏置状态变为导通状态，空穴由陷阱能级释放到价带，缓冲层中产生负的固定电荷，引起 2DEG 的减小，而缓冲层并没有足够的空穴来源，因此从陷阱中发射的空穴不再回到陷阱能级，相当于电子被固定在缓冲层中，在仿真结果中表现为电流不再恢复。在实际的器件的测试中，C 引入多种陷阱的作用引

起的电流的瞬态变化则更加复杂,也会产生比 Fe 的陷阱更加严重的电流崩塌现象。




图 4.15 C 掺杂器件的电流恢复曲线

此外,本论文还探究了缓冲层掺杂浓度与电流崩塌率之间的关系,通过改变受主陷阱掺杂浓度观察 CCR 变化情况。为排除两种掺杂对结果的影响,仅对缓冲层进行 Fe 的受主陷阱掺杂。对于不同的掺杂浓度,在 UID 缓冲层中引入同样分布的 Fe 的尾迹,掺杂浓度则与均匀掺杂区域有一致的比例变化。在电流崩塌率的计算中,以陷阱填充前的电流为直流电流,以器件导通后还未恢复的电流为脉冲电流进行计算。对不同掺杂浓度下漏极瞬态电流进行仿真,电流恢复曲线与电流崩塌率计算结果分别如图 4.16 和图 4.17 所示。由此可以得出结论,缓冲层掺杂浓度直接影响了陷阱俘获的数量,随着掺杂浓度的等比例增加,电流崩塌率呈现出更快的增长趋势。




图 4.16 不同陷阱浓度下的电流恢复曲线




图 4.17 不同陷阱浓度下的电流崩塌率

第五章 总结与展望

5.1 工作总结

在本文的工作中，首先通过查阅资料了解 GaN HEMT 器件工作原理，对缓冲层掺杂技术的国内外研究进展进行了调研，分析了缓冲层引入陷阱影响器件工作的机理，对 Fe、C 两种掺杂杂质引入的陷阱性质、特点进行调研。通过漏极瞬态电流的测量表征 Fe/C 共掺杂缓冲层引起的陷阱俘获效应，表征相应的陷阱能级与俘获截面信息。建立 Silvaco TCAD 器件模型进行仿真，对缓冲层 Fe/C 掺杂对 AlGaIn/GaN HEMT 器件直流、击穿、瞬态特性进行量化分析。

测量结果表明，缓冲层掺杂 Fe 引入了能级为 $E_C - 0.50 \text{ eV}$ ，俘获截面为 $1.5 \times 10^{-15} \text{ cm}^2$ 的陷阱，缓冲层掺杂 C 引入了能级为 $E_V + 0.79 \text{ eV}$ ，俘获截面为 $1 \times 10^{-13} \text{ cm}^2$ 的陷阱。不同 Fe 的尾迹分布与掺杂浓度使得 Fe/C 共掺杂缓冲层的器件电流崩塌现象弱于 Fe 掺杂缓冲层的器件，然而这也会使其关态下的漏电流更大。

仿真结果表明，相比于 Fe 掺杂缓冲层和 C 掺杂缓冲层，Fe/C 共掺杂缓冲层拥有更小的漏电流，和更高的击穿电压。改变掺杂浓度与掺杂分布对器件的直流、击穿、瞬态特性都有明显的影响。提升掺杂浓度、减小掺杂靠近沟道的距离可以增强陷阱对电子的俘获作用，提高缓冲层绝缘性，从而提升击穿电压、减小漏电流，同时也会有更明显的电流崩塌现象。

本论文的工作也存在一些不足之处。首先是陷阱表征方面，受限于测试设备可测试的时间窗口范围，以及偏置与温度设置的限制，对 C 相关陷阱的表征仅得到了 3 个时间常数与温度的数据点，在 Arrhenius 拟合中通常以 5 个及以上数据点为佳，较少的数据点将会使拟合结果的精确度降低。其次是器件仿真方面，尽管参数的设置已经尽可能符合实际，仿真还是与测试结果存在一定的差异，特别是在瞬态特性的仿真方面，C 引入陷阱是单一的，电流的变化没有与 Fe 掺杂一样与实际较为吻合的结果。最后，关于缓冲层掺杂对器件电学特性的影响做出了总结，但对于解决缓冲层引起的电流崩塌与 R_{on} 增加问题缺乏创新性的结构与设计。以上尚待解决的问题需要在陷阱表征、模型建立方面进行更多的探索，希望将来有机会继续进行此课题的研究。

5.2 未来展望

结合目前的研究现状以及对本论文的工作总结，未来对于缓冲层掺杂的研究可以从两方面继续开展：一方面是对陷阱作用机制的研究，陷阱的作用是复杂的，陷阱表征结果对我们了解缓冲层陷阱信息与俘获作用至关重要，对于器件仿真中陷阱参数的确定也有着决定性的作用，开发出更加简便、灵敏的测量方法，将极大提升研究人员在陷阱表征与分析方面的效率。另一方面是对与缓冲层掺杂结构的研究，尽管通过仿真软件可以分析不同掺杂浓度、分布的对器件电学特性的影响。然而，设计出更好的缓冲层结构，同时满足缓冲层绝缘性的要求，以及减小陷阱对沟道电子的影响并不容易。此外，高性能氮化镓基器件还考虑到功率与射频器件的功能集成问题。未来的研究者可以从优化掺杂浓度、调整掺杂分布（如 C 的阶梯式掺杂）、多种杂质共掺杂（如 Fe/C 共掺缓冲层）、加入阻挡层等方面做出更多的尝试，相信未来在更多科研工作者的努力下，我们能够开发出更好的缓冲层设计方案，为 GaN 基 HEMT 器件产业化做出贡献。

致谢

至此，论文的写作部分告一段落。

回顾大学四年时光，有不少的成长与收获。初入校园时是懵懂的，对新的环境充满好奇。我们通过课堂，汲取老师传授的知识与经验。在这一过程中逐渐构建起了自己知识体系，也形成了特有的认知方式。专业的选择开始更加细化，获取知识不再是学习的目的。所掌握的技能与方法，帮助我们去书写独有的人生答卷。而毕业设计则是本科最后的答卷。能够顺利完成这样一份答卷，我的心中非常激动，也充满感激。感谢在毕业设计过程中帮助过我的老师、同学以及家人们。

首先，感谢我的导师杨凌老师，杨老师学识渊博，对待学术态度严谨，在选题与研究方向上给了我很多思路与启发，也让我明白做科研要勤于思考，善于发现问题与解决问题，多与老师同学沟通和讨论。

其次，感谢吕滔师兄在器件测试、仿真，以及文献检索方面对我的指导；感谢苏璇师姐组会后在器件仿真与数据处理方面对我的帮助，并在我遇到仿真问题时给予我可行的建议；感谢高文泽师兄在推进研究课题时各方面的引导与论文修改时的帮助；感谢郑朝阳同学与杨思敏同学在我毕设期间对我的鼓励与支持。是你们的帮助让一切都能够顺利进行！

最后，感谢一直照顾我长大的奶奶，由于这段时间的忙碌和疏忽，非常遗憾没能在她离世前见上最后一面，也无法亲口告诉她我顺利毕业的消息，愿她在天上能够拂去病痛落下的尘埃，愿风捎去我的永远的思念。感谢父母对我平日的理解与包容，是他们在学业上给予我的充分信任以及选择的自由，让我能够在如今的道路上坚定向前。未来即将步入研究生阶段，我将会带着本科期间对待知识的好奇心，带着对身边家人朋友、老师同学们的感激之心，去开启新的旅程，探索未知的方向。

感谢各位老师与专家们对本论文进行评审。

参考文献

- [1] 郝跃,张金凤,张进成.氮化物宽禁带半导体材料与电子器件[M].科学出版社,2013.
- [2] 朱青.GaN 基 HEMT 器件陷阱与可靠性研究[D].西安电子科技大学,2020.
- [3] Desmaris V, Rudzinski M, Rorsman N, et al. Comparison of the DC and microwave performance of AlGaIn/GaN HEMTs grown on SiC by MOCVD with Fe-doped or unintentionally doped GaN buffer layers[J]. IEEE Transactions on electron devices, 2006, 53(9): 2413-2417.
- [4] Jia F, Ma X, Yang L, et al. The influence of Fe doping tail in unintentionally doped GaN layer on DC and RF performance of AlGaIn/GaN HEMTs[J]. IEEE Transactions on Electron Devices, 2021, 68(12): 6069-6075.
- [5] Bergsten J, Thorsell M, Adolph D, et al. Electron trapping in extended defects in microwave AlGaIn/GaN HEMTs with carbon-doped buffers[J]. IEEE Transactions on Electron Devices, 2018, 65(6): 2446-2453.
- [6] Lundin W V, Sakharov A V, Zavarin E E, et al. Insulating GaN epilayers co-doped with iron and carbon[J]. Technical Physics Letters, 2019, 45: 723-726.
- [7] Su X, Yang L, Zhang M, et al. The electrical characteristic and trapping effect of AlGaIn/GaN HEMTs with Fe and Fe/C co-doped GaN buffer layer[J]. Applied Physics Letters, 2024, 125(10).
- [8] Meneghini M, Meneghesso G, Zanoni E. Power GaN devices: Materials, applications and reliability[J], 2017.
- [9] Wu Y F, Saxler A, Moore M, et al. 30-W/mm GaN HEMTs by field plate optimization[J]. IEEE Electron Device Letters, 2004, 25(3): 117-119.
- [10] Green B M, Chu K K, Chumbes E M, et al. The effect of surface passivation on the microwave characteristics of undoped AlGaIn/GaN HEMTs[J]. IEEE Electron Device Letters, 2000, 21(6): 268-270.
- [11] Wu M, Zhang M, Yang L, et al. First demonstration of state-of-the-art GaN HEMTs for power and RF applications on a unified platform with free-standing GaN substrate and Fe/C co-doped buffer[C]//2022 International Electron Devices Meeting (IEDM). IEEE, 2022: 11.3. 1-11.3. 4.

-
- [12] Trew R J, Liu Y, Kuang W W, et al. The physics of reliability for high voltage AlGaIn/GaN HFETs[C]//2006 IEEE Compound Semiconductor Integrated Circuit Symposium. IEEE, 2006: 103-106.
- [13] Joh J, Del Alamo J A. A current-transient methodology for trap analysis for GaN high electron mobility transistors[J]. IEEE Transactions on Electron Devices, 2010, 58(1): 132-140.
- [14] Chevtchenko S A, Cho E, Brunner F, et al. Off-state breakdown and dispersion optimization in AlGaIn/GaN heterojunction field-effect transistors utilizing carbon doped buffer[J]. Applied Physics Letters, 2012, 100(22).
- [15] Joshi V, Tiwari S P, Shrivastava M. Part I: Physical insight into carbon-doping-induced delayed avalanche action in GaN buffer in AlGaIn/GaN HEMTs[J]. IEEE Transactions on Electron Devices, 2018, 66(1): 561-569.
- [16] Chini A, Iucolano F. Experimental and Numerical Evaluation of R ON Degradation in GaN HEMTs During Pulse-Mode Operation[J]. IEEE Journal of the Electron Devices Society, 2017, 5(6): 491-495.
- [17] 唐龙谷. 半导体工艺和器件仿真工具 Silvaco TCAD[M]. 清华大学出版社, 2014.