

Preguntas Teóricas Arqui Segundo Parcial

Preguntas de prácticos y talleres

Pregunta 1

Explique cómo se obtiene la siguiente instrucción a ejecutar al comienzo de un ciclo, en la arquitectura 8086.

Respuesta : Se utiliza el registro IP (Instruction Pointer) que almacena el desplazamiento y el registro CS (Code Segment) que almacena el segmento, combinando estos dos se obtiene la dirección física en donde se encuentra la siguiente instrucción a ejecutar en memoria.

Pregunta 2

¿La arquitectura 8086 es RISC o CISC? Justifique su respuesta.

Respuesta : Debido a que las instrucciones son de largo variable y a que tiene instrucciones complejas, 8086 cae dentro de la categoría de CISC.

Pregunta 3

¿Qué es una dirección segmentada? ¿Cómo es transformada por el 8086 para generar una dirección física?

Respuesta : Una dirección segmentada es una dirección de memoria en la que necesitas especificar un segmento y un desplazamiento, y combinar estos dos para obtener la dirección física final. En 8086 esto se hace multiplicando el segmento por 16 y sumándole el desplazamiento.

Pregunta 4

¿Qué cuidado se debe tener si existen segmentos que se solapan en el rango de direcciones que abarcan?

Respuesta : Cuando los segmentos se solapan, múltiples segmentos pueden acceder a la misma dirección física. Esto puede causar inconsistencias si diferentes datos son almacenados en la misma ubicación física, ya que los cambios realizados en un segmento pueden afectar al otro.

Pregunta 5

Describe detalladamente qué hacen las instrucciones PUSH y POP. ¿Qué registros están implícitamente relacionados a estas operaciones?

Respuesta : PUSH: Guarda un valor en el stack, decrementando el SP en 2 y luego copiando el valor al que apunta SP. POP: Recupera un valor del stack, copiando el valor al que apunta SP y luego incrementando SP en 2. Los registros implícitos son el Stack Pointer (SP) y el Stack Segment (SS).

Pregunta 6

Indique al menos otras dos instrucciones que también hagan uso de registros implícitos.

Respuesta : CALL agrega el IP al stack y luego lo modifica para que apunte a la instrucción del procedimiento que se está llamando. RET remueve el último elemento agregado al stack y establece IP con este.

Pregunta 7

¿Qué banderas aritméticas son manejadas por el procesador?

Respuesta : Overflow Flag, Carry Flag, Zero Flag, Sign Flag, Parity Flag, Auxiliary Carry

Pregunta 8

¿Qué modos de direccionamiento existen en assembler 8086?

Respuesta : El modo de direccionamiento indica la forma en que se puede especificar la dirección de un operando en una instrucción. Inmediato : En este modo, el operando se encuentra directamente en la instrucción, se utiliza generalmente para constantes. Directo : En este modo, en la instrucción se encuentra la dirección del operando. Se distinguen dos tipos, Directo al Registro es que el operando está almacenado en un registro y la instrucción contiene el identificador del registro, y Directo a Memoria es que el operando está almacenado en memoria y la instrucción contiene la dirección donde se encuentra.

Indirecto : En este modo, en la instrucción se encuentra la dirección del lugar donde está la dirección del operando. Se distinguen también dos tipos : Indirecto por registro, la instrucción contiene la dirección al registro, que contiene la dirección a la memoria donde se encuentra el operando. Indirecto por memoria, la instrucción contiene la dirección de memoria donde se encuentra la dirección de memoria donde se encuentra el operando. En 8086 no se puede utilizar el direccionamiento indirecto por memoria pero existe el tipo indizado.

Pregunta 9

¿Para qué son utilizados los registros de segmento?

Respuesta : Los registros de segmento (CS,SS,ES,DS) son utilizados para seleccionar a qué bloque de la memoria queremos estar accediendo. Al dar un desplazamiento, la memoria física final dependerá del registro del segmento utilizado y que valor hay en el mismo. Son utilizados en 8086 para aumentar la cantidad de memoria disponible, al tener únicamente registros de hasta 16 bits, se combina un registro de segmento con un desplazamiento para formar una dirección física de 20 bits, expandiendo más allá de los 16 bits.

Pregunta 10

Explique por qué es importante salvar el contexto en una rutina recursiva en assembler 8086.

Respuesta : Es necesario para preservar los valores de registros y variables locales entre llamadas recursivas. Sin salvar el contexto, las llamadas posteriores podrían sobrescribir valores anteriores, rompiendo la lógica de la función.

Pregunta 11

Explique detalladamente qué realizan las instrucciones call y ret.

Respuesta : CALL agrega el valor actual del IP al stack y luego establece el IP con el puntero a la rutina, logrando de esta manera que la siguiente instrucción que se ejecute sea de la rutina. RET remueve un elemento del stack y lo guarda en IP, si esto que se remueve es el IP agregado por el CALL, entonces la siguiente instrucción a ejecutar pasaría a ser la siguiente luego del CALL.

Pregunta 12

¿Qué relación hay entre el tamaño de un segmento y el máximo de llamadas recursivas a una función?

Respuesta : Cada llamada recursiva agrega un elemento al stack por lo menos (el valor del IP), y el stack es guardado en el SS, por lo que el tamaño del stack va a determinar cuántas llamadas recursivas puedo hacer antes de que se empiecen a sobrescribir valores en el SS.

Pregunta 13

¿Cuál es el objetivo de utilizar la secuencia de instrucciones PUSH BP y MOV BP, SP ?

Respuesta : La secuencia "PUSH BP / MOV BP, SP" nos permite obtener un segundo puntero al stack con el cual podemos movernos en los diferentes elementos del stack sin necesidad de hacer POP. A su vez al haber hecho primero PUSH BP podemos mantener el contexto una vez dejemos de utilizar este segundo puntero al stack.

Pregunta 14

¿Cuál es la diferencia entre un CALL y un JMP?

Respuesta : La diferencia entre un CALL y un JMP es que el CALL agrega el valor del Instruction Pointer (IP) al stack, mientras que un JMP simplemente salta a la instrucción indicada. Agregar el IP al stack nos facilita el llamado de funciones y retorno a la ejecución luego del llamado.

Pregunta 15

Indique los valores visibles en los buses de direcciones, datos y control al realizar una operación de entrada salida, distinguiendo entre los casos de E/S aislada y E/S mapeada a memoria.

Respuesta : En una operación de E/S aislada, los dispositivos utilizan un espacio de direcciones separado del de la memoria, accediendo mediante instrucciones específicas (IN, OUT), con el bus de direcciones señalando el puerto de E/S, el bus de datos transportando la información y el bus de control utilizando señales como IOR y IOW. En la E/S mapeada a memoria, los dispositivos comparten el espacio de direcciones con la memoria, accediendo mediante operaciones estándar de lectura/escritura de memoria, donde el bus de direcciones apunta a la dirección mapeada, el bus de datos transporta los datos, y el bus de control utiliza señales como MEMR y MEMW. Es un agente externo que tiene que interceptar esa interacción con ese espacio de memoria y tratarlo como E/S.

Pregunta 16

Explique el propósito del controlador de interrupciones.

Respuesta : El controlador de interrupciones se agregó por varios motivos. Como los controladores de E/S no están conectados en daisy chain, es posible determinar prioridades de una forma sencilla. A su vez, al no estar conectados en daisy chain ya no ocurre el problema de que si dejaba de funcionar un controlador de E/S, todos los conectados a este que venían después dejarían de ser atendidos. También, permite crear controladores de E/S sin el mecanismo de INT/INTA integrado dos veces, ahora se conectan con IRQ directamente al controlador de interrupciones. A un controlador de interrupciones se pueden conectar otros controladores de interrupciones para expandir la cantidad de entradas IRQ para los controladores E/S. En particular se utiliza en la arquitectura x86 como forma de compatibilizar el mecanismo INT/INTA con controladores de E/S que no lo utilicen.

Pregunta 17

Explique el mecanismo de INT/INTA para manejar solicitudes de interrupciones y la conexión Daisy Chain utilizada ocasionalmente en conjunto con este mecanismo. ¿Existe alguna prioridad entre los dispositivos de E/S al utilizar esta conexión?

Respuesta : La CPU dispone de una única entrada de pedido de interrupción INT, a la cuál se conectan en modalidad OR-cableado todos los pedidos de interrupción de los distintos controladores de E/S. También dispone de una salida denominada INTA (Interrupt Acknowledge) que le avisa al controlador de E/S que ha sido aceptada su solicitud de interrupción y le indica con esa señal que coloque en el bus de datos su identificación. La CPU entonces realiza una lectura del bus de datos y obtiene el identificador. Este procedimiento se extiende para el caso de múltiples controladores mediante el encadenamiento de las señales INTA. Esto establece una prioridad implícita en la forma de interconectar los controladores, ya que los que estén más cerca de la CPU tendrán la posibilidad de ser atendidos antes en caso de coincidir en el tiempo con un pedido de otro controlador que esté más distante (en "saltos de INTA") de la CPU.

Pregunta 18

¿Qué significa que una máquina sea dedicada y qué significa que no lo sea? ¿Qué consecuencias tiene el tipo de máquina (dedicada/no dedicada) sobre la solución de un determinado problema?

Respuesta : Una máquina dedicada es aquella que es utilizada para un único set de funciones conocidas, como por ejemplo la computadora de un lavarropa o de un semáforo, en la cual todas sus rutinas e interrupciones pueden haber sido creadas por un equipo de programación sincronizado. Una máquina de propósito general es aquella que va a utilizar programas de distintos equipos de programación que no están sincronizados. La diferencia es que en una máquina dedicada, el equipo de programadores puede acordar usar registros únicamente para ciertas tareas, o acordando que cierto registro va a ser utilizado como "descarte", para de esta forma evitar tener que guardar el contexto en cada rutina. Mientras que en una máquina de propósito general esto no ocurre, el contexto debe ser guardado para no sobrescribir información de otras rutinas.

Pregunta 19

Nombre y defina brevemente los esquemas de entrada/salida que conoce.

Respuesta : La comunicación de la CPU con los controladores de E/S se realiza a través de posiciones de memoria especiales de estos dispositivos, las que son accesibles también para la CPU. Existen dos tipos de arquitecturas de E/S respecto a la forma de acceso desde la CPU: Direccionamiento aislado de E/S: La CPU dispone de un espacio de direcciones reservado para la E/S, el cuál es accedido por instrucciones especialmente destinadas para ese fin (típicamente identificadas como in y out). Un ejemplo de este enfoque es la familia de procesadores Intel. En E/S mapeada a memoria la CPU accede a los controladores de E/S como si se trataran de posiciones normales de memoria, utilizando para tales fines cualquier instrucción que acceda a memoria.

Pregunta 20

¿En qué cambia la resolución de problemas relacionados con interrupciones, el hecho de usar una máquina dedicada?

Respuesta : Al utilizar una máquina dedicada podemos utilizar un while(true) y realizar la lógica dentro del main, ya que sabemos que esa CPU va a estar dedicada a esa tarea, se puede también acordar entre el equipo de programación utilizar ciertos registros para cierta información específica, por lo cual no necesitamos guardar el contexto constantemente.

Pregunta 21

¿Dónde está ubicado en memoria absoluta el vector de interrupciones del 8086? ¿Es posible modificar esta posición?

Respuesta : Se encuentra desde la posición 0 (0x00000) hasta la 1023 (0x003FF) en memoria, no es posible modificar esta posición.

Pregunta 22

¿Qué propósito tiene el vector de interrupciones del 8086?

Respuesta : Indicar el Segmento y el Offset de la dirección en donde se encuentra el inicio de cada interrupción disponible.

Pregunta 23

¿Qué implica realizar la “instalación de la rutina” en Intel 8086?

Respuesta : Es establecer en el vector de interrupciones el segmento y el offset del inicio de la rutina de interrupción en la posición adecuada para ser accedido en caso de interrupción.

Pregunta 24

¿De qué forma se pueden recordar valores entre dos ejecuciones de la misma rutina?

Respuesta : Mediante registros específicos, mediante el stack o mediante variables en memoria.

Pregunta 25

¿Qué contexto es salvado por el hardware de x86 al atenderse una interrupción?

Respuesta : Se salvan los registros IP, CS y las FLAGS.

Pregunta 26

¿Qué contexto debería salvar el programador? ¿En qué situaciones no es necesario?

Respuesta : Los registros utilizados dentro de la rutina, para no romper la lógica del programa principal. No es necesario si es esperado que la rutina modifique ciertos valores, esta situación suele ocurrir en una máquina dedicada.

Pregunta 27

¿Qué sucede si se produce una interrupción durante la ejecución de un manejador de interrupciones (handler)?. Justifique su respuesta.

Respuesta : Normalmente la interrupción no será atendida hasta finalizar la interrupción actual, ya que al iniciarse una interrupción se enmascaran las interrupciones. En el único caso en que se frenaría la interrupción actual y saltaría a la nueva es si es una interrupción no enmascarable o si la rutina actual explícitamente habilitó las interrupciones.

Pregunta 28

¿Qué es un Hazard? ¿Cómo se clasifican?

Respuesta : Posibles problemas y situaciones que generan problemas para el funcionamiento óptimo del pipeline. Hazards Estructurales: hay un conflicto de hardware entre dos o más etapas del pipeline para alguna combinación de instrucciones. Hazards de Datos: existen dependencias de datos entre instrucciones. Por ejemplo, la ejecución de una instrucción depende del resultado de otra previa, que aún está en el pipeline. Hazards de Control: causados por instrucciones de salto u otras modificaciones del Registro IP.

Pregunta 29

Explique la técnica de forwarding utilizada en procesadores con pipeline para mitigar el impacto de las dependencias de datos.

Respuesta : Esta técnica consiste en propagar hacia las etapas tempranas del pipeline los resultados apenas estén disponibles, sin necesidad de esperar a que culmine la etapa de Write. En este caso la etapa de Read podrá leer el operando desde el registro indicado ó desde la salida de la ALU directamente, por ejemplo.

Pregunta 30

Explique una técnica utilizada en los procesadores con pipeline para reducir el impacto de los hazards de control.

Respuesta : Prefetch del destino. Esta técnica consiste en realizar simultáneamente el fetch de la próxima instrucción en memoria y de la instrucción apuntada por la dirección destino del salto. Cuando el salto se efectiviza la instrucción que no corresponde a la secuencia

lógica se descarta. Otras opciones son Múltiples flujos, Salto demorado, Predicción del salto.

Pregunta 31

Describe la organización de una caché con correspondencia directa. ¿Qué políticas de reemplazo son aplicables en este caso?

Respuesta : Ninguna, ya que al ser correspondencia directa, toda bloque de memoria ya tiene una correspondencia directa, es decir, ya se sabe cual es la línea de caché que va a ser reemplazada.

Pregunta 32

Describe la organización de una caché con correspondencia asociativa por conjuntos. ¿Qué políticas de reemplazo son aplicables en este caso?

Respuesta : Se dividen las líneas de la caché en conjuntos y cada bloque de memoria tiene asignado un conjunto. Para determinar qué línea de caché dentro del conjunto es reemplazada se utilizan diferentes algoritmos de sustitución, pueden ser LRU, LFU, FIFO y Random (pseudo).

Pregunta 33

Explique el funcionamiento de las políticas de escritura write-through y write-back.

Respuesta : Cuando ocurre un hit en el caché existen dos opciones de cómo proceder, write-through escribe el nuevo dato en el caché y en la memoria, mientras que el write-back escribe únicamente en el caché.

Pregunta 34

¿A qué se le llama “problema de coherencia de caché”? ¿Cómo se resuelve?

Respuesta : Si la CPU es el único agente que se encarga de la sincronización entre la memoria caché y la memoria principal no hay problema, incluso utilizando la política de escritura Write-Back en la cual se puede romper la sincronización, esto ocurre de forma temporal hasta que la línea de caché vaya a ser reemplazada y antes de esto se envíe la información a la memoria principal. El problema de la coherencia de caché ocurre cuando entran en juego diferentes agentes que modifican la memoria principal, como por ejemplo el controlador DMA o múltiples procesadores. Aquí pueden ocurrir dos situaciones, si un agente externo quiere leer la memoria principal y la CPU utiliza la política de Write-Back puede que la información que vaya a leer no esté actualizada; si el agente externo quiere escribir en memoria, no importa la política de escritura de la CPU, puede ocurrir que la caché quede desactualizada. Para combatir esto se utiliza la técnica de Bus Snooping, el controlador de caché está “revisando” el bus de datos de la memoria principal. Si se va a hacer una lectura desactualizada, se frena la lectura y se actualiza la información en memoria principal. Si se escribe y la caché queda desactualizada, el controlador de caché

marca con un “dirty bit” a la línea de caché que está desactualizada, y por ende si luego se viene a buscar esta información ocurriría un Miss.

Pregunta 35

Describe el funcionamiento de una memoria caché con Correspondencia Asociativa por Conjuntos de N vías.

Respuesta : En este caso la función de correspondencia establece que cada bloque de memoria tiene asociado un conjunto de líneas de la memoria caché y puede estar almacenado en cualquiera de las líneas del conjunto. La cantidad de vías es la cantidad de líneas contenida en un conjunto. En este caso para implementar la función de correspondencia se distinguen los siguientes campos en una dirección dada: Tag: es el campo que identifica cual de los posibles bloques está en cada línea. Son los bits más significativos de la dirección. Conjunto: son los bits que identifican al conjunto de líneas asociado con el bloque. Byte: son los bits menos significativos de la dirección e identifican al byte o a la palabra individual dentro de la línea de caché o el bloque de memoria.

Pregunta 36

Explique cómo se determina un caché hit para los tres tipos de correspondencia vistos en el curso.

Respuesta : Para la correspondencia directa se utiliza la parte “Línea” de la dirección para ubicar la línea de caché correspondiente y se compara el “Tag” de ambas, si coinciden ocurre un Hit. Para la correspondencia totalmente asociativa se compara la parte “Tag” de la dirección con el Tag de todas las líneas de caché al mismo tiempo usando varios comparadores, si alguno coincide ocurre un Hit. Para la correspondencia asociativa por conjuntos de N vías se utiliza la parte de “Conjunto” para determinar el conjunto dentro de la caché y luego se compara el Tag de todas las líneas del conjunto con el de la dirección a la vez utilizando varios comparadores, si alguno coincide ocurre un Hit.

Preguntas hechas por mi

Pregunta 37

Indique los elementos de la Jerarquía de Memoria

Respuesta : Registros -> Cache -> Memoria Principal (RAM) -> Memoria Secundaria (Disco)
-> Memoria Terciaria (Cinta)

Pregunta 38

Indique que es el principio de localidad y sus variantes

Respuesta : El principio de localidad afirma que es más probable que se acceda a ciertas direcciones de memorias que a otras. Existen dos variantes : Localidad Espacial hace referencia a que es más probable que sean accedidas direcciones de memoria "cercanas" a

una que fue accedida hace poco. Localidad temporal hace referencia a que es más probable que sean accedidas direcciones de memoria ya accedidas anteriormente.

Pregunta 39

Indique los distintos elementos del diseño de Caché

Respuesta : Tamaño (vertical), Función de Correspondencia, Algoritmo de Sustitución, Política de Escritura, Tamaño de bloque (horizontal)

Pregunta 40

Indique en qué afecta la Función de Correspondencia en el Diseño de Cache y cuales tipos existen

Respuesta : La Función de Correspondencia hace referencia a de qué forma asociamos bloques de memoria a líneas del caché. Existen 3 tipos : Directa, Totalmente Asociativa, Asociativa con N vías

Pregunta 41

Indicar que significa Hit

Respuesta : Hit hace referencia a cuando un elemento de información es encontrado en el nivel de jerarquía en el que se busco

Pregunta 42

Indicar que significa Miss

Respuesta : Es cuando un elemento de información no se encontró en el nivel de jerarquía en el que se lo busco

Pregunta 43

Indicar que significa Hit Rate

Respuesta : La tasa de acierto de encontrar un elemento de información en un nivel de jerarquía determinado

Pregunta 44

Indicar que significa Miss Rate

Respuesta : La tasa de no encontrar un elemento de información buscando en una jerarquía determinada. 1-Hit Rate

Pregunta 45

Indicar que significa Hit Time

Respuesta : Indica el tiempo de acceso promedio en un nivel de jerarquía específico (donde se da el hit)

Pregunta 46

Indicar que significa Miss Penalty

Respuesta : Es el tiempo promedio adicional de ir a buscar el elemento en una jerarquía inferior. Miss Penalty >> Hit Time

Pregunta 47

Tiempo promedio de acceso a memoria

Respuesta : $\text{= Hit Time} + \text{Miss Penalty} * \text{Miss Rate}$

Pregunta 48

Que es el tiempo de ciclo de una memoria?

Respuesta : El tiempo de acceso más el tiempo de recuperación

Pregunta 49

Explique la Función de Correspondencia Directa

Respuesta : Al elegir una dirección de memoria para enviar a cache ya está determinado a que línea va a ir. La dirección está dividida en | TAG | LINEA | BYTE | , TAG hace referencia al identificador de los distintos posibles bloques de memoria que pueden ir en una línea de caché, LÍNEA hace referencia al identificador de la línea de caché asociada con el bloque de memoria y BYTE hace referencia a que byte queremos de esa línea.

Pregunta 50

Explique la Función de Correspondencia Totalmente Asociativa

Respuesta : Cualquier bloque de memoria puede ir a cualquier línea de caché. De esta forma la dirección de memoria se divide en | TAG | BYTE | , TAG hace referencia al identificador del bloque de la memoria principal y BYTE indica que byte del bloque queremos.

Pregunta 51

Explique la Función de Correspondencia Asociativa por Conjuntos de N Vías

Respuesta : Un bloque en memoria tiene N posibles líneas en el caché. La dirección se separa en | TAG | CONJUNTO | BYTE |, TAG hace referencia al identificador de los distintos bloques de memoria que pueden ir en una línea caché, CONJUNTO hace referencia al identificador de las líneas de caché asociadas con el bloque de la memoria y BYTE nos dice que byte del bloque estamos buscando.

Pregunta 52

Utilizando la Función de Correspondencia Asociativa por Conjuntos de N Vías, como creo la Directa y la Totalmente Asociativa?

Respuesta : La directa se crea con $N=1$ y la totalmente asociativa se crea con $N=\text{Cantidad de Líneas del Caché}$

Pregunta 53

¿Cuáles son las diferentes Políticas de Escritura? Explíquelas y compárelas

Respuesta : Existen dos : Write-Through implica que de existir un Hit se hace la escritura en memoria caché y en la memoria principal. Write-Back implica que de existir un Hit se hace la escritura únicamente en la memoria caché. Esta última tiene un mejor desempeño ya que no requiere el tiempo de ir a escribir a memoria principal, únicamente a memoria caché, pero requiere agregar una complejidad de determinar si es necesario actualizar la memoria principal cuando una línea de caché va a ser reemplazada al ocurrir un Miss.

Pregunta 54

Explique que son los Algoritmos de Sustitución y cuales existen

Respuesta : Los algoritmos de sustitución son parte del diseño de una memoria caché, determina la forma en que se elige entre las distintas líneas de caché para el bloque de memoria seleccionado, en los casos que tengo más de una opción. Existen varios, entre ellos LRU (Least Recently Used), LFU (Least Frequently Used), FIFO (First In First Out) y Random (pseudo-random).

Pregunta 55

Explique que es la coherencia de cache

Respuesta : Cuando la memoria principal es utilizada únicamente por la CPU, tanto con Write-Back como con Write-Through la memoria se mantiene coherente (puede no ser coherente temporalmente, pero en el macro tiempo si lo es). Ahora cuando entran otros elementos en juego como DMA y Múltiples Procesadores con Memoria Compartida comienza a entrar en juego la coherencia de la memoria caché, ya que esta puede perder el

sincronismo con la memoria principal. Si agentes externos modifican o leen la memoria principal, dependiendo del caso puede que esta esté desactualizada (problema al leer) o quede desactualizada (problema al escribir), lo que causaría un problema con la lógica de nuestros programas. Para combatir esto se utilizan técnicas como el Bus Snooping o el copiar memoria caché a la memoria principal.

Pregunta 56

Explique cual el problema de la coherencia de cache y el DMA

Respuesta : El DMA (Direct Memory Access) es una técnica utilizada para pasar o recuperar información entre dispositivos de E/S y la memoria principal. Si el DMA intenta LEER en la memoria principal, si estamos con write-through no hay problema ya que esta está actualizada, el problema es si estamos con write-back ya que entonces podría ser que la memoria principal está temporalmente desactualizada. En este caso lo que ocurre es que el controlador de caché frena al DMA, realiza la copia desde el caché a la memoria principal y luego deja continuar al DMA. Ahora, si el DMA intenta escribir en memoria, tanto cuando estamos en write-through o write-back puede ocurrir que la memoria caché quede desactualizada, ya que el DMA solo escribe en la memoria principal. Esto se evita con una técnica llamada "bus snooping", en la cual el controlador de caché está revisando el bus de datos de la memoria y si detecta una escritura del DMA en la memoria principal, entonces marca con un "dirty bit" a la línea de caché correspondiente a la memoria modificada, para que de esta forma si se busca el elemento de memoria de un Miss y haga falta ir a buscarlo a memoria principal.

Pregunta 57

Explique cual el problema de la coherencia de cache y múltiples procesadores con memoria compartida

Respuesta : Si un procesador escribe en memoria caché o principal, puede que el resto de procesadores queden con caché desactualizada y deban marcar una línea del caché con el dirty bit. Si la política de escritura es Write-Through, cuando un procesador hace un write lo hace tanto en el cache como en la memoria principal, por lo que el resto de caches simplemente utilizan la técnica de bus snooping para revisar el bus de datos de la memoria principal y en caso de ser necesario marcar sus memorias caché con un "dirty bit". Si la política es Write-Back existe otro problema, cada controlador de caché debería además revisar el bus de datos entre el resto de procesadores y sus caches, necesitando entonces $n-1$ bus snooping adicionales por cada procesador (si hay n procesadores), por lo que la técnica de bus snooping no es escalable en múltiples procesadores con política de escritura Write-Back.

Pregunta 58

¿Qué es el DMA?

Respuesta : Es una técnica (Direct Memory Access) de conectar los puertos de E/S y la memoria principal mediante un controlador para transferir datos, evitando de esta forma todas las etapas del ciclo de la CPU y por ende siendo más rápido que esta.

Pregunta 59

Que es un Hazard y nombre los tipos

Respuesta : Hazard son situaciones que generan problemas para el funcionamiento óptimo del pipeline. Existen 3 tipos, Estructurales, de Datos y de Control.

Pregunta 60

Cual es la causa de un Hazard Estructural y cuales son las posibles soluciones

Respuesta : Un Hazard Estructural se da cuando cierto recurso debe ser utilizado por dos o más etapas del pipeline para alguna combinación de instrucciones. Existen dos formas de solucionar este problema, se agregan más recursos o se espera. La solución más habitual es un compromiso entre estos dos, agregar hardware para los casos más comunes y esperar para los menos comunes.

Pregunta 61

Cual es la causa de un Hazard de Datos y explique el caso RAW, con las posibles soluciones

Respuesta : La causa es que puede llegar a existir una dependencia de datos entre distintas etapas del pipeline. En los pipelines clásicos existe el problema de RAW (Read after Write), es decir que una instrucción posterior lee un operando asumiendo que fue modificado por una instrucción anterior cuando en realidad todavía no llegó a la etapa de escribir el resultado en el destino por lo que rompería con la lógica de nuestro programa. Las posibles soluciones son esperar o Register Forwarding, propagar resultados apenas estén disponibles, sin necesidad de llegar a la etapa del write.

Pregunta 62

Cual es la causa de un Hazard de Control y nombre las diferentes soluciones

Respuesta : Un hazard de control se da cuando existen saltos en el flujo del programa, por lo que puede pasar que comencemos a procesar una instrucción de salto, luego comenzamos a procesar otras instrucciones, y cuando lleguemos a la etapa de execute recién ahí sepamos que al final había que hacer el salto, por lo que habría que vaciar el pipeline, cosa que tiene un alto costo de rendimiento. Las soluciones son Prefetch, Múltiples flujos, Salto Demorado y Predicción de Salto.

Pregunta 63

Explique la técnica de Prefetch

Respuesta : La técnica de Prefetch ejecuta la etapa Fetch del Ciclo de Instrucción tanto para la siguiente instrucción como para la instrucción destino del salto. Cuando el salto se completa, se descarta la opción que no era. Esta técnica sirve únicamente para Pipelines cortos.

Pregunta 64

Explique la técnica de Múltiples flujos

Respuesta : Consiste en duplicar las etapas del pipeline para las diferentes opciones, realizar el salto o continuar la ejecución, hasta que se complete el salto y se descarte toda la fila de etapas que no se necesitaba. Esto no tiene penalización ya que no se vacía el pipeline que se va a seguir utilizando (se vacía el incorrecto) pero necesita muchos más recursos ya que requiere duplicar potencialmente varias veces las etapas del pipeline.

Pregunta 65

Explique la técnica de Predicción de salto y sus variaciones

Respuesta : Predicción de salto consiste en decidir si el salto se toma o no de determinada manera, y continua con el flujo con esta decisión. Si resulta que tomó la decisión incorrecta es necesario vaciar el pipeline. Existen varias opciones : Nunca se toma el salto, siempre se toma el salto, lo toma dependiendo de la condición, utiliza una máquina de estado Take / Not Take o utiliza una Tabla de Saltos donde registra los saltos y decide. Esto se basa en probabilidades, claramente no aciertan al 100% pero es una mejor opción que nada. Nuestra forma de programar (estructurada) hace que estas predicciones tengan probabilidades altas de funcionar.

Pregunta 66

¿Cuáles son los requerimientos de hardware para calificar como superescalar?

Respuesta : 1. Fetch de al menos dos instrucciones 2. Cuatro puertos de lectura y dos de escritura 3. Lógica de despacho 4. Lógica de control duplicada 5. Al menos dos unidades funcionales

Pregunta 67

¿Por qué se creó la “ventana de instrucciones” y que es?

Respuesta : Si ejecutamos las instrucciones en orden puede llegar a ocurrir que una instrucción posterior quede esperando debido a hazards estructurales cuando podría haber sido ejecutada antes que otras instrucciones anteriores y eso resultaría en menos ciclos totales. Para solucionar esto se agrega una nueva estructura de datos en la cual se van a ir

agregando todas las instrucciones decodificadas y se van retirando para ejecutar a medida que hacerlo no genere hazards, es decir, los registros no sean utilizados por instrucciones anteriores y no genere hazard estructural, posiblemente ejecutando instrucciones fuera de orden. Para esto se agrega una nueva etapa **Issue Stage**.

Pregunta 68

¿Por qué se creó el “Reorder Buffer” y que es?

Respuesta : Si tenemos una instrucción no finalizada que demora varios ciclos y otras instrucciones posteriores más cortas que ya finalizaron, si ocurre una interrupción tendremos que esperar a que la instrucción actual finalice ya que las posteriores ya finalizaron y no queremos volverlas a ejecutar. Para poder atender a las interrupciones en cualquier momento se crea una nueva etapa de “Commit”, en la cual se considera a la instrucción verdaderamente finalizada, y se agrega un nuevo banco de registros (banco de la arquitectura) en la cual se copian los datos una vez se llega a la etapa de Commit. El Reorder Buffer es una nueva estructura de hardware implementada con una cola circular, la cual está encargada de ir recibiendo las instrucciones cuando se van emitiendo y permitiendo hacer commit a todas aquellas instrucciones las cuales todas las instrucciones anteriores dentro del RoB también están prontas para hacer commit. Al llegar a la etapa de Write-Back se marca como finalizada y si todas las anteriores están finalizadas ocurre el commit de todas a la vez. Esto nos permite atender a una interrupción en cualquier momento, ya que llevamos un registro de aquellas instrucciones que debemos considerar como finalizadas realmente.

Pregunta 69

¿Qué es el paralelismo a nivel de instrucción?

Respuesta : Es una propiedad de un programa, es la posibilidad que tiene ejecutar ciertas instrucciones de forma paralela sin provocar hazards de datos.

Pregunta 70

¿Qué es el paralelismo a nivel de máquina?

Respuesta : Es una propiedad de una CPU, es la capacidad que tiene para ejecutar instrucciones en paralelo.

Pregunta 71

¿Cual es la relación entre paralelismo a nivel de instrucción y a nivel de máquina?

Respuesta : Si un programa con mucha capacidad de paralelismo a nivel de instrucción se ejecuta en una CPU con mucha capacidad de paralelismo a nivel de máquina estamos en una situación donde se va a poder ejecutar el programa de una forma mucho más eficiente. Si existe una descoordinación entre estas propiedades alguno de los dos va a generar un cuello de botella a la eficiencia de la ejecución del programa.

Pregunta 72

Describir la técnica de renombrado de registros y las estructuras de hardware asociadas a su implementación

Respuesta : El problema de WAR y WAW surge por el hecho de reutilizar registros, para solucionarlo se puede sustituir un registro por otro y de esa instrucción en adelante utilizar el nuevo registro cuando se hace referencia al registro anterior. Esto requiere trabajo extra del compilador, por lo que se puede utilizar una técnica dinámica hecha por hardware llamada Register Renaming. Al ingresar a la ventana de instrucciones, se cambia el registro destino por uno del banco de registros físico, esto implica que el banco de registros físicos debe ser más grande que el banco de registros de la arquitectura. Se debe mantener esta lista de mapeo de que registro físico contiene el valor de cada registro de la arquitectura, para esto se utiliza una estructura de hardware llamada Rename Table, que también mantiene una lista de qué registros físicos están libres para ser utilizados como reemplazo.

Pregunta 73

Defina superescalar

Respuesta : La implementación superescalar implica como mínimo la capacidad de ejecutar dos instrucciones por ciclo. Un superescalar con posibilidad de ejecutar N instrucciones por ciclo es denominado N-wide superescalar.