Leiterplatten-Lab: Entwurf, Fertigung und Prüfung

Stand: Oktober 2026 · Version 12.131

Kurz: Aufbau und Lagen einer Leiterplatte, Leiterbahnen und IPC, Masse und Rückstrom, DRC, Fertigung und Gerber, Bestücken und Löten, Fehlersuche und die Prüfverfahren der Fertigung (SPI, AOI, AXI, ICT, Flying Probe, Boundary Scan) mit Arbeitsblatt. Alles zum Ausprobieren im Leiterplatten-Lab. Mit Arbeitsblatt zu allen 43 Aufgaben des Labs.

1. Was ist eine Leiterplatte?

Eine **Leiterplatte** (englisch PCB, Printed Circuit Board) trägt die Bauteile einer Schaltung und verbindet sie elektrisch. Das Grundmaterial heißt meist **FR-4**: Glasfasergewebe, getränkt mit Epoxidharz. Darauf liegt **Kupfer**, aus dem durch Ätzen die **Leiterbahnen** und **Pads** (Lötflächen) entstehen.

Schicht	Aufgabe
Kupfer	leitet. Die Dicke wird in Unzen (oz) angegeben: **1 oz = 35 µm**.
Basismaterial FR-4	isoliert und trägt. Typische Gesamtdicke der Platine: 1,6 mm.
Lötstopplack (meist grün)	schützt das Kupfer und verhindert, dass Lot zwischen Bahnen läuft. Nur die Pads bleiben offen.
Bestückungsdruck (Silk)	beschriftet Bauteile, Pin 1 und Polung.
Oberfläche der Pads (HASL oder ENIG)	hält die Pads lötbar. HASL = verzinnt, ENIG = chemisch Nickel mit Goldschicht, glatt und gut für feine SMD-Pads.

Das **Leiterplatten-Lab** ist die Fortsetzung des LochLab: Das LochLab übt Lochraster mit Lötbahnen und Draht, das Leiterplatten-Lab entwirft **echte Platinen mit mehreren Lagen**, zeigt Fertigung, Bestückung und Prüfung und lässt dich Fehler suchen.

> **Merke:** Ein Stromlaufplan sagt, *was* verbunden ist. Das Layout sagt, *wo* auf der Platine. Die Fertigung bekommt nur die Layout-Daten (Gerber), nie den Schaltplan.

2. Lagen und Vias

Je mehr Verbindungen eine Schaltung hat, desto mehr Lagen braucht sie. Das Lab kennt vier Aufbauten:

Lagen	Aufbau	Typische Verwendung
1	Bahnen nur unten, Bauteile oben (THT)	einfache Geräte, Lernplatinen
2	Bahnen oben und unten, verbunden durch **Vias**	die meisten Platinen für Steuerungen und Netzteile

4	Signal, GND-Fläche (In1), Versorgungsfläche (In2), Signal	Mikrocontroller, schnelle Signale, wenig Störungen
6	Signal, GND, Signal, Signal, VCC, Signal	dichte Platinen, Schnittstellen, viele Busse

Ein **Via** ist ein durchkontaktiertes Loch, das Kupfer auf verschiedenen Lagen verbindet. Es gibt **Durchgangs-Vias** (durch die ganze Platine), **Blind-Vias** (von außen bis in eine Innenlage) und **Buried-Vias** (nur zwischen Innenlagen). Blind und Buried sind aufwendiger und teurer. THT-Pads sind selbst durchkontaktiert und zählen auf allen Lagen.

Warum Innenlagen als Fläche? Eine durchgehende Masse- oder Versorgungsfläche hat sehr kleinen Widerstand, schirmt ab und gibt Rückströmen einen kurzen Weg (Kapitel 4). Der Preis steigt aber mit jeder Lage.

3. Leiterbahnen: Breite, Abstand, Winkel

Eine Leiterbahn hat einen **Widerstand** und erwärmt sich bei Stromfluss. Die Norm **IPC-2221** gibt die Näherung $I = k \cdot \Delta T^{0,44} \cdot A^{0,725}$ mit der Querschnittsfläche A in mil² (1 mil = 0,0254 mm). Der Faktor k ist **0,048 außen** und **0,024 innen**: Innenlagen kühlen schlechter und müssen breiter sein.

Strom	Kupfer	Lage	Erwärmung	Mindestbreite (gerechnet)
1 A	1 oz	außen	10 K	0,30 mm
2 A	1 oz	außen	10 K	0,78 mm
2 A	1 oz	innen	10 K	2,03 mm
2 A	2 oz	außen	10 K	0,39 mm

Das Lab hat dafür einen **IPC-Rechner** (Tab Lernen). Trägst du bei einem Netz den Strom ein, meldet der DRC zu schmale Bahnen.

Spannungsabfall auf der Bahn

Kupfer hat etwa $\rho = 1{,}72 \cdot 10^{-8}$ Ωm. Der Widerstand einer Bahn ist $R = \rho \cdot l / (b \cdot t)$ mit Länge l, Breite b und Dicke t (1 oz: 35 µm). Beispiel: 100 mm lang, 0,3 mm breit, 1 oz ergibt etwa 164 mΩ; bei 0,6 mm Breite nur etwa 82 mΩ. Bei 2 A fallen an der 0,3-mm-Bahn dann 328 mV ab: bei 3,3 V Versorgung nicht egal.

Abstände und Winkel

- **Mindestbreite und Abstand** legt der Hersteller fest. Für Prototypen sind 0,2 mm Breite und 0,2 mm Abstand ein üblicher Richtwert, die genauen Werte nennt der Hersteller.
- **45°-Ecken** statt 90° oder spitz: Spitze Winkel (**Säurefallen**) sammeln beim Ätzen Ätzmittel und können die Bahn verengen.
- **Randabstand:** Kupfer darf nicht zu nah an die Fräs- oder Ritzkante.

4. Masse, Rückstrom und Abblockkondensatoren

Strom fließt immer im Kreis. Zu jedem Signalstrom gehört ein **Rückstrom**. Bei niedrigen Frequenzen sucht er den Weg mit dem kleinsten Widerstand, bei hohen Frequenzen den Weg mit der kleinsten Induktivität: **direkt unter der Signalleitung**. Eine durchgehende **Massefläche** bietet ihm diesen Weg.

> **Merke:** Führe schnelle Signale nicht über Schlitze oder Aussparungen in der Massefläche. Der Rückstrom muss sonst einen Umweg nehmen, die Schleife wird groß, und die Platine strahlt stärker ab und ist störempfindlicher.

- **Abblockkondensator** (meist 100 nF): gehört **so dicht wie möglich** an die Versorgungspins des ICs, damit seine Schleife klein bleibt. Er liefert kurze Stromspitzen, die die lange Versorgungsleitung nicht liefern kann.
- **Quarz:** kurz anbinden, Masse darunter, keine fremden Bahnen darüber.
- **Übersprechen:** Bahnen, die lange parallel laufen, koppeln aufeinander. Mehr Abstand oder eine Masselage dazwischen hilft.
- **Impedanz:** Bei schnellen Leitungen (zum Beispiel 50 Ω zur Antenne) hängt der Wellenwiderstand von Bahnbreite, Abstand zur Massefläche und Dielektrikum ab. Das Lab hat dafür einen Impedanzrechner im Tab Lagen.

5. Layout und DRC

Der **DRC** (Design Rule Check) prüft das Layout gegen die Herstellerregeln. Er meldet unter anderem:

Meldung	Bedeutung	Typische Abhilfe
Abstand	Kupfer verschiedener Netze zu nah	Bahn verschieben oder umlegen
Kurzschluss	zwei Netze berühren sich	Bahn trennen, anders verlegen
Unverbunden	Verbindung der Netzliste fehlt (gestrichelte Luftlinie)	Bahn ziehen, ggf. Via und Lagenwechsel
Zu schmal	Bahn unter Mindestbreite oder zu dünn für den Strom	Bahn verbreitern
Bohrung / Restring	Loch zu klein oder zu wenig Kupfer rund um die Bohrung	Pad oder Via vergrößern
Randabstand	Kupfer zu nah an der Kante	Teile oder Bahnen nach innen
Säurefalle	spitzer Winkel	Ecke auf 45° setzen

Restring = (Pad-Durchmesser − Bohrung) ÷ 2. Beispiel: Via-Pad 0,8 mm, Bohrung 0,4 mm ergibt 0,2 mm Restring. Verlangt der Hersteller mindestens 0,15 mm, ist das in Ordnung.

Vorgehen beim Layout: 1. Platinenumriss und Regeln. 2. Bauteile platzieren (Stecker an den Rand, Abblock-Cs an die ICs, zusammengehörende Teile nebeneinander). 3. Wichtige Netze zuerst (Versorgung, Takt). 4. Rest verlegen, notfalls mit Via auf die andere Lage. 5. DRC, Fehler beheben, Netz hervorheben und kontrollieren. Der **Auto-Weg** hilft beim Verlegen, ersetzt aber nicht das Nachdenken.

6. Fertigung und Gerber-Daten

Der Hersteller bekommt **Gerber-Dateien** (Format RS-274X): eine Datei je Lage, wie Plotterbefehle. Eine **Blende** (Apertur) legt fest, wie ein Punkt oder Strich aussieht. „Flash" setzt eine Blende ab (Pad), „Draw" zieht eine Linie (Bahn), Regionen füllen Flächen. Dazu kommt die **Bohrdatei** im Format Excellon.

Endung	Inhalt
.gtl / .gbl	Kupfer oben / unten
.g2, .g3 ...	Kupfer der Innenlagen (bei 4 und 6 Lagen)
.gts / .gbs	Lötstopplack oben / unten
.gtp / .gbp	Lotpastenschablone oben / unten
.gto / .gbo	Bestückungsdruck oben / unten
.gm1	Platinenumriss
.drl	Bohrungen (Excellon), getrennt in durchkontaktiert (PTH) und nicht (NPTH)

Wie eine Platine entsteht

1. Basismaterial mit Kupfer.
2. Fotolack aufbringen und mit dem Layout belichten.
3. Ätzen: nicht belichtetes Kupfer verschwindet, die Bahnen bleiben.
4. Bei Mehrlagen: Lagen und Prepreg stapeln und unter Druck und Wärme **laminieren**.
5. Bohren.
6. Durchkontaktieren: Kupfer in die Bohrungen galvanisieren.
7. Lötstopplack aufbringen und belichten.
8. Bestückungsdruck.
9. Oberfläche (HASL oder ENIG).
10. Fräsen oder Ritzen.
11. Elektrischer Test des Herstellers (Durchgang und Isolation).

Was kostet eine Platine? Die Kosten steigen mit der Fläche, der Lagenzahl, kleinen Bohrungen und feinen Strukturen, der Oberfläche (ENIG teurer als HASL) und sinken pro Stück mit der Menge, weil Einrichtkosten aufgeteilt werden. Der Reiter **Fertigung** hat Regler dafür und eine **DFM-Prüfliste** mit zwei Regelsätzen (Prototyp und Industrie).

> **Merke:** Vor der Bestellung die Gerber-Dateien im Viewer ansehen: Fehlt eine Lage, stimmt der Umriss, sitzen die Bohrungen? Fehler sind sonst nach der Fertigung teuer.

7. Bestückung und Löten

THT-Bauteile (bedrahtet) werden durch Bohrungen gesteckt und auf der Lötseite verlötet, von Hand, mit Lotwelle oder Selektivlötung. **SMD**-Bauteile liegen auf Pads: 1. **Lotpaste** durch die Schablone drucken, 2. bestücken (Automat, Daten aus der **Pick-and-Place-Liste**), 3. im **Reflow-Ofen** löten.

Reflow-Profil mit vier Phasen: **Vorwärmen** (gleichmäßig aufheizen), **Soak** (Temperatur angleichen, Flussmittel aktiviert), **Peak** (das Lot schmilzt, die Spitze liegt über der Schmelztemperatur) und **Abkühlen**. Zu schnell, zu heiß oder zu lang schadet Bauteilen, zu kalt ergibt kalte Lötstellen.

Lötfehler	Aussehen	Ursache (Beispiele)
Tombstone (Grabstein)	Ein Ende des Bauteils steht senkrecht	ein Pad schmilzt früher als das andere: ungleiche Pads, ungleiche Paste, ungleiches Aufheizen
Lötbrücke	Lot verbindet zwei Pads	zu viel Paste oder Lot, zu enge Pads
Kalte Lötstelle	matt, körnig, nicht benetzt	zu wenig Wärme, bewegt beim Erstarren
Zinnperlen	kleine Kugeln neben dem Bauteil	zu viel Paste, zu schnelles Aufheizen, Feuchte
Zu wenig Lot	Pad nicht bedeckt	zu wenig Paste oder Draht

Handlöten: Pad und Anschluss gleichzeitig erwärmen, dann Lot an die erwärmte Stelle (nicht an die Kolbenspitze), Lot weg, Kolben weg, ruhig halten. Eine gute Lötstelle glänzt und hat einen kleinen Meniskus (Kehle). Bei SMD-ICs mit engen Pins hilft wenig Lot und **Schleppen** mit Flussmittel.

> **Achtung:** Lötkolben um 350 °C: nur in der Halterung ablegen. Lötdämpfe nicht einatmen, gut lüften oder absaugen. Nach dem Löten Hände waschen. Platinen nach dem Reflow erst abkühlen lassen.

Für die **Reihenfolge der Bestückung** gilt: niedrige Teile zuerst, hohe und THT-Teile zuletzt, damit die Platine beim Wenden aufliegt und Teile nicht abfallen. Auf Polung achten: Diode (Ring), Elko (Streifen = Minus), LED (Kathode), IC (Pin 1).

8. Fehlersuche an defekten Platinen

Fehlersuche heißt **Annahme aufstellen, mit einer Messung prüfen, erst dann ändern**. Die Reihenfolge:

1. **Sichtprüfung** mit Lupe: Lötbrücken, kalte Lötstellen, falsch herum eingebaute oder fehlende Bauteile.
2. **Spannungsfrei messen:** Durchgang und Kurzschluss, zum Beispiel zwischen VCC und GND, Widerstandswerte der Bauteile.
3. **Unter Spannung messen:** Versorgung Stufe für Stufe nachmessen. Wo kommt die Spannung noch an, wo nicht mehr?
4. Fehler beheben, danach **erneut messen**.

Fehler	Messung	Behebung

Haarriss in der Bahn (Unterbrechung)	Durchgang zwischen den Enden fehlt, an der Lupe ein feiner Riss	Fädeldraht über die Stelle löten
Gebrochene Via	Oberseite und Unterseite der Via getrennt	Draht durch die Via löten
Lötbrücke (Kurzschluss)	Durchgang zwischen zwei Pads, die getrennt sein müssen	Entlötlitze oder Kolben, Brücke entfernen
Kalte Lötstelle	Wackelkontakt, matte Stelle	nachlöten, evtl. Lot ergänzen
Elko oder LED verpolt	Spannung bricht zusammen, Teil wird warm	Bauteil tauschen
Falscher Widerstandswert	Widerstand gemessen, passt nicht zur Stückliste	richtigen Wert einlöten

Im Reiter **Fehlersuche** hat das Lab ein virtuelles Multimeter (Durchgang mit Piepton, Spannung, Widerstand), eine Lupe, Lötkolben, Entlötlitze und Draht, dazu den Schaltplan als Netzliste und ein Diagnoseprotokoll.

9. Prüfen in der Fertigung: der Überblick

Fehler sollen **früh** gefunden werden, denn jede Stufe weiter macht die Reparatur teurer: Ein Fehler in der Lotpaste kostet Sekunden, ein Fehler im fertigen Gerät beim Kunden ein Vielfaches. Deshalb wird entlang der Fertigungslinie mehrfach geprüft:

1. **SPI** (Lotpasteninspektion): nach dem Pastendruck.
2. Bestückautomat.
3. **Reflow-Ofen**.
4. **AOI** (Kamera): nach dem Löten.
5. Bei Bedarf **AXI** (Röntgen) für verdeckte Lötstellen.
6. THT-Bauteile (Hand, Welle, Selektiv) und Kontrolle.
7. **Elektrischer Test**: Flying Probe oder ICT (Nadelbett), dazu **Boundary Scan** und Programmieren.
8. **Funktionstest** (FCT), bei Bedarf Burn-in.

Die Verfahren sehen **verschiedene Fehler**. Keines findet alles. Die folgende Übersicht ist eine Faustregel (● sicher, ◐ nur unter Bedingungen, ○ nicht):

Fehlerart	SPI	AOI	AXI	ICT	Flying Probe	Boundary Scan	FCT
Fehlendes Bauteil	○	●	○	●	●	◐	◐
Falscher Wert (R, C)	○	◐	○	●	●	○	◐
Elko falsch herum	○	●	○	◐	◐	○	◐
Diode oder LED falsch herum	○	●	○	●	●	○	◐
IC verdreht	○	●	○	◐	◐	●	●
Lötbrücke	◐	◐	●	●	●	◐	◐
Offene Lötstelle	◐	◐	●	●	●	◐	◐
Kalte Lötstelle (noch leitend)	○	◐	◐	○	○	○	○

Zu viel oder zu wenig Paste	●	◐	◐	○	○	○	○
Lunker, BGA und QFN verdeckt	○	○	●	◐	○	◐	◐
Fehlfunktion, Firmware, Abgleich	○	○	○	○	○	○	●

> **Merke:** Hohe Abdeckung heißt nicht fehlerfrei. Ein Fehler an einer Stelle, die das Verfahren nicht sieht, bleibt unbemerkt. Das nennt man Schlupf. Deshalb kombiniert man Verfahren.

Im Reiter **Fertigung ▸ Prüfen** findest du die Fertigungslinie als Animation, den Flying-Probe-Simulator, die Verfahren-Karten, einen Fehler-Simulator, ein Glossar und einen Berater, der für deine Platine ein Verfahren vorschlägt. Die Zeiten und Kosten dort sind **Modellwerte** zum Vergleichen, keine Maschinendaten.

10. SPI: Lotpasteninspektion

Was ist das? SPI steht für **Solder Paste Inspection**. Nach dem Druck der Lotpaste misst eine Anlage an jedem Pad, **wie viel Paste** liegt (Volumen), **wie hoch** sie ist, **wie groß** die Fläche ist und ob sie **verschoben** sitzt. Das geschieht berührungslos mit Licht (Laserlinie oder Streifenmuster, 3D).

Warum? Der Pastendruck gehört zu den häufigsten Ursachen für Lötfehler beim SMD-Löten. Wird der Fehler **hier** gefunden, kann man die Platine einfach abwaschen und neu bedrucken. Nach dem Reflow geht das nicht mehr.

Was die SPI findet

- **Zu wenig Paste:** später zu wenig Lot, offene oder kalte Lötstellen.
- **Zu viel Paste:** Brücken, Zinnperlen.
- **Versatz:** Paste neben dem Pad, später Tombstone oder Brücke.
- **Verschmierte Paste, Brücken in der Paste** zwischen engen Pads.
- **Fehlende Paste** (verstopfte Schablonenöffnung).

Was sie nicht findet

Alles, was nach dem Druck passiert: fehlende oder falsche Bauteile, Fehler im Reflow, Fehler der Bauteile selbst.

Schablone und Pasten-Volumen im Lab

Die Paste wird durch eine **Schablone** (Stencil) gedruckt. Ob sie sich sauber aus der Öffnung löst, hängt vom **Flächenverhältnis** (Area Ratio) ab: Öffnungsfläche geteilt durch die Fläche der Öffnungswände. Als Richtwert gilt **mindestens 0,66**. Darunter bleibt Paste in der Öffnung hängen. Im Lab siehst du das bei der Lötsimulation („Pastenmenge im Mittel", „Flächenverhältnis"): Das Sollvolumen ist 100 %, der Bereich von etwa 60 bis 140 % gilt als grün. Echte Grenzwerte legt die Fertigung für ihre Bauform und Schablone fest.

Typischer Ablauf

1. Platine in die Anlage, Kamera erkennt die Passmarken (**Fiducials**).
2. Messung aller Pads (Sekunden).
3. Vergleich mit den Soll- und Grenzwerten aus den Gerber-Daten (Pastenlage-Datei).

4. Gut: weiter zum Bestücker. Schlecht: Fehlerbild am Bildschirm, Platine reinigen und neu drucken, Ursache suchen (Schablone verschmutzt? Rakeldruck? Paste alt?).

> **Merke:** SPI misst, **bevor** Bauteile auf der Platine sind. Sie prüft die Paste, nicht die Lötstelle. Eine perfekte Paste garantiert noch keine gute Lötstelle, aber eine schlechte Paste macht fast sicher eine schlechte.

11. AOI: automatische optische Inspektion

Was ist das? Automated Optical Inspection: Kameras mit farbigem, schräg einfallendem Licht fotografieren die Platine von oben. Eine Software vergleicht die Bilder mit einem Referenzmuster (Golden Board) oder den CAD- und Pick-and-Place-Daten und bewertet jedes Bauteil und jede Lötstelle.

Wo steht sie? Meist **nach dem Reflow**, manchmal auch nach dem Pastendruck oder vor dem Reflow, um die Bestückung zu kontrollieren.

Was die AOI findet

- Fehlende, verschobene und verdrehte Bauteile.
- Falsche Bauteile (nach Bauform und Aufdruck).
- Falsche Polarität: Diode, Elko, LED, IC (Pin 1).
- Tombstones, Lötbrücken, zu wenig Lot, abgehobene Anschlüsse.
- Fremdkörper auf der Platine.

Was sie nicht findet

- **Verdecktes:** Lötstellen unter BGA und QFN, Bohrungen.
- **Elektrische Werte:** Ob ein Widerstand wirklich 10 kΩ hat, sieht sie nicht, nur, was auf ihm steht und wie er sitzt.
- **Funktion:** Ob die Schaltung arbeitet.

Fehlalarm und Schlupf

Die Anlage meldet im Zweifel lieber einen Fehler zu viel (**Pseudofehler**): Ein Mitarbeiter schaut die markierten Stellen am Bildschirm an und entscheidet. Das ist besser, als einen echten Fehler zu übersehen (**Schlupf**). Zu viele Pseudofehler kosten Zeit, deshalb stellt man das Prüfprogramm sorgfältig ein.

Vorteile und Grenzen

Vorteile: schnell, berührungslos, kein Adapter, Programm entsteht aus den Bestückdaten. **Grenzen:** sieht nur Sichtbares, hohe Bauteile werfen Schatten und verdecken dahinterliegende Teile, Programmierung braucht Erfahrung.

> **Merke:** AOI ist die Kamera der Fertigung: sie sieht, was ein Mensch sehen könnte, nur schneller und ohne zu ermüden. Was kein Auge sieht, findet sie nicht.

12. AXI: Röntgen für verdeckte Lötstellen

Was ist das? Automated X-ray Inspection: Die Platine wird mit Röntgenstrahlen durchleuchtet. Lot und Kupfer absorbieren die Strahlung stark und erscheinen dunkel, Silizium und Kunststoff kaum. So werden Lötstellen sichtbar, die man von der Seite nicht sieht: **unter BGA und QFN** (Anschlüsse liegen unter dem Gehäuse).

2D und 3D: Das 2D-Verfahren ist eine Durchstrahlung wie ein Röntgenbild. Das 3D-Verfahren macht Schichtbilder aus mehreren Richtungen (Laminographie oder CT) und kann Lagen getrennt zeigen, auch bei bestückter Rückseite. Es dauert länger.

Was die AXI findet

- **Lunker** (Voids): Gasblasen im Lot, besonders unter großen Kühlflächen und BGA-Kugeln. Zu große Lunker schwächen die Lötstelle und die Wärmeableitung. Die zulässige Größe legen Norm und Kunde fest.
- **Brücken** und **offene Stellen** unter BGA und QFN.
- **Head-in-Pillow**: Die Lotkugel des BGA und die Paste auf dem Pad berühren sich, verschmelzen aber nicht. Es sieht aus, als lehne ein Kopf auf einem Kissen.
- Fehlende Kugeln, Lochfüllung bei THT.

Einsatz und Grenzen

Die Anlage ist **teuer**, steht in einem **abgeschirmten Gehäuse** (Strahlenschutz) und braucht deutlich länger als die AOI. Deshalb prüft man oft nur **kritische Bauteile**, **Erstmuster** oder **Stichproben**. Über die Funktion sagt Röntgen nichts.

Im Lab

Im Reiter Fertigung ▸ Prüfen zeigt die Fertigungslinie die Station „Röntgen" nur dann als nötig, wenn deine Platine verdeckte Lötstellen hat (BGA oder QFN). Der Berater begründet das: ohne verdeckte Lötstellen genügt die AOI.

> **Merke:** Röntgen ist die einzige Möglichkeit, verdeckte Lötstellen zerstörungsfrei zu sehen. Es kostet aber Zeit und Geld, deshalb gezielt einsetzen.

13. ICT: der In-Circuit-Test mit dem Nadelbett

Was ist das? Beim **In-Circuit-Test** liegt die Platine auf einem **Prüfadapter** mit hunderten **Federkontaktstiften** (Nadelbett, englisch bed of nails). Per Vakuum oder Druckplatte wird sie auf alle Stifte gleichzeitig gedrückt. Jeder Stift berührt einen **Testpunkt** oder ein Pad. Die Messtechnik misst dann **parallel** an vielen Stellen. Eine Platine ist in **Sekunden** geprüft.

Was gemessen wird

- **Durchgang (Open)** und **Isolation (Short)** der Netze.
- **Bauteilwerte**: Widerstände, Kondensatoren, Spulen; Dioden und LEDs mit Flussspannung.
- **Polung und Vorhandensein** von Bauteilen; ICs oft über ihre Schutzdioden an den Pins.

- Mit **Guard-Technik** auch in der Schaltung: Ein Hilfspunkt wird auf das passende Potenzial gelegt, damit Parallelpfade das Ergebnis nicht verfälschen.
- Je nach Anlage: **Powered Test** (Betriebsspannung anlegen), digitale Prüfmuster und **Programmieren** von Speichern.

Voraussetzungen

- **Testpunkte** an den Netzen, meist von der Unterseite, mit etwa **0,8 bis 1,0 mm** Durchmesser. Das Raster der Nadeln ist üblich 100 mil (2,54 mm), bei Bedarf 75 oder 50 mil.
- Lötstopp-Öffnung und kein Bestückungsdruck auf dem Testpunkt. Abstand zu hohen Bauteilen.

Wirtschaftlichkeit: der Adapter

Der Adapter ist **teuer**: Federkontaktstifte, gefräste oder gebohrte Platte, Verdrahtung. Er gilt nur für **eine Platinenversion**. Ändert sich das Layout, muss er neu oder umgebaut werden. Dafür ist die Prüfung pro Platine sehr billig und schnell. Das lohnt sich bei **Großserien mit stabilem Layout**.

Break-even: Ab welcher Stückzahl ist der Adapter günstiger als die Flying Probe? Rechnung: Adapterkosten + Stückzahl × Kosten je Platine (ICT) gegen Stückzahl × Kosten je Platine (Flying Probe). Gleichsetzen und nach der Stückzahl auflösen. Beispiel mit Modellwerten: ICT-Adapter 3000 Euro, ICT 0,40 Euro je Platine, Flying Probe 3,00 Euro je Platine. Break-even: 3000 ÷ (3,00 − 0,40) = 1154 Platinen. Darunter ist die Flying Probe günstiger, darüber das Nadelbett.

> **Merke:** ICT ist wie eine Schablone: aufwendig zu bauen, danach rasend schnell. Flying Probe ist wie freihändig: sofort startklar, aber langsam.

14. Flying Probe: der Prüfer mit fliegenden Nadeln

Was ist das? Ein **Flying-Probe-Tester** hat **zwei bis acht bewegliche Prüfnadeln**. Jede hängt an einem Schlitten, der auf Linearachsen (X und Y) verfährt und zum Kontaktieren abgesenkt wird (Z). Die Platine liegt in einer einfachen Aufnahme, es gibt **keinen Prüfadapter**. Die Maschine fährt die Messpunkte **der Reihe nach** an, setzt die Nadeln auf und misst zwischen zwei oder mehr Nadeln.

Was gemessen wird

- **Durchgang** und **Isolation** (Open und Short).
- **Bauteilwerte**: R, C, L; Dioden und LEDs; Polung.
- **Transistoren und ICs** über Messungen an den Pins, vor allem an den Schutzdioden.
- Je nach Maschine: Spannungsmessung und einfache Funktionsprüfung mit Betriebsspannung.

Vom Testprogramm zum Protokoll

1. **Daten sammeln:** Netzliste aus dem CAD, Bestückungsdaten, Stückliste, Gerber-Daten. Für jedes Pad ist damit bekannt: Netz, Position, Bauteilwert.
2. **Testprogramm erzeugen:** Die Software plant Messungen und ordnet sie so, dass die Verfahrwege kurz sind.
3. **Ausrichten:** Eine Kamera erkennt die Passmarken, damit die Nadeln die Pads treffen.

4. **Prüfen:** Die Nadeln fahren, messen und vergleichen jeden Wert mit Sollwert und Toleranz.
5. **Protokoll:** Je Messschritt: Netz oder Bauteil, Messwert, Soll, Ergebnis, Position. Daraus entsteht die Fehlerliste für die Nacharbeit.

Messverfahren

- **Kelvin-Messung (Vierleiter):** Bei kleinen Widerständen stört der Übergangswiderstand der Nadelspitzen. Zwei Nadeln speisen den Strom ein, zwei andere messen die Spannung direkt am Bauteil. Dafür sind mindestens vier Nadeln nötig.
- **Guard-Technik:** Bei Messung in der Schaltung fließt Strom über Nebenpfade. Ein Guard-Punkt auf passendem Potenzial lässt diesen Strom am Messweg vorbei in den Guard fließen, gemessen wird nur das gewünschte Bauteil.

Vor- und Nachteile

Vorteile	Nachteile
Kein Adapter nötig, ideal für **Prototypen, Kleinserien und viele Varianten**. Programm schnell aus CAD-Daten. Kann kleine Pads kontaktieren.	**Langsam** (Minuten pro Platine), Messungen laufen größtenteils nacheinander. Nadeln drücken auf die Pads. Nur Erreichbares wird geprüft.

Der Simulator im Lab nimmt **deine Platine**, plant die Messungen und zeigt Nadelwege, Messzeit, Abdeckung (Netze, Bauteile, Pins) und Probleme (zum Beispiel Netze mit nur einem erreichbaren Punkt).

> **Merke:** Eine Flying Probe kann nur messen, was sie erreicht. Für prüfgerechtes Layout (DFT) gehören Testpunkte, Abstände und Zugang schon in den Entwurf.

15. Boundary Scan (JTAG)

Das Problem: Moderne ICs (BGA, QFN, viele Pins) haben Anschlüsse, an die keine Nadel mehr herankommt. Trotzdem will man prüfen, ob die Verbindungen zwischen den ICs stimmen.

Die Idee: Viele ICs haben **an jedem Pin eine Boundary-Scan-Zelle**, die den Pin lesen oder treiben kann. Die Zellen sind zu einer **Kette** (Scan-Chain) verbunden. Man steuert sie über den **TAP** (Test Access Port) nach dem Standard **IEEE 1149.1**, auch **JTAG** genannt:

Signal	Bedeutung
TCK	Takt
TMS	steuert die Testlogik (Zustandsautomat)
TDI	Dateneingang
TDO	Datenausgang
TRST	Reset (optional)

Wie der Verbindungstest abläuft

1. Der Tester schiebt über TDI ein Muster in die Kette.
2. Im Modus **EXTEST** treibt ein IC über seine Zellen einen Pegel auf ein Netz.
3. Das andere IC liest den Pegel über seine Zellen ein.
4. Die gelesenen Werte kommen über TDO zurück und werden mit dem Soll verglichen.

Stimmt der Pegel am Empfänger nicht, gibt es eine **Unterbrechung** oder einen **Kurzschluss** auf dem Netz zwischen den ICs, und das **ohne eine einzige Nadel am IC-Pin**.

Weitere Befehle und Dateien

- **SAMPLE/PRELOAD:** Pegel lesen, ohne den Betrieb zu stören.
- **BYPASS:** einen IC in der Kette überspringen.
- **IDCODE:** Kennung des ICs lesen (stimmt der richtige IC?).
- **BSDL-Datei:** Der Hersteller beschreibt damit Zellen und Befehle seines ICs, das Prüfprogramm liest sie.
- **Programmieren:** Über JTAG lassen sich auch Flash-Speicher und CPLDs programmieren.

Grenzen

Nur ICs **mit JTAG** und nur die Netze **zwischen** ihnen. Passive Bauteile (Widerstand, Kondensator) und Netze ohne JTAG-IC prüft Boundary Scan nicht direkt. Deshalb kombiniert man es mit ICT oder Flying Probe.

Vorteil und Planung (DFT)

Besonders wertvoll bei BGA und dichten Platinen, wo kein Platz für Testpunkte ist. Die Kosten sind klein: Software und ein JTAG-Anschluss auf der Platine, **kein Adapter**. Beim Entwurf ist an einen **JTAG-Stecker** (TCK, TMS, TDI, TDO) und die richtige **Verkettung der ICs** zu denken.

> **Merke:** Boundary Scan prüft nicht die ICs selbst, sondern die Leitungen zwischen ihnen. Der Stecker für JTAG muss schon im Layout vorgesehen sein.

16. Welches Verfahren wann? Planen für die Prüfung (DFT)

Verfahren	Prüft	Stärke	Einsatz
SPI	Paste (Volumen, Höhe, Versatz)	findet Fehler vor der Bestückung	ab mittleren Serien
AOI	sichtbare Bauteile und Lötstellen	schnell, berührungslos	Kleinserie bis Großserie
AXI	verdeckte Lötstellen	sieht unter BGA und QFN	kritische Bauteile, Erstmuster, Hochzuverlässigkeit
ICT (Nadelbett)	Netze, Werte, Polung	sehr schnell, hohe Abdeckung	Großserien, stabiles Layout
Flying Probe	wie ICT, ohne Adapter	sofort startklar, flexibel	Prototypen, Kleinserien, viele Varianten

Boundary Scan	Verbindungen zwischen JTAG-ICs	ohne Nadeln, ohne Adapter	alle Stückzahlen, besonders BGA
Funktionstest	Verhalten im Betrieb	findet Fehlfunktion, programmiert Firmware	fast immer zusätzlich
Burn-in / ESS	Frühausfälle	Zuverlässigkeit	nur wenn Ausfälle im Feld sehr teuer sind
Sichtprüfung (IPC-A-610)	sichtbare Fehler	günstig, flexibel	Prototypen, Nacharbeit, Stichproben

Design for Test (DFT) heißt, schon im Layout für die Prüfung zu planen. Checkliste:

- Jedes Netz hat mindestens einen, besser zwei **Testpunkte** (für Durchgang braucht ein Netz zwei erreichbare Punkte).
- Testpunkte möglichst **auf einer Seite**, mit Lötstopp-Öffnung, ohne Bestückungsdruck darauf, **nicht unter Bauteilen**.
- Abstand zu hohen Bauteilen und zwischen den Testpunkten einhalten.
- **Passmarken** (Fiducials) für Kameras von Drucker, Bestücker, AOI und Prüfer.
- **JTAG**- und Programmierstecker mit Zugang.
- Testpunkte **beschriften** (TP1, TP2 ...).

Der **Berater** im Lab schlägt je nach Stückzahl, Varianten, BGA/QFN, JTAG und Dichte ein Verfahren vor und begründet es. Spiele das mit deiner eigenen Platine durch.

17. Prüfungsstil: Layout aus dem Stromlaufplan

In der Abschlussprüfung kommen Leiterplatten-Aufgaben meist als **Rechnung** oder **Entscheidung** zu einer vorgegebenen Schaltung: Welche Bahnbreite? Wie viel Spannung fällt ab? Wie viele Netze, Pins, Vias? Welche Lage? Welche Datei enthält den Lötstopplack? Typische Fragen:

- Berechne die Mindestbreite einer Bahn für einen gegebenen Strom (IPC) und runde sinnvoll auf.
- Berechne Widerstand und Spannungsabfall einer Bahn ($R = \rho \cdot l / (b \cdot t)$).
- Ordne Gerber-Dateien ihrer Aufgabe zu.
- Entscheide zwischen Flying Probe und Nadelbett anhand von Stückzahl und Kosten.
- Nenne drei Maßnahmen für ein prüfgerechtes Layout.

Vorgehen: Formel hinschreiben, Werte mit Einheit einsetzen, ausrechnen, Ergebnis mit Einheit und Satz. Das Lab hat dafür ein **Antwortblatt** mit Zahlenfeldern: Es prüft die Zahl mit Toleranz, du musst den Rechenweg selbst notieren.

18. Arbeitsblatt: Leiterplatten

Name: _____ Datum: _____ Punkte: _____ / 31

1. Woraus besteht das Basismaterial einer üblichen Leiterplatte, und wie dick ist eine 1-oz-Kupferschicht?

2. Wozu dient der Lötstopplack, und welche Stellen bleiben offen?

3. Nenne den Unterschied zwischen Durchgangs-Via, Blind-Via und Buried-Via.

4. Eine 4-Lagen-Platine hat den Aufbau Signal, GND, VCC, Signal. Welchen Vorteil bringen die beiden Innenlagen?

5. Berechne mit der IPC-Näherung die Mindestbreite einer Außenbahn für 2 A bei 1 oz Kupfer und 10 K Erwärmung. Formel: $I = 0{,}048 \cdot \Delta T^{0{,}44} \cdot A^{0{,}725}$, A in mil², Breite = A ÷ (1,378 mil · oz), 1 mil = 0,0254 mm.

6. Warum muss eine Innenbahn für denselben Strom breiter sein als eine Außenbahn?

7. Eine Kupferbahn ist 100 mm lang, 0,3 mm breit, 1 oz (35 µm), $\rho = 1{,}72 \cdot 10^{-8}$ Ωm. Berechne ihren Widerstand und den Spannungsabfall bei 2 A.

8. Was ist eine Säurefalle, und wie vermeidest du sie?

9. Ein Via-Pad hat 0,8 mm Durchmesser, die Bohrung 0,4 mm. Berechne den Restring. Der Hersteller verlangt mindestens 0,15 mm. Passt das?

10. Wohin gehört der Abblockkondensator eines ICs, und warum?

11. Warum soll eine schnelle Signalbahn nicht über einen Schlitz in der Massefläche laufen?

12. Nenne drei Meldungen des DRC und je eine Abhilfe.

13. Nenne vier Gerber-Dateien einer 2-Lagen-Platine und ihre Aufgabe.

14. Beschreibe in sechs Stichworten, wie eine Mehrlagen-Platine hergestellt wird.

15. Wovon hängt der Preis einer Platine ab?

16. Nenne die vier Phasen eines Reflow-Profils und was in jeder passiert.

17. Was ist ein Tombstone, und wie entsteht er?

18. Woran erkennst du eine gute Handlötstelle, woran eine kalte?

19. Du findest bei einer Platine VCC und GND mit 2 Ω Durchgang verbunden. Wie gehst du vor?

20. Wozu dient die SPI, und warum steht sie vor dem Bestücker?

21. Was findet die AOI, und was findet sie nicht?

22. Wann setzt man AXI ein?

23. Was sind Lunker (Voids) und Head-in-Pillow?

24. Nenne je zwei Vorteile und Nachteile des Nadelbett-Tests (ICT).

25. Nenne je zwei Vor- und Nachteile der Flying Probe.

26. Der Adapter eines ICT kostet 3000 Euro, die Prüfung 0,40 Euro je Platine. Die Flying Probe kostet 3,00 Euro je Platine. Ab welcher Stückzahl lohnt sich der Adapter?

27. Wozu dienen Kelvin-Messung und Guard bei der Flying Probe?

28. Wie prüft Boundary Scan eine Verbindung zwischen zwei ICs? Nenne die vier Signale des TAP.

29. Was kann Boundary Scan nicht prüfen?

30. Nenne vier Regeln für ein prüfgerechtes Layout (DFT).

31. Eine Platine hat viele Varianten in kleinen Stückzahlen und einen BGA mit JTAG. Welche Prüfung schlägst du vor und warum?