# Arquitectura de Computadores (543426)

Certamen No. 3 (4 de Julio de 2014)

Nombre:	Prob. 1:	/6
	Prob. 2:	/6
Matrícula:	Prob. 3:	/6
	Total:	/18

**Reglas:** Tiempo: 90 minutos. Responda en las mismas hojas del certamen y entregue **todas** las hojas al finalizar. Escriba su nombre en todas las hojas. Se prohíbe el uso de teléfonos y PDAs.

## Prob. 1: [6p] Memoria DRAM

Considere una CPU cuya memoria cache L2 tiene bloques de 512 bytes. El sistema de memoria RAM tiene dos buses frontales de 64 bits en configuración de canal dual, y está compuesto por memoria DDR3-1066, con chips con especificación de tiempos 7-7-7-10-T1. Se propone modificar el sistema para soportar la nueva memoria DDR3-2133 con chips 12-12-15-T1. En todos los casos, el largo de la ristra en DDR3 es de 8 datos. Calcule el tiempo de transferencia de un bloque de cache desde RAM a L2 (en ns) para ambos casos. Qué porcentaje del tiempo de ejecución de un programa debería pasar el sistema sirviendo fallos en L2 para que el nuevo sistema de memoria consiga una aceleración de 1.15 en el tiempo de ejecución del programa?

```
Bl oque L2 = 512 bytes \Rightarrow 512/(8*2) = 32 transacciones \Rightarrow (32/8) = 4 ristras
t L2 = tasa comandos + tRCD + 4*(tCAS + 4 tBus)
Para DDR3-1066 \rightarrow fBus = 1066/2 = 533MHz \rightarrow tBus = 1.876ns
7 - 7 - 7 - 10 \text{ T1} \rightarrow \text{tRCD} = \text{t CAS} = 7
t L2-DDR1066 = (1 + 7 + 4*(7+4))*1.876
t L2-DDR1066 = 97.55 ns
Para DDR3-2133 \rightarrow fBus = 2133/2 = 1066.5MHz \rightarrow tBus = 0.938ns
12-12-12-15-T1 \rightarrow tRCD = tCAS = 12
t L2-DDR2133 = (1 + 12 + 4*(12+4))*0.938
t L2-DDR2133 = 72.23ns
Sparcial = 97.55/72.33 = 1.35
F = ?
S = 1 / ((1-F) + F/Sparcial))
1. 15 = 1/((1-F) + F/1.35)
0.87 = 1-0.26 *F
F = 0.5 (50\%)
```

### Prob. 2: [6p] Discos duros

Suponga un disco con una velocidad de rotación de 15.000rpm, 3.000 cilindros numerados del 0 al 2.999, y sectores de 512 bytes. La tasa de transferencia es de 128MB/s y la sobrecarga del controlador es de 0,3ms. Suponga que en tiempo t=0 el brazo del disco se encuentra en el cilindro 1.500, moviéndose en sentido ascendente. En ese momento, la cola del controlador tiene requerimientos por sectores en los siguientes cilindros (en orden de llegada): 500, 250, 1.600, 1.000, 2.300, 2.700, 50. Cada requerimiento solicita la lectura de 8 bloques adyacentes en el disco.

a) [4p] Determine el orden de atención de los requerimientos para los algoritmos de planificación del brazo SSTF y C-SCAN.

```
Ci lindros: 50 - 250 - 500 - 1000 - (1500) - 1600 - 2300 - 2700

SSTF: (1500) - 1600 - 1000 - 500 - 250 - 50 - 2300 - 2700

C- SCAN: (1500) - 1600 - 2300 - 2700 - 2999 - 0 - 50 - 250 - 500 - 1000
```

b) [2p] Calcule el tiempo total de atención asumiendo que el brazo del disco se mueve a una velocidad promedio de 200 cilindros por milisegundo, excepto cuando recorre el disco de un extremo a otro sin detenerse, en cuyo caso se demora 2 ms en recorrer los 3.000 cilindros.

```
Vel ocidad de rotación: 15000 rpm \rightarrow 4ms por revolución \rightarrow Trot = 2ms Ttransf = (512*4)/128M=0.03ms Toverhead = 0.3ms Tt otal-rot-transf-ovh = 7*(2+0.03+0.3) = 16.31ms

SSTF: cil. tot. = 100 + 600 + 500 + 250 + 200 + 2250 + 400 = 4300 Ts ee ktotalSSTF = 4300*(1/200) = 21.5ms

Tt otalSSTF = 21.5 + 16.31 Tt otalSSTF = 37.81ms
```

```
C- SCAN: cil. tot. = 100 + 700 + 400 + 299 + 50 + 200 + 250 + 500 = 2499
Ts e e ktotal C- SCAN = 2499*(1/200) + 2 = 14.5 \text{ ms}
```

Tt otal C-SCAN = 14.5 + 16.31Tt otal C-SCAN = 30.81 ms Nombre: Matrícula:

### Prob. 3 [6p]: Memorias cache

Considere un procesador con pipeline sencillo de 5 etapas y un sistema de memorias cache de 3 niveles.

- 1. El cache L1 es separado para instrucciones y datos. El tiempo de acierto es de 1 ciclo de reloj. La tasa de fallos para instrucciones es de 8% y para datos es de 12%. El tamaño de bloque es de 64 bytes en ambos casos.
- 2. El cache L2 es unificado y relativamente pequeño. La tasa global de fallos para instrucciones es de 2% y de datos es de 5%. El tamaño de bloque es de 128 bytes. El bus entre L1 y L2 es de 32 bytes de ancho y presenta una latencia de 4 ciclos de reloj más 1 ciclo por cada transferencia de datos.
- 3. Se están considerando dos posibles memorias cache L3, ambas unificada, con un tamaño de bloque de 128 bytes y un bus a L2 de 32 bytes de ancho. La primera es una memoria de 4MB que presenta una tasa global de fallo para instrucciones del 1% y para datos de 2%, con una latencia de acceso de 12 ciclos más 1 ciclo por transferencia de datos. La segunda tiene un tamaño de 8MB y presenta una tasa global de fallo para instrucciones del 0.5% y para datos del 1%, pero su latencia de acceso es de 20 ciclos más un ciclo por transferencia de datos.

El bus entre L3 y DRAM es de 16 bytes de ancho y tiene una latencia de 200 ciclos más dos transferencias por ciclo de reloj.

Calcule el CPI del procesador con cada una de las dos alternativas de memoria cache y determine cuál es más conveniente. Asuma que el CPI con un sistema de memoria perfecto es de 1.5 y que un 25% de las instrucciones ejecutadas por el programa son load/store.

```
CPI = CPI_base + tasa_fallo_I *trf_bloq + frec_ls*tasa_fallo_D*trf_bloq

transf_I2_L1 = 4 + (64/32)*1 = 6 ciclos

transf_I3_L2a = 12 + (128/32)*1 = 16 ciclos

transf_I3_L2b = 20 + (128/32)*1 = 24 ciclos

transf_DRAM_L3 = 200 + (128/16)*0.5 = 204 ciclos

CPI a = 1.5 + 0.08*6 + 0.02*16 + 0.01*204 + 0.25*(0.12*6+0.05*16+0.02*204)

CPI b = 1.5 + 0.08*6 + 0.02*24 + 0.005*204 + 0.25*(0.12*6+0.05*24+0.01*204)

CPI b = 4.47
```

Es preferible usar la memoria cache de 8MB por sus mej ores tasas de fallos.

Nombre: Matrícula:

#### Al ternativament e:

```
CPI = 1.5 + tas a f_L1_I*trf_bloq_L1_I + frec_ls*tas a f_L1_D*trf_bloq_L1_D
t as a_f_I = 0.08
t as a_f_D = 0.12
frec_ls = 0.25
t as a_local_fallo_L2_I = 0.02/0.08 = 0.25
t as a_local_fallo_L2_D = 0.05/0.12 = 0.42
transf_L2_L1 = 4 + (64/32)*1 = 6 ciclos
CPI = 1.5 + 0.08*(6+0.25*trf_bloq_L2_I) + 0.25*0.12*(6+0.42*trf_bloq_L2_D)
CPI = 1.5 + 0.48 + 0.02 * trf_bloq_L2_I + 0.18 + 0.25 * 0.05 * trf_bloq_L2_D
CPI = 2.16 + 0.02 *trf_bloq_L2_I + 0.0125 *trf_bloq_L2_D
t as a_local_fallo_L3_Ia = 0.01/0.02 = 0.5
t as a_local_fallo_L3_Da = 0.02/0.05 = 0.4
transf_L3_L2a = 12 + (128/32)*1 = 16 ciclos
CPI \ a = 2.16 + 0.02*(16+0.5*trf_bloq_L3) + 0.0125*(16+0.4*trf_bloq_L3)
CPI a = 2.16 + 0.32 + 0.01 \text{ trf_bloq_L3} + 0.2 + 0.005 \text{ trf_bloq_L3}
CPI a = 2.68 + 0.015 * trf_bloq_L3
trf_bloq_13 = 200 + (128/16)*0.5
trf_bloq_L3 = 204
CPI a = 2.68 + 0.015*204
CPI a = 5.74
t as a_local_fallo_L3_Ib = 0.005/0.02 = 0.25
t as a_local_fallo_L3_Db = 0.01/0.05 = 0.2
transf_L3_L2b = 20 + (128/32)*1 = 24 ciclos
CPI b = 2.16 + 0.02*(24+0.25*trf_bloq_L3) + 0.0125*(24+0.2*trf_bloq_L3)
CPI b = 2.16 + 0.48 + 0.005 * trf_hloq_L3 + 0.3 + 0.0025 * trf_hloq_L3
CPI b = 2.94 + 0.0075 * trf_bloq_L3
CPI b = 2.94 + 0.0075*204
CPI b = 4.47
```

Es preferible usar la memoria cache de 8MB por sus mej ores tasas de fallos.