

基于 CPLD 的线阵 CCD 驱动的实现

徐新军, 章 钦, 袁会敬, 张国宏, 李运恒

(河北省激光研究所, 河北 石家庄 050081)

摘 要:本文以日本东芝公司的线阵 CCD 器件 TCD1206SUP 为例, 在研究了线阵 CCD 器件工作原理和驱动电路波形的基础上, 介绍了采用图形形式层次设计方法, 用复杂可编程逻辑器件 (CHLD) 设计线阵 CCD 驱动脉冲的实现方法。用一片 EPM7064 设计出 TCD1206SUP 正常工作所需的驱动波形, 减小了驱动器的体积。讨论了电路的工作原理和设计特点, 同时给出了电路原理图和 CHLD 电路的时序仿真波形。

关键词:电荷耦合器件; 复杂可编程逻辑器件; 线阵 CCD; 驱动时序; 驱动电路

中图分类号:TP333.5⁺3

文献标识码:A

文章编号:1672-4984(2006)02-0124-03

Application of the drivers of linear CCD based on CPLD

XU Xin-jun, ZHANG Qin, YUAN Hui-jing, ZHANG Guo-hong, LI Yun-heng

(Hebei Institute of Laser, Shijiazhuang 050081, China)

Abstract: In this paper, took linear CCD device TCD1206SUP produced by TOSHIBA as example, introduced based Graphics hiberarchy design mode and a method to design the drivers of linear CCD with CHLD with research on principle and driver waveform of linear CCD device. Using a piece of EPM7064 to design the driver waveform of TCD1206SUP, the size of the driver has been reduced. In addition, the principle of operation and design of circuit were discussed and the principle circuit and the schedule simulation waveform of CHLD were given.

Key words: Charge coupled device (CCD); Complex programmable logic devices (CHLD); Linear array CCD; Driving schedule; Driving circuit

随着 CCD 应用技术的飞速发展, 线阵 CCD (Charge Coupled Device) 越来越广泛地被应用到工业、军事、民用等行业。用于产生 CCD 驱动时序的电路设计是利用 CCD 进行数据采集首先要考虑的问题。传统的时序发生器的实现方法有小规模集成电路实现、EPROM 实现、基于单片机的实现等等。CPLD 是一种多用途、高密度的复杂可编程逻辑器件, 可将系统的部分或全部功能集成在一块芯片上, 并且具有设计方便灵活、易于修改等特点, 可大大缩短研制时间, 并减小系统硬件复杂度。本文介绍了一种采用美国 ALTERA 公司的 MAX7000S 系列 CPLD 芯片 EPM7064 实现 TCD1206SUP 的驱动。

1 器件特性及工作原理

TCD1206SUP 是一种高灵敏度、低暗电流、2160 象元的线阵 CCD 图象传感器, 为典型的二相线阵 CCD。它由 2236 个 pn 结光电二极管构成光敏元阵

列, 其中前 64 个和后 12 个是用作暗电流检测而被遮蔽的, 中间的 2160 个光电二极管是曝光像敏单元, 每个光敏单元的尺寸为 14 μ m 长、14 μ m 高, 中心距亦为 14 μ m。光敏元阵列总长为 30.24mm。

TCD1206SUP 在如图 1 所示的驱动脉冲作用下工作, 当 ϕ_{SH} 脉冲高电平到来时, 正值 ϕ_1 电极下均形成深势阱, 同时 ϕ_{SH} 的高电平使 ϕ_1 电极下的深势阱与 MOS 电容深势阱沟通, MOS 电容中的信号电荷包通过转移栅转移到模拟移位寄存器的 ϕ_1 电极下的深势阱中。当 ϕ_{SH} 由高变低时, ϕ_{SH} 低电平形成的浅势阱将存储栅下势阱与 ϕ_1 电极下的势阱隔离开。存储栅势阱进入光积分状态, 而模拟移位寄存器在 ϕ_1 与 ϕ_2 脉冲的作用下驱使转移到 ϕ_1 电极下势阱中的信号电荷向左转移, 并经输出电路由 OS 电极输出。由于结构上的安排, OS 端首先输出 13 个虚设单元信号, 再输出 51 个暗信号, 然后才连续输出 S_1 到 S_{2160} 的有效像素单元信号。第 S_{2160} 信号输出后, 又输出 9 个暗信号, 再输出 2 个奇偶的检测信号, 以后便是空驱动。空驱动数目可以是任意的。图中的 ϕ_{RS} 为复位级的复位脉冲, 复位一次输出一

收稿日期: 2005-11-09; 收到修改稿日期: 2005-12-23

作者简介: 徐新军 (1973 -), 男, 助理研究员, 主要从事光电机控产品的研制和开发。

个信号。

2 驱动电路的设计

TCD1206SUP 需要四路脉冲驱动,即转移脉冲 SH ;时钟脉冲 Φ_1 、 Φ_2 ,典型频率 0.5MHz,复位脉冲 RS ,典型频率为 1MHz,占空比为 1/3。由于该器件是两列并行分奇、偶传输的,所以在在一个 SH 周期中至少有 1118 个 Φ_1 脉冲,即 $T_{SH} > 1118T_1$ 。在 SH 为高电平期间,要求 Φ_1 与 Φ_2 有一个大于 T_{SH} 持续时间的宽脉冲^[2],这是由于此时像元中的电荷正在向两列寄存器中转移,如果在此期间 Φ_1 与 Φ_2 有上升或下降沿出现,则会造成电荷转移不完全的情况。

驱动电路采用图形式层次设计方法^[3],将电路设计分成四个模块,首先创建 u_1 、 u_2 、 u_3 、 u_4 四个底层设计文件,然后在顶层设计文件中将所有的底层文件组合起来,从而完成整个电路的设计。设计的电路如图 2 所示。

U_1 单元输入频率为 16MHz 的系统时钟脉冲信号,在该单元中采用 DFF 图元构成扭环计数器,系统时钟经分频后送扭环计数器,将输出经与门组合反相后输出 1MHz 的复位脉冲/RS 和像元同步脉冲/SP 并实现相应的占空比和相位关系。复位脉冲/RS 占空比为 1/3,像元同步脉冲/SP 对应单个像元的视频输出,可对输出信号进行 A/D 转换。 U_1 单元同时输出 0.5MHz 的信号传送脉冲 CLK-0.5M 送到 U_2 、 U_3 、 U_4 单元。

U_4 单元设计有四个同步十进制计数器,根据对开始的虚设单元和暗信号单元的计数以及对有效像元的计数,可输出/FC 信号,FC 信号的上升沿对应于 CCD 的第一个有效像素单元,可用作行同步




图 1 TCD1206SUP 驱动脉冲波形

信号。同时根据积分周期的设定,对 CLK-0.5M 脉冲信号计数到达设定值时发出信号送至 U_2 单元。

U_2 单元中的 Lpnr count 宏单元计数器设定为四位递减二进制计数器,根据 U_4 单元传送来的计数到信号输出复位信号 CLR 和 CLR1 给 U_4 单元以复位计数电路,并输出宽脉冲信号 WIDEP 给 U_3 单元。

U_3 单元经过对输入信号 CLK-0.5M 和宽脉冲信号 WIDEP 进行组合后输出时钟脉冲/F1、/F2 和转移脉冲/FSH。各路输出信号经反相器后得到正相的驱




图 2 电路框图

动信号,通过对 FSH、FI、F2、RS 进行电平转换和驱动放大后送至 CCD 相应输入端以驱动 CCD 工作。在 MAX + PLUS II10.2 开发环境下各个子功能模块设计完成后,将各子功能模块进行综合、连接

后经编译、校验进行仿真,确认各功能无误后在线下载到 CPLD 器件内部。电路的仿真波形如图 3 所示。

3 结束语

由于 CPLD 器件具有易于修改、在线编程等优点,可根据功能的不同要求进行在线配置,从而升级方便。另外 CPLD 器件具有集成度高、可用配套软件验证设计结果等优点,用一片 CPLD 实现 CCD 的驱动,可增强系统抗干扰的能力,减少集成电路芯片的数量和电路板的空间,缩短设计周期。




图 3 驱动电路仿真波形

参考文献

- [1] 王庆有. CCD 应用技术 [M]. 天津:天津大学出版社, 2000:46 - 49.
- [2] 常丹华. 一种新的 CCD 外围电路设计方法[J]. 传感器技术, 2001, 20(6): 32 - 34.
- [3] 东方人华. MAX + PLUSII 入门及提高 [M]. 北京:清华大学出版社, 2004.
- [4] 郭永飞. 用高密度可编程器件设计 CCD 驱动器[J]. 光学精密工程, 1996, 4: 111 - 115.
- [5] 兰荣清. 线阵 CCD 驱动设计新方法[J]. 光电子·激光, 1997, 8(4): 295 - 297.
- [6] 廖裕评, 陆瑞强. CPLD 数字电路设计 [M]. 北京:清华大学出版社, 2001.

(上接第 110 页)




图 1 虚拟式数字滤波分析仪




图 2 经过滤波器后的输入与输出波形

4.3.5 VC++ 与 Matlab 接口的优化问题

为了使程序简化,执行效率高,一种编程环境与另一种编程环境接口部分越简洁越好,交互关系越简单越好,传递的参数越少越好。这就需要两种

编程环境有很深入的了解,优化与各编译环境有关的程序结构。Matlab7 升级了 M 文件的编辑器与编译器,函数定义及调用的功能有所增强,方便了用户写更为复杂的程序,所以以此数字滤波分析仪为例,可将有关的所有种类的滤波器算法按逻辑结构写成 M 文件,做成一个动态连接库,供 VC++ 调用,这样,程序既清晰、简洁,执行效率又高。

5 结束语

综上所述,联合 Visual C++ 和 Matlab 开发虚拟仪器可以充分发挥两者的优势。Visual C++ 强大的界面开发能力使得用户可以利用其中的各种控件进行参数的设置,对虚拟仪器进行操作,而 Matlab 强大的工具箱函数能够提供强大的信号处理及分析功能。

参考文献

- [1] 秦树人,等. 智能控件化虚拟仪器系统 [M]. 北京:科学出版社, 2004, 5: 1 - 12, 153 - 183.
- [2] 飞思科技产品研发中心. MATLAB7 辅助信号处理技术与应用 [M]. 北京:电子工业出版社, 2005: 28 - 34.
- [3] 陈永春. 从 Matlab/Simulink 模型到代码实现 [M]. 北京:清华大学出版社, 2002: 93 - 138.
- [4] MATLAB Compiler, The Math Works, Inc, 2005, 3.
- [5] MATLAB Compiler Release note, <http://www.mathworks.com/products/>.
- [6] Josephgiarratano. Expert Systems Principles and Programming. PWS Publishing Company, 2000, 5.