

页式 存储器

页式存储 主存块号 Cache块号 #2 (1KB) 0 1KB 1 1KB #0 (1KB) 1KB 1 2 #0 (1KB) #1 (1KB) 2 1KB 3 1KB #2 (1KB) ... #3 (1KB) 6 1KB 4093 1KB 4094 7 1KB #1 (1KB) 4095 #3 (1KB) Cache (8KB) 主存(4MB) 页式存储系统:一个程序(进程)在逻辑上被分为若干个大小相等的"页面", "页面"大小与"块"的大小相同。每个页面可以离散地放入不同的主存块中。 王道考研/CSKAOYAN.COM

2


公众号:考研拼课₁ 配套课程请关注






王道考 ",, 。,, 。,, 。,, 。,, 。,, 。,, 。


配套课程请关注



快表是一种"相联存储器", 地址变换过程(增加TLB) 可以按内容寻访 页表基址寄存器 逻辑地址 100000011 00 #2 (1KB) 主存块号 标记 否 1 1KB #0 (1KB) 3 1KB 快表 (TLB) 是 4093 1KB 逻辑页号 主存块号 #1 (1KB) 4094 #0 2 4095 #3 (1KB) > 000000000010 1000000011 #1 4094 主存(4MB) 查询慢表所 物理地址 #2 0 4095 #3 #0 (1KB) 页表/慢表(存储在主存内) 注意区别: 快表中存储的是页表项的副本; Cache中存储的是主存块的副本 王道考研/CSKAOYAN.COM

6






8

王道考 ",, 。,, 。,,

公众号:考研拼课⁴ 配套课程请关注




假设:访问TLB只需1 us 假设某进程执行过程中要依次访问 访问内存需要100 us 越界异常 (0,0)、(0,4)、(0,8) 这几个逻辑地址 页号 页内偏移量 页表始址 页表长度 页表 逻辑地址 寄存 器 页号 内存块号 600 快表 (TLB) 是 若快表命中 物理地址 页号 内存块号 0 600 500 400 页表/慢表(存放在内存中) 内存 王道考研/CSKAOYAN.COM

10

公众号:考研拼课 配套课程请关注

王道考 ",, 。,, 。,,



存储系统存在的问题

双端口RAM、多模块存储器提高存储器的工作速度

优化后速度与CPU差距
依然很大


更高速的存储单元设计

存储器价格 * 容量 ◆

存储体系的改善
"Cache-主存"层次


程序访问的局部性原理

12



局部性原理 程序A: 0x0FC 10 空间局部性: 在最近的未来要用 int sumarrayrows (int a[M][N]) 0x100 到的信息(指令和数据),很可能 11 2 { 0x104 3 int i, j, sum = 0; 与现在正在使用的信息在存储空 0x108 4 for (i = 0; i < M; i++) 指 for内/外循环 间上是邻近的 0x10C for (j = 0; j < N; j++)5 0x110 sum += a[i][j]; 6 时间局部性:在最近的未来要用 I36 0x114 7 return sum; 到的信息,很可能是现在正在使 : 用的信息 0x400 a[0][0] 程序B: a[0][1] 0x404 0x408 1 int sumarraycols(int a[M][N]) a[0][2047] 0x40C 基于局部性原理,不难想到,可 0x410 a[1][0] 以把CPU目前访问的地址"周围" 3 int i, j, sum = 0; 0x414 a[1][1] 的部分数据放到Cache中 for (j = 0; j < N; j++)4 for (i = 0; i < M; i++)5 sum += a[i][j]; 6 程序B按"列优先"访问二维数 0x7A4 7 return sum; 组,空间局部性更差 指令和数据在内存中的存储 王道考研/CSKAOYAN.COM

14



性能分析

【例3-2】 假设Cache的速度是主存的5倍,且Cache的命中率为95%,则采用Cache后,存储器性能提高多少(设Cache和主存同时被访问,若Cache命中则中断访问主存)?

设Cache的存取周期为t,则主存的存取周期为5t

 $\frac{\text{$ **若Cache** $和主存同时访问</sub>,命中时访问时间为t,未命中时访问时间为5t 平均访问时间为 <math>0.95 \times t + 0.05 \times 5t = 1.2t$

故性能为原来的 $\frac{5t}{1.2t}$ ≈4.17倍

<mark>若先访问Cache再访问主存</mark>,命中时访问时间为t,未命中时访问时间为 t+5t 平均访问时间为 T_a = $0.95 \times t + 0.05 \times 6t = 1.25t$

故性能为原来的 $\frac{5t}{1.25t}$ =4倍

王道考研/CSKAOYAN.COM


16

有待解决的问题

基于局部性原理,不难想到,可以把CPU目前访问的地址"周围"的部分数据放到Cache中。如何界定"周围"?

将主存的 存储空间"分块",如:每 1KB 为一块。主存与Cache之间以"块"为单位进行数据交换

Cache




王道考研/CSKAOYAN.COM


17


有待解决的问题

基于局部性原理,不难想到,可以把CPU目前访问的地址"周围"的部分数据放到Cache中。如何界定



18





20