

#### Instituto Superior Técnico

# MESTRADO INTEGRADO EM ENGENHARIA ELECTROTÉCNICA E DE COMPUTADORES

## Arquitecturas Avançadas de Computadores Simulação de um processador $\mu Risc$

Maria Margarida Dias dos Reis n.º 73099 Nuno Miguel Rodrigues Machado n.º 74236

## $\acute{\mathbf{I}}\mathbf{ndice}$

1	Intr	rodução	1
2 Estrutura do Processador		rutura do Processador	1
	2.1	Primeiro Andar - IF	1
	2.2	Segundo Andar - ID e OF	1
	2.3	Terceiro Andar - EX e MEM	1
	2.4	Quarto Andar - WB	1

### 1 Introdução

### 2 Estrutura do Processador

O processador  $\mu$ Risc que foi projectado encontra-se dividido em quatro andares

- 2.1 Primeiro Andar IF
- 2.2 Segundo Andar ID e OF
- 2.3 Terceiro Andar EX e MEM
- 2.4 Quarto Andar WB