

Instituto Superior Técnico

MESTRADO INTEGRADO EM ENGENHARIA ELECTROTÉCNICA E DE COMPUTADORES

Arquitecturas Avançadas de Computadores

Descrição do processador $\mu { m Risc}$ a funcionar em pipeline

Guilherme Branco Teixeira n.º 70214 Maria Margarida Dias dos Reis n.º 73099 Nuno Miguel Rodrigues Machado n.º 74236

${\rm \acute{I}ndice}$

1	Introdução	1
2	Conflitos associados a uma arquitectura pipeline	1
	2.1 Conflitos estruturais	. 1
	2.2 Conflitos de dados	. 1
	2.3 Conflitos de controlo	. 1
3	Métodos de resolução de conflitos	1
	3.1 Conflitos de dados	. 1
	3.2 Conflitos de controlo	. 2
4	Estrutura do processador	2
5	Testes de performance	2
6	Conclusões	3
7	Anexos	4
	7.1 Código do andar de IF	. 4
	7.2 Código do andar de ID e OF	. 8
	7.3 Código do andar de EX e MEM	. 17
	7.4 Código do andar de WB	. 25
	7.5 Código da memória ROM	. 27
	7.6 Código da memória RAM	. 28
	7.7 Código da BTB	
	7.8 Código da máquina de estados	. 30

1 Introdução

Com este trabalho laboratorial pretende-se projectar um processador μ Risc com funcionamento em pipeline. O processador possui 4 andares de pipelining: no primeiro andar é feito o instruction fetch (IF), no segundo andar é feito o instruction decode (ID) e o operand fetch (OF), no terceiro andar são executadas operações da ALU (EX) e de acesso à memória de dados (MEM) e, por fim, no quarto é feita a escrita no banco de registos, o write back (WB). Com o funcionamento em pipelining podem ocorrer dois tipos de conflitos - de dados (data hazards) e de controlo (control hazards).

2 Conflitos associados a uma arquitectura pipeline

Read after Write é um conflito de dados que acontece quando uma instrução precisa de ler um valor que ainda não foi escrito na memória pois pertence a uma intrução anterior que ainda não escreveu no seu registo de destino.

Write after Read é um conflito de dados que que ocorre quando uma instrução necessita de escrever num registo quando a uma instrução anterior ainda não leu o valor desse registo.

Write after Write é um conflito quando duas operações necessitam de escrever no mesmo registo ao mesmo tempo ou numa ordem incorrecta.

Os conflitos Write after Read e Write after Write não ocorrem no nosso processador pois não existe qualquer tipo de bypassing entre os seus andares, mantendo sempre a ordem das instruções intacta.

2.1 Conflitos estruturais

2.2 Conflitos de dados

2.3 Conflitos de controlo

3 Métodos de resolução de conflitos

Em primeiro lugar apresentam-se os métodos e técnicas de resolução dos conflitos de controlo e dados. Em segundo lugar quais as técnicas que foram de facto utilizadas.

3.1 Conflitos de dados

Conflito que surge quando uma instrução depende dos resultados de uma instrução anterior, de forma a afectar o resultado obtido pela linha de processamento.

• Solução 1: Bloqueio dos andares do pipeline, stall, até que os dados correctos estejam disponíveis;

estrutura idea do relatorio: 1:referir no geral que conflitos ha. 2:referir quais os conflitod que temos neste pi cessador. 3:referir como os resolvemos. 4:comparar as arquitecturas que testámos. 5:entregar antes da meianoite Loo Loo.

aqui por exem plo nos so vamos ter RAW, mas temos de explicar todos os que ha

- Solução 2: Se o dado correcto existir algures no *pipeline*, estabelece-se um *bypass* para o andar correcto, aplicando a técnica de *forwarding*;
- Solução 3: Escalonar/reordenar as instruções, se a ordenação for feita pelo compilador, tem-se um escalonamento estático, se for feita pelo *hardware*, escalonamento dinâmico;

3.2 Conflitos de controlo

Um conflito de controlo surge quando uma instrução de controlo condicional depende dos resultados de uma instrução anterior, de uma forma a impedir um predição correcta. Analisando as soluções apresentadas verificou-se que o escalonamento estático e dinâmico não seria a solução desejada devido a complexidade para um processador de 4 andares comparativamente às outras anteriores. Ponderou-se inicialmente a utilização de stalls devido à facilidade de implementação mas devido ao inconveniente de reduzir o número médio de instruções por ciclo, optou-se pela segunda solução de forma a aumentar o número médio de instruções por ciclo como também a complexidade de implementação.

nao impede a

prediccao

- Solução 1: BTB, uma tabela que contém informação sobre os saltos de forma a prever se estes são taken ou not-taken, previsão esta que é realizada por uma BPB (composta por 1 ou 2 bits), diminuindo assim o número de ciclos desperdiçados em instruções do tipo controlo;
- Solução 2: forwarding de flags, após se obter o resultado necessário para a predição, establece-se um bypass para verificar a condição do salto;

4 Estrutura do processador

5 Testes de *performance*

Tabela 1: Performance obtida para os diversos testes com o processador demonstrado na aula.

	Processador Demonstrado	Frequência [MHz]	Número de Ciclos de Execução	Número de Predicções Falhadas	Tempo de Excução [μs]
	Teste #1	183,169	57	0	0,3112
	Teste #2	183,169	2358	108	12,8734
ſ	Teste #3	183,169	1058	122	5,7761

Para se perceber melhor a influência que os métodos utilizados têm no desempenho do processador foram realizados vários testes para o processador projectado (Processador #1) e outros três processadores diferentes, cada processador apresenta diferentes combinações de métodos usados para corrigir os conflitos de dados e controlo, tal como se pode observar na Tabela 2.

Tabela 2: Diversas topologias do processador que foram testadas.

Processador #1	com forwarding de dados e BTB
Processador #2	sem forwarding de dados, com NOPS e com BTB
Processador #3	com forwarding de dados e sem BTB
Processador #4	sem forwarding de dados e sem BTB

Tabela 3: Resultados obtidos para o teste#1.

Teste #1	Frequência [MHz]	Número de Ciclos de Execução	Número de Predicções Falhadas	Tempo de Excução [μs]
Processador #1	211,338	57	0	0,2697
Processador #2	211,338	114	0	0,5394
Processador #3	285,608	57	0	0,1996
Processador #4	285,608	114	0	0,3991

Tabela 4: Resultados obtidos para o teste#2.

Teste #2	Frequência [MHz]	Número de Ciclos de Execução	Número de Predicções Falhadas	Tempo de Excução [μs]
Processador #1	211,338	2358	108	11,1575
Processador #2	211,338	3044	108	14,4035
Processador #3	285,608	2705	463	9,4710
Processador #4	285,608	3323	463	11,6348

Tabela 5: Resultados obtidos para o teste#3.

Teste #3	Frequência [MHz]	Número de Ciclos de Execução	Número de Predicções Falhadas	Tempo de Excução [μs]
Processador #1	211,338	1058	122	5,0062
Processador #2	211,338	1582	122	7,4856
Processador #3	285,608	1123	187	3,9320
Processador #4	285,608	1647	187	5,7666

Em análise aos resultados dos três testes realizados (Tabelas 3, 4 e 5), foi possível tirar as seguintes conclusões em relação ao forwarding de dados e à BTB.

5.0.0.1 forwarding de dados

Ao observar as caracteristicas dos quatro processadores, percebemos que é comparando os resultados entre os processadores #1 e #2 e também entre os processadores #3 e #4 que conseguimos avaliar os efeitos de usar *forwarding* de dados.

Em relação ao primeiro teste (Tabela)

referir tabela 4

5.0.0.2 BTB

6 Conclusões

7 Anexos

7.1 Código do andar de IF

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3 use IEEE.STD_LOGIC_ARITH.ALL;
4 use IEEE.STD_LOGIC_UNSIGNED.ALL;
6 entity InF is
7 port (
    -- input
    clk, rst
                        : in std_logic;
   en_if
                        : in std_logic;
                        : in std_logic_vector(11 downto 0);
                                                           -- PC realimentado
   reg_pc_IN
11
12
                        : in std_logic_vector(11 downto 0);
   pc_branch
13
                                                           -- acrescentar
                        : in std_logic_vector(11 downto 0);
    Jump_BTB
14
    OUT_BTB
                        : in std_logic_vector(16 downto 0);
    act_BTB
                        : in std_logic;
    Conflit_DADOS
                        : in std_logic;
17
                        : in std_logic;
18
    en_Jump_FII
    en_Jump_Incond
                        : in std_logic;
19
    count_IN
                        : in std_logic_vector(15 downto 0);
20
                        : in std_logic_vector(11 downto 0);
    Jump_Incon
    out_ROM
                        : in std_logic_vector(15 downto 0);
22
23
    -- output
24
                        : out std_logic_vector(8 downto 0);
    addr_BTB_A
25
                        : out std_logic_vector(8 downto 0);
    addr_BTB_B
    IN_BTB
                        : out std_logic_vector(16 downto 0);
27
    we_BTB
                        : out std_logic;
28
                        : out std_logic_vector(11 downto 0); -- PC + 1
    reg_PCMEM_OUT
29
                        : out std_logic_vector(11 downto 0);
                                                             -- PC realimentado
    reg_pc_OUT
30
                        : out std_logic_vector(11 downto 0);
                                                             -- PC + 1
    addr
    reg_IfOut_ROM
                        : out std_logic_vector(15 downto 0);
32
   reg_IfOut_MUX_BrPred : out std_logic;
33
                        : out std_logic_vector(15 downto 0);
    count_OUT
34
    reg_IfOut_PC
                        : out std_logic_vector(11 downto 0) -- registo entre
35
    andares
    );
36
37 end InF;
39 architecture Behavioral of InF is
40
    -----
41
    ----- Aux Signals ------
```

```
43
                            : std_logic_vector(11 downto 0) := (others => '0');
    signal aux_pc_add_1
44
    signal aux_count
                            : std_logic_vector(15 downto 0) := (others => '0');
45
    signal signal_count
                            : std_logic := '0';
                            : std_logic_vector(11 downto 0) := (others => '0');
    signal aux_saida_mux
47
                            : std_logic_vector(11 downto 0) := (others => '0');
    signal aux_reg_pc
    signal aux_reg_pc_backup : std_logic_vector(11 downto 0) := (others => '0');
49
    signal aux_out_ROM
                            : std_logic_vector(15 downto 0) := (others => '0');
50
    signal Aux_IN_BTB
                            : std_logic_vector(16 downto 0) := (others => '0');
    signal aux_pc_OUT
                            : std_logic_vector(11 downto 0) := (others => '0');
52
    ----Sinais para o BTB
53
    signal MSB_PC_TAG
                            : std_logic := '0';
54
    signal MUX_BrPred
                            : std_logic := '0';
55
    signal aux_we_BTB
                            : std_logic := '0';
    signal Addr_BTB_Act
                            : std_logic_vector( 8 downto 0) := (others => '0');
                            : std_logic_vector( 2 downto 0) := (others => '0');
    signal MSB_BTB
58
                            : std_logic_vector( 11 downto 0) := (others => '0');
    signal PC_BTB
59
    signal Jump_From_BTB
                            : std_logic_vector( 11 downto 0) := (others => '0');
60
                            : std_logic := '0';
    signal Prediction_Bit
61
    signal Validate_Bit
                            : std_logic := '0';
62
                            : std_logic := '0';
    signal Clean_BTB
63
                            : std_logic := '0';
    signal Insert_BTB
64
    signal jump_equal_pc
                            : std_logic := '0';
65
    signal MUX_NEXTPC
                            : std_logic_vector( 1 downto 0) := (others => '0');
    signal aux_erros
                            : std_logic_vector(11 downto 0) := (others => '0');
67
68
    ______
    ----- Constantes
  ______
                          : std_logic_vector(11 downto 0) := "00000000001";
    constant one
72
                         : std_logic_vector(15 downto 0) := (others => '0');
73
   constant zeros_16
    constant zeros_12 : std_logic_vector(11 downto 0) := (others => '0');
75
76 begin
77
  ----
          BTB -----
80
    --Leitura da BTB
82
   addr_BTB_B
                   <= aux_pc_add_1(8 downto 0); --confirmar
83
                   <= OUT_BTB (16 downto 14);
    MSB_BTB
   Jump_From_BTB
                  <= OUT_BTB(13 downto 2);
85
    Prediction_Bit <= OUT_BTB(1);</pre>
    Validate_Bit
                  <= OUT_BTB(0);
87
88
```

```
--Actualizacao da BTB
90
     addr_BTB_A <= pc_branch(8 downto 0);</pre>
                 <= pc_branch(11 downto 9)&Jump_BTB&act_BTB&'1';</pre>
92
                 <= Insert_BTB or Clean_BTB;</pre>
93
     we_BTB
94
     --Mux Not Taken='0'/ Taken='1'
95
                   <= ((aux_pc_add_1(11) xnor MSB_BTB(2)) and (aux_pc_add_1(10) xnor
96
      MSB_BTB(1)) and (aux_pc_add_1(9) xnor MSB_BTB(0))) and Validate_Bit;
97
                   <= Prediction_Bit when MSB_PC_TAG = '1' else '0';</pre>
     MUX_BrPred
98
99
                   <= Jump_From_BTB when MUX_BrPred = '1' else
     PC_BTB
100
                       reg_pc_IN + one;
     MUX_NEXTPC(1) <= Conflit_DADOS AND ( (NOT(en_Jump_Incond) AND NOT(jump_equal_pc)
103
      AND ((Act_BTB AND NOT(en_Jump_FII)) OR en_Jump_FII)) OR (jump_equal_pc AND NOT(
      Act_BTB) AND NOT(en_Jump_FII) AND NOT(en_Jump_Incond)) );
     MUX_NEXTPC(0) <= Conflit_DADOS AND (en_Jump_Incond OR (jump_equal_pc AND NOT(Act_BTB
104
      ) AND NOT(en_Jump_FII) AND NOT(en_Jump_Incond)));
105
                                          when MUX_NEXTPC = "00" else
     aux_saida_mux <= PC_BTB</pre>
106
                                          when MUX_NEXTPC = "01" else
                       Jump_Incon
107
                                          when MUX_NEXTPC = "10" else
                       Jump_BTB
108
                       aux_reg_pc_backup;
109
110
111
     --aux_saida_mux <= reg_pc_IN ;
112
113
   ----- Registo PC
115
     process (clk, rst,MUX_BrPred)
116
       begin
117
         if clk'event and clk = '1' then
118
           if rst = '1' then
119
             aux_reg_pc <= zeros_12;</pre>
120
           elsif MUX_BrPred = '1' then
121
             aux_reg_pc_backup <= reg_pc_IN + one;</pre>
             aux_reg_pc
                            <= aux_saida_mux;</pre>
123
124
           else
             aux_reg_pc
                             <= aux_saida_mux;
125
           end if;
126
         end if;
127
     end process;
128
129
     process (clk, rst,count_IN)
130
       begin
131
         if clk'event and clk = '1' then
```

```
if rst = '1' then
            aux_count <= zeros_16;</pre>
134
          elsif signal_count = '0' then
136
            aux_count <= count_IN + one;</pre>
          end if;
137
        end if;
138
    end process;
139
140
    aux_pc_add_1 <= aux_reg_pc;</pre>
142
    count_OUT <= aux_count;</pre>
143
144
    --Controlo de saltos em relacao a BTB
145
146
    jump_equal_pc <= Conflit_DADOS when Jump_BTB = aux_pc_add_1 else '0';</pre>
147
148
    -- CASOS POSSIVEIS
149
    -- jump_equal_pc = 0 e act_BTB = 1 tem que carregar o salto e actualizar btb
150
    -- jump_equal_pc = 1 e act_BTB = 0 tem que carregar o pc antigo e limpar btb
152
                <= jump_equal_pc AND Not(act_BTB) AND NOT(en_Jump_FII) AND NOT(</pre>
    Clean_BTB
153
      en_Jump_Incond);
    Insert_BTB <= (NOT(jump_equal_pc) AND act_BTB AND NOT(en_Jump_FII) AND NOT(</pre>
154
      en_Jump_Incond)) OR (NOT(jump_equal_pc) AND en_Jump_FII AND NOT(en_Jump_Incond));
156
    signal_count <= '1' when out_ROM = x"2fff" else '0';</pre>
157
       ----- Registo de Instrucoes (IR)
   ______
160
    process (clk, rst)
161
      begin
        if clk'event and clk = '1' then
163
          if rst = '1' then
164
            aux_out_ROM <= zeros_16;</pre>
            aux_pc_OUT <= zeros_12;</pre>
166
          elsif en_if = '1' then
167
            if (Conflit_DADOS = '1') and (Clean_BTB = '1' or Insert_BTB = '1' or
168
      en_Jump_Incond = '1') then
              aux_out_ROM <= x"0000";</pre>
169
              aux_erros <= aux_erros + one;</pre>
170
              aux_pc_OUT <= aux_pc_add_1;</pre>
171
            else
172
173
              aux_out_ROM <= out_ROM;</pre>
                                                    --Modificado em relacao ao
              aux_pc_OUT <= aux_pc_add_1 + one;</pre>
174
      apresentado no Laboratorio, foi acrescentado + one;
            end if;
175
```

```
end if;
176
        end if;
177
    end process;
178
180
              ----- Exit ------
    reg_PCMEM_OUT
                   <= aux_reg_pc;
183
    addr
                   <= aux_reg_pc;
    reg_pc_OUT
                   <= aux_pc_add_1;
185
    reg_IfOut_ROM
                   <= aux_out_ROM;
186
    reg_IfOut_PC
                   <= aux_pc_OUT;
187
188
189 end Behavioral;
```

7.2 Código do andar de ID e OF

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3 use IEEE.STD_LOGIC_ARITH.ALL;
4 use IEEE.STD_LOGIC_UNSIGNED.ALL;
6 entity IDeOF is
    port(
      -- input
      clk, rst
                      : in std_logic;
9
                        : in std_logic_vector(11 downto 0); -- registo entre andares
      reg_IfOut_PC
10
                          : in std_logic_vector(15 downto 0);
      reg_IfOut_ROM
      FLAGS_IN
                          : in std_logic_vector(3 downto 0);
12
                        : in std_logic_vector(3 downto 0);
13
      Forw_FLAGS_IN
                        : in std_logic_vector(2 downto 0);
      ADD_RWC_EXMEM
14
                        : in std_logic_vector(2 downto 0);
      ADD_RWC_WB
      ovWE_EXMEM
                         : in std_logic;
16
      ovWE_WB
                       : in std_logic;
17
                       : in std_logic;
18
      en_idOF
                    : in std_logic_vector(15 downto 0);
19
                     : in std_logic_vector(15 downto 0);
      R1
20
                      : in std_logic_vector(15 downto 0);
21
      R3
                     : in std_logic_vector(15 downto 0);
22
                     : in std_logic_vector(15 downto 0);
      R4
                     : in std_logic_vector(15 downto 0);
      R5
24
                     : in std_logic_vector(15 downto 0);
      R6
25
                     : in std_logic_vector(15 downto 0);
26
      --Forwarding
27
      Forw_EXMEN
                           : in std_logic_vector(15 downto 0);
28
      Forw_WB
                         : in std_logic_vector(15 downto 0);
29
30
      -- output
31
```

```
en_Jump_FII
                       : out std_logic;
32
      en_Jump_Incond
                        : out std_logic;
33
     Jump_Incon
                        : out std_logic_vector(11 downto 0);
34
     pc_branch
                      : out std_logic_vector(11 downto 0);
                                                          -- acrescentar
                        : out std_logic_vector(11 downto 0);
      Jump_BTB
36
      act_BTB
                      : out std_logic;
     Conflit_ON
                        : out std_logic;
38
     Conflit_DADOS
                        : out std_logic;
39
     pc_add_jump
                        : out std_logic_vector(11 downto 0);
     reg_IDOF_OUT_WERAM
                       : out std_logic;
41
     reg_IDOF_OUT_ALUOPER : out std_logic_vector(4 downto 0);
42
     reg_IDOF_OUT_bit15
                        : out std_logic;
43
     reg_IDOF_OUT_bit14
                       : out std_logic;
44
     reg_IDOF_OUT_OperA
                       : out std_logic_vector(15 downto 0);
                         : out std_logic_vector(15 downto 0);
     reg_IDOF_OUT_OperB
46
     reg_IDOF_OUT_ALUvsMEM : out std_logic;
47
     reg_IDOF_OUT_ovWE
                        : out std_logic;
48
                         : out std_logic_vector(2 downto 0);
     reg_IDOF_OUT_AddRWC
49
     reg_IDOF_OUT_PCadd1 : out std_logic_vector(11 downto 0);
     reg_IDOF_OUT_SelMuxWB : out std_logic_vector(1 downto 0);
     reg_IDOF_OUT_MuxConst : out std_logic_vector(15 downto 0)
52
    );
54 end IDeOF;
    architecture Behavioral of IDeOF is
56
  ______
  ----- Aux Signals ------
60
                      : std_logic_vector(15 downto 0) := (others => '0');
61 signal inst_IN
                       : std_logic_vector(2 downto 0) := (others => '0');
62 signal aux_ADD_RWC
                        : std_logic_vector(2 downto 0) := (others => '0');
63 signal aux_ADD_RA
64 signal aux_ADD_RB
                        : std_logic_vector(2 downto 0) := (others => '0');
                       : std_logic_vector(2 downto 0) := (others => '0');
65 signal aux_ADD_RA_C
66 signal aux_ALU_OPER
                       : std_logic_vector(4 downto 0) := (others => '0');
67 signal aux_CONS_FI_11B : std_logic_vector(10 downto 0) := (others => '0');
68 signal aux_CONS_FII_8B
                       : std_logic_vector(7 downto 0) := (others => '0');
69 signal aux_active_FLAGTEST : std_logic := '0';
70 signal aux_FLAGMUX : std_logic := '0';
71 signal aux_FLAGMUX_C_For : std_logic := '0';
72 signal aux_FLAGMUX_S_For : std_logic := '0';
73 signal aux_TRANS_OP : std_logic_vector(1 downto 0) := (others => '0');
74 signal aux_TRANS_FI_DES : std_logic_vector(11 downto 0) := (others => '0');
75 signal aux_TRANS_FII_DES : std_logic_vector(11 downto 0) := (others => '0');
76 signal aux_TRANS_DES
                          : std_logic_vector(11 downto 0) := (others => '0');
77 signal aux_TRANS_FIII_R
                          : std_logic := '0';
78 signal aux_JUMPS_active : std_logic := '0';
```

```
79 signal aux_JUMPS_MUX_WB : std_logic := '0';
80 signal aux_pc_add_one : std_logic_vector(11 downto 0) := (others => '0');
81 signal aux_TEST_NOP
                        : std_logic := '0';
82 signal aux_FLAGTEST : std_logic := '0';
83 signal aux_FLAGTEST_MUXPC : std_logic := '0';
84 signal JUMP_MUXWB_OUT : std_logic := '0';
85 signal ALU_vs_MEM : std_logic := '0';
86 signal Aux_Conflit_DADOS : std_logic := '0';
                : std_logic_vector(15 downto 0) := (others => '0');
87 signal RA_C
                      : std_logic_vector(15 downto 0) := (others => '0');
88 signal RB
                      : std_logic_vector(15 downto 0):= (others => '0'); -- operando
89 signal oper_A
      A para a ALU
90 signal oper_B
                      : std_logic_vector(15 downto 0):= (others => '0'); -- operando
     B para a ALU
91 signal const11
                     : std_logic_vector(15 downto 0):= (others => '0'); --
      operando B para a ALU
                      : std_logic_vector(15 downto 0):= (others => '0'); -- operando
92 signal lcl
      B para a ALU
93 signal lch
                      : std_logic_vector(15 downto 0):= (others => '0'); -- operando
      B para a ALU
94 signal select_mux_constantes: std_logic_vector(1 downto 0):= (others => '0');
95 signal out_mux_constantes : std_logic_vector(15 downto 0):= (others => '0'); --
      operando para carregamento de constantes
96 signal bit14
                         : std_logic := '0';
                                                  -- sinal de selecaao para MUX
      entre operacao da ALU e operacao de carregamento de constantes
                        : std_logic := '0';
97 signal bit15
98 signal WE_RAM
                        : std_logic := '0';
99 signal TRANS_FI_COND_IN : std_logic_vector(3 downto 0) := (others => '0');
signal pc_add1 : std_logic_vector(11 downto 0):= (others => '0');
signal mux_jump_cond : std_logic_vector(1 downto 0) := (others => '0');
102 signal aux_saida_mux : std_logic_vector(11 downto 0):= (others => '0');
signal ALU_e_MEM : std_logic := '0';
104 signal soMEM
                    : std_logic := '0';
105 signal soALU
                    : std_logic := '0';
                      : std_logic := '0';
106 signal loadMEM
107 signal controlo
                      : std_logic := '0';
108 signal controloJump
                        : std_logic := '0';
109 signal ovWE
                      : std_logic := '0';
signal aux_sel_bit1 : std_logic := '0';
signal aux_sel_bit0
                        : std_logic := '0';
signal sel_mux_WB : std_logic_vector(1 downto 0) := (others => '0');
signal aux_reg_IDOF_OUT_WERAM : std_logic := '0';
signal aux_reg_IDOF_OUT_ALUOPER : std_logic_vector(4 downto 0) := (others => '0');
signal aux_reg_IDOF_OUT_bit15 : std_logic :='0';
signal aux_reg_IDOF_OUT_bit14 : std_logic :='0';
signal aux_reg_IDOF_OUT_OperA : std_logic_vector(15 downto 0) := (others => '0');
signal aux_reg_IDOF_OUT_OperB : std_logic_vector(15 downto 0) := (others => '0');
```

```
signal aux_reg_IDOF_OUT_ALUvsMEM : std_logic :='0';
120 signal aux_reg_IDOF_OUT_ovWE : std_logic :='0';
121 signal aux_reg_IDOF_OUT_AddRWC
                                 : std_logic_vector(2 downto 0) := (others => '0');
122 signal aux_reg_IDOF_OUT_PCadd1 : std_logic_vector(11 downto 0) := (others => '0');
123 signal aux_reg_IDOF_OUT_SelMuxWB : std_logic_vector(1 downto 0) := (others => '0');
124 signal aux_reg_IDOF_OUT_MuxConst : std_logic_vector(15 downto 0) := (others => '0');
125 -- Conflito
signal RA_C_EXMEM_CONFLITO : std_logic :='0';
signal RA_C_WB_CONFLITO : std_logic :='0';
128 signal RB_EXMEM_CONFLITO : std_logic :='0';
129 signal RB_WB_CONFLITO : std_logic :='0';
130 signal aux_Conflit_ON : std_logic :='0';
131 signal Conflit_EXMEN_RA_C_ON : std_logic:='0';
132 signal Conflit_WB_RA_C_ON : std_logic:='0';
signal Conflit_EXMEN_RB_ON : std_logic:='0';
134 signal Conflit_WB_RB_ON : std_logic:='0';
135 signal mux_RA
                  : std_logic_vector(1 downto 0) := (others => '0');
signal mux_RB : std_logic_vector(1 downto 0) := (others => '0');
i37 signal aux_oper_A : std_logic_vector(15 downto 0) := (others => '0');
138
139
  ----- Constantes
                                    _____
                    _____
                       : std_logic_vector(11 downto 0) :="00000000001";
144 constant one
145 constant zero_12
                        : std_logic_vector(11 downto 0) := (others => '0');
146 constant zero_16
                        : std_logic_vector(15 downto 0) := (others => '0');
148 begin
149
inst_IN <= reg_IfOut_ROM;</pre>
151 pc_add1 <= reg_IfOut_PC; --Modificado em relacao ao apresentado no Laboratorio, foir
      retirado + one;
152
153 aux_ADD_RWC <= inst_IN(13 downto 11);</pre>
154 aux_ADD_RA <= inst_IN(5 downto 3);</pre>
155 aux_ADD_RB <= inst_IN(2 downto 0);</pre>
157 aux_ADD_RA_C <= aux_ADD_RWC when (inst_IN(15) and inst_IN(14)) = '1' else
         aux_ADD_RA;
158
160
     162
163
164 RA_C_EXMEM_CONFLITO <= ((ADD_RWC_EXMEM(2) XNOR aux_ADD_RA_C(2)) and (ADD_RWC_EXMEM
```

```
(1) XNOR aux_ADD_RA_C(1)) and (ADD_RWC_EXMEM(0) XNOR aux_ADD_RA_C(0))) and
165 RA_C_WB_CONFLITO
                     <= ((ADD_RWC_WB(2) XNOR aux_ADD_RA_C(2)) and (ADD_RWC_WB(1)
     XNOR aux_ADD_RA_C(1)) and (ADD_RWC_WB(0) XNOR aux_ADD_RA_C(0))) and ovWE_WB;
166
167 RB_EXMEM_CONFLITO <= ((ADD_RWC_EXMEM(2) XNOR aux_ADD_RB(2)) and (ADD_RWC_EXMEM(1)
     XNOR aux_ADD_RB(1)) and (ADD_RWC_EXMEM(0) XNOR aux_ADD_RB(0))) and ovWE_EXMEM;
168 RB_WB_CONFLITO <= ((ADD_RWC_WB(2) XNOR aux_ADD_RB(2)) and (ADD_RWC_WB(1) XNOR
     aux_ADD_RB(1)) and (ADD_RWC_WB(0) XNOR aux_ADD_RB(0))) and ovWE_WB;
169
170
171 Conflit_EXMEN_RA_C_ON <= RA_C_EXMEM_CONFLITO and inst_IN(15);
172 Conflit_WB_RA_C_ON
                    <= RA_C_WB_CONFLITO and inst_IN(15);
173 Conflit_EXMEN_RB_ON <= (RB_EXMEM_CONFLITO and inst_IN(15)) OR (RB_EXMEM_CONFLITO
     AND NOT(inst_IN(15)) AND NOT(inst_IN(14)) AND inst_IN(13) AND inst_IN(12));
174 Conflit_WB_RB_ON
                    <= (RB_WB_CONFLITO and inst_IN(15)) OR (RB_EXMEM_CONFLITO AND</pre>
     NOT(inst_IN(15)) AND NOT(inst_IN(14)) AND inst_IN(13) AND inst_IN(12));
  ______
177 ----- Conjuntos de instruccoes ------
178 ----- Inst_IN(15:14)
                              _____
179 ----- 0 0 => Transferencia de Controlo
_{180} ----- 0 1 => Constantes Formato I
181 ----- 1 0 => Instrucoes para ALU/Memoria -------
  ----- 1 1 => Constante Formato II
183
184
185 aux_active_FLAGTEST <= inst_IN(15) or inst_IN(14); --- Activa a FLAGTESTE
  aux_TEST_NOP <= inst_IN(15) or inst_IN(14) or inst_IN(13) or inst_IN(12) or
               inst_IN(11) or inst_IN(10) or inst_IN(9) or inst_IN(8) or
187
               inst_IN(7) or inst_IN(6) or inst_IN(5) or inst_IN(4) or
188
              inst_IN(3) or inst_IN(2) or inst_IN(1) or inst_IN(0);
189
190
  ----- 0 0 -> Transferencia de Controlo ------
  ----- exitsem 3 formatos ------
192
193
194 aux_TRANS_OP
               <= inst_IN(13 downto 12);
195
  ----- 0 0/ 0 1 -> Formato I condicional ------
196
197
198 aux_TRANS_FI_DES <= (11 downto 8 => inst_IN(7)) & inst_IN(7 downto 0);
199 TRANS_FI_COND_IN <= inst_IN(11 downto 8 );</pre>
200
201 ----- 1 0 -> Formato II incondicional ------
202 aux_TRANS_FII_DES <= inst_IN(11 downto 0);</pre>
203
204 ----- 1 1 -> Formato III jumps ------
```

```
205
206 aux_JUMPS_active <= not(aux_active_FLAGTEST) and inst_IN(13) and inst_IN(12); ----
      TESTE de activacao do FIII, escolhe o mux2:1
207 aux_JUMPS_MUX_WB <= not(inst_IN(11)) and aux_JUMPS_active;
208
209
  ----- 0 1 -> Constantes Formato I
211
212
213 aux_CONS_FI_11B <= inst_IN(10 downto 0 );</pre>
214
215
216
217 ----- 1 0 -> Instruccoes para a ALU/Memoria ------
218
219
220 aux_ALU_OPER
                  <= inst_IN(10 downto 6);</pre>
221
222
223 ----- 1 1 -> Constantes Formato II ------
  _____
225 aux_CONS_FII_8B <= inst_IN(7 downto 0);</pre>
226
227
228 --
          ----- TESTE FLAGS
230 --
231 aux_FLAGMUX_S_For <=FLAGS_IN(3)
                                           when TRANS_FI_COND_IN = "0101" else
                FLAGS_IN(2)
                                     when TRANS_FI_COND_IN = "0100" else
232
                FLAGS_IN(1)
                                     when TRANS_FI_COND_IN = "0110" else
233
                                     when TRANS_FI_COND_IN = "0011" else
                FLAGS_IN(0)
234
                1,
                                    when TRANS_FI_COND_IN = "0000" else
235
                FLAGS_IN(3) or FLAGS_IN(2) when TRANS_FI_COND_IN = "0111" else
236
237
                00;
238
239 aux_FLAGMUX_C_For <=Forw_FLAGS_IN(3)
                                                      when TRANS_FI_COND_IN = "0101"
      else
                Forw_FLAGS_IN(2)
                                              when TRANS_FI_COND_IN = "0100" else
240
                                             when TRANS_FI_COND_IN = "0110" else
                Forw_FLAGS_IN(1)
241
                Forw_FLAGS_IN(0)
                                              when TRANS_FI_COND_IN = "0011" else
242
                                          when TRANS_FI_COND_IN = "0000" else
                1,
243
                Forw_FLAGS_IN(3) or Forw_FLAGS_IN(2) when TRANS_FI_COND_IN = "0111" else
```

```
0;
245
246
247 aux_FLAGMUX <= aux_FLAGMUX_C_For when not(aux_active_FLAGTEST) = '1' else
      aux_FLAGMUX_S_For;
248
249
                   <= (not(aux_TRANS_OP(1)) and aux_TRANS_OP(0) and aux_FLAGMUX) or (not(</pre>
      aux_TRANS_OP(1)) and not(aux_TRANS_OP(0)) and not(aux_FLAGMUX));
252 aux_FLAGTEST_MUXPC <= not(aux_active_FLAGTEST) and aux_FLAGTEST;
253
254
   ----- Operand Fetch ------
255
257
   RA_C <= RO when aux_ADD_RA_C = "000" else
258
         R1 when aux_ADD_RA_C = "001" else
259
         R2 when aux_ADD_RA_C = "010" else
260
         R3 when aux_ADD_RA_C = "011" else
261
         R4 when aux_ADD_RA_C = "100" else
262
         R5 when aux_ADD_RA_C = "101" else
263
         R6 when aux_ADD_RA_C = "110" else
264
         R7:
265
266
267
         RO when aux_ADD_RB = "000" else
268
   R.B <=
       R1 when aux_ADD_RB = "001" else
269
       R2 when aux_ADD_RB = "010" else
270
       R3 when aux_ADD_RB = "011" else
       R4 when aux_ADD_RB = "100" else
272
       R5 when aux_ADD_RB = "101" else
273
       R6 when aux_ADD_RB = "110" else
274
       R7;
275
276 -- operando A da ALU
277 mux_RA <= (Conflit_WB_RA_C_ON&Conflit_EXMEN_RA_C_ON);</pre>
278 aux_oper_A <= Forw_EXMEN when mux_RA = "01" else
             Forw_EXMEN when mux_RA = "11" else
             Forw_WB
                         when mux_RA = "10" else
280
             RA_C;
281
282 oper_A <= aux_oper_A;</pre>
283 -- operando B da ALU
284 mux_RB <= Conflit_WB_RB_ON&Conflit_EXMEN_RB_ON;</pre>
  oper_B <= Forw_EXMEN when mux_RB = "01" else
           Forw_EXMEN when mux_RB = "11" else
286
           Forw_WB
                       when mux_RB = "10"
287
           RB ;
288
```

```
290
291 const11 <= (15 downto 11 => aux_CONS_FI_11B(10)) & aux_CONS_FI_11B; -- loadlit c
292 lcl <= aux_oper_A(15 downto 8) & aux_CONS_FII_8B;</pre>
                                                            -- lch c
293 lch <= aux_CONS_FII_8B & aux_oper_A(7 downto 0);</pre>
294
  select_mux_constantes <= inst_IN(15) & inst_IN(10);</pre>
295
296
  out_mux_constantes <= const11 when select_mux_constantes = "00" else
297
                      const11
                               when select_mux_constantes = "01" else
                               when select_mux_constantes = "10" else
299
                      lch;
300
301
  ALU_vs_MEM <= (aux_ALU_OPER(1) and not(aux_ALU_OPER(2))) and (aux_ALU_OPER(3) and not(
      aux_ALU_OPER(4)));
303
  WE_RAM <= (inst_IN(15) and not(inst_IN(14))) and (ALU_vs_MEM and inst_IN(6));
305
306
307
308 bit15 <= inst_IN(15);
309 bit14 <= inst_IN(14);</pre>
310
311
  -----Saltos Condicionais e incodicionais------
     ______
314 Aux_Conflit_DADOS <= not(aux_active_FLAGTEST) AND aux_TEST_NOP;</pre>
316 act_BTB <= aux_FLAGTEST_MUXPC;</pre>
317 en_Jump_FII <= aux_TRANS_OP(1) and not(aux_TRANS_OP(0));
318 en_Jump_Incond <= aux_JUMPS_active; --acrescentar e fazer logica
319
320 pc_branch
              <= reg_IfOut_PC - one; --Modificado em relacao ao apresentado no</pre>
      Laboratorio, foi acrescentado -one;
321 JUMP_MUXWB_OUT <= aux_JUMPS_MUX_WB;</pre>
322
323
   -----Escolha da constante do destino-----Escolha da constante
  Jump_Incon <= oper_B(11 downto 0);</pre>
325
               <= aux_TRANS_FII_DES + pc_add1 when aux_TRANS_OP = "10" else</pre>
  Jump_BTB
327
              aux_TRANS_FI_DES + pc_add1;
328
                     330
   ------ dndar WB-- Wirte enable do registo de saida--------
332
333
334 ALU_e_MEM <= (inst_IN(15) and (not(inst_IN(14))));
```

```
335
   soMEM <= ALU_e_MEM and ALU_vs_MEM;
336
337
   soALU <= ALU_e_MEM and not(ALU_vs_MEM);</pre>
339
   loadMEM <= soMEM and not(inst_IN(6));</pre>
340
341
   controlo <= inst_IN(14) nor inst_IN(15);</pre>
342
   controloJump <= controlo and JUMP_MUXWB_OUT;</pre>
344
345
   ovWE <= (soALU or loadMEM) or (controloJump or inst_IN(14));
346
347
   aux_sel_bit1 <= JUMP_MUXWB_OUT or inst_IN(14);</pre>
349
           -- JUMP_MUXWB_OUT or inst_IN(14)
350
351
   aux_sel_bit0 <= JUMP_MUXWB_OUT or (not(Inst_IN(14)) and ALU_vs_MEM) ;</pre>
352
            -- JUMP_MUXWB_OUT or (not(inst_IN(14)) and ALU_vs_MEM)
353
354
   sel_mux_WB <= aux_sel_bit1&aux_sel_bit0;</pre>
              ----- Exit ------
357
359
    ------ registo de saida do segundo andar: ID e OF --------
360
   process (clk, rst)
361
     begin
362
       if clk'event and clk = '1' then
363
         if rst = '1' then
364
                                        <= '0'; --need
            aux_reg_IDOF_OUT_bit15
365
            aux_reg_IDOF_OUT_bit14
                                        <= '0';
366
            aux_reg_IDOF_OUT_WERAM
                                        <= '0'; -- need
367
            aux_reg_IDOF_OUT_ALUOPER
                                        <= "00000"; --need
            aux_reg_IDOF_OUT_ALUvsMEM <= '0';--need</pre>
369
            aux_reg_IDOF_OUT_PCadd1
                                        <= zero_12; --need
370
            aux_reg_IDOF_OUT_SelMuxWB
                                          <= "00"; --add
371
            aux_reg_IDOF_OUT_AddRWC
                                        <= "000"; -- need
372
            aux_reg_IDOF_OUT_OperA
                                        <= zero_16; --need
            aux_reg_IDOF_OUT_OperB
                                        <= zero_16; --need
374
            aux_reg_IDOF_OUT_MuxConst <= zero_16;</pre>
375
            aux_reg_IDOF_OUT_ovWE
                                          <= '0';
376
         elsif en_idOF = '1' then
377
              aux_reg_IDOF_OUT_bit15
                                          <= bit15; --need
378
              aux_reg_IDOF_OUT_bit14
                                          <= bit14;
379
              aux_reg_IDOF_OUT_WERAM
                                          <= WE_RAM; -- need
380
              aux_reg_IDOF_OUT_ALUOPER <= aux_ALU_OPER; --need</pre>
381
```

```
aux_reg_IDOF_OUT_ALUvsMEM <= ALU_vs_MEM; --need</pre>
382
              aux_reg_IDOF_OUT_PCadd1
                                          <= pc_add1; --need
383
              aux_reg_IDOF_OUT_SelMuxWB
                                            <= sel_mux_WB; --add
384
              aux_reg_IDOF_OUT_AddRWC
                                          <= aux_ADD_RWC; -- need
              aux_reg_IDOF_OUT_OperA
                                          <= oper_A; --need</pre>
386
              aux_reg_IDOF_OUT_OperB
                                          <= oper_B; --need
387
              aux_reg_IDOF_OUT_MuxConst <= out_mux_constantes;</pre>
388
              aux_reg_IDOF_OUT_ovWE
                                             <= ovWE;
389
         end if;
       end if;
391
   end process;
392
393
394 reg_IDOF_OUT_bit15
                           <= aux_reg_IDOF_OUT_bit15; --need
395 reg_IDOF_OUT_bit14
                           <= aux_reg_IDOF_OUT_bit14;</pre>
396 reg_IDOF_OUT_WERAM
                           <= aux_reg_IDOF_OUT_WERAM; -- need
397 reg_IDOF_OUT_ALUOPER
                             <= aux_reg_IDOF_OUT_ALUOPER; --need
398 reg_IDOF_OUT_ALUvsMEM <= aux_reg_IDOF_OUT_ALUvsMEM; --need
399 reg_IDOF_OUT_PCadd1
                             <= aux_reg_IDOF_OUT_PCadd1; --need
                             <= aux_reg_IDOF_OUT_SelMuxWB; --add
400 reg_IDOF_OUT_SelMuxWB
                             <= aux_reg_IDOF_OUT_AddRWC; -- need
401 reg_IDOF_OUT_AddRWC
402 reg_IDOF_OUT_OperA
                           <= aux_reg_IDOF_OUT_OperA; --need
403 reg_IDOF_OUT_OperB
                           <= aux_reg_IDOF_OUT_OperB; --need
404 reg_IDOF_OUT_MuxConst <= aux_reg_IDOF_OUT_MuxConst;</pre>
405 reg_IDOF_OUT_ovWE
                           <= aux_reg_IDOF_OUT_ovWE;</pre>
406 Conflit_DADOS
                           <= Aux_Conflit_DADOS;</pre>
407
408 end Behavioral;
```

7.3 Código do andar de EX e MEM

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3 use IEEE.STD_LOGIC_ARITH.ALL;
4 use IEEE.STD_LOGIC_UNSIGNED.ALL;
6 entity EXeMEM is
    port(
      -- input
      clk, rst
                         : in std_logic;
a
      reg_IDOF_OUT_WERAM
                               : in std_logic;
      reg_IDOF_OUT_ALUOPER
                               : in std_logic_vector(4 downto 0);
      reg_IDOF_OUT_bit15
                               : in std_logic;
                                : in std_logic;
      reg_IDOF_OUT_bit14
13
      reg_IDOF_OUT_OperA
                               : in std_logic_vector(15 downto 0);
14
                                : in std_logic_vector(15 downto 0);
      reg_IDOF_OUT_OperB
      reg_IDOF_OUT_ALUvsMEM
                                : in std_logic;
16
                             : in std_logic;
      reg_IDOF_OUT_ovWE
      reg_IDOF_OUT_AddRWC
                               : in std_logic_vector(2 downto 0);
18
```

```
reg_IDOF_OUT_PCadd1 : in std_logic_vector(11 downto 0);
19
      reg_IDOF_OUT_SelMuxWB : in std_logic_vector(1 downto 0);
20
     reg_IDOF_OUT_MuxConst : in std_logic_vector(15 downto 0);
22
     FLAGS_IN
                        : in std_logic_vector(3 downto 0);
                       : in std_logic_vector(15 downto 0);
     out_RAM
23
      en_EX
                        : in std_logic;
24
25
     -- output
26
     reg_EXMEM_OUT_PCadd1
                          : out std_logic_vector(11 downto 0);
                          : out std_logic_vector(2 downto 0);
     reg_EXMEM_OUT_AddRWC
28
     reg_EXMEM_OUT_OutALU
                          : out std_logic_vector(15 downto 0);
29
                           : out std_logic_vector(15 downto 0);
     reg_EXMEM_OUT_OutMEM
30
     reg_EXMEM_OUT_MuxConst : out std_logic_vector(15 downto 0);
31
     reg_EXMEM_OUT_ovWE
                           : out std_logic;
                            : out std_logic_vector(1 downto 0);
     reg_EXMEM_OUT_SelMuxWB
33
34
     ADD_RWC_EXMEM
                       : out std_logic_vector(2 downto 0);
35
     ovWE_EXMEM
                       : out std_logic;
36
                       : out std_logic_vector(11 downto 0); -- para enderecar a
     out_ADD_MEM
38
     RAM
     out_WE_MEM
                       : out std_logic;
                                                   -- para controlar o WE da RAM
39
     FLAGS_OUT
                     : out std_logic_vector(3 downto 0);
40
     Forw_FLAGSTEST_OUT : out std_logic_vector(3 downto 0);
41
                       : out std_logic_vector(15 downto 0);
     Forw_EXMEN
42
     FLAGSTEST_OUT
                       : out std_logic_vector(3 downto 0);
43
                    : out std_logic_vector(15 downto 0)
     in_RAM
44
45
   );
47 end EXeMEM;
49 architecture Behavioral of EXeMEM is
50
51 -----
52 ----- Aux Signals -----
53 -----
                       : std_logic_vector(15 downto 0) := (others => '0'); -- saida
54 signal out_ALU
     da ALU
55 signal out_MEM
                       : std_logic_vector(15 downto 0) := (others => '0'); -- saida
     da memoria
56 signal aux_FLAGS_ARI : std_logic_vector(3 downto 0) := (others => '0'); -- Z,N,C
     , 0
57 signal aux_FLAGS_SHIFT
                          : std_logic_vector(2 downto 0) := (others => '0'); -- Z,N
     , C
58 signal aux_FLAGS_LOG
                       : std_logic_vector(1 downto 0) := (others => '0'); -- Z, N
                       : std_logic_vector(3 downto 0) := (others => '0'); -- Z,N,C,O
59 signal aux_FLAGS
60 signal aux_MSR_FLAGS : std_logic_vector(3 downto 0) := (others => '0');
```

```
61 signal operando_A
                      : std_logic_vector(15 downto 0) := (others => '0');
                        : std_logic_vector(15 downto 0) := (others => '0');
62 signal operando_B
63 signal oper_ALU
                        : std_logic_vector(4 downto 0) := (others => '0');
                      : std_logic_vector(15 downto 0) := (others => '0');
64 signal p_ALU
                         : std_logic_vector(1 downto 0) := (others => '0');
65 signal sel_mux_q
                       : std_logic_vector(15 downto 0) := (others => '0');
66 signal q_ALU
                        : std_logic := '0';
67 signal cIN_ALU
68 signal out_ARI
                        : std_logic_vector(16 downto 0) := (others => '0');
                        : std_logic_vector(15 downto 0) := (others => '0');
69 signal out_LOG
70 signal out_SHIFT
                        : std_logic_vector(16 downto 0) := (others => '0');
                         : std_logic_vector(2 downto 0) := (others => '0');
71 signal sel_mux_LOG
                      : std_logic_vector(1 downto 0) := (others => '0');
72 signal sel_mux_ALU
73 signal aux_sel_mux_ALU_bit0 : std_logic := '0';
74 signal aux_FLAGMUX : std_logic := '0';
75 signal aux_flagtest_rel : std_logic := '0';
76 signal TRANS_OP : std_logic_vector(1 downto 0) := (others => '0');
77 signal TRANS_FI_COND_IN : std_logic_vector(3 downto 0) := (others => '0');
78 signal FLAGTEST_active_IN : std_logic := '0';
79 signal aux_EXMEM_bit15 : std_logic := '0';
                       : std_logic_vector(1 downto 0) := (others => '0');
80 signal Sign_FLAG
                        : std_logic_vector(1 downto 0) := (others => '0');
81 signal aux_Sign_FLAG
                          : std_logic_vector(11 downto 0) := (others => '0');
82 signal out_ADD_MEM_aux
83 signal out_WE_MEM_aux : std_logic := '0';
86 signal aux_reg_EXMEM_OUT_PCadd1 : std_logic_vector(11 downto 0) := (others => '0');
87 signal aux_reg_EXMEM_OUT_AddRWC : std_logic_vector(2 downto 0) := (others => '0');
88 signal aux_reg_EXMEM_OUT_OutALU : std_logic_vector(15 downto 0) := (others => '0');
89 signal aux_reg_EXMEM_OUT_OutMEM : std_logic_vector(15 downto 0) := (others => '0');
90 signal aux_reg_EXMEM_OUT_MuxConst : std_logic_vector(15 downto 0) := (others => '0');
91 signal aux_reg_EXMEM_OUT_ovWE : std_logic :='0';
92 signal aux_reg_EXMEM_OUT_SelMuxWB : std_logic_vector(1 downto 0) := (others => '0');
94
95 ----- Constantes
                                    _____
96
                         : std_logic_vector(11 downto 0) := (others => '0');
97 constant zero_12
98 constant zero_16
                         : std_logic_vector(15 downto 0) := (others => '0');
                          : std_logic_vector(3 downto 0) :=(others => '0');
99 constant zeros_4
                         : std_logic_vector(15 downto 0) :=(others => '1');
100 constant menusum
101 constant zeros_ALU : std_logic_vector(15 downto 0) := (others => '0');
102
103 begin
                  <= reg_IDOF_OUT_OperA;</pre>
105 operando_A
106 operando_B
                  <= reg_IDOF_OUT_OperB;</pre>
                 <= reg_IDOF_OUT_ALUOPER;</pre>
107 oper_ALU
```

```
108 aux_EXMEM_bit15 <= reg_IDOF_OUT_bit15;</pre>
110 --
111 ----- MEMORIA
      ______
112 --
out_ADD_MEM_aux <= operando_A(11 downto 0); -- para enderecar leitura e escrita da RAM
115
116 out_ADD_MEM <= out_ADD_MEM_aux;</pre>
118 out_WE_MEM <= reg_IDOF_OUT_WERAM;</pre>
119 out_MEM <= out_RAM; -- armazenar depois em RC o valor contido na posicao de memoria
     enderecada por A
121 in_RAM <= operando_B; -- armazenar na posicao de memoria enderecada por A o valor
     contido em B
123 --
124 ----- ALU
125 --
126
  ----- aritmeticas
129 p_ALU <= operando_A;</pre>
sel_mux_q <= oper_ALU(2) & oper_ALU(1);</pre>
132
133 q_ALU <= operando_B when sel_mux_q = "00" else</pre>
       zeros_ALU when sel_mux_q = "01" else
134
       not(operando_B) when sel_mux_q = "10" else
      menusum;
137
138 cIN_ALU <= oper_ALU(0);</pre>
140 out_ARI <= ('0' & p_ALU) + ('0' & q_ALU) + cIN_ALU;
```

```
----- logicas
143
144 sel_mux_LOG <= (oper_ALU(3) xor oper_ALU(2)) & (oper_ALU(3) xor oper_ALU(1)) & (
     oper_ALU(3) xor oper_ALU(0));
145
146 out_LOG <= zeros_ALU</pre>
                                   when sel_mux_LOG = "000" else
       operando_A and operando_B
                                    when sel_mux_LOG = "001" else
147
                                       when sel_mux_LOG = "010" else
       not(operando_A) and operando_B
                                when sel_mux_LOG = "011" else
       operando_B
149
                                         when sel_mux_LOG = "100" else
       operando_A and not(operando_B)
                                when sel_mux_LOG = "101" else
       operando_A
       operando_A xor operando_B
                                    when sel_mux_LOG = "110" else
       operando_A or operando_B;
154
  ----- shifts
     _____
156
  out_SHIFT <= (operando_A(15 downto 0) & '0') when oper_ALU(0) = '0' else -- SLL
        (operando_A(15) & operando_A(15) & operando_A(15 downto 1)); -- SRA
158
159
    ----- resultado final da ALU
sel_mux_ALU <= oper_ALU(4) & oper_ALU(3);</pre>
163
out_ALU <= out_ARI(15 downto 0)
                                  when sel_mux_ALU = "00"
        out_SHIFT(15 downto 0) when sel_mux_ALU = "01"
                                                     else
165
                                when sel_mux_ALU = "10"
         out_LOG
         not(out_LOG);
167
168
169 --
172
  -----QUAIS FLAGS ATUALIZAM
     ??-----
175 aux_Sign_FLAG(1) <= not(oper_ALU(4));</pre>
177 aux_Sign_FLAG(0) <= (oper_ALU(2) and (not(oper_ALU(1)) or oper_ALU(2))) or (oper_ALU
  (4) and (not(oper_ALU(2)) and ((not(oper_ALU(1)) and oper_ALU(0)) or oper_ALU(3)))
```

```
) or ((oper_ALU(4)) nor oper_ALU(3)) or (not(oper_ALU(0)) and oper_ALU(1));
179 Sign_FLAG <= aux_Sign_FLAG when (aux_EXMEM_bit15 and NOT(reg_IDOF_OUT_bit14) and NOT
      (reg_IDOF_OUT_ALUvsMEM)) = '1' else "00";
  --Actualizar FLAGS
180
181
   -----FLAGS DA ARI-------
183
185 -- OVERFLOW
186 aux_FLAGS_ARI(0) \le (q_ALU(15) \times p_ALU(15)) and (q_ALU(15) \times p_ALU(15));
188 -- CARRY
189 aux_FLAGS_ARI(1) <= out_ARI(16);</pre>
191 --NEGATIVE
192 aux_FLAGS_ARI(2) <= out_ARI(15);</pre>
194 --ZERO
195 aux_FLAGS_ARI(3) <= not(out_ARI(15) or out_ARI(14) or out_ARI(13) or out_ARI(12) or
      out_ARI(11)
           or out_ARI(10) or out_ARI(9) or out_ARI(8) or out_ARI(7) or out_ARI(6)
196
           or out_ARI(5) or out_ARI(4) or out_ARI(3) or out_ARI(2) or out_ARI(1)
197
           or out_ARI(0));
199
200 -----FLAGS LOGICA-----
201 --NEGATIVE
202 aux_FLAGS_LOG(0) <= out_LOG(15);</pre>
204 --ZERO
205 aux_FLAGS_LOG(1) <= not(out_LOG(15) or out_LOG(14) or out_LOG(13) or out_LOG(12) or
     out_LOG(11)
           or out_LOG(10) or out_LOG(9) or out_LOG(8) or out_LOG(7) or out_LOG(6)
206
           or out_LOG(5) or out_LOG(4) or out_LOG(3) or out_LOG(2) or out_LOG(1)
           or out_LOG(0));
208
209
211 -----FLAGS SHIFT------
212 -- CARRY
213 aux_FLAGS_SHIFT(0) <= out_SHIFT(16);</pre>
214
215 --NEGATIVE
216 aux_FLAGS_SHIFT(1) <= out_SHIFT(15);</pre>
217
218 --ZERO
219 aux_FLAGS_SHIFT(2) <= not(out_SHIFT(15) or out_SHIFT(14) or out_SHIFT(13) or
   out_SHIFT(12)or out_SHIFT(11)
```

```
or out_SHIFT(10) or out_SHIFT(9) or out_SHIFT(8) or out_SHIFT(7) or
220
      out_SHIFT(6)
           or out_SHIFT(5) or out_SHIFT(4) or out_SHIFT(3) or out_SHIFT(2) or out_SHIFT
221
      (1)
            or out_SHIFT(0));
222
223
224
225 aux_FLAGS <= FLAGS_IN
                                         when Sign_FLAG ="00" else
          aux_FLAGS_LOG & FLAGS_IN(1 downto 0) when Sign_FLAG ="01" else
           aux_FLAGS_SHIFT & FLAGS_IN(0) when Sign_FLAG ="10" else
227
           aux_FLAGS_ARI;
228
229
230
231
232
233 --
  ----- REGISTO FLAGS
235 --
236
237 process (clk, rst)
    begin
238
     if clk'event and clk = '1' then
239
        if rst = '1' then
240
          aux_MSR_FLAGS <= zeros_4;</pre>
241
242
          aux_MSR_FLAGS <= aux_FLAGS;</pre>
243
        end if;
244
      end if;
245
246 end process;
247
248 Forw_FLAGSTEST_OUT <= aux_FLAGS;</pre>
249 FLAGS_OUT <= aux_MSR_FLAGS;</pre>
250 FLAGSTEST_OUT <= aux_MSR_FLAGS;</pre>
251
252
253
        257
258 ----- registo de saida do terceiro andar: EX e MEM ------
259 process (clk, rst)
```

```
begin
260
       if clk'event and clk = '1' then
261
          if rst = '1' then
262
            aux_reg_EXMEM_OUT_ovWE
263
                                         <= '0';
            aux_reg_EXMEM_OUT_SelMuxWB <= "00";</pre>
264
            aux_reg_EXMEM_OUT_PCadd1 <= zero_12;</pre>
265
            aux_reg_EXMEM_OUT_AddRWC <= "000";</pre>
266
            aux_reg_EXMEM_OUT_OutALU <= zero_16;</pre>
267
268
            aux_reg_EXMEM_OUT_OutMEM <= zero_16;</pre>
            aux_reg_EXMEM_OUT_MuxConst <= zero_16;</pre>
269
          elsif en_EX = '1' then
270
            aux_reg_EXMEM_OUT_ovWE
                                         <= reg_IDOF_OUT_ovWE;
271
            aux_reg_EXMEM_OUT_SelMuxWB <= reg_IDOF_OUT_SelMuxWB;</pre>
272
            aux_reg_EXMEM_OUT_PCadd1 <= reg_IDOF_OUT_PCadd1;</pre>
            aux_reg_EXMEM_OUT_AddRWC <= reg_IDOF_OUT_AddRWC;</pre>
274
            aux_reg_EXMEM_OUT_OutALU <= out_ALU;</pre>
275
            aux_reg_EXMEM_OUT_OutMEM <= out_MEM;</pre>
276
            aux_reg_EXMEM_OUT_MuxConst <= reg_IDOF_OUT_MuxConst;</pre>
277
            -- reg_EXMEM_OUT <= aux_EXMEM_bit6 & aux_EXMEM_bit15 & out_MEM & ALU_vs_MEM &
       save_pc_add_1 & JUMP_MUXWB_OUT & aux_ADD_RWC &
                                  out_ALU & out_mux_constantes & ALU_CONS_SEL;
279
          end if;
280
       end if;
281
   end process;
283
     reg_EXMEM_OUT_ovWE
                                <= aux_reg_EXMEM_OUT_ovWE;</pre>
284
     reg_EXMEM_OUT_SelMuxWB
                                  <= aux_reg_EXMEM_OUT_SelMuxWB;</pre>
285
     reg_EXMEM_OUT_PCadd1
                                   <= aux_reg_EXMEM_OUT_PCadd1;</pre>
286
                                   <= aux_reg_EXMEM_OUT_AddRWC;</pre>
     reg_EXMEM_OUT_AddRWC
287
     reg_EXMEM_OUT_OutALU
                                   <= aux_reg_EXMEM_OUT_OutALU;</pre>
288
     reg_EXMEM_OUT_OutMEM
                                   <= aux_reg_EXMEM_OUT_OutMEM;</pre>
289
     reg_EXMEM_OUT_MuxConst
                                  <= aux_reg_EXMEM_OUT_MuxConst;</pre>
290
     -----
291
     ---Conflito----
292
     _____
293
     ADD_RWC_EXMEM <= reg_IDOF_OUT_AddRWC;
294
     ovWE_EXMEM
                  <= reg_IDOF_OUT_ovWE;</pre>
296
297
     Forw_EXMEN
                     <= out_ALU when reg_IDOF_OUT_SelMuxWB = "00" else</pre>
298
                               when reg_IDOF_OUT_SelMuxWB = "01" else
299
                    reg_IDOF_OUT_MuxConst when reg_IDOF_OUT_SelMuxWB = "10" else
300
                    X"0"&reg_IDOF_OUT_PCadd1;
301
302
304 end Behavioral;
```

7.4 Código do andar de WB

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
4 -- Uncomment the following library declaration if using
5 -- arithmetic functions with Signed or Unsigned values
6 --use IEEE.NUMERIC_STD.ALL;
8 -- Uncomment the following library declaration if instantiating
9 -- any Xilinx primitives in this code.
10 --library UNISIM;
--use UNISIM.VComponents.all;
13 entity WB is
   port(
14
     -- input
     clk, rst
               : in std_logic;
16
     reg_EXMEM_OUT_PCadd1 : in std_logic_vector(11 downto 0);
17
                         : in std_logic_vector(2 downto 0);
     reg_EXMEM_OUT_AddRWC
18
     reg_EXMEM_OUT_OutALU : in std_logic_vector(15 downto 0);
19
     reg_EXMEM_OUT_OutMEM
                         : in std_logic_vector(15 downto 0);
20
     reg_EXMEM_OUT_MuxConst : in std_logic_vector(15 downto 0);
     reg_EXMEM_OUT_ovWE : in std_logic;
     reg_EXMEM_OUT_SelMuxWB
                           : in std_logic_vector(1 downto 0);
23
24
25
     -- output
26
                      : out std_logic_vector(2 downto 0);
     ADD_RWC_WB
27
     ovWE_WB
                     : out std_logic;
28
                    : out std_logic_vector(15 downto 0);
     Forw_WB
29
30
     out_mux_WB
                      : out std_logic_vector(15 downto 0);
                    : out std_logic_vector(15 downto 0);
     out_saida
31
                    : out std_logic_vector(7 downto 0)
     en_regs
   );
33
34 end WB;
36 architecture Behavioral of WB is
  ______
39 ----- Aux Signals -----
40 -----
                      : std_logic_vector(1 downto 0) := (others => '0');
41 signal sel_mux_WB
42 signal aux_out_alu
                        : std_logic_vector(15 downto 0):= (others => '0');
                       : std_logic_vector(15 downto 0):= (others => '0');
43 signal aux_out_const
44 signal aux_mux_WB : std_logic_vector(15 downto 0):= (others => '0');
45 signal aux_out_pcadd1 : std_logic_vector(15 downto 0):= (others => '0');
```

```
46 signal aux_en_WC : std_logic_vector(2 downto 0):= (others => '0');
49 constant zeros : std_logic_vector(15 downto 0) := (others => '0');
50 begin
51
sel_mux_WB <= reg_EXMEM_OUT_SelMuxWB;</pre>
55 aux_out_alu <= reg_EXMEM_OUT_OutALU;</pre>
56 aux_out_const <= reg_EXMEM_OUT_MuxConst;</pre>
57 aux_out_pcadd1 <= X"0" & reg_EXMEM_OUT_PCadd1;</pre>
58
59 aux_mux_WB <= aux_out_alu</pre>
                                          when sel_mux_WB = "00" else
                                                                         -- escrever
     a saida da ALU (out_ALU)
                                       when sel_mux_WB = "01" else -- escrever
             reg_EXMEM_OUT_OutMEM
60
    saida MEM (out_MEM)
             aux_out_const
                                        when sel_mux_WB = "10" else -- fazer load de
61
      uma constante (out_mux_constantes)
            aux_out_pcadd1;
                                                               -- guardar em R7 o valor
62
      de PC+1 (save_pc_add_1)
64 out_mux_WB <= aux_mux_WB;</pre>
65 aux_en_WC \le "111" when (sel_mux_WB(1) \text{ and } sel_mux_WB(0)) = '1' else
     reg_EXMEM_OUT_AddRWC;
66
68
69 with aux_en_WC select
     en_regs <= "0000000" & reg_EXMEM_OUT_ovWE when "000",
70
           "000000" & reg_EXMEM_OUT_ovWE & '0'
                                               when "001",
71
            "00000" & reg_EXMEM_OUT_ovWE & "00"
                                               when "010",
            "0000" & reg_EXMEM_OUT_ovWE & "000"
                                               when "011",
73
            "000" & reg_EXMEM_OUT_ovWE & "0000"
                                                when "100",
            "00" & reg_EXMEM_OUT_ovWE & "00000"
                                                when "101",
75
           '0' & reg_EXMEM_OUT_ovWE & "000000" when "110",
76
           reg_EXMEM_OUT_ovWE & "0000000"
                                               when "111",
77
            "00000000"
                                  when others;
78
79
80
81 -----
82 -----EXIT-----
84 ADD_RWC_WB <= reg_EXMEM_OUT_AddRWC;
85 ovWE_WB <= reg_EXMEM_OUT_ovWE;</pre>
87 Forw_WB <= aux_mux_WB;</pre>
```

```
88 end Behavioral;
```

7.5 Código da memória ROM

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3 use IEEE.STD_LOGIC_UNSIGNED.ALL;
4 use STD.TEXTIO.all;
5 use STD.TEXTIO;
6 use IEEE.STD_LOGIC_TEXTIO.all;
  entity memoria_ROM is
      Generic (
10
        ADDR_SIZE : positive:= 12
      );
      Port(
12
        Addr_ROM : in STD_LOGIC_VECTOR(ADDR_SIZE-1 downto 0);
13
        DO_ROM : out
                       STD_LOGIC_VECTOR (15 downto 0)
14
      );
  end memoria_ROM;
16
17
  architecture Behavioral of memoria_ROM is
19
  type MEM_TYPE is array(0 to (2**ADDR_SIZE)-1) of STD_LOGIC_VECTOR(15 downto 0);
   impure function InitRamFromFile (RamFileName : in string) return MEM_TYPE is
      file INFILE : TEXT is in "rom_inst.txt";
23
      variable DATA_TEMP : STD_LOGIC_VECTOR(15 downto 0);
24
      variable IN_LINE: LINE;
      variable ROM : MEM_TYPE;
26
      variable index :integer;
27
28
      begin
29
30
          index := 0;
          while NOT(endfile(INFILE)) loop
31
            readline(INFILE,IN_LINE);
            hread(IN_LINE, DATA_TEMP);
33
            ROM(index) := DATA_TEMP;
34
            index := index + 1;
          end loop;
36
          for index in index to 4095 loop
37
             ROM(index) := X"0000";
38
          end loop;
39
40
    return ROM;
     end function:
41
43 signal ROM : MEM_TYPE := InitRamFromFile("rom_inst.txt");
```

```
44
45
46 begin
47
48 DO_ROM <= ROM(conv_integer(Addr_ROM)); -- leitura assincrona
49
50 end Behavioral;
```

7.6 Código da memória RAM

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3 use IEEE.STD_LOGIC_UNSIGNED.ALL;
4 use STD.TEXTIO.all;
5 use STD.TEXTIO;
6 use IEEE.STD_LOGIC_TEXTIO.all;
  entity memoria_RAM is
      Generic (
        ADDR_SIZE : positive:= 12
      );
12
      Port(
       CLK_A : in STD_LOGIC;
14
15
        WE_A : in STD_LOGIC;
        Addr_A : in STD_LOGIC_VECTOR(ADDR_SIZE-1 downto 0);
        DI_A : in STD_LOGIC_VECTOR(15 downto 0);
        DO_A : out STD_LOGIC_VECTOR(15 downto 0)
18
      );
19
  end memoria_RAM;
21
  architecture Behavioral of memoria_RAM is
23
24 type MEM_TYPE is array(0 to (2**ADDR_SIZE)-1) of STD_LOGIC_VECTOR(15 downto 0);
  impure function InitRamFromFile (RamFileName : in string) return MEM_TYPE is
26
      file INFILE : TEXT is in "ram_inst.txt";
27
      variable DATA_TEMP : STD_LOGIC_VECTOR(15 downto 0);
28
      variable IN_LINE: LINE;
29
      variable RAM : MEM_TYPE;
      variable index :integer;
31
      variable i :integer;
32
33
      begin
34
          index := 0;
35
          i:=0;
36
          readline(INFILE,IN_LINE);
          hread(IN_LINE, DATA_TEMP);
38
```

```
index := CONV_INTEGER(DATA_TEMP);
39
40
          for i in i to index loop
41
            RAM(i) := X"0000";
42
           end loop;
43
          while NOT(endfile(INFILE)) loop
            readline(INFILE, IN_LINE);
45
            hread(IN_LINE, DATA_TEMP);
46
            RAM(index) := DATA_TEMP;
             index := index + 1;
48
           end loop;
49
          for index in index to 4095 loop
50
             RAM(index) := X"0000";
51
52
           end loop;
    return RAM;
     end function;
54
56 shared variable RAM : MEM_TYPE := InitRamFromFile("ram_inst.txt");
58 begin
59 process (CLK_A)
    begin
      if rising_edge(CLK_A)then
61
        if WE_A='1' then
62
           RAM(conv_integer(Addr_A)) := DI_A;
63
        end if;
64
    end if;
66 end process;
68 DO_A <= RAM(conv_integer(Addr_A)); -- leitura assincrona
70 end Behavioral;
```

7.7 Código da BTB

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
use STD.TEXTIO.all;
use STD.TEXTIO;
use IEEE.STD_LOGIC_TEXTIO.all;

entity BTB_bram is
Generic(
ADDR_SIZE : positive:= 9
);
port(
```

```
CLK_A : in STD_LOGIC;
14
        WE_A : in STD_LOGIC;
15
        Addr_A : in STD_LOGIC_VECTOR(ADDR_SIZE-1 downto 0);
16
        Addr_B : in STD_LOGIC_VECTOR(ADDR_SIZE-1 downto 0);
17
               : in STD_LOGIC_VECTOR(16 downto 0);
18
               : out STD_LOGIC_VECTOR(16 downto 0)
        DO_B
19
      );
20
  end BTB_bram;
2.1
23 architecture Behavioral of BTB_bram is
  type MEM_TYPE is array(0 to (2**ADDR_SIZE)-1) of STD_LOGIC_VECTOR(16 downto 0);
26
27 constant InitValue : MEM_TYPE := ( others => "00000000000000000");
29 shared variable myRAM : MEM_TYPE := InitValue;
31 begin
32 process (CLK_A)
    begin
33
     if rising_edge(CLK_A)then
34
        if WE_A='1' then
          myRAM(conv_integer(Addr_A)) := DI_A;
36
37
        end if;
    end if;
38
  end process;
40
41 DO_B <= myRAM(conv_integer(Addr_B)); -- leitura assincrona
43 end Behavioral;
```

7.8 Código da máquina de estados

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_SIGNED.ALL;

entity Controlo is
port (
    clk, rst : in std_logic;
    en_if : out std_logic;
    en_idOF : out std_logic;
    en_EX : out std_logic
);
end Controlo;
```

```
16
17
18 architecture Behavioral of Controlo is
      type fsm_states is (s_inicial, s_inicial2, s_inicial3, s_cont);
       signal currstate, nextstate: fsm_states;
20
21 begin
23 state_reg: process (clk,rst)
      begin
      if rst = '1' then
25
       currstate <= s_inicial ;</pre>
26
       elsif clk'event and clk = '1' then
       currstate <= nextstate ;</pre>
28
       end if ;
30 end process;
31
32 state_comb: process (currstate )
    begin -- process
33
     nextstate <= currstate;</pre>
34
35
36
       case currstate is
      when s_inicial =>
38
        nextstate <= s_inicial2;</pre>
39
         en_if
                 <= '1';
40
        en_idOF <= '1';
41
         en_EX
                  <= '1';
42
       when s_inicial2 =>
43
         nextstate <= s_inicial3;</pre>
44
         en_if
                 <= '1';
45
        en_idOF <= '1';
46
         en_EX
                   <= '1';
       when s_inicial3 =>
48
        nextstate <= s_cont;</pre>
49
         en_if
                 <= '1';
50
         en_idOF <= '1';
51
         en_EX
                 <= '1';
52
53
         when s_cont =>
54
           nextstate <= s_cont ;</pre>
55
             en_if <= '1';</pre>
56
           en_idOF
                      <= '1';
           en_EX
                     <= '1';
58
59
       end case;
60
    end process;
61
```

```
63
```

64 end Behavioral;

Todo list

estrutura ideal do relatorio: 1:referir no geral que conflitos ha. 2:referir quais os con	flito	$^{\mathrm{d}}$	
que temos neste pressador. 3:referir como os resolvemos. 4:comparar as arquitectura	s qu	ıe	
testámos. 5:entregar antes da meia-noite LooLoL			1
aqui por exemplo nos so vamos ter RAW. mas temos de explicar todos os que ha			1
nao impede a prediccao			2
referir tabela 4			3