

#### Instituto Superior Técnico

## MESTRADO INTEGRADO EM ENGENHARIA ELECTROTÉCNICA E DE COMPUTADORES

## Arquitecturas Avançadas de Computadores

# Simulação de um processador $\mu$ Risc com funcionamento multi-ciclo

Guilherme Branco Teixeira n.º 70214 Maria Margarida Dias dos Reis n.º 73099 Nuno Miguel Rodrigues Machado n.º 74236

## ${\bf \acute{I}ndice}$

1	Intr	rodução	1			
2	2 Características do Processador					
3	Esti	rutura do Processador	1			
	3.1	Primeiro Andar - IF	1			
	3.2	Segundo Andar - ID e OF	2			
		3.2.1 ID	2			
		3.2.2 OF	3			
	3.3	Terceiro Andar - EX e MEM	4			
		3.3.1 ALU (EX)	4			
		3.3.2 Actualização das Flags	5			
		3.3.3 MEM	6			
	3.4	Quarto Andar - WB	6			
4	Controlo do Processador					
5	5 Conclusões					

#### 1 Introdução

Com este trabalho laboratorial pretende-se projectar um processador  $\mu$ Risc, de 16 bits com arquitectura RISC, com um funcionamento multi-ciclo. O processador possui 8 registos de uso geral e 42 instruções, sendo que cada instrução demora quatro ciclos a completar, um ciclo por cada andar do processador. O projecto do processador é feito com recurso a uma linguagem de descrição de hardware - VHDL.

operaçoes
a demorai
4 ciclos!

#### 2 Características do Processador

O processador elaborado foi simulado para uma placa Artix 7 e tem as seguintes características:

- 16 bits;
- 8 registos de uso geral de 16 bits de largura (R0, ..., R7);
- 42 instruções;
- instruções de 3 operandos;
- organização de dados na memória do tipo big endian;
- uma memória ROM de 8 KBytes (4k endereços × 2 bytes) endereçada com palavras de 12 bits utilizada para as instruções/programa e uma memória RAM de 8 KBytes (4k endereços × 2 bytes) endereçada com palavras de 12 bits utilizada para os dados.

#### 3 Estrutura do Processador

O processador  $\mu$ Risc que foi projectado encontra-se dividido em quatro andares - num primeiro andar é feito o instruction fetch (IF), no segundo andar é feito o instruction decode (ID) e o operand fetch (OF), no terceiro andar são executadas operações da ALU (EX) e de acesso à memória de dados (MEM) e, por fim, no quarto e último andar é feita a escrita no banco de registos, o write back (WB).

#### 3.1 Primeiro Andar - IF

No primeiro andar obtem-se a instrução a ser executada a cada ciclo. Como todas as instruções do programa são armazenadas na memória ROM, o *instruction fetch* tem a função de endereçar a ROM com o *program counter* (PC) e ler a instrução desse endereço.

#### FIGURA 1

O instruction fetch é simplesmente um somador que, em cada ciclo, soma 1 ao endereço actual e armazena o resultado no registo PC, como se pode ver na Figura 1. O endereço actual, além de ser um operando do somador, também endereça a memória ROM.

fazemos
em cada
andar
uma tabela a
dizer que
sinais passam para
o andar
seguinte?

Podem ocorrer duas situações que alteram o funcionamento sequencial do *instruction fetch* - a primeira ocorre quando há uma transferência de controlo do tipo condicional ou incondicional, seleccionando o sinal destino\_cond no MUX\_1 e o resultado do somador no MUX\_2, ou seja, o sinal s\_cond está a *high* e s\_jump a *low*. A última situação ocorre quando existe uma transferência de controlo do tipo *jump and link* ou *jump register*, selecionando o sinal destino\_jump no MUX\_2, ou seja, o sinal s\_jump está a *high*.

#### 3.2 Segundo Andar - ID e OF

#### 3.2.1 ID

No segundo andar é realizado a descodificação da instrução a ser executada, a principal descodificação é feita neste andar, havendo um só sinal descodificado no último andar, sendo explicado no mesmo.

#### **FIGURA**

Analisando a figura anterior, existe três grupos de sinais de entrada.

- O sinal *Instrução* proveniente do primeiro andar, *instruction fetch*, sinal de 16 *bits* que representa a instrução a ser descodificada;
- Os sinais (R0, ..., R7), procedentes do *Banco de registos*, cada sinal devolve o valor do seu registo, sendo posteriormente selecionado o registo indicado pela instrução;
- $\bullet$  O sinal FLAGS\_IN é o resultado da actualização das flags realizado no terceiro andar, EXe-MEM ;

Os sinais de saída do descodificador são distribuídos pelos 4 andares do processador.

Sinais de controlo para primeiro andar, IF Os sinais de controlo para o primeiro andar são referentes às intruções do tipo de Transferencia de controlo. Existe dois tipos principais de operações, salto relativo ao PC + 1 ou salto absoluto.

Para poder haver um salto é necessário detectar se a instrução é do tipo de *Transfèrencia de controlo*, com essa ideia em mente foi criado o sinal auxiliar *Active\_FlagTest*. A figura abaixo mostra a função lógica de verificação.

#### FIGURA active\_flagtest

Em seguida é preciso saber qual o tipo de salto a ser executado.

Figura flagteste

A figura anterior representa a função lógica do sinal  $s\_cond$  que controla o salto relativo ao PC + 1. É de referir que o sinal  $TransCont\_OP = Instrução(13:12)$ (sinal de 2 bits que identifica a operação de Transferencia de controlo). E o sinal  $TransCont\_Cond = Instrução(11:8)$ ( sinal de 4 bits que identifica qual a flag a ser executada). Existe três diferentes tipos de operações em que pode ocorrer este tipo de salto.

se calhar
e melhor
explicar o
significado
destes
sinais

- Quando há  $Jump\ Incondicional,\ TransCont\_OP = "10",\ o\ Active\_FlagTest = 0\ e\ o\ NOP\_Test = 1$ ;
- Quando há Jump False, TransCont\_OP = "00", o Active\_FlagTest = 0, o NOP\_Test = 1 e o resultado do MUX 8:1 ser False,, ou seja, se a flag escolhida do registo FLAGS\_IN for Flase;

•

• Quando há Jump True, TransCont\_OP = "00", o Active\_FlagTest = 0, o NOP\_Test = 1 e o resultado do MUX 8:1 ser True, ou seja, se a flag escolhida do registo FLAGS\_IN for True;

Figura active\_jump;

A figura anterior representa a função lógica do sinal  $s\_jump$  que controla o salto absoluto. O sinal  $s\_jump$  é activado,  $s\_jump = 1$ , quando  $active\_FlagTest = 0$  e o  $TransCont\_OP = "11"$ .

Sinais de controlo para segundo andar, *ID e OF* Os sinais de controlo para o segunda andar são referentes ao controlo do *operand fetch*. Para que o *operand fetch* defina os operandos A e B é necessário identificar os endereços desses operandos.

O sinal  $ADD_{-}RA_{-}C$  define o endereço do operando A. A figura abaixo define como se obtem o endereço select\_mux\_constantes ADD\_RA\_C ADD\_RB ADD\_RA

Sinais de controlo para terceiro andar, *EX e MEM* WE\_RAM ALU\_OPER ALU\_VS\_MEM

Sinais de controlo para quarto andar, WB IDOF\_bit15 ALU\_Con\_Sel ADD\_RWC PC+1

#### 3.2.2 OF

É também no segundo andar que é feito o operand fetch. Numa primeira fase é preciso definir os operandos A e B da ALU, feito de acordo com a seguinte lógica.

#### **FIGURA**

Para fazer a selecção é necessário recorrer a alguns sinais que o *decoder* explicado anteriormente fornece - ADD\_RA\_C (sinal 3 *bits* que permite fazer a selecção do operando A no MUXA) e ADD\_RB (sinal 3 *bits* que permite fazer a selecção do operando B no MUXB).

Os sinais que definem o operando A e o operando B são depois passados para o terceiro andar para que a ALU possa fazer operações com o seu valor.

É também aqui que se faz a selecção das constantes que depois serão carregadas nos registos do banco de registos, algo que é feito de acordo com a próxima figura.

**FIGURA** 

fazemos
todo o
decoding
neste andar ou se
passamos
sinais e
fazemos
algum decoding,
depois

referir se

explicar
WE da
RAM,
que eu depois uso
quando
explico
a MEM

Do decoder são fornecidos os seguintes sinais - CONS\_FI\_11B (constante de 11 bits que é carregada directamente), CONS\_FII\_8B (constante de 8 bits com que é feita uma operação de lch ou lcl) e select\_mux\_constantes (sinal de 2 bits que permite fazer a selecção dos três casos definidos anteriormente no MUXCons).

este sinal nao esta no decoder?

#### 3.3 Terceiro Andar - EX e MEM

Neste andar trata-se de executar operações da ALU bem com operações da memória, sendo que, ao contrário do MIPS, em que é possível utilizar a ALU e a memória na mesma instrução, no processador  $\mu$ Risc projectado tal não é possível. A memória RAM está colocada no mesmo andar que a execução porque não é necessário fazer cálculos dos endereços, se tal fosse necessário, a memória teria de estar no andar seguinte àquele que contém a ALU.

#### 3.3.1 ALU (EX)

No terceiro andar o bloco da ALU é responsável pelas operações aritméticas e lógicas. Este bloco recebe como entrada os sinais dos operandos A e B, um sinal de 4 bits com as flags actuais para posterior actualização, se for esse o caso, e também um sinal de 5 bits que representa a operação que a ALU vai efectuar. Como saída tem-se um sinal de 16 bits que representa o resultado da ALU e um sinal de 4 bits que representa as flags.

Analisando primeiramente as seis operações aritméticas a realizar concluiu-se que algumas podiam ser simplificadas de modo a que todas pudessem ser efectuadas com recurso a apenas um somador.

Esta solução é mais eficiente pois os somadores têm um tempo de propagação elevado. As seis operações aritméticas podem ser feitas usando um somador com carry-in, que efectua o seguinte cálculo: out\_ARI = P + Q + cIN.

O operando P corresponde sempre ao operando A, o operando Q corresponde a um sinal diferente dependendo da operação aritmética a realizar, tal como o *carry-in* que é usado para operações como incrementos, podendo também completar o !B em complemento para dois. Os dois sinais de entrada do somador recebem uma concatenação com o bit 0 como o bit mais significativo, sendo isto feito para que a saída do somador tenha 17 *bits*, tornando possível a actualização da *flag* de *cary*. Este somador foi projectado tal como representado na figura abaixo.

#### **FIGURA**

No caso das operações de *shift*, tal como nas operações aritméticas, a saída é representada com 17 *bits*, pela mesma razão do *cary*. Para escolher entre as operações de *shift* é usado um MUX de 2:1 tal como está *pseudo*-representado na figura:

#### **FIGURA**

No caso das operações lógicas, que representam 16 operações, fez-se um esforço para reduzir um MUX de 16:1 para um MUX de 8:1 devido à diferença de tempo gasto entre os dois MUXs.

tabela
com as
simplificacoes

De notar que a saída das operações lógicas necessita apenas de  $16\ bits$  e não  $17\ pois\ uma\ operação$  lógica não produz carry.

Finalmente, após a verificação das *flags*, tem-se um MUX de 4:1, onde as entradas de 17 *bits* são reduzidas para 16 *bits*, retirando-lhes o *bit* mais significativo que, relembre-se, tinha como objectivo a verificação da flag de *cary*. A saída deste MUX é um sinal de 16 *bits* que representa o resultado da operação da ALU, tal como se pode verificar na figura seguinte.

#### **FIGURA**

Para cada um dos três sinais de saída (out\_ARI, out\_SHIFT e out\_LOG) é criado um sinal que corresponde às flags que cada operação pode actualizar. No caso das operações aritméticas é criado um sinal de 4 bits com as quatro flags atualizadas indiscriminadamente. No caso das operações de shift é criado um sinal de 3 bits apenas pois, as flags que podem vir a ser actualizadas nessas duas operações, são a flag de Zero, de Negative e de Carry. No caso das operações lógicas é criado um sinal com apenas dois bits que representam as flags que poderão ser atualizadas neste tipo de operações, a flag de Zero e de Negative.

Estes três sinais criados serão utilizados no bloco de actualização de *flags*, tal como explicado na secção 3.3.2.

#### 3.3.2 Actualização das Flags

Este bloco recebe como entrada o sinal de 4 bits que representa as flags da operação realizada na instrução anterior, os três sinais criados na ALU que representam as flags atualizadas indiscriminadamente e também o sinal de 5 bits que representa a operação que a ALU efectuou de modo a que seja possível discriminar que flags actualizar. A saída é um sinal de 4 bits que representa as flags atualizadas discriminadamente.

Ao analisar o quadro de operações da ALU, é possível reparar que existem apenas quatro tipos de atualizações de flags:

- Nenhuma:
- Zero e Negative;
- Zero, Negative e Carry;
- Zero, Negative, Carry e Overflow (Todas).

Foi então criado um sinal que tem como objectivo discernir de entre todas as *flags* quais a actualizar. Este sinal foi criado com a lógica representada na seguinte figura.

#### **FIGURA**

Com o sinal Sign\_Flags como sinal de selecção é então possível criar um MUX de 2:1 que tem em cada entrada o que está descrito na seguinte tabela.

Onde O representa um bit de *flags* não actualizado, e NL,s,a representa um novo *bit* actualizado retirado do sinal de entrada referente às operações lógicas, de *shift* ou aritméticas. Dependendo de Sign\_Flags tem-se actualizações diferentes nas *flags*, podendo assim ter uma saída do MUX que será também a saída deste bloco de atualização das *flags*.

ALU nao esquecer
da simplificaçao
de MUXs
e depois
a actualização de
flags

ALU falar das
operações
logicas
e o mux
de 16-;8
entradas
e a figura
para as
flags

Tabela 1: Actualização de flags consoante a operação realizada.

Actualização	Nenhuma	Z, N	Z, N, C	Z, N, C, O
Sign_Flags	00	01	10	11
Flags [Z, N, C, O]	[0, 0, 0, 0]	[NL, NL, O, O]	[Ns, Ns, Ns, O]	[NA, NA, NA, NA]

#### 3.3.3 MEM

Relativamente às operações de memória é necessário tratar de *loads* e *stores*. Em ambos os casos o endereçamento à RAM é feito com o valor guardado no registo A, especificado pelos *bits* 3 a 5 da instrução. Para o caso de um *load* o valor que estiver nessa posição de memória é guardado no registo WC, especificado pelo *bits* 11 a 13 da instrução, estando o *write enable* da RAM a *low*. Para o caso de um *store* pretende-se escrever o conteúdo do registo B, especificado pelos *bits* 0 a 2 da instrução, na posição de memória anteriormente endereçada, sendo necessário colocar o *write enable* da RAM a *high*.

Uma vez que o conteúdo dos registos é de 16 bits, para endereçar a memória RAM recorre-se apenas ao 12 menos significativos. O sinal de write enable da RAM é, como já se viu, calculado no andar anterior, mas só neste terceiro andar é que é ligado à RAM. Optou-se por fazer desta maneira pois o cálculo desse sinal depende apenas de bits específicos da instrução, como se pode ver na Figura TAL, fazendo então parte do andar que trata de fazer o decoding da instrução.

É também neste andar que se liga a saída de dados da RAM ao sinal que depois será escrito no registo WC do banco de registos (para o caso do *load*) e liga-se também o valor que estiver no registo B à entrada de dados da RAM, para que depois possa ser escrito na posição de memória especificada (para o caso do *store*).

De referir que as leituras da RAM são feitas assincronamente e as escritas são feitas nos flancos positivos de relógio.

Na figura apresentada de seguida encontra-se o esquema de acesso à memória RAM. FIGURA

#### 3.4 Quarto Andar - WB

No último andar os diversos resultados possíveis são escritos no banco de registos - pode ser o resultado de uma operação da ALU, o resultado de uma operação sobre a memória (load), o carregamento de uma constante ou guardar em R7 o valor do próximo program counter. Como se pode ver na figura seguinte, a seleção de qual os resultados deve ser escrito é feita com recurso a um MUX de 4:1.

#### **FIGURA**

Uma vez seleccionado o resultado a escrever é preciso escolher qual o registo onde se pretende escrever esse mesmo resultado, o registo WC.

Para instruções da ALU a escolha do registo onde se quer escrever o resultado final é feita com

nao sei se é preciso explicar melhor o porquê recurso aos bits 11 a 13 da instrução, assim como para operações de carregamento de constantes. Originalmente pensou-se em utilizar os 3 bits referidos anteriormente para controlar um MUX de 8:1 que colocasse a high um dos 8 enables (que estão armazenados nos 8 bits de um vector).

Relativamente à escrita no registo R7 para quando se está numa operação de *jump and link*, verifica-se quando é que o sinal de selecção do MUX de 4:1 está a 11, ou seja, quando se vai escrever num dos registos o valor de PC + 1, e coloca-se o sinal de selecção do MUX de 8:1 com o valor 111, ou seja, apenas o enable de R7 fica a *high*.

Esta solução pode ser vista na figura abaixo.

#### **FIGURA**

No entanto, a solução acima tem um problema - suponha-se o caso da instrução 1401 (HEX) que corresponde a um *jump if true* mediante a condição do resultado da ALU ser negativo. Os *bits* 11 a 13 da instrução são 010 e, como tal, o *enable* do registo R2 ficaria activo. Porém, não se pretende escrever nesse registo. O mesmo decorre para uma operação de *store* na RAM e NOP.

Assim, para resolver o problema é necessário criar um sinal que faça *overwrite* ao *enable* que o MUX colocou a *high*, permitindo o sinal de *overwrite* colocar o *enable* a *low*, tal como pretendido, para que não se escreva em nenhum registo.

O sinal de *overwrite* foi obtido com recurso à seguinte tabela.

Sinais a utilizar para calcular sinal de overwrite Sinal de overwrite Operação instrução(15) instrução(14) instrução(6) ALU ou MEM? JAL? **ALU** 0 Χ MEM (load) 1 0 1 0 1 MEM (store) 1 0 1 1 0 0 0 1 Constantes Χ Χ 0 1 1 1 Controlo (não JAL) 0 0 X Χ 0 0 Χ Χ 0 1 Controlo (JAL) 0 1 NOP Χ

Tabela 2: Sinais que permitem obter o sinal de overwrite pretendido para cada operação.

A lógica que permite implementar o sinal é demonstrada na figura seguinte.

#### **FIGURA**

Como se pode ver, para o caso de operações da ALU, operações de load, carregamento de constantes e o caso de jump and link, o sinal de overwrite fica a high. Para o caso de store na memória, transferências de controlo que não jump and link e NOP, o sinal de overwrite fica a low, tal como pretendido. De notar também que a escrita nos registos é feita no flanco positivo do relógio.

Na figura abaixo encontra-se o esquema completo do andar de write back.

#### **FIGURA**

### 4 Controlo do Processador

5 Conclusões

explicar ai os registos entre andares e maquina de estados

## Todo list

operaçoes a demorar 4 ciclos!	1
fazemos em cada andar uma tabela a dizer que sinais passam para o andar seguinte?	1
se calhar e melhor explicar o significado destes sinais	2
referir se fazemos todo o decoding neste andar ou se passamos sinais e fazemos algum decoding,	
depois	3
explicar WE da RAM, que eu depois uso quando explico a MEM. nao esta no desenho do	
decoder?	3
estes sinais serao explicados no ID ou explico eu?	3
quem explica a reciclagem do sinal do MUXA/MUXC - eu ou o teddy?	3
este sinal nao esta no decoder?	3
tabela com as simplificacoes	4
ALU - nao esquecer da simplificação de MUXs e depois a actualização de flags	4
ALU - falar das operações logicas e o mux de 16-¿8 entradas e a figura para as flags	4
nao sei se é preciso explicar melhor o porquê	6
explicar ai os registos entre andares e maquina de estados	8