


## Laboratorul 2

### Protocolul de comunicare AXI Stream

#### 2.1 Introducere

Un System-on-Chip (SoC) este un sistem de calcul complex, realizat sub forma unui circuit integrat unic, care reunește pe aceeași pastilă o varietate de module specializate. Aceste module pot fi procesoare de performanțe diferite (de exemplu, un CPU de înaltă performanță și unul de joasă performanță), procesoare specializate (precum Digital Signal Processor pentru prelucrarea semnalelor), acceleratoare hardware (precum FPGA sau GPU), memorie partajată pentru schimbul de date între componente, controlere (de memorie DRAM, video etc.) și o gamă largă de periferice integrate (UART, USB, Ethernet, ADC/DAC).

În Figura 2.1 se ilustrează tocmai această diversitate de blocuri funcționale reunite într-un singur cip, care colaborează prin interconexiuni interne și memorie partajată. Astfel, un SoC poate fi privit ca un "mic computer" complet, integrat într-un singur circuit, capabil să îndeplinească sarcini complexe într-un mod eficient ca performanță, consum și dimensiune.



**Figura 2.1.** Elemente care se pot găsi pe SoC-urile moderne

În arhitecturile moderne ale sistemelor embedded și SoC, transferul eficient de date între module devine o cerință esențială. Asadar o serie de firme au dezvoltat astfel de busuri prin care se comunica eficient între module. Printre acestea se numără IBM Core-Connect, WishBone (folosit de OpenCore IPs), AXI etc.

Protocolul AXI-Stream (Advanced eXtensible Interface - Streaming) face parte din familia de interfețe AMBA (Advanced Microcontroller Bus Architecture) și a fost proiectat de firma ARM special pentru a facilita transmisia de fluxuri continue de date cu o latență minimă și un debit ridicat. Spre deosebire de interfețele tradiționale, care gestionează adrese de memorie și control complex, AXI-Stream adoptă o abordare minimalistă, în care datele sunt livrate într-un flux direct, fără a necesita informații de adresare sau control pentru fiecare transfer individual.

Utilitatea protocolului AXI-Stream este evidentă în aplicații care necesită transmisii de date secvențiale și rapide, cum ar fi procesarea video și audio, comunicații de mare viteză (Ethernet, PCIe), interfețe de senzori, transmisii RF sau accelerare hardware pentru procesare paralelă (cum ar fi rețele neurale pe FPGA-uri). În astfel de scenarii, datele pot fi transmise în mod eficient de la un modul sursă (Transmitter) către un modul destinație (Receiver), folosind o interfață punct-la-punct care minimizează complexitatea logicii de arbitraj.

Este important de subliniat că AXI-Stream nu este „același lucru” cu AXI4 sau AXI4-Lite, chiar dacă toate fac parte din aceeași familie AMBA. AXI4 este folosit în principal pentru acces la

memorie (de exemplu, atunci când un procesor sau un modul hardware citește și scrie blocuri mari de date în RAM), iar AXI4-Lite este o versiune simplificată, utilizată mai ales pentru configurarea și controlul registrelor interne ale unui modul hardware (de exemplu, setarea parametrilor, încărcarea coeficienților sau pornirea/oprirea unui accelerator). În schimb, AXI-Stream reprezintă un alt tip de interfață AXI, gândită special pentru transmiterea continuă de date, ca un „flux” care curge de la un emițător la un receptor, fără a mai fi nevoie de adrese de memorie. Mecanismul de control al fluxului prin perechea *TVALID–TREADY* introduce conceptul de *backpressure*, permițând receptorului să încetinească debitul transmis fără pierderi, ceea ce asigură stabilitatea în sisteme complexe. În plus, AXI-Stream este ideal pentru a construi arhitecturi scalabile de tip pipeline, în care datele trec prin mai multe etape de procesare hardware, fiecare modul fiind conectat prin aceeași interfață standard. Fiind parte din standardul AMBA, interfața oferă portabilitate și compatibilitate ridicată, facilitând reutilizarea modulelor pe diverse platforme. Printre aplicațiile practice se numără streaming video (HDMI, DisplayPort), comunicații de mare viteză, achiziție de date de la senzori LIDAR sau RADAR, precum și acceleratoare hardware pentru rețele neurale, unde fluxurile de date continue trebuie manipulate cu latență minimă.

## 2.2 Semnalele Interfeței de Comunicare

Protocolul definește un set restrâns, de semnale. Cele mai relevante dintre acestea sunt prezentate în Tabelul II.1 mai jos.

**Tabelul II.1.** Semnalele esențiale din interfața AXI

Semnalul	Sursa	Latimea (nr de biti)	Descrierea
<b>ACLK</b>	Clock	1	Un semnal de ceas global. Toate semnalele sunt eșantionate pe frontul crescător(atunci când ceasul trece din 0 în 1) al lui ACLK.
<b>ARESETn</b>	Reset	1	Un semnal global de reset
<b>TVALID</b>	Transmițătorul	1	Indică faptul că Transmitter-ul oferă date valide
<b>TREADY</b>	Receptorul	1	Semnalizat de Receiver pentru a arăta că este pregătit să accepte datele
<b>TDATA</b>	Transmițătorul	TDATA_WIDTH	Reprezintă câmpul principal de date dintr-o interfață AXI4-Stream. Prin acest semnal sunt transmise efectiv informațiile utile între Transmitter și Receiver, spre deosebire de alte semnale de control (precum TVALID sau TREADY) care doar coordonează transferul. Lățimea semnalului, denumită TDATA_WIDTH, trebuie să fie un multiplu întreg de octeți (8 biți) și, conform recomandărilor, valorile uzuale sunt: 8, 16, 32, 64, 128, 256, 512 sau 1024 biți. Această flexibilitate permite adaptarea interfeței la necesarul de lățime de bandă al aplicației.
<b>TLAST</b>	Transmițătorul	1	Semnaleză sfârșitul unui pachet (util în cazul transmisiilor pe cadre sau secvențe).

<b>TSTRB</b>	Transmițătorul	TDATA_WIDTH/8	Semnalul TSTRB (strobe) are câte un bit pentru fiecare octet din TDATA. Fiecare bit din TSTRB arată dacă octetul asociat conține date valide (și trebuie procesat), caz în care acel bit va avea valoarea 1, sau doar ocupă o poziție (padding, nu trebuie procesat), caz în care are valoarea 0. În acest fel, interfața poate transmite pachete de date de lungimi variabile fără a irosi lățime de bandă.
<b>TKEEP</b>	Transmițătorul	TDATA_WIDTH/8	Câți octeți din pachet sunt valizi. Spune dacă octetul respectiv face parte din fluxul de date util (de exemplu, la sfârșitul unui pachet unde nu se folosesc toți octeții, mai sunt și octeți de padding)

Mai multe detalii legate despre semnalele AXI Stream și semnificația și modul acestora de funcționare poate fi găsit în capitolul 2 al referinței [1].

Conectarea modulelor AXI-Stream se face, în general, în mod direct, punct-la-punct. Cu toate acestea, pot exista interconectări mai complexe, folosind multiplexoare, demultiplexoare, comutatoare sau arbitri pentru a permite scalabilitate și flexibilitate. De asemenea, pentru a rezolva problema diferențelor de viteză între emițător și receptor, sau pentru a decupla temporar sincronizarea între componente ce operează în ceasuri diferite (clock domains), se utilizează adesea FIFO-uri compatibile AXI-Stream. Acestea permit stocarea temporară a datelor și asigură continuitatea fluxului fără pierderi sau blocaje.

Necesitatea utilizării unui FIFO apare și în contexte de pipelining profund sau în acceleratoare hardware unde se prelucrează volume mari de date, iar o variație în disponibilitatea resurselor (de exemplu, procesorul este ocupat sau interfața de ieșire este blocată) nu trebuie să întrerupă fluxul de date. FIFO-ul asigură o zonă tampon ce permite debitul susținut chiar și în prezența unor întârzieri temporare.

Protocolul AXI4-Stream este un protocol de tip **Transmitter-Receiver** (sau **Source-Sink**). Transmitter-ul (sursa) produce și transmite date, iar Receiver-ul (destinația) le primește și consumă. O tranzacție în AXI4-Stream se referă la transferul de date pe un canal unidirecțional, de la un modul hardware (sursă/Transmitter) către un alt modul hardware (destinație/Receiver). Transferul este controlat prin mecanismul de handshake: sursa indică faptul că datele sunt valide prin semnalul **TVALID**, iar destinația confirmă disponibilitatea de a le primi prin semnalul **TREADY**. Datele sunt transferate numai atunci când ambele semnale sunt active simultan.

În acest protocol nu există operații de tip read sau write și nici adresare, ca în AXI4 clasic; există doar fluxul de date în sensul sursă - destinație.

## 2.3 Mecanisme de Handshaking

Handshaking-ul este un mecanism prin care două componente hardware se pun de acord dacă și când pot transfera date. Transferul se face doar atunci când amândouă componentele implicate în comunicare sunt de acord ca să se realizeze comunicarea, lucru care face ca atât Transmițătorul cât și receptorul să controleze rata cu care se realizează comunicarea. Spre deosebire de interfețe precum SPI sau I<sup>2</sup>C, unde masterul decide rata de transfer, în AXI4-Stream atât sursa cât și destinația pot controla viteza prin handshaking (TVALID și TREADY).

Regula generală a transferului de date este aceea că datele sunt transferate de la transmițător la receptor pe primul front crescător al ceasului ACLK, în care TVALID a fost setat pe HIGH de către transmițător și TREADY a fost setat pe HIGH de către receptor. Aceste semnale pot fi setate


pe „1” logic fie deodată, sau pe rând, fiecare semnal putând sa fie setat primul. Exista, totuși, o serie de reguli care trebuie respectate de modulele care comunica pe AXI-Stream, si anume:

- Odată ce Transmitter-ul activează TVALID, el trebuie menținut activ până când handshake-ul are loc (adică până când TREADY devine HIGH și apare frontul crescător al lui ACLK).
- Transmitter-ul nu are voie să aștepte TREADY pentru a activa TVALID. El trebuie să semnalizeze datele valide chiar dacă Receiver-ul nu este pregătit.
- Receiver-ul are voie să aștepte ca TVALID să fie activ înainte de a activa TREADY. Cu alte cuvinte, poate decide să nu-și declare disponibilitatea până nu există date valide.
- Dacă Receiver-ul activează TREADY înainte ca TVALID să fie activ, el poate ulterior să dezactiveze TREADY și să aștepte până când Transmitter-ul ridică TVALID.

În exemplele de mai jos, preluate din documentația oficială [1] a protocolului de transmisie se pot observa cronogramele corespunzătoare pentru cele trei scenarii în care se poate realiza handshakingul.

### 2.3.1 Handshake cu TVALID activat înainte de TREADY


În acest scenariu Transmitter-ul (sursa) pune pe magistrală informațiile de date și control, și ridică semnalul TVALID la „1” logic (HIGH). Odată activat acest semnal trebuie menținut activ și informația transmisă nu se modifică până când handshake-ul nu are loc. Receiverul poate accepta datele doar după ce activează semnalul TREADY (îl face HIGH). Transferul efectiv al datelor se realizează pe primul front crescător al lui ACLK în care ambele semnale TVALID și TREADY sunt HIGH. Acest lucru se poate observa în Figura 2.2 (preluată din [1]) în etapa T3.



**Figura 2.2** Procesul de handshaking cu semnalul TVALID activat înainte de TREADY [1]

### 2.3.2 Handshake cu TREADY activat înainte de TVALID

În acest scenariu Receiver-ul (destinația) activează (pune pe HIGH) TREADY înainte ca Transmitter-ul (sursa) să declare datele ca fiind valide. Acest lucru arată că Receiver-ul este deja pregătit să accepte date și informații de control, chiar dacă ele nu sunt încă valide.




**Figura 2.3** Procesul de handshaking cu semnalul TREADY activat înainte de TVALID [1]

Transferul efectiv are loc imediat ce Transmitter-ul setează TVALID pe „1” logic, deoarece în acel moment ambele semnale sunt active. Si in acest caz transferul se realizează pe primul front ascendent de ceas in care TVALID si TREADY sunt „1”. Acest scenariu poate fi observat in Figura 2.3 (preluata din [1]) in etapa T3.

### 2.3.3 Handshake cu TVALID și TREADY activate simultan


În acest scenariu Transmitter-ul (sursa) ridică TVALID in „1” logic în același ciclu de ceas în care Receiver-ul (destinația) activează TREADY (îl pune pe HIGH). Transferul datelor se realizează in același ciclu de ceas, imediat, întrucât ambele semnale sunt active simultan. In Figura 2.4. preluata din [1] transferul are loc in T2.



**Figura 2.4** Procesul de handshaking cu semnalul TREADY si TVALID activate simultan [1]

## 2.4 Crearea unei aplicații in Vivado care utilizează AXI-Stream

Pentru a înțelege modul de funcționare al protocolului AXI4-Stream, vom realiza o aplicație demonstrativă în care fluxul de date este controlat pas cu pas de utilizator prin intermediul unor butoane. Transmitterul citește valori dintr-o memorie ROM internă și, la fiecare apăsare a butonului START, pune exact un singur element pe magistrala AXI4-Stream. Acest element intră într-un modul FIFO, care acționează ca tampon între transmitter și receiver și asigură decuplarea dintre viteza de scriere (transmitere) și viteza de citire (recepție). Receiverul extrage datele din FIFO numai atunci când utilizatorul apasă butonul STEP, deoarece semnalul TREADY al slave-ului este comandat direct de acest buton. La fiecare element scos din FIFO, receiverul incrementează valoarea transmisă cu unu (modulo 16) și afișează rezultatul pe LED-urile plăcii. Astfel, prin apăsarea repetată a butonului START se pot încărca mai multe valori în FIFO, iar prin apăsarea butonului STEP ele sunt scoase, unul câte unul, și vizualizate pe LED-uri.



**Figura 2.5** Diagrama proiectului descris in aceasta secțiune

In Figura 2.5 este ilustrata diagrama hardware a proiectului pe care îl vom implementa pentru a ilustra modul de funcționare al interfeței AXI-Stream.

### 2.4.1 Transmiterea AXI

Atat crearea modulelor de generare al pulsului unic MPG cat si conceptele teoretice din spatele acestui concept au fost acoperite in [2] si nu vor mai fi acoperite si in aceasta lucrare. Creati un proiect nou pentru placa Zybo asa cum a fost prezentat in laboratorul precedent si creati o sursa noua **axis\_transmitter.vhd**. Codul pentru modulul de transmitere, este prezentat in caseta de text de mai jos. Ca si terminologie e important de mentionat ca un beat este un singur transfer de date realizat într-un ciclu de ceas atunci când semnalele de handshake (VALID și READY) sunt active, iar un burst este o secvență de mai multe beats consecutive care formează o tranzacție completă.

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;

entity axis_transmitter is
generic( ROM_DEPTH : natural := 16 );
port (
    clk      : in std_logic;
    rst_n    : in std_logic;    -- reset activ LOW
    start    : in std_logic;    -- impuls 1 tact (de la MPG)

    m_axis_tdata : out std_logic_vector(7 downto 0);
    m_axis_tvalid : out std_logic;
    m_axis_tlast : out std_logic;
    m_axis_tready : in std_logic
);
end entity;

architecture rtl of axis_transmitter is
    -- ROM cu valori pe 4 biti (trimitem pe 8 biti, nibble sus = 0)
    type rom_t is array(0 to 15) of std_logic_vector(3 downto 0);
    constant MEM_ROM : rom_t := (
        0=>x"0",1=>x"1",2=>x"3",3=>x"7",
        4=>x"F",5=>x"2",6=>x"4",7=>x"8",
        8=>x"5",9=>x"A",10=>x"0",11=>x"6",
        12=>x"9",13=>x"C",14=>x"D",15=>x"E"
    );
    -- index în ROM (incrementăm DUPA handshake)
    signal idx : integer range 0 to ROM_DEPTH-1 := 0;
    -- registre AXI
    signal tdata_r : std_logic_vector(7 downto 0) := (others=>'0');
    signal tvalid_r : std_logic := '0';
    signal tlast_r : std_logic := '0';
begin
    m_axis_tdata <= tdata_r;
    m_axis_tvalid <= tvalid_r;
    m_axis_tlast <= tlast_r;
```


```

process(clk)
begin
  if rising_edge(clk) then
    if rst_n = '0' then
      idx    <= 0;
      tdata_r <= (others=>'0');
      tvalid_r <= '0';
      tlast_r <= '0';
    else
      -- PORNIRE: la fiecare START, daca nu avem un beat în asteptare,
      -- încarcăm UN singur beat și setăm TVALID=1, TLAST=1
      if (start = '1') and (tvalid_r = '0') then
        tdata_r <= (7 downto 4 => '0') & MEM_ROM(idx);
        tvalid_r <= '1';
        tlast_r <= '1';      -- pachet de 1 beat
      end if;
      -- HANDSHAKE: când FIFO (sau RX) e gata, consumăm beat-ul
      if (tvalid_r = '1') and (m_axis_tready = '1') then
        tvalid_r <= '0';
        tlast_r <= '0';
        -- trecem la următoarea valoare din ROM (wrap)
        if idx = ROM_DEPTH-1 then
          idx <= 0;
        else
          idx <= idx + 1;
        end if;
      end if;
    end if;
  end if;
end process;
end architecture;

```



### 2.4.2 Data FIFO

Pentru a include FIFO-ul în diagrama sistemului descris pentru a comunica prin intermediul AXI vom folosi un modul IP preexistent. Pentru a adăuga un astfel de modul navigați în **Flow Navigator->Project Manager** și dați **click pe IP Catalog** ca și în Figura 2.6.




**Figura 2.6.** Adăugarea unui IP existent.

După ce apăsați pe butonul de IP Catalog, va apărea o fereastră ca și în Figura 2.7, iar în bara de search scrieți AXI DATA FIFO, dați dublu click stânga pe AXI4-Stream Data FIFO.



**Figura 2.7.** Selectarea AXI Stream FIFO

Odată ce ați dat dublu click va apărea o fereastră de configurare, în care va trebui să completăm caracteristicile AXI-FIFO-ul nostru. Setări pentru tabul general opțiunile ca și în Figura 2.8.



**Figura 2.8.** Setările din tabul general al memoriei AXI4-Stream Data FIFO.



În acest proiect didactic pe care îl construim, nu vom avea clock-uri independente pentru transmițător și receptor. De asemenea, întrucât în unul din exercițiile propuse la finalul acestei lucrări va trebui să numărăm câte pachete sunt transmise între cei doi care comunică, vom activa flagul de TLAST. Mai mult pentru a vedea nivelul de umplere al FIFO-ului în tabul Flags setăm opțiunile ca și în Figura 2.9.

The screenshot shows the 'Flags' tab of a configuration window. It is divided into two sections: 'Write flags' and 'Read flags'.

**Write flags section:**

- 'Enable write data count' is set to 'Yes'.
- 'Enable almost full' is set to 'No'.
- 'Enable programmable full' is set to 'Yes'.
- 'Programmable full threshold' is set to '11' (range [5 - 27]).

**Read flags section:**

- 'Enable read data count' is set to 'No'.
- 'Enable almost empty' is set to 'No'.
- 'Enable programmable empty' is set to 'No'.
- 'Programmable empty threshold' is set to '5' (range [5 - 27]).

**Figura 2.9.** Setările memoriei FIFO din tabul Flags

Odată realizate setările ca în Figura 2.9 apăsați pe butonul **OK**, iar apoi în noua fereastră care apare, ca și cea din Figura 2.10, apăsați butonul **Generate** pentru a genera memoria FIFO.

The screenshot shows the 'Generate Output Products' dialog box. It contains a 'Preview' section with a list of output products: 'axis\_data\_fifo\_0.xci (OOC per IP)', 'Instantiation Template', 'Synthesized Checkpoint (.dcp)', 'Structural Simulation', and 'Change Log'. Below this is the 'Synthesis Options' section with 'Global' and 'Out of context per IP' (selected). The 'Run Settings' section has 'On local host' (selected) and 'Number of jobs' set to '8'. At the bottom, there are three buttons: 'Apply', 'Generate' (highlighted with a red circle), and 'Skip'.

**Figura 2.10.** Generarea memoriei FIFO.

### 2.4.3 Recepția AXI

În modulul de recepție, se vor primi date de la FIFO, se va incrementa acea valoare și se va trimite spre afișare pe ledurile plăcii. Semnalul de ready de la modulul de recepție așa cum a fost explicat și la începutul acestui capitol în Figura 2.5. se va controla de la un buton, pentru a putea observa mai eficient cum se face handshakingul și pentru urmări mai ușor fluxul de date. Adăugați o sursă nouă vhdL la proiectul vostru și numiți acest fișier **axis\_receiver**. Codul pentru receiver este prezentat în caseta de cod de mai jos.

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
entity axis_receiver is
port(
    clk      : in std_logic;
    rst_n    : in std_logic;    -- reset activ LOW
    -- control backpressure
    ready_en  : in std_logic;    -- '1' = accepta date (TREADY=1), '0' = blocheaza (TREADY=0)
    -- AXI4-Stream Slave (Sink)
    s_axis_tdata : in std_logic_vector(7 downto 0);
    s_axis_tvalid : in std_logic;
    s_axis_tlast : in std_logic;    --pt exercitiile propuse
    s_axis_tready : out std_logic;
    -- ieșire către placă
    leds      : out std_logic_vector(3 downto 0)
);
end axis_receiver;
architecture Behavioral of axis_receiver is
    signal leds_r : std_logic_vector(3 downto 0) := (others => '0');
begin
    -- backpressure simplu: TREADY urmează ready_en
    s_axis_tready <= ready_en;
    process(clk)
    begin
        if rising_edge(clk) then
            if rst_n = '0' then
                leds_r <= (others => '0');
            else
                -- Lasăm transferul să aibă loc DOAR la handshake: TVALID=1 și TREADY=1
                if (s_axis_tvalid = '1' and ready_en = '1') then
                    -- luăm nibble-ul jos și adunăm 1; aritmetica pe 4 biți face wrap (mod 16)
                    leds_r <= std_logic_vector(unsigned(s_axis_tdata(3 downto 0)) + 1);
                end if;
            end if;
        end if;
    end process;
    leds <= leds_r;
end Behavioral;
```

#### 2.4.4. Interconectarea modulelor implementate in fișierul TOP

Atât fișierele create anterior cat si generatoarele de monopuls vor fi interconectate in fișierul top.vhd. Creați un nou fișier de tip vhd cu numele top si introduceți codul din caseta de cod de mai jos pentru a lega toate componentele.

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity top is
port(
    clk : in std_logic;
    led : out std_logic_vector(3 downto 0);
    sw : in std_logic_vector(3 downto 0);
    btn : in std_logic_vector(3 downto 0)
);
end top;
architecture Behavioral of top is
    component MPG is
        generic(
            CLK_HZ : integer := 125_000_000; -- ZYBO Z7: 125 MHz
            DEBOUNCE_MS : integer := 10
        );
        port(
            enable : out std_logic; -- impuls de 1 tact la fiecare apasare
            btn : in std_logic; -- buton (active-HIGH pe ZYBO/Nexys/Basys)
            clk : in std_logic -- clock
        );
    end component;
    component axis_data_fifo_0 is
        port (
            s_axis_aresetn : in std_logic;
            s_axis_aclk : in std_logic;

            s_axis_tvalid : in std_logic;
            s_axis_tready : out std_logic;
            s_axis_tdata : in std_logic_vector(7 downto 0);
            s_axis_tlast : in std_logic;

            m_axis_tvalid : out std_logic;
            m_axis_tready : in std_logic;
            m_axis_tdata : out std_logic_vector(7 downto 0);
            m_axis_tlast : out std_logic;

            axis_wr_data_count : out std_logic_vector(31 downto 0);
            prog_full : out std_logic
        );
    end component;
```

---

-- Semnale AXI: TX -> FIFO (S side)

---

signal s\_tdata : std\_logic\_vector(7 downto 0);  
signal s\_tvalid : std\_logic;  
signal s\_tready : std\_logic;  
signal s\_tlast : std\_logic;

---

-- Semnale AXI: FIFO -> RX (M side)

---

signal m\_tdata : std\_logic\_vector(7 downto 0);  
signal m\_tvalid : std\_logic;  
signal m\_tready : std\_logic;  
signal m\_tlast : std\_logic;

---

-- Status FIFO

---

signal fifo\_wr\_count : std\_logic\_vector(31 downto 0);  
signal fifo\_prog\_full: std\_logic;

---

-- LED-uri

---

signal leds\_data : std\_logic\_vector(3 downto 0);--elementul de la indicele curent din FIFO  
signal leds\_level : std\_logic\_vector(3 downto 0); --cate elemente mai avem in FIFO

---

-- Control butoane

---

signal start\_pulse : std\_logic; -- un beat de pachet la transmitere (btn0)  
signal rst\_pulse : std\_logic; -- puls MPG pe reset  
signal rst\_n : std\_logic; -- reset activ LOW  
signal step\_pulse : std\_logic; -- TREADY un ciclu  
begin

---

-- MPG pentru START (btn0)

---

mpg\_start: MPG  
generic map (  
CLK\_HZ => 125\_000\_000, -- ZYBO Z7  
DEBOUNCE\_MS => 10  
)  
port map(  
enable => start\_pulse,  
btn => btn(0),  
clk => clk  
);

---

-- MPG pentru RESET (btn1)

---

```
mpg_reset: MPG
generic map (
  CLK_HZ    => 125_000_000, -- ZYBO Z7
  DEBOUNCE_MS => 10
)
port map(
  enable => rst_pulse,
  btn => btn(1),
  clk => clk
);
rst_n <= not rst_pulse;
```

---

-- MPG pentru STEP (btn2) -> TREADY un singur ciclu la fiecare apasare

---

```
mpg_step: MPG
generic map (
  CLK_HZ    => 125_000_000, -- ZYBO Z7
  DEBOUNCE_MS => 10
)
port map(
  enable => step_pulse,
  btn => btn(2),
  clk => clk
);
```

---

-- Transmitter (AXI-Stream Master)

---

```
u_tx: entity work.axis_transmitter
generic map( ROM_DEPTH => 16 )
port map(
  clk      => clk,
  rst_n    => rst_n,
  start    => start_pulse,
  m_axis_tdata => s_tdata,
  m_axis_tvalid => s_tvalid,
  m_axis_tlast => s_tlast,
  m_axis_tready => s_tready
);
```

---

-- Receiver (AXI-Stream Slave)

-- Backpressure "pas cu pas": m\_tready = step\_pulse (un beat/apasare btn2)

---

```
m_tready <= step_pulse;
```

```
u_rx: entity work.axis_receiver
```

```
port map(
```

```
  clk      => clk,
```

```
  rst_n    => rst_n,
```

```
  ready_en => m_tready,
```

```
  s_axis_tdata => m_tdata,
```

```
  s_axis_tvalid => m_tvalid,
```

```
  s_axis_tlast => m_tlast,
```

```
  s_axis_tready => open,
```

```
  leds      => leds_data
```

```
);
```

---

```
-- FIFO (single clock)
```

```
u_fifo: axis_data_fifo_0
```

```
port map(
```

```
  s_axis_aclk      => clk,
```

```
  s_axis_aresetn   => rst_n,
```

```
  s_axis_tvalid    => s_tvalid,
```

```
  s_axis_tready    => s_tready,
```

```
  s_axis_tdata     => s_tdata,
```

```
  s_axis_tlast     => s_tlast,
```

```
  m_axis_tvalid    => m_tvalid,
```

```
  m_axis_tready    => m_tready,
```

```
  m_axis_tdata     => m_tdata,
```

```
  m_axis_tlast     => m_tlast,
```

```
  axis_wr_data_count => fifo_wr_count,
```

```
  prog_full         => fifo_prog_full
```

```
);
```

---

```
-- Bargraph pentru nivelul FIFO
```

```
process(fifo_wr_count)
```

```
  variable cnt : integer;
```

```
begin
```

```
  cnt := to_integer(unsigned(fifo_wr_count(5 downto 0)));
```

```
  if cnt = 0 then
```

```
    leds_level <= "0000";
```

```
  elsif cnt < 8 then
```

```
    leds_level <= "0001";
```

```
  elsif cnt < 16 then
```

```
    leds_level <= "0011";
```

```
  elsif cnt < 24 then
```


```
    leds_level <= "0111";
```

```

else
    leds_level <= "1111";
end if;
end process;
-----
led <= leds_level when sw(2)='1' else leds_data;
end Behavioral;

```

Pentru a adăuga MPG-ul, în **Flow Navigator**, navigați la **Project Manager**, iar apoi dați click pe **Add Sources**. În fereastra care apare selectați opțiunea **Add or create design sources**, iar apoi apăsați butonul **Next**. În noua fereastră apăsați pe **Add Files** și navigați la locația unde ați descărcat MPG-ul pus la dispoziție în git-ul proiectului și dați dublu click pe acesta pentru a-l include în proiectul vostru. Bifați și caseta **Copy sources into project** pentru a copia fișierul în proiectul vostru (nu doar referința la fișier), iar apoi apăsați butonul **Finish**. Această opțiune este ilustrată în Figura 2.11



**Figura 2.11.** Adăugarea MPG-ului în proiect.

După adăugarea MPG-ului va trebui creat fișierul de constrângeri XDC pentru a putea face conectarea între periferice și FPGA. Dați click pe **Add Sources** din **Flow Navigator**, iar apoi selectați opțiunea **Add or create constraints**. În fereastra care apare dați click pe **Create File** și introduceți numele fișierului de constrângeri. În cazul nostru îl vom numi zybo.xdc fiindcă placa pe care lucrăm este placa zybo. În final apăsați pe butonul **Finish**. După adăugarea fișierului de constrângeri, îl veți vedea în secțiunea Window->Sources->Constraints->constrs\_1(1). După ce ați găsit fișierul, dați click dreapta pe acesta și setați opțiunea **Set as Target Constraints File**. Dați dublu click pe acest fișier, și introduceți constrângerile prezentate în caseta de text de mai jos.

```

set_property -dict { PACKAGE_PIN L16  IOSTANDARD LVCMOS33 } [get_ports { clk }];
create_clock -add -name sys_clk_pin -period 8.00 -waveform {0 4} [get_ports { clk }];
###Switches
set_property -dict { PACKAGE_PIN G15  IOSTANDARD LVCMOS33 } [get_ports { sw[0] }];
set_property -dict { PACKAGE_PIN P15  IOSTANDARD LVCMOS33 } [get_ports { sw[1] }];
set_property -dict { PACKAGE_PIN W13  IOSTANDARD LVCMOS33 } [get_ports { sw[2] }];
set_property -dict { PACKAGE_PIN T16  IOSTANDARD LVCMOS33 } [get_ports { sw[3] }];
###Buttons
set_property -dict { PACKAGE_PIN R18  IOSTANDARD LVCMOS33 } [get_ports { btn[0] }];
set_property -dict { PACKAGE_PIN P16  IOSTANDARD LVCMOS33 } [get_ports { btn[1] }];
set_property -dict { PACKAGE_PIN V16  IOSTANDARD LVCMOS33 } [get_ports { btn[2] }];
set_property -dict { PACKAGE_PIN Y16  IOSTANDARD LVCMOS33 } [get_ports { btn[3] }];
###LEDs
set_property -dict { PACKAGE_PIN M14  IOSTANDARD LVCMOS33 } [get_ports { led[0] }];
set_property -dict { PACKAGE_PIN M15  IOSTANDARD LVCMOS33 } [get_ports { led[1] }];
set_property -dict { PACKAGE_PIN G14  IOSTANDARD LVCMOS33 } [get_ports { led[2] }];
set_property -dict { PACKAGE_PIN D18  IOSTANDARD LVCMOS33 } [get_ports { led[3] }];

```

În secțiunea **Program and Debug** din Flow Navigator apăsați pe **Generate Bitstream** pentru a genera fișierul .bit. În fereastra care apare apăsați **Yes** apoi **Ok**.

După generarea fișierului .bit încărcați-l pe placa Zybo așa cum a fost descris în laboratorul precedent.

Pentru a testa modulul AXI, apăsați butonul 0 pentru a introduce în FIFO o valoare din ROM-ul transmitterului. Această valoare este stocată temporar în FIFO și va putea fi transmisă mai departe doar atunci când apăsați butonul 2, care acționează ca semnal TREADY și permite transferul către receiver. Receiverul preia valoarea, o incrementează cu unu modulo 16 și afișează rezultatul pe LED-uri. În orice moment, butonul 1 poate fi apăsat pentru a reseta sistemul, ștergând atât conținutul FIFO, cât și revenind transmitterul și receiverul în starea inițială. În plus, prin comutatorul SW(2) putem selecta ce anume se afișează pe LED-uri: fie rezultatele incrementate din receiver, fie nivelul de umplere al FIFO sub forma unui bargraph.

Un mic tabel care ilustrează ce vedem pe leduri pentru fiecare valoare trimisă de transmitter e prezentat mai jos.


**Tabelul II.2.** Corelația dintre datele transmise pe AXI4-Stream și rezultatele afișate pe LED-uri

Nr. Element	Intrare	Iesire	Nr. Element	Intrare	Iesire
1	0000	0001	9	0101	0110
2	0001	0010	10	1010	1011
3	0011	0100	11	0000	0001
4	0111	1000	12	0110	0111
5	1111	0000	13	1001	1010
6	0010	0011	14	1100	1101
7	0100	0101	15	1101	1110
8	1000	1001	16	1110	1111

La început, indiferent dacă switchul sw2 e pe ,1' sau pe ,0' nu se va vedea nimic pe leduri. Dacă mutați switchul 1 și începeți să apăsați pe butonul btn0 veți observa cum încep ledurile să se aprindă în funcție de nivelul de umplere al FIFO-ului. Apăsați pe butonul de start până vedeți primele 3 leduri aprinse. Mutați apoi switchul sw2 pe ,0' logic. Se va observa că la început ledurile sunt stinse. Pe măsura ce apăsați pe butonul 2 vom observa pe leduri elementele din Tabelul II.2. În Figura 2.12 sunt ilustrate 2 imagini cu placa Zybo câte una pentru fiecare scenariu.



De menționat este faptul ca outputul prezentat in Figura 2.12 poate fi obținut pe orice placa care are cipul Zynq.



**Figura 2.12.** Testarea aplicației implementate

Tutorialul cu sursele complete se găsește la linkul de git:

<https://github.com/mirceamp/StructuraSistemelorDeCalcul/tree/main/Lab2>

### Exerciții

1. Implementați și testați pe plăcuța exemplul din laborator și încercați să înțelegeți conceptele prezentate.
2. Pentru a vedea dacă ați înțeles conceptele din laborator încercați să răspundeți la întrebările de mai jos:
  - a. Care este rolul unui FIFO între două blocuri AXI? De ce nu am conecta transmitter-ul direct la receiver?
  - b. Explicați, pe baza diagramei bloc, cine produce semnalul TVALID, cine produce TREADY și în ce condiții are loc transferul efectiv al datelor.
3. Modificați aplicația astfel încât dacă switchul 3 este pe ,1' logic să se afișeze valorile primite prin axi (fără a aduna 1 și apoi modulo 16). Dacă switchul 3 este pus pe ,0' logic se va lua în considerare logica actuală realizată pentru switchul 2.

4. Extindeți designul astfel încât să existe un contor care se incrementează la fiecare pachet transmis complet (adică atunci când se detectează TLAST='1' și handshake-ul se realizează). Afișați numărul de pachete pe LED-uri.
5. Implementați un mecanism timeout în receiver care aprinde un LED de eroare dacă nu sosește niciun pachet în ultimele N cicluri de clock.
6. Creați un test bench în vivado și analizați cronograma aplicației. Identificați momentele în care apare handshake-ul dintre transmițător și receiver.

### **Tema**

1. Modificați transmițătorul astfel încât, pe lângă nibble-ul de 4 biți din ROM, să calculeze și un bit de paritate (par sau impar, la alegere) pentru acei 4 biți. Transmițătorul va transmite apoi un pachet de 8 biți format din nibble-ul original în partea de jos și bitul de paritate în partea de sus (restul de biți pot fi lăsați la zero). Receiver-ul trebuie extins astfel încât să verifice corectitudinea parității la fiecare pachet primit și să semnalizeze o eroare pe un LED separat dacă paritatea nu este corectă.
2. Exercițiile din lucrarea de laborator pe care nu le veți încheia în timpul laboratorului să vor finaliza acasă.

### **Bibliografie**

[1] Arm Ltd., "AMBA AXI-Stream Protocol Specification," ARM IHI 0051B (ID040921), Cambridge, UK, 2010, rev. Apr. 2021.

[2] C. Vancea, F. Oniga, Arhitectura Calculatoarelor Îndrumător de Laborator, [https://users.utcluj.ro/~vcristian/Indrumator\\_laborator\\_2024\\_Draft.pdf](https://users.utcluj.ro/~vcristian/Indrumator_laborator_2024_Draft.pdf)