

# Laboratorul 1

## Comunicarea Seriala UART Implementare cu Automate cu Stări Finite

### 1.1 Interfețe de Comunicare - Cunoștințe Generale

În electronica embedded un rol esențial îl ocupă interconectarea circuitelor cu diverse sisteme, precum senzori, afișoare sau alte microcontrolere. Odată interconectate, circuitele pot interschimba informații pentru a fi procesate, dar pentru a putea realiza această interschimbare este nevoie de o modalitate de comunicare care să fie înțeleasă de ambele dispozitive care comunică. Modalitățile (sau regulile) de comunicare se mai numesc protocoale și pot fi de trei feluri: seriale, paralele sau hibride.

Protocoalele de comunicare paralele, așa cum le spune numele, permit transmiterea mai multor biți de date simultan. Aceste protocoale, deși au fost esențiale în dezvoltarea timpurie a calculatoarelor și a sistemelor de control industrial, în locuri unde viteza de transfer era crucială și distanțele erau scurte, au devenit din ce în ce mai rare în utilizarea modernă, deoarece majoritatea sistemelor au migrat către protocoale seriale îmbunătățite care oferă o serie de avantaje clare în comparație cu protocoalele paralele, precum: utilizarea lărimii de banda mai eficient nefiind nevoie de sincronizări, reducerea interferențelor electromagnetice, distanțe mai mari de transmisie sau costuri și complexitate redusă. Cu toate acestea, câteva exemple de protocoale de comunicare paralele moderne care sunt încă utilizate datorită vitezei foarte mari pe care o oferă sunt Parallel Peripheral Interface (care poate fi utilizată pentru interconectarea cu LCD-uri, memorii etc), Camera Link (utilizat preponderent în imagistica industrială în sisteme de inspecție industrială) sau Advanced Microcontroller Bus Architecture (AMBA) Advanced High-performance Bus (AHB) dezvoltat de firma ARM pentru interconectarea sistemelor de pe microcontrolere și sisteme pe cip (SoC).

Interfețele de comunicare serială transmit informația bit cu bit, acestea putând fi sincrone, asincrone sau hibride. Într-o comunicație serială sincronă, emițătorul și receptorul folosesc un semnal de ceas comun pentru a sincroniza transmiterea și recepția datelor. Semnalul de ceas indică când fiecare bit, care provine din fluxul continuu de date, trebuie citit sau scris. Exemple de interfețe seriale sincrone de comunicare sunt: I<sup>2</sup>C (Inter-Integrated Circuit) sau SPI (Serial Peripheral Interface).

În comunicațiile seriale asincrone, nu există semnal de ceas comun pentru sincronizarea informației. Așadar, sistemele care comunică trebuie să aibă un set de reguli clare (sau un protocol) care să fie respectat. Deși oferă mai multă flexibilitate în ceea ce privește rata de transmitere, în comunicarea asincronă trebuie să fie un mecanism care să indice începutul sau finalul unui cadru de date. Comunicarea UART (Universal Asynchronous Receiver Transmitter) este o astfel de comunicare asincronă și serială.


Interfețele seriale hibride combină caracteristici de la comunicațiile sincrone și de la cele asincrone pentru a oferi flexibilitate, fiabilitate și performanță superioară în aplicații care necesită acest lucru. Un exemplu de interfață hibridă de comunicare serială o reprezintă Universal Synchronous Asynchronous Receiver Transmitter (USART) care permite atât o comunicare sincronă serială cât și asincronă, permițând dispozitivelor să opereze în moduri diferite adaptându-se la cerințele sistemului.

Nu în ultimul rând, mai există interfețe de comunicare hibride, care combină avantajele interfețelor seriale și paralele. Un exemplu popular de interfață de comunicare hibridă este Peripheral Component Interconnect Express (PCIe), care folosește mai multe linii diferențiale de comunicație, pe fiecare din acestea informația fiind transmisă în mod serial și sincron, pentru a spori lățimea de bandă. Deși PCIe este serial, utilizarea mai multor linii de date simultan pentru

creșterea lățimii de bandă îi conferă un comportament care poate fi comparat cu transmisia paralelă (deși pe fiecare linie datele sunt transmise serial).

## 1.2 Automate cu Stări Finite

Mașinile sau automatele cu stări finite (Finite State Machines – FSM) sunt un model matematic utilizat în descrierea sistemelor care au un număr finit de stări și care pot tranzita între aceste stări în funcție de anumite reguli și de intrări externe. Un FSM este definit dintr-un set de stări, (un sistem putând la un moment dat să se afle în una din aceste stări), un alfabet de intrare (un set de simboluri pe care automatul poate să le primească la intrare), o funcție de tranziție între stări care determină schimbarea de la o stare la alta, o stare inițială, un set de stări finale și acțiunile asociate cu fiecare stare. În funcție de modul de definire al ieșirilor, automatele cu stări finite se clasifică în două tipuri principale: **Automate Mealy** și **Automate Moore**. Un automat Mealy este un FSM în care ieșirea depinde atât de starea curentă cât și de simbolul de intrare, iar într-un automat Moore ieșirea depinde numai de starea curentă, indiferent de simbolul de intrare. O diagrama generică, preluată din [1], a unui automat Mealy este prezentată în Figura 1.1.



**Figura 1.1** Diagrama generică a unui automat Mealy adaptată după modelul din [1]

Există mai multe modalități prin care Vivado IDE poate recunoaște și sintetiza FSM-urile scrise în VHDL. Astfel, în [1], la paginile 205-210 sunt exemplificate 3 modalități de a scrie FSM-urile cu 1, 2 sau 3 procese. De asemenea, tot în această anexă sunt prezentate exemple pentru FSM-uri pentru automate Mealy și Moore generice, în cazul în care veți avea nevoie să puteți să le adaptați cerințelor proiectelor pe care le veți implementa.

În VHDL, stările vor fi declarate și folosite folosind tipul enumerație, astfel nefiind nevoie de o codificare numerică în momentul în care dorim să le folosim, codificarea fiind realizată în mod implicit. În exemplul de mai jos este descrisă o astfel de declarare a unor stări.

```
type stari_posibile is (stare_1, stare_2, stare_3, stare_4);  
signal state : stari_posibile;
```

Vivado poate aplica diferite metode de codificare a stărilor, utilizatorul putând să opteze pentru tehnica dorită folosind **Synthesize Settings – fsm\_extraction**. Opțiunile pe care utilizatorul le poate selecta sunt Auto (implicit), One-hot, Gray, Johnson, Sequential. Avantajele și dezavantajele fiecărei metode se poate găsi în XST User Guide [1].

## 1.3 Comunicarea Serială UART

Comunicarea UART este o comunicare serială asincronă. Acest lucru înseamnă că datele sunt transmise sau recepționate bit cu bit fără a fi nevoie de un semnal de ceas extern care să sincronizeze achiziția sau transmisia. Cu toate acestea, protocolul UART folosește un set de reguli care să-i permită să evite folosirea unui semnal de ceas extern și care să asigure primirea sau transmiterea robustă și fără erori a informației. Elementele esențiale ale protocolului UART sunt: rata de transfer (baud rate), biții de sincronizare, biții de date și biții de paritate.

Datorită faptului că protocolul de comunicare UART este un protocol foarte comun, majoritatea producătorilor moderni de microcontrolere includ un astfel de protocol de comunicare dar și librării software dedicate care să permită dezvoltatorilor și integratorilor de produse să dezvolte foarte rapid produse și să nu fie nevoiți să implementeze mereu de la 0 această comunicare serială. Cu toate acestea, pentru a înțelege în profunzime modul de funcționare al acestui protocol, cât și modelarea folosind automate cu stări finite, în acest laborator vom implementa protocolul UART.

### 1.3.1 Semnificația Elementelor Mecanismului UART

În această secțiune vom lua fiecare element din protocolul UART și vom explica semnificația acestuia. Ambele sisteme care comunică trebuie să respecte aceleași parametri ai comunicării pentru ca aceasta să se realizeze cu succes.

#### Baud Rate

Acest parametru al transmisiei ne informează cu privire la rata de transfer a datelor, sau viteza transmisiei pe linia serială. Această mărime este exprimată în stări pe secundă, unde o stare poate fi un bit (o valoare de 0 sau 1), dar pot exista interfețe în care o stare poate avea și alte valori, nu doar 0 sau 1. Valorile cele mai folosite ale baud rate-ului sunt 1200, 2400, 4800, 19200, 38400, 57600, sau 115200.

#### Biții de sincronizare

Biții de sincronizare sunt necesari întrucât nu avem un semnal de ceas care să ne indice începutul sau finalul unui cadru de date. Acești biți de sincronizare sunt biții de start și de stop. Aceștia, așa cum le indică și numele, marchează începutul cadrului de date și finalul acestuia. Bitul de start este, de regulă, un singur bit, iar pentru stop putem avea unul sau doi biți.

#### Biții de date

Pachetul de date îl reprezintă datele concrete pe care dorim să le transmitem/primim. Informația din acest pachet de date poate fi între 5 și 9 biți, dar, de regulă, se folosesc 8 biți de date. Ambele dispozitive care comunică vor trebui să fie de acord cu endiannesul, adică care bit va fi transferat primul, cel mai semnificativ (MSB), sau cel mai puțin semnificativ bit (LSB).

#### Biții de paritate

Biții de paritate reprezintă o modalitate elementară de a verifica dacă există erori în transmisie. Opțiunile disponibile pentru biții de paritate sunt paritate „impară” sau „para”. Bitul de paritate se obține aplicând operatorul XOR (sau exclusiv) pe toți biții din cadrul de date cum este exemplificat în formula (1). Aplicarea operatorului XOR este exemplificat de simbolul  $\oplus$ , iar biții de date sunt reprezentați de secvența  $C_{n-1}$  până la  $C_0$ . Setarea bitului de paritate este o modalitate opțională de verificare a corectitudinii informațiilor transmise, care se folosește, de regula, când se comunică pe distanțe lungi sau în medii cu zgomot.

$$Paritate_{para} = C_{n-1} \oplus C_{n-2} \oplus \dots \oplus C_0 \oplus 0$$

$$Paritate_{impara} = C_{n-1} \oplus C_{n-2} \oplus \dots \oplus C_0 \oplus 1 \quad (1)$$

Conexiunea între două sisteme care folosesc interfața UART se realizează ca în Figura 1.2, și anume: pinul RX(recepție) de la un sistem se va conecta la pinul TX (transmisie) de la celălalt și invers.





Figura 1.2. Exemplu de conexiune UART între două componente

### 1.3.2 Implementarea FSM-ului de transmisie

În aceasta secțiune și în următoarea se vor prezenta diagramele automatelor cu stări finite necesare implementării transmisiei și recepției UART. Este important de menționat că diagramele corespund unei transmisii cu următoarele caracteristici: 1 bit de start, 1 bit de stop, 8 biți de date, baud rate de 9600 și fără biți de paritate.

Diagrama FSM-ului pentru transmisia UART pe 8 biți pentru componenta de transmisie este ilustrată în Figura 1.3, preluată și adaptată din [2]. În această diagramă, fiecare stare este exemplificată cu un cerc, în interiorul căruia avem numele stării, arcele reprezintă tranziții de la o stare la alta, iar textul de pe arce semnifică condiția care trebuie îndeplinită astfel încât tranziția între stări să se realizeze. În dreptul stărilor se află și variabilele de stare care sunt setate în interiorul stării și care își păstrează valoarea atâta timp cât sistemul se află în acea stare.



**Figura 1.3.** Diagrama de tranziții pentru FSM-ul care ține de partea de transmisie UART [2]


Tranzițiile între stări au loc pe frontul crescător de ceas, când BAUD\_ENABLE este '1'. Astfel, se garantează că fiecare bit rămâne pe linia de transmisie pentru durata stabilită de baud rate. Semnalul BIT\_CNT funcționează ca un contor în cadrul FSM-ului, indicând poziția bitului curent care urmează să fie transmis din TX\_DATA. Acesta trebuie incrementat în starea BIT și resetat după fiecare caracter transmis (poate fi resetat în starea IDLE sau în toate stările, cu excepția stării BIT).

Procesul de funcționare al automatului de transmisie este următorul:

- **Inițializare:** Când semnalul de reset (RST = 1) este activ, automatul este în starea IDLE, indicând că linia de transmisie (TX) este 1 (inactiv) și că transmisia poate începe oricând (TX\_RDY = 1).
- **Începerea transmisiei:** Când semnalul TX\_EN devine 1, automatul trece din starea IDLE în starea START. În această stare, linia TX este setată la 0, semnalizând începutul transmisiei, adică TX = 0.
- **Transmiterea bit cu bit:** Fără nici o condiție prealabilă, FSM-ul de transmitere trece la starea bit, unde transmite fiecare bit al datelor în funcție de contorul de biți (BIT\_CNT). Se transmit biți până când contorul ajunge la valoarea 7, indicând că toți cei 8 biți au fost transmiși.

- **Finalizarea transmisiei:** Când BIT\_CNT ajunge la 7, automatul trece în starea STOP, unde linia TX este din nou setată la 1 (indicând sfârșitul transmisiei). După aceea, automatul revine la starea IDLE, așteptând o nouă comandă de transmisie.

Diagrama bloc pentru componenta de transmisie UART realizată prin automate de stări finite, TX\_FSM este prezentată în Figura 1.4 [2].




**Figura 1.4** Schema bloc a modului de transmisie UART, unde sunt ilustrate intrările și ieșirile componente [2]

### 1.3.3 Implementarea FSM-ului de recepție

Într-o comunicare serială asincronă, precum UART, emițătorul și receptorul nu folosesc un semnal de ceas pentru sincronizare, ci se folosesc de o rată de eșantionare, numita baud rate, generată de fiecare participant al comunicării în mod independent. În componenta de recepție, receptorul trebuie să citească (eșantionat) semnalul bit cu bit și să extragă valoarea trimisă de sursă. Prin nesincronizarea perfectă a baud rate-urilor (care sunt generate independent), pot apărea decalaje care pot duce la citirea incorectă a informației, din cauza omiterii unor biți, citirea de mai multe ori ale aceluiași bit sau ratarea bitului de start.


Pentru a rezolva această problemă, semnalul este supra eșantionat (citit la o rată mai mare) de pe linia serială decât rata cu care informația a fost transmisă. Riscul de decalaj este eliminat prin citirea în jurul aproximativ a mijlocului fiecărui bit, ceea ce asigură resincronizarea (Figura 1.5). Pentru a realiza supra eșantionarea, datele de pe linia serială sunt citite la o rată de 16 ori mai mare decât rata de transmisie și informația păstrată este doar cea de la mijlocul intervalului de citire.



**Figura 1.5.** Săgețile indică momentul în care elementul din mijlocului fiecărui bit ar trebui citit de receptor în mod ideal, când se face supra eșantionarea

Similar ca și în cazul transmisiei, și pentru recepție trebuie definit baud rate-ul de 9600 biți pe secundă, dar diferența în acest caz este că rata de eșantionare trebuie să fie de 16 ori mai mare, ținând cont de nevoia de supra eșantionare. Ceilalți parametri, precum bitul de paritate, biții de stop sau biții de date rămân la fel ca și în cazul transmisiei (fără paritate, 1 bit de stop și 8 biți de date).

În Figura 1.6, adaptată din [2], se prezintă diagrama de tranziție a FSM-ului de recepție, cu cele 5 stări relevante pentru acest automat, condițiile de tranziție dintre stări și variabilele de stare relevante, împreună cu valorile acestora.



**Figura 1.6.** Diagrama de tranziții a FSM-ului care ține de partea de recepție UART [2]

Procesul de funcționare al automatului de recepție în funcție de fiecare stare este următorul:

- **IDLE** (transmisia e inactivă)

Contorul BAUD\_CNT este resetat la 0 și semnalul RX\_RDY este setat și el pe 0, indicând că recepția poate începe. Automatul rămâne în starea IDLE până când pe linia serială apare 0 logic (RX=0) care indică bitul de start al unui nou pachet de date. În acel moment FSM-ul trece în starea START.

- **START**

Se incrementează treptat BAUD\_CNT și FSM-ul eșantionează linia serială la fiecare incrementare. În momentul când se ajunge la valoarea BAUD\_CNT = 7, FSM-ul detectează mijlocul bitului de start, care ar trebui să fie RX=0. În cazul în care această condiție este îndeplinită se trece la următoarea stare BIT.

- **BIT**

În această stare se citesc biții de date. BAUD\_CNT este incrementat pentru a ajunge la mijlocul fiecărui bit de date. Când BAUD\_CNT ajunge la 15 (pentru ca tot timpul se citesc și cele 7 eșantioane ale bitului precedent) se salvează valoarea bitului curent, RX\_DATA[BIT\_CNT] = RX, se resetează BAUD\_CNT și se incrementează BIT\_CNT pentru a trece la următorul bit din RX\_DATA. În momentul în care BAUD\_CNT ajunge la 15 și BIT\_CNT ajunge la 7, toți cei 8 biți de date au fost citați, iar automatul trece în starea STOP.

- **STOP**

În această stare FSM-ul așteaptă să treacă un interval de 15 valori care acoperă ultima jumătate de eșantioane de la ultimul bit de date și prima jumătate de eșantioane de la bitul de stop pentru a putea prelua valoarea bitului de stop. Când BAUD\_COUNT ajunge la valoarea 15, automatul cu stări finite va tranzita în starea WAIT.

- **WAIT**

În această stare se anunță că s-a recepționat un caracter (RX\_RDY = 1) și se mai așteaptă o jumătate de interval de bit pentru a se finaliza eșantionarea bitului de STOP. După aceasta așteptare, FSM-ul revine la starea IDLE și este pregătit pentru a recepționa următorul caracter.

Diagrama bloc pentru componenta de recepție UART care ilustrează intrările și ieșirile ale acestui modul, realizată prin automatul RX\_FSM este prezentată în Figura 1.7 [2].



**Figura 1.7.** Schema bloc a automatului RX\_FSM pentru recepția UART [2]

#### 1.4. Considerații Practice

Modulul UART de recepție și transmisie va fi implementat în limbajul VHDL pe placa Zybo. Întrucât această placă nu are un cip FTDI care să fie conectat la un port USB ce e accesibil din FPGA, pentru a realiza comunicarea serială cu computerul vom folosi un modul PmodUSBUART [3] ca cel din Figura 1.8.



**Figura 1.8.** Modul cu FTDI folosit pentru comunicarea serială preluată din [3]

Pinii acestui modul și semnificația acestora este prezentată în Tabelul I.

**Tabelul I.** Pinii modului PMod USBUART

Conectorul J2		
Nr Pin	Semnal	Descriere
1	RTS	<b>Ready To Send.</b> Acest pin este folosit pentru a semnala că modulul este pregătit să trimită date către dispozitivul conectat prin interfața UART.
2	RXD	<b>Receive Data.</b> Pinul RXD este utilizat pentru a primi date din partea dispozitivului conectat prin interfața UART.
3	TXD	<b>Transmit Data.</b> Acest pin este responsabil pentru transmiterea datelor de la modulul Pmod USBUART către dispozitivul conectat.
4	CTS	<b>Clear To Send.</b> Pinul CTS este utilizat pentru a controla fluxul de date, indicând modulului USBUART că poate trimite date.
5	GND	<b>Ground.</b> Acest pin asigură împământarea comună între modul și dispozitivul gazdă.
6	SYS3V3	<b>Power Supply 3.3V.</b> Acesta este pinul de alimentare de 3.3V, utilizat pentru a alimenta modulul sau pentru a alimenta dispozitivul gazdă, în funcție de configurația jumperului.




Este important de menționat faptul ca nu toți pinii acestui modul trebuie folosiți pentru a realiza o comunicare seriala. Spre exemplu, in cazul nostru vom folosi doar RXD, TXD, GND si SYS3V3 ceilalți pini putând fi lăsați in aer.

**Jumperul JP1** are două poziții:

- **LCL3V3**: Dispozitivul atașat este alimentat independent de modulul PMod USBUART.
- **SYS3V3**: Dispozitivul atașat este alimentat prin intermediul cipului FTDI de pe modul.

**În cazul nostru jumperul va fi lăsat pe LCL3V3.**

Pentru a utiliza modulul de comunicare UART acesta trebuie conectat la placa Zybo ca în figura de mai jos, la portul JC, pe bareta de pini mamă superioară, ca și în Figura 1.9.



**Figura 1.9.** Conectarea modulului PMod USBUART la placa Zybo. În micro USB-ul prezentat cu 1 se introduce cablul de alimentare, care se conectează apoi la PC, iar cu 2 este reprezentat modulul PMod utilizat în comunicarea serială.


Pentru a putea realiza comunicarea serială între placa Zybo și calculator este nevoie un program dedicat de comunicare. Vă recomandăm să utilizați HTerm [4] sau Tera Term [5]. Pentru a putea vedea pe ce ComPort comunica FTDI-ul, este recomandată următoarea procedura:

1. Scoateți cablul USB conectat la FTDI din calculator.
2. Deschideți Device Manager in Windows si navigați la secțiunea Ports (COM & LTPT) unde veți observa porturile seriale care sunt momentan în folosință.




3. Având Device Manager în față, introduceți cablul USB care e conectat de PMod-ul USBUART într-un port USB, veți auzi un sunet de plug and play din partea sistemului de operare și observați cum apare un nou ComPort. Acesta este portul pe care se va face comunicarea seriala. Dacă în momentul în care ați introdus cablul USB nu apare nici o modificare, dați click dreapta pe secțiunea Ports (COM & LPT) și apăsați „Scan for hardware changes”

În Figura 1.10 veți observa cum arată secțiunea de Porturi înainte și după conectare PMod-ului USBUART.



**Figura 1.10.** Vizualizarea noului ComPort creat odată cu introducerea în computer a PModului USBUART. În figura din stânga se observă imaginea din Device Manager înainte de introducerea cablului în calculator, iar în imaginea din dreapta se observă diferența care apare odată cu introducerea cablului în USB.

Deschideți IDE-ul Vivado 2024.1 și creați un proiect nou, numiți-l ZYBO\_UART, și urmați aceeași procedură prezentată în îndrumătorul de laborator de la Arhitectura Calculatoarelor [2]. **Singura diferență va apărea în momentul în care alegeți placa pentru care se realizează proiectul.** Când ajungeți la configurarea plăcuței, selectați tabul **Boards** din partea stângă a ferestrei și în bara de căutare scrieți Zybo pentru a arăta toate versiunile de plăci Zybo existente. Selectați plăcuța pe care o aveți (spre exemplu Zybo sau Zybo Z7-20) și apăsați pe butonul **Next**.




**Figura 1.11.** Selectarea plăcuței pe care se va implementa modulul UART

Alternativ din tabul Parts puteți selecta configurația specifică plăcii pe care o folosiți. Spre exemplu pentru **Zybo 7000** configurația este următoarea: Family Zynq-7000, Package clg400, Speed Grade -1, Default Part xc7z010clg400-1. Dacă folosiți placa **Zybo 7020** configurația este următoarea: Family Zynq-7000, Package clg400, Speed Grade -1, Default Part xc7z02clg400-1 s.a. Apăsați butonul **Finish** pentru ca Vivado să vă genereze proiectul.

Pentru rezolvarea recepției și transmisiei UART vom folosi un cod șablon (boilerplate code). Acest cod conține 3 module. Un modul principal **top.vhd**, modulul de recepție **receivefs.vhd** și transmisie **transmitfs.vhd**. Aceste fișiere vor trebui adăugate în proiectul creat în Vivado. Puteți face acest lucru fie creând trei noi surse și copiind conținutul acestor fișiere sau să le adăugați prin adăugarea fișierelor la proiect.

Vom parcurge un exemplu cum putem adăuga conținutul într-un fișier nou creat. În Vivado dați click dreapta pe directorul creat automat numit **Design Sources** și dați click pe opțiunea **Add Sources**. Alternativ din **Flow Navigator** din meniul **Project Manager**, sub meniul **Settings** apăsați pe opțiunea **Add Sources**. În Figura 1.12 se pot observa aceste variate de a adăuga surse noi.



**Figura 1.12** Adăugarea unei noi surse.

În fereastra care apare selectați opțiunea **Add or create design sources** și apăsați butonul Next. În funcție de metoda pe care doriți să o folosiți din cele menționate, apăsați pe **Add files** sau **Create File**. În acest exemplu vom crea un fișier nou și vom copia conținutul fișierului de transmisie în acel fișier nou creat. Așadar, apăsați butonul **Create File** și selectați opțiunea VHDL din meniul File type. Numiți noul fișier **transmitfs.vhd** și apăsați ok. Apăsați apoi butonul **Finish**, iar în fereastra care apare apăsați **Ok**, fără a completa nimic în secțiunea I/O definitions. Când apare fereastra cu mesajul „The module definition has not changed. Are you sure you want to use these values?“, apăsați butonul **Yes**. Noul fișier creat va apărea în directorul Design Sources. Copiați conținutul fișierului transmitfs.vhd și plasați-l în noul fișier creat. Repetați procedeul și pentru celelalte 2 fișiere (top.vhd și receivefs.vhd). Alternativ, dacă importați sursele, după ce apăsați pe butonul **Add Sources**, apăsați pe **Add Files**, localizați fișierul dorit pe disc și apăsați apoi pe butonul Ok.

În fiecare din fișierele menționate mai sus lipsesc anumite procese pentru a face codul funcțional. Mai jos este explicat codul din fiecare fișier și sunt descrise procesele care vor trebui implementate. Înainte de orice proces sau secvență de cod care va trebui implementată sunt scrise cuvintele **TO DO** pentru a identifica mai ușor unde trebuie făcute modificările. Fișierele necesare realizării acestui laborator mai pot fi descărcate de la linkul [6] din bibliografie.

### 1.4.1 Modulul de transmisie

Modulul de transmisie se bazează pe explicațiile teoretice din secțiunea 1.3.2. Codul șablon se găsește mai jos.

```
--Includerea librariilor necesare
library IEEE;
--ofera definitii pentru tipuri de date precum STD_LOGIC și STD_LOGIC_VECTOR
use IEEE.STD_LOGIC_1164.ALL;
--permite operatii aritmetice pe tipul std_logic
use IEEE.STD_LOGIC_UNSIGNED.ALL;
--entitatea pentru modulul de transmisie
entity transmitfsm is
  Port (
    --Semnalul de ceas (clock), folosit pentru sincronizarea FSM-ului.
    clk: in STD_LOGIC;
    --Semnalul de resetare, care inițializează FSM-ul într-o stare de start.
    rst: in STD_LOGIC;
    --Semnalul care controlează rata baud (viteza de transmisie).
    baud_en: in STD_LOGIC;
    --Semnalul care permite inițierea transmisiei.
    tx_en: in STD_LOGIC;
    --Datele de transmis, pe 8 biți (STD_LOGIC_VECTOR (7 downto 0)).
    tx_data: in STD_LOGIC_VECTOR (7 downto 0);
    --leșirea serială, ce transmite datele bit cu bit.
    tx: out STD_LOGIC;
    --leșire care indică dacă transmisia este gata să înceapă.
    tx_rdy: out STD_LOGIC);
end transmitfsm;

architecture Behavioral of transmitfsm is
  --Tip de date pentru stările FSM-ului (idle, start, bits, stop).
  type state_type is (idle, start, bits, stop);
  --Semnal pentru a stoca starea curentă a FSM-ului, inițializată la idle.
  signal state: state_type := idle;
  --Contor de biți, folosit pentru a număra biții de date transmiși (de la 0 la 7).
  signal bit_cnt: STD_LOGIC_VECTOR(2 downto 0);
begin
  -- FSM state transition
  --Aici ar trebui implementată logica de tranziție a stărilor FSM, pe baza intrărilor clk și rst.
  --Acesta este locul în care FSM-ul va trece între stările idle, start, bits și stop în funcție de
  --condițiile și semnalele de intrare
  process (clk, rst)
  begin
    --TO DO
    -- De implementat tranzitia de stari a FSM-ului pe baza Figurii 1.3 de la sectiunea 1.3.2
  end process;
```

```

-- FSM outputs
--Descrie cum se generează ieşirile (tx şi tx_rdy) în funcţie de starea curentă a FSM-ului
process(state, tx_data, bit_cnt)
begin
    case state is
        when idle => tx <= '1'; tx_rdy <= '1';
        when start => tx <= '0'; tx_rdy <= '0';
        when bits => tx <= tx_data(conv_integer(bit_cnt));
            tx_rdy <= '0';
        when stop => tx <= '1'; tx_rdy <= '0';
        when others => tx <= 'X'; tx_rdy <= 'X';
    end case;
end process;
end Behavioral;

```

### 1.4.2 Modulul de receptie

Codul şablon este bazat pe explicaţiile din secţiunea 1.3.3 si Figura 1.6 care descrie tranziţia de stări din modulul de receptie implementat in componenta receivefsm.

```

--includerea librariilor necesare rularii proiectului
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
--declararea entitatii de primire de date
entity receivefsm is
    Port (
        -- Semnal de intrare pentru ceas (clock), folosit pentru sincronizarea FSM-ului
        clk : in STD_LOGIC;
        -- Semnal de resetare. Când este activ ('1'), FSM-ul revine la starea iniţială (idle).
        rst : in STD_LOGIC;
        -- Semnal de activare a baudrate-ului. Când este activ ('1'), FSM progresează la următoarea stare
        baud_en : in STD_LOGIC;
        -- Semnalul de intrare care primeşte datele seriale.
        rx : in STD_LOGIC;
        -- Datele recepţionate sunt stocate în acest vector de 8 biţi.
        rx_data : out STD_LOGIC_VECTOR (7 downto 0);
        -- Semnal care indică atunci când datele sunt disponibile ('1'), altfel este '0'.
        rx_rdy : out STD_LOGIC);
end receivefsm;
--arhitectura modulului
architecture Behavioral of receivefsm is
    --Definirea tipului state_type, care reprezintă toate stările posibile ale FSM-ului
    --Atentie NU e typo ca wait e cu 2 de 't'
    type state_type is (idle, start, bits, waitt, stop);
    --Semnal care ţine evidenţa stării curente a FSM-ului, iniţializat cu starea idle.
    signal state : state_type := idle;

```

```

-- Un contor de 4 biți pentru a număra ciclurile ceasului în funcție de baudrate.
signal baud_cnt : STD_LOGIC_VECTOR (3 downto 0);
-- Un contor de 3 biți pentru a număra biții dintr-un octet de date.
signal bit_cnt : STD_LOGIC_VECTOR (2 downto 0);
begin
    -- Tranzitia de stari a FSM-ului
    process(clk, rst)
    begin
        --Dacă semnalul de resetare rst este activ ('1'), FSM revine la starea idle.
        if rst = '1' then
            state <= idle;
        --Dacă nu este resetare, atunci la fiecare front crescător al ceasului (clk),
        --FSM-ul verifică dacă semnalul baud_en este activ ('1').
        elsif rising_edge(clk) then
        --Dacă baud_en este activ, FSM-ul își poate schimba starea conform logicii din
        case state is.
            if baud_en = '1' then
                case state is
                --TO DO
                --de implementat tranzitia de stari pentru FSM-ul de receptie pe baza Figurii 1.6 din
                sectiunea 1.3.3
                end case;
            end if;
        end if;
        end process;

    -- Iesirile FSM-ului
    process (state)
    begin
        -- Logica pentru setarea semnalului rx_rdy în funcție de starea curentă
        case state is
        -- idle, start, bits, stop: Setează rx_rdy la '0', indicând că nu sunt date disponibile.
            when idle => rx_rdy <= '0';
            when start => rx_rdy <= '0';
            when bits => rx_rdy <= '0';
            when stop => rx_rdy <= '0';
        --waitt: Setează rx_rdy la '1', indicând că datele sunt disponibile și pregătite să fie citite.
            when waitt => rx_rdy <= '1';
        --others: Acoperă alte stări neanticipate, setând rx_rdy la un semnal nedeterminat ('X'),
        --ceea ce indică o situație de eroare sau o stare nevalidă
            when others => rx_rdy <= 'X';
        end case;
        --finalizarea procesului cu iesirile FSM-ului
    end process;

end Behavioral;

```

### 1.4.3 Modulul principal

În modulul principal top.vhd vom mapa componentele descrise anterior și vom implementa un anumit scenariu de utilizare. Dacă switchul numărul 1 este ,1' atunci se va afișa un mesaj constant format din 4 caractere. Dacă switchul are valoare logica ,0' atunci se va afișa ultima valoare recepționată formată tot din 4 caractere. Transmisia datelor este inițializată atunci când apăsăm butonul 0. Pentru a elimina efectul de bouncing vom folosi un mono-pulse generator(MPG). Deși codul pentru MPG este oferit, în cazul în care doriți clarificări în legătura cu aceasta componenta și modul ei de funcționare puteți consulta laboratorul 1 de Arhitectura Calculatoarelor din [2]. Similar cu modulele de recepție și transmisie, codul pentru modulul principal este oferit mai jos.

```
--includerea librariilor necesare rularii proiectului
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
--creerea entitatii top si includerea elementelor hardware de pe placa
--aceste elemente trebuie sa fie definite in fisierul de constrangeri XDC cu acelasi nume
entity top is
  Port (
    clk : in STD_LOGIC; -- semnalul de ceas provenit de la placa
    led : out std_logic_vector(3 downto 0); --cele 4 leduri ale placii
    sw : in std_logic_vector(3 downto 0); --cele 4 switchuri ale placii
    btn : in std_logic_vector(3 downto 0); --butoanele placii
    rx : in STD_LOGIC; --portul de rx necesar comunicarii UART
    tx : out STD_LOGIC; --portul de tx necesar comunicarii UART
  );
end top;

--arhitectura componentei top
architecture Behavioral of top is
  --maparea componentei mono-pulse generator
  component MPG is
    Port ( en : out STD_LOGIC;
           input : in STD_LOGIC;
           clock : in STD_LOGIC);
  end component;

  --maparea componentei de transmitere
  component transmitfsm
    Port ( clk : in STD_LOGIC;
          rst : in STD_LOGIC;
          baud_en : in STD_LOGIC;
          tx_en : in STD_LOGIC;
          tx_data : in STD_LOGIC_VECTOR (7 downto 0);
          tx : out STD_LOGIC;
          tx_rdy : out STD_LOGIC);
  end component;
```



```

--Semnalele baud_en și baud_en_x16 controlează sincronizarea transmiției și recepției la un
--anumit baud rate. baud_en este pentru transmisie, iar baud_en_x16 este valoarea
--esantionată la o rată mai mare care este utilizată în recepție pentru a crește acuratența.
signal baud_en, baud_en_x16 : std_logic;
--Controlează inițierea și procesul de transmisie serială. tx_rdy semnalizează când datele sunt
gata de transmisie, iar tx_start inițiază transmiterea.
signal tx_start, tx_en, tx_rdy, tx_rdy1 : std_logic;
--Controlează procesul de recepție. rx_rdy indică momentul în care datele au fost
recepționate, iar rx_rdy1 este o versiune întârziată cu un ciclu a acestuia pentru sincronizare
signal rx_rdy, rx_rdy1 : STD_LOGIC;
--Semnalele cnt și cnt_x16 sunt contoare pentru a număra ciclurile de ceas, utilizate în
--generarea semnalelor de baud rate pentru transmisie și recepție (baud_en și baud_en_x16).
signal cnt : STD_LOGIC_VECTOR(13 downto 0) := (others => '0');
signal cnt_x16 : STD_LOGIC_VECTOR(9 downto 0) := (others => '0');
--Semnalele tx_reg și rx_reg sunt registre de 24 de biți pentru stocarea datelor transmise și
--recepționate
signal tx_reg, rx_reg : STD_LOGIC_VECTOR(23 downto 0);
--Semnalele tx_digit și rx_digit stochează câte 6 biți din datele transmise sau recepționate,
--corespunzând unui digit.
signal tx_digit, rx_digit : STD_LOGIC_VECTOR(5 downto 0);
--Semnalele tx_data și rx_data stochează datele de transmisie și recepție în format ASCII,
fiecare de 8 biți
signal tx_data : STD_LOGIC_VECTOR(7 downto 0);
signal rx_data : STD_LOGIC_VECTOR(7 downto 0) := (others => '0');
--Semnalele tx_digit_cnt și rx_digit_cnt sunt contoare pentru a ține evidența digit-urilor
transmise sau recepționate (câte 2 biți, deoarece sunt 4 digiti în total).
signal tx_digit_cnt : STD_LOGIC_VECTOR(1 downto 0);
signal rx_digit_cnt : STD_LOGIC_VECTOR(1 downto 0) := (others => '0');
--Semnalul en activează inițierea transmiției și este generat de MPG
signal en : STD_LOGIC;
--Semnalul transmissionData stochează datele care urmează a fi transmise sau recepționate.
signal transmissionData : std_logic_vector(23 downto 0);

begin

--maparea mono pulse generatorului la butonul 0 pentru a elimina fenomenul de debouncing
--iesirea en este folosită pentru a inițializa transmiterea
monopulse1 : MPG port map(en, btn(0), clk);

-- ***** UART Tx *****
--inițiază procedura de transmitere de date când butonul este apăsător
process(clk)
begin
    if rising_edge(clk) then
        tx_start <= en;
    end if;
end process;

```

```

--Acest proces generează semnalul baud_en pentru un ceas de 125 MHz. Contorul cnt se
-- incrementează la fiecare ciclu de ceas și resetează atunci când atinge valoarea #Numar,
--care determină frecvența semnalului de baud rate.
-- baud_en este setat la '1' o dată la #Numar de cicluri de ceas.
process(clk)
begin
--TO DO de calculat factorul de divizare (#Numar) pentru generarea semnalului baud_en
--pentru un ceas cu frecvența de 125 Mhz
    if rising_edge(clk) then
        if cnt = #Numar then
            baud_en <= '1';
            cnt <= (others => '0');
        else
            baud_en <= '0';
            cnt <= cnt + 1;
        end if;
    end if;
end process;
--Acest proces generează semnalul tx_en care activează transmisia de date. tx_en devine '1'
-- la inițierea transmisiei (tx_start = '1') și revine la '0' atunci când transmisia este completă
--(tx_digit_cnt = 3 și baud_en = '1')
process(clk)
begin
    if rising_edge(clk) then
        if tx_start = '1' then
            tx_en <= '1';
        elsif baud_en = '1' and tx_digit_cnt = 3 then
            tx_en <= '0';
        end if;
    end if;
end process;

--Acest proces controlează contorul tx_digit_cnt, care numără cifrele din datele transmise.
--Contorul este resetat la 0 când începe transmisia (tx_start = '1') și se incrementează de
--fiecare dată când o cifră a fost transmisă (tx_rdy trece de la '0' la '1').
process(clk)
begin
    if rising_edge(clk) then
        tx_rdy1 <= tx_rdy; -- 1 clk delay
        if tx_start = '1' then
            tx_digit_cnt <= (others => '0');
        elsif tx_rdy = '1' and tx_rdy1 = '0' then
            tx_digit_cnt <= tx_digit_cnt + 1;
        end if;
    end if;
end process;

```

```

--Acest proces încarcă datele din transmitionData în registrul tx_reg când tx_start devine activ
process(clk)
begin
    if rising_edge(clk) then
        if tx_start = '1' then
            tx_reg <= transmitionData;
        end if;
    end if;
end process;

--Acest segment selectează câte un digit de 6 biți din registrul tx_reg pe baza valorii lui
--tx_digit_cnt. Se utilizează un multiplexor pentru a alege care parte a datelor va fi
--transmisă
with tx_digit_cnt select
    tx_digit <= tx_reg(23 downto 18) when "00",
    tx_reg(17 downto 12) when "01",
    tx_reg(11 downto 6) when "10",
    tx_reg(5 downto 0) when "11",
    (others => 'X') when others;

--Acest segment convertește digitii selectați (6 biți) din tx_digit în caractere ASCII
--corespunzătoare (tx_data) pentru transmisie. Aceasta permite trimiterea caracterelor '0'
--până la '9' și 'A' până la 'Z' with tx_digit select
tx_data <= x"30" when "000000", -- '0'
    x"31" when "000001", -- '1'
    x"32" when "000010", -- '2'
    x"33" when "000011", -- '3'
    ... --TO DO De definit restul secvenței
    x"39" when "001001", -- '9'
    x"41" when "001010", -- 'A'
    x"42" when "001011", -- 'B'
    x"43" when "001100", -- 'C'
    ... --TO DO De definit restul secvenței
    x"5A" when "100011", -- 'Z'
    (others => 'X') when others;

-- transmitfsm este un modul instanțiat care implementează mașina de stări finite pentru
--transmisia serială. Parametrii includ ceasul (clk), semnalele de control (tx_en, baud_en),
--datele de transmisie (tx_data), ieșirea UART (uart_txd_out), și semnalul care indică că datele
--sunt gata de transmisie (tx_rdy)
inst_TFSM: transmitfsm port map(clk, '0', baud_en, tx_en, tx_data, tx, tx_rdy);

__ ***** UART Rx *****
--blocul de instanțiere a unui FSM (Finite State Machine) pentru recepția datelor seriale
inst_RFSM: receivefsm port map(clk, '0', baud_en_x16, rx, rx_data, rx_rdy);

```

```

--Acest proces este responsabil cu generarea ratei supra esantionare, utilizata in receptie
--TO DO scrieti care este valoare lui #Numar2 astfel incat sa se poata genera o rata de
--supra esantionare pentru semnalul de receptie pentru un baud rate de 9600 si o
--frecventa a ceasului de 125Mhz
    process(clk)
    begin
        --la fiecare muchie ascendenta a ceasului contorul cnt_x16 este incrementat
        if rising_edge(clk) then
            --Când contorul ajunge la #Numar2, semnalul baud_en_x16 este activat ('1'), indicând
            momentul în care se poate genera un puls pentru baud rate
            if cnt_x16 = #Numar2 then
                --Semnalul baud_en_x16 este activ timp de un ciclu de ceas și se dezactivează imediat după
                aceea, până când contorul ajunge din nou la #Numar2
                baud_en_x16 <= '1';
            --Contorul este resetat la 0 după activarea semnalului, iar procesul se repetă
            cnt_x16 <= (others => '0');
        else
            baud_en_x16 <= '0';
            cnt_x16 <= cnt_x16 + 1;
        end if;
    end if;
end process;

--un decodificator care în funcție de valoarea ascii primită în rx_data, mapează datele
primate la o valoare binară (rx_digit)
with rx_data select
    rx_digit <= "000000" when x"30", -- '0'
    "000001" when x"31", -- '1'
    "000010" when x"32", -- '2'
    "000011" when x"33", -- '3'
    "000100" when x"34", -- '4'
    "000101" when x"35", -- '5'
    "000110" when x"36", -- '6'
    ... --TO DO De definit restul secventei
    "001001" when x"39", -- '9'
    "001010" when x"41", -- 'A'
    "001011" when x"42", -- 'B'
    "001100" when x"43", -- 'C'
    ... --TO DO De definit restul secventei
    "100011" when x"5A", -- 'Z'
    (others => 'X') when others;

--Acest semnal continue datele finale care vor fii transmise la calculator
--Cand sw1 este 1 se transmit un sir de 4 caractere constante
--Cand sw1 este 0 se transmite ultima valoare receptionata de modulul de receptie
transmissionData <= B"010110_010110_011001_000001" when sw(1) = '1' else rx_reg;

```

```

--Detectează când o nouă valoare (rx_digit) a fost recepționată prin UART (semnalul rx_rdy)
--În scenariul nostru se recepționează 4 grupuri de 6 biți
process(clk)
begin
    if rising_edge(clk) then
        rx_rdy1 <= rx_rdy; -- 1 clk delay
        if rx_rdy = '1' and rx_rdy1 = '0' then
            case rx_digit_cnt is
--Stochează secvențial biții receptionați în registrul rx_reg, în funcție de valoarea contorului
--rx_digit_cnt.
                when "00" => rx_reg(23 downto 18) <= rx_digit; -- 6 biți
                when "01" => rx_reg(17 downto 12) <= rx_digit;
                when "10" => rx_reg(11 downto 6) <= rx_digit;
                when "11" => rx_reg(5 downto 0) <= rx_digit;
                when others => rx_reg(5 downto 0) <= (others => 'X');
            end case;
--Incrementarea contorului permite ca următorul digit să fie stocat în altă parte a registrului,
--astfel încât să fie colectate patru grupuri de câte 6 biți (un total de 24 de biți)
            rx_digit_cnt <= rx_digit_cnt + 1;
        end if;
    end if;
end process;
end Behavioral;

```


#### 1.4.4 Configurarea fișierului de constrângeri XDC

PMod-ul USBUART poate fi introdus într-o bareta de pini a plăcii Zybo fără a necesita lipituri adiționale. În acest caz vom alege portul JC pentru a introduce componenta. Pentru a putea utiliza pinii RX și TX ai componentei trebuie să le identificăm mai întâi numărul în bareta de pini și apoi numele, pentru a le putea găsi mai apoi în fișierul de constrângeri \*.xdc. În Tabelul II preluat din [7] sunt numele și numărul pinilor de pe fiecare port.

**Tabelul II.** Numărul și numele pinilor de pe fiecare port al plăcii Zybo 7000

Pmod JA (XADC)	Pmod JB (Hi-Speed)	Pmod JC (Hi-Speed)	Pmod JD (Hi-Speed)	Pmod JE (Hi-Speed)	Pmod JF (MIO)
JA1: N15	JB1: T20	JC1: V15	JD1: T14	JE1: V12	JF1: MIO-13
JA2: L14	JB2: U20	JC2: W15	JD2: T15	JE2: W16	JF2: MIO-10
JA3: K16	JB3: V20	JC3: T11	JD3: P14	JE3: J15	JF3: MIO-11
JA4: K14	JB4: W20	JC4: T10	JD4: R14	JE4: H15	JF4: MIO-12
JA7: N16	JB7: Y18	JC7: W14	JD7: U14	JE7: V13	JF7: MIO-0
JA8: L15	JB8: Y19	JC8: Y14	JD8: U15	JE8: U17	JF8: MIO-9
JA9: J16	JB9: W18	JC9: T12	JD9: V17	JE9: T17	JF9: MIO-14
JA10: J14	JB10: W19	JC10: U12	JD10: V18	JE10: Y17	JF10: MIO-15

De asemenea, în Figura 1.13 este prezentată o bareta de pini generică în care este ilustrat locul de unde se începe numerotarea pinilor.



**Figura 1.13.** Exemplu unei barete de pini generice unde se evidentiaza semnificatia pinilor si cum se numereaza acestia pe placile Zybo

Pinii de pe PMod care sunt de interes pentru comunicarea UART sunt pinii 2 si 3 care corespund semnalelor Rx si Tx (vezi Tabelul I). Pe bareta de pini, la portul JC, acești pini corespund intrărilor JC2 (W15) si JC3 (T11). Aceste intrări sunt identificate apoi în fișierul de constrângeri și sunt modificate în tx si rx pentru a fi consecvente cu denumirile din fișierul top.vhd. De asemenea, au fost decommentate toate liniile din fișierul de constrângeri care au legătura cu elementele prezente în entitatea fișierului top.vhd. Puteți comenta celelalte declarații pe care nu le folosiți. După modificări fișierul de constrângeri trebuie să arate ca și cel de mai jos.


```
##Clock signal
set_property -dict { PACKAGE_PIN L16  IOSTANDARD LVCMOS33 } [get_ports { clk }];
###Switches
set_property -dict { PACKAGE_PIN G15  IOSTANDARD LVCMOS33 } [get_ports { sw[0] }];
set_property -dict { PACKAGE_PIN P15  IOSTANDARD LVCMOS33 } [get_ports { sw[1] }];
set_property -dict { PACKAGE_PIN W13  IOSTANDARD LVCMOS33 } [get_ports { sw[2] }];
set_property -dict { PACKAGE_PIN T16  IOSTANDARD LVCMOS33 } [get_ports { sw[3] }];
###Buttons
set_property -dict { PACKAGE_PIN R18  IOSTANDARD LVCMOS33 } [get_ports { btn[0] }];
set_property -dict { PACKAGE_PIN P16  IOSTANDARD LVCMOS33 } [get_ports { btn[1] }];
set_property -dict { PACKAGE_PIN V16  IOSTANDARD LVCMOS33 } [get_ports { btn[2] }];
set_property -dict { PACKAGE_PIN Y16  IOSTANDARD LVCMOS33 } [get_ports { btn[3] }];
##LEDs
set_property -dict { PACKAGE_PIN M14  IOSTANDARD LVCMOS33 } [get_ports { led[0] }];
set_property -dict { PACKAGE_PIN M15  IOSTANDARD LVCMOS33 } [get_ports { led[1] }];
set_property -dict { PACKAGE_PIN G14  IOSTANDARD LVCMOS33 } [get_ports { led[2] }];
set_property -dict { PACKAGE_PIN D18  IOSTANDARD LVCMOS33 } [get_ports { led[3] }];
##Pmod Header JC
set_property -dict { PACKAGE_PIN W15  IOSTANDARD LVCMOS33 } [get_ports { tx }];
set_property -dict { PACKAGE_PIN T11  IOSTANDARD LVCMOS33 } [get_ports { rx }];
```

După ce creați acest fișier de constrângeri, setați-l ca și target constraint file. Modul in care se creează un fișier de constrângeri in Vivado este prezentat in [2].

#### 1.4.5. Vizualizarea Rezultatelor

După ce finalizați implementarea UART-ului în vhdl, generați bitstreamul apăsând pe butonul Generate Bitstream din Flow Navigator si apoi apăsați Ok. Această etapa se poate vizualiza in Figura 1.14.






**Figura 1.14.** Generarea bitstreamului pentru componenta UART. Mai întâi se apasă butonul Generate Bitstream, iar apoi butonul Ok.


După ce s-a finalizat de generat bitstreamul încărcați-l pe plăcuță Zybo. Acest lucru este realizat ca și pe orice alt FPGA din mediul Vivado. Dați click pe **Open Hardware Manager-> Open Target->Open New Target->Next->Next->Finish**. Apoi apăsați pe butonul **Program Device**, selectați plăcuța și apăsați pe butonul **Program** pentru a scrie fișierul \*.bit pe placă. Acest proces, de încărcare a fișierului \*.bit pe placă este descris și în [2].

Odată încărcat fișierul pe Zybo, deschideți aplicația de terminal preferată și realizați setările corespunzătoare aplicației noastre. În acest exemplu vom folosi aplicația HTerm [4]. Aceste setări sunt vizibile și în Figura 1.15. Portul serial este selectat conform indicațiilor prezentate în Figura 1.10, ceilalți parametri sunt baud rate: 9600, Biți de Date 8, Biți de Stop 1, Biți de paritate None. Odată realizate aceste configurații apăsați pe butonul **Connect**.




**Figura 1.15.** Configurația HTerm pentru aplicația noastră de UART

După ce ați realizat aceasta configurație, având switchul numărul 1 pe ,1' logic apăsați pe butonul 0. Veți observa afișarea unui mesaj constant „MMP1” în terminal precum în Figura 1.16.



**Figura 1.16.** Prezentarea partii de transmitere a unui mesaj constant (switchul 1 e '1')

Pentru a testa modulul de recepție, pe calculator în programul HTerm, în text boxul de la **Input control** introduceți 4 caractere (spre exemplu „ZYBO”) și apăsați tasta **Enter**. Mutați apoi switchul 1 pe ,0' logic și apăsați butonul 0. În figura 1.17 se poate observa rezultatul transmisiei ultimelor 4 caractere recepționate.



**Figura 1.17.** Recepția a 4 caractere transmise pe linia serială

### Exerciții

1. Completați fișierul transmitfsm.vhd cu codul pentru automatul cu stări finite pentru modulul de transmisie, realizat conform Figurii 1.3.
2. Completați fișierul receivefsm.vhd cu automatul cu stări finite pentru a finaliza modulul de recepție. Automatul cu stări finite trebuie să se bazeze pe Figura 1.6.
3. Calculați valorile **#Numar** și **#Numar2** necesare divizoarelor de frecvență utilizate în modulele de transmisie și recepție pentru generarea baud rate-ului. Pentru a genera un semnal de baud rate folosind un ceas cu frecvența  $F_{clk}$  formula pentru calculul numărului de cicluri de ceas între fiecare impuls al semnalului baud\_en este dată de ecuația (1).

$$Numar\ de\ cicluri = \frac{F_{clk}}{baud\ rate} - 1 \quad (1)$$

Spre exemplu pentru un ceas cu frecvența 100Mhz și un baud rate de 9600, numărul de cicluri ar fi cel din ecuația (2).

$$Numar\ de\ cicluri = \frac{100,000,000}{9600} - 1 \cong 10416 \quad (2)$$

Frecvența ceasului de la Zybo e de 125Mhz iar pentru recepție se face supra eșantionare la o frecvență de 16 ori mai mare decât cea de transmisie, pentru a crește precizia detecției caracterului transmis.

4. Completați decodificatoarele ASCII la binar și invers din fișierul top.vhd cu toate valorile de la 0 la 9 și de la A la Z.
5. Implementați un modul prin care să selectați din mai multe baud rate-uri prestabilite (4800, 57600, 115200, 128000) pentru a face transmisia și recepția. Selecția baudrate-ului dorit să fie realizată de pe switchurile 2 și 3.

### Tema

În exemplul implementat în laborator se transmit și se recepționează doar 4 caractere. Îmbunătățiți codul oferit pentru a putea transmite, respectiv recepționa, un număr aleator de caractere.

## Bibliografie

- [1] XST User Guide, [https://users.utcluj.ro/~baruch/resources/ISE\\_14.7/xst.pdf](https://users.utcluj.ro/~baruch/resources/ISE_14.7/xst.pdf)
- [2] ARHITECTURA CALCULATOARELOR Îndrumător de laborator, Florin ONIGA, Mihai NEGRU, Editura UTPRESS, Cluj-Napoca, 2019, ISBN 978-606-737-350-9
- [3] PMod USB UART Reference Manual. [Ultima data a fost accesat in 11.09.2024] <https://digilent.com/reference/pmod/pmodusbuart/reference-manual?redirect=1>
- [4] HTerm <http://www.der-hammer.info/terminal/hterm.zip>
- [5] Tera Term <https://teratermproject.github.io/index-en.html>
- [6] Linkul de Git cu boilerplate codul pentru Labul 1 la disciplina Structura Sistemelor de Calcul: <https://github.com/mirceamp/StructuraSistemelorDeCalcul/tree/main/Lab%201/Boilerplate%20Code>
- [7] Manual Zybo, <https://digilent.com/reference/programmable-logic/zybo/reference-manual>

## Anexa 1

### Exemplu Generic de automat cu stari finite Mealy

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;

entity mealy is
port(
    data : in integer range 0 to 15;
    clk : in std_logic;
    rst : in std_logic;
    sum : out integer range 0 to 45
);
end mealy;

architecture Behavioral of mealy is

    signal s1 : integer range 0 to 15;
    signal s2 : integer range 0 to 15;
    signal s3 : integer range 0 to 15;
    type state is ( a,b,c,d);
    signal cur, nex : state;

begin

    mealy : process(data , cur,rst)
    begin
        case cur is
            when a =>
                nex <= b;
            when b =>
                nex <= c;
            when c =>
                nex <= d;
            when d =>
                nex <= a;
        end case;
    end process mealy;

    clock : process(clk,data,rst)
    begin

        if(rst = '1') THEN
            sum <= 0;
            cur <= a;
        else
            if(clk'EVENT AND CLK = '1') then
```

```

        case cur is
            when a =>
                s1 <= data;
            when b =>
                s2 <= data;
            when c =>
                s3 <= data;
            when d =>
                sum <= s1 + s2 + s3;
        end case;
        cur <= nex;
    end if;
end if;
end process clock;

end Behavioral;

```

### Exemplu Generic de automat cu stari finite Moore

```

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;

entity moore_fsm is
    port (
        clk   : in std_logic;
        reset  : in std_logic;
        output : out std_logic_vector(1 downto 0)
    );
end moore_fsm;

architecture Behavioral of moore_fsm is

    type state_type is (S0, S1, S2);
    signal state, next_state: state_type;

begin
    -- Proces de gestionare a stării
    process(clk, reset)
    begin
        if reset = '1' then
            state <= S0;
        elsif rising_edge(clk) then
            state <= next_state;
        end if;
    end process;
end Behavioral;

```

-- Proces de tranziție a stărilor

```
process(state)
```

```
begin
```

```
  case state is
```

```
    when S0 =>
```

```
      next_state <= S1;
```

```
    when S1 =>
```

```
      next_state <= S2;
```

```
    when S2 =>
```

```
      next_state <= S0;
```

```
    when others =>
```

```
      next_state <= S0;
```

```
  end case;
```

```
end process;
```

-- Ieșirile FSM de tip Moore, bazate pe starea curentă

```
process(state)
```

```
begin
```

```
  case state is
```

```
    when S0 =>
```

```
      output <= "00";
```

```
    when S1 =>
```

```
      output <= "01";
```

```
    when S2 =>
```

```
      output <= "10";
```

```
    when others =>
```

```
      output <= "00";
```

```
  end case;
```

```
end process;
```

```
end Behavioral;
```