

## Arhitectura Calculatoarelor

# **Curs 6: Proiectarea MIPS multi-ciclu 1 - Calea de date**

**E-mail: [florin.oniga@cs.utcluj.ro](mailto:florin.oniga@cs.utcluj.ro)**

**Web: <http://users.utcluj.ro/~onigaf>, secțiunea Teaching/AC**

# Proiectarea MIPS multi-ciclu

- Proiectarea în detaliu pentru procesorul MIPS multi-ciclu, folosind multiplexoare, partea 1: calea de date, partea 2: unitatea de control (se face în cursul următor)

# Proiectarea MIPS multi-ciclu

## Proiectarea procesorului pas cu pas → MIPS multi-ciclu (Multi cycle)

- Pas 1: ISA → RTL Abstract
- Pas 2: Componentele căilor de date
- Pas 3: RTL + Componente → Căi de date
- Pas 4: Căi de date + RTL Abstract → RTL Concret
- Pas 5: RTL Concret → Comandă / Control

## Problemele MIPS cu ciclu unic


- Durata perioadei de ceas: mare
  - Toate instrucțiunile durează cat cea mai lentă instrucțiune
  - Ce se întâmplă dacă avem instrucțiuni complicate de ex. virgulă mobilă?
- Exploatarea spațiului pe chip: nu se refolosesc componentele

## O soluție posibilă

- Folosirea unei perioade de ceas mai redusă
- Instrucțiunile diferite vor avea durate de execuție diferite
- Rezultă căi de date multi-ciclu

# Reducerea duratei ciclului de ceas

- Secționarea căilor combinaționale prin introducerea de registre între componentele rezultate
- Executarea aceleiași sarcini în mai multe cicluri rapide, nu într-un ciclu lent




Secționarea etajelor combinationale lungi

Limitarea duratei ciclului de ceas în etaje diferite MIPS (exemplu):

Logica adresei următoare	$PC \leftarrow \text{branch ? } PC + \text{offset : } PC + 4$	Durată calculare adresă
Obținerea Instrucțiunii	... din Mem[PC]	Timp de acces Memorie
Accesul la registre	... din RF[rs]	Timp de acces Bloc Registre
Operația ALU	$\text{ieșire} \leftarrow \text{op1} + \text{op2}$	Durata operației in ALU

# Abordarea cu ciclu unic – bază de pornire



[1]

Căile de date MIPS cu ciclu unic, (!) reprezentare de nivel înalt

- Unde se pot introduce registre?
- Ce se poate refolosi?
- Perioada de ceas pentru pașii de execuție trebuie să fie echilibrată...

# Abordarea Multi-ciclu

- **Se secționează instrucțiunile în pași simpli de execuție**, fiecare pas  $\Leftrightarrow$  un ciclu de ceas
  - Se balansează durata sarcinilor în diferite faze
  - Se folosește doar o singură unitate funcțională majoră în fiecare pas.
- **La terminarea unui ciclu**
  - Se memorează rezultatele pasului pentru a fi folosite în ciclurile următoare
  - Se introduc regiștri adiționali “interni” (invizibili pentru programator).
- **Se refolosesc unitățile funcționale**
  - ALU este folosit pentru calculul adresei și incrementarea PC (pe lângă operațiile ALU uzuale)
  - Aceeași memorie se folosește pentru instrucțiuni și pentru date
- **Pentru control se va folosi o mașină cu stări finite (FSM)**

(!) Descrierea care urmează în curs este prezentată în detaliu în [1].


# Proiectarea MIPS Multi-ciclu – Pas 1, 2

➤ **Pas 1:** ISA → RTL Abstract - Același subset de instrucțiuni ca pentru MIPS cu ciclu unic

➤ **Pas 2:** Componentele căilor de date

– **Simplificare\***: partiționăm căile de date deja obținute la MIPS cu ciclu unic


(\*) Fără aceasta simplificare, căile de date se obțin la pas 3 din analiza RTL Abstract + constrângerile impuse (memorie comună, logica adresei următoare prin ALU...)



Căile de date MIPS  
cu ciclu unic, (!)  
reprezentare de nivel  
înalt

# Proiectarea MIPS Multi-ciclu – Pas 2

➤ **Pas 2:** Componentele căilor de date – obținute prin partiționare



Căi de date MIPS Multi-ciclu (Reprezentare de nivel înalt)

➤ **Au fost adăugate registre invizibile pentru programator, Memoria și ALU sunt refolosite**


IR – Instruction Register; MDR – Memory Data Register; A, B – registre de citire din RF; ALUOut – ALU output register.



## Proiectarea MIPS Multi-ciclu – Pas 2/3

[1]


Componentele căilor de date MIPS Multi-ciclu, bazat pe multiplexoare, în detaliu



- Datele folosite de instrucțiunile următoare sunt depozitate în registre vizibile de către programator (ex, Bloc de Registre, PC, sau Memoria). ...la fel ca la versiunea ciclu unic


# Proiectarea MIPS Multi-ciclu – Pas 3

Pas 3: RTL + Componente → Căi de date MIPS Multi-ciclu, în detaliu, cu semnalele de control



– Instruction Register (IR): IR[25:21] → rs; IR[20:16] → rt; IR[15:11] → rd (notații)

## Pas 3 - Cale de date MIPS Multi-ciclu, cu Unitatea de Control



## Proiectarea MIPS Multi-ciclu – Pas 3

Nume semnal	Efect inactiv (=0)	Efect activ (=1)
RegDst	Adresa de scriere (destinație) vine de la câmpul rt (biții de instrucțiune 20:16)	Adresa de scriere (destinație) vine de la câmpul rd (biții de instrucțiune 15:11)
RegWrite	Nu are	Validează scrierea valorii de la intrarea Write data in registrul adresat de Write register
ALUSrcA	Selectează PC ca operand ALU	Selectează registrul A (R[rs]) ca operand ALU
MemRead	Nu are	Conținutul celulei de memorie specificata de intrarea Address apare pe ieșirea MemData
MemWrite	Nu are	Conținutul celulei de memorie specificată de intrarea Address este înlocuit de valoarea de pe intrarea Write data
MemtoReg	Valoarea pentru Write data provine de la registrul ALUOut	Valoarea pentru Write data provine de la Memory data register (MDR)
IorD	Selectează PC pentru adresarea memoriei	Selectează registrul ALUOut pentru adresare memoriei
IRWrite	Nu are	Ieșirea memoriei se înregistrează în Instruction Register (IR)
PCWrite	Nu are	Se actualizează PC; sursa este selectata de PC Source
PCWriteCond	Nu are	PC se actualizează dacă ieșirea Zero de la ALU este = 1

**Semnificația semnalelor de control de 1 bit**

## Proiectarea MIPS Multi-ciclu – Pas 3

Nume semnal	Valoare(binară)	Efect
ALUOp	00	ALU execută operația de adunare*
	01	ALU execută operația de scădere
	10	Câmpul function al instrucțiunii determină operația ALU (tip R)
	11	ALU execută operația SAU logic
ALUSrcB	00	A doua intrare în ALU este registrul B
	01	A doua intrare în ALU este constanta 4
	10	A doua intrare în ALU este valoarea imm extinsă
	11	A doua intrare în ALU este valoarea imm extinsă, deplasată la stânga 2 biți
PCSource	00	Ieșirea ALU (PC + 4) va actualiza PC
	01	Conținutul ALUOut (adresa țintă de ramificare) va actualiza PC
	10	Adresa țintă pentru Salt (IR[25:0] deplasată la stânga 2 biți și concatenată cu (PC+4)[31:28] va actualiza PC

### Semnificația semnalelor de control de 2 biți

\* Obs. addi nu este prezentat explicit în slide-urile care urmează

# Proiectarea MIPS Multi-ciclu – Pas 4

## ➤ Pas 4: Calea de date + RTL Abstract → RTL Concret

- Pentru calea de date multi-ciclu, scriem transferurile RTL pentru instrucțiunile de bază, pentru definirea valorilor semnalelor de comandă pentru fiecare perioada de ceas

## ➤ Instrucțiunile din perspectiva ISA definite prin RTL Abstract

- Specifică instrucțiunile independent de o implementare concretă
- Exemplu: instrucțiunile tip R, aritmetice
$$R[rd] \leftarrow R[rs] \text{ op } R[rt]$$

## ➤ RTL Concret

- Descrie pașii de execuție a instrucțiunilor (pe fiecare perioadă de ceas)
- De exemplu: instrucțiune tip R, aritmetică:

$T0 \rightarrow IR \leftarrow M[PC]$

$T1 \rightarrow A \leftarrow R[rs], B \leftarrow R[rt]$

$T2 \rightarrow ALUOut \leftarrow A \text{ op } B$

$T3 \rightarrow R[rd] \leftarrow ALUOut$

- Nu am precizat o parte importantă din instrucțiune!
  - $PC \leftarrow PC + 4$


**Obs.** Din motive de spațiu (pe diagramă) semnalele PCSrc, PCWrite și PCWriteCond nu se vor prezenta explicit la add, ori, lw, sw. Valorile lor se vor specifica complet spre final (pag 32).



# Proiectarea MIPS Multi-ciclu – Pas 4

add \$rd,\$rs,\$rt,

**RTL Abstract:**  $R[rd] \leftarrow R[rs] + R[rt]$ ,  $PC \leftarrow PC + 4$ ;




**Pas (tact)**

**RTL Concret**

**Semnale de control (relevante)**

<b>T0</b> →	$IR \leftarrow M[PC]$ , $PC \leftarrow PC+4$ ;	$\neg lorD$ , MemRead, IRWrite, $\neg ALUSrcA$ , $ALUSrcB=1$ , add
<b>T1</b> →	$A \leftarrow R[rs]$ , $B \leftarrow R[rt]$ ;	
<b>ADD &amp; T2</b> →	$ALUOut \leftarrow A + B$ ;	$ALUSrcA$ , $ALUSrcB=0$ , func
<b>ADD &amp; T3</b> →	$R[rd] \leftarrow ALUOut$ ;	RegDst, $\neg MemtoReg$ , RegWrite

Proiectarea MIPS Multi-ciclu – Pas 4




Add - Alternativă la specificarea semnalelor de control (specificare completă)

Pas	lorD	Mem Read	Mem Write	IR Write	Reg Dst	Mem toReg	Reg Write	Ext Op	ALU SrcA	ALU SrcB	ALU Op
T0	0	1	0	1	x	x	0	x	0	1	add
T1	x	0	0	0	x	x	0	x	x	x	x
T2	x	0	0	0	x	x	0	x	1	0	func
T3	x	0	0	0	1	0	1	x	x	x	x




## Proiectarea MIPS Multi-ciclu – Pas 4

- **Add:** trasare în detaliu a transferurilor RTL concret pe fiecare pas
- Pentru fiecare transfer RTL concret din pas  $T_x$ , scrierea efectivă în destinație se face pe frontul crescător de la finalul lui  $T_x$  (valorile noi vor fi disponibile pe ieșirea componentelor sincrone la începutul lui  $T_{x+1}$ )
- Transferul (cu diferite transformări/selecția unor locații) combinațional din interiorul unităților mari va fi desenat punctat




Pas (tact)	RTL Concret	Semnale de control (relevante)
<b>T0 →</b>	$IR \leftarrow M[PC], PC \leftarrow PC+4;$	$\neg lorD, MemRead, IRWrite, \neg ALUSrcA, ALUSrcB=1, add$
<b>T1 →</b>	$A \leftarrow R[rs], B \leftarrow R[rt];$	
<b>ADD &amp; T2 →</b>	$ALUOut \leftarrow A + B;$	$ALUSrcA, ALUSrcB=0, func$
<b>ADD &amp; T3 →</b>	$R[rd] \leftarrow ALUOut;$	$RegDst, \neg MemtoReg, RegWrite$


Add:  $T0 \rightarrow IR \leftarrow M[PC], PC \leftarrow PC+4;$




Add:  $T1 \rightarrow A \leftarrow R[rs], B \leftarrow R[rt];$



Add: **ADD & T2** → **ALUOut** ← **A + B**;



Add: **ADD & T3**  $\rightarrow R[rd] \leftarrow \text{ALUOut};$






# Proiectarea MIPS Multi-ciclu – Pas 4

ori \$rt, \$rs, imm16, **RTL Abstract:**  $R[rt] \leftarrow R[rs] \mid \text{ZeroExt}(\text{Imm16}), PC \leftarrow PC + 4;$

[1]



**Pas (tact)**

**RTL Concret**

**Semnale de control (relevante)**

**T0** →  $IR \leftarrow M[PC], PC \leftarrow PC + 4;$

$\neg \text{lorD}, \text{MemRead}, \text{IRWrite}, \neg \text{ALUSrcA}, \text{ALUSrcB}=1, \text{add}$

**T1** →  $A \leftarrow R[rs], B \leftarrow R[rt];$

**ORI & T2** →  $\text{ALUOut} \leftarrow A \text{ OR } Z\_Ext(\text{Imm16});$

$\neg \text{ExtOp}, \text{ALUSrcA}, \text{ALUSrcB}=2, \text{or}$


**ORI & T3** →  $R[rt] \leftarrow \text{ALUOut};$

$\neg \text{RegDst}, \neg \text{MemtoReg}, \text{RegWrite}$

# Proiectarea MIPS Multi-ciclu – Pas 4

ori – continuare...

[1]




Semnale de control (specificare completă)

Pas	lorD	Mem Read	Mem Write	IR Write	Reg Dst	Mem toReg	Reg Write	Ext Op	ALU SrcA	ALU SrcB	ALU Op
T0	0	1	0	1	x	x	0	x	0	1	add
T1	x	0	0	0	x	x	0	x	x	x	x
T2	x	0	0	0	x	x	0	0	1	2	or
T3	x	0	0	0	0	0	1	x	x	x	x

# Proiectarea MIPS Multi-ciclu – Pas 4

lw \$rt, imm(\$rs), **RTL Abstract:**  $RF[rt] \leftarrow M[RF[rs] + S\_Ext(imm)], PC \leftarrow PC + 4$




[1]

Pas (tact)	RTL Concret	Semnale de control (relevante)
T0 →	$IR \leftarrow M[PC], PC \leftarrow PC + 4;$	/lorD, MemRead, IRWrite, /ALUSrcA, ALUSrcB=1, add
T1 →	$A \leftarrow R[rs], B \leftarrow R[rt];$	
LW & T2 →	$ALUOut \leftarrow A + SignExt(Imm16);$	ExtOp, ALUSrcA, ALUSrcB=2, add
LW & T3 →	$MDR \leftarrow M[ALUOut];$	lorD, MemRead
LW & T4 →	$R[rt] \leftarrow MDR;$	MemtoReg, RegWrite



# Proiectarea MIPS Multi-ciclu – Pas 4




lw - semnale de control (specificare completă)

Pas	IorD	Mem Read	Mem Write	IR Write	Reg Dst	Mem toReg	Reg Write	Ext Op	ALU SrcA	ALU SrcB	ALU Op
T0	0	1	0	1	x	X	0	x	0	1	add
T1	x	0	0	0	x	X	0	x	x	x	x
T2	x	0	0	0	x	X	0	1	1	2	add
T3	1	1	0	0	x	X	0	x	x	x	x
T4	x	0	0	0	0	1	1	x	x	x	x

# Proiectarea MIPS Multi-ciclu – Pas 4

**sw \$rt, imm(\$rs),**

**RTL Abstract:**  $M[RF[rs] + S\_Ext(imm)] \leftarrow RF[rt], PC \leftarrow PC + 4$




[1]

Pas (tact)	RTL Concret	Semnale de control (relevante)
<b>T0</b> →	$IR \leftarrow M[PC], PC \leftarrow PC + 4;$	/lorD, MemRead, IRWrite, /ALUSrcA, ALUSrcB=1, add
<b>T1</b> →	$A \leftarrow R[rs], B \leftarrow R[rt];$	
<b>SW &amp; T2</b> →	$ALUOut \leftarrow A + SignExt(Imm16);$	ExtOp, ALUSrcA, ALUSrcB=2, add
<b>SW &amp; T3</b> →	$M[ALUOut] \leftarrow B;$	lorD, MemWrite

# Proiectarea MIPS Multi-ciclu – Pas 4

sw – continuare...




[1]

Semnale de control (specificare completă)

Pas	lorD	Mem Read	Mem Write	IR Write	Reg Dst	Mem toReg	Reg Write	Ext Op	ALU SrcA	ALU SrcB	ALU Op
T0	0	1	0	1	x	x	0	x	0	1	add
T1	x	0	0	0	x	x	0	x	x	x	x
T2	x	0	0	0	x	x	0	1	1	2	add
T3	1	0	1	0	x	x	0	x	x	x	X

# Proiectarea MIPS Multi-ciclu – Pas 4

[1]



beq \$rt, \$rs, imm

**RTL Abstract:**

if (RF[rs]==RF[rt]) then  
     $PC \leftarrow PC + 4 + S\_Ext(imm) \ll 2$   
else  
     $PC \leftarrow PC + 4$

Notă (vezi mai jos): T1 si T2 pot fi executate în paralel, în aceeași perioadă de ceas!

<b>T0</b> →	$IR \leftarrow M[PC], PC \leftarrow PC + 4;$	/lorD, MemRead, IRWrite, /ALUSrcA, ALUSrcB=1, add
<b>T1</b> →	$A \leftarrow R[rs], B \leftarrow R[rt];$	
<b>BEQ &amp; T2</b> →	$ALUOut \leftarrow PC + S\_Ext(Imm16) \ll 2;$	ExtOp, /ALUSrcA, ALUSrcB=3, add
<b>BEQ &amp; T3</b> →	$(R[rs] = R[rt]) \rightarrow PC \leftarrow ALUOut;$	ALUSrcA, ALUSrcB=0, sub, PCSrc=1, PCWrCd, /PcWr

# Proiectarea MIPS Multi-ciclu – Pas 4

Optimizare beq prin unificarea pașilor T1 și T2 pe același ciclu de ceas

<b>T0</b> →	$IR \leftarrow M[PC], PC \leftarrow PC + 4;$	/lorD, MemRead, IRWrite, /ALUSrcA, ALUSrcB=1, add
<b>T1</b> →	$A \leftarrow R[rs], B \leftarrow R[rt], ALUOut \leftarrow PC + S\_Ext(Imm16) \ll 2;$	ExtOp, /ALUSrcA, ALUSrcB=3, add
<b>BEQ &amp; T2</b> →	$(R[rs] = R[rt]) \rightarrow PC \leftarrow ALUOut;$	sub, PCSrc=1, PCWrCd, /PcWr, ALUSrcA, ALUSrcB=0

Semnale de control în detaliu pentru beq

Pas	lorD	Mem Read	Mem Write	IR Write	Reg Dst	Mem toReg	Reg Write	Ext Op	ALU SrcA	ALU SrcB	ALU Op	PC Src	PC WrCd	PC Wr
T0	0	1	0	1	x	x	0	x	0	1	add	0	0	1
T1	X	0	0	0	x	x	0	1	0	3	add	x	0	0
T2	X	0	0	0	x	x	0	x	1	0	sub	1	1	0

**JMP** ← temă acasă...deși seamănă, acesta nu e RTL abstract, se face **concret**!

# Proiectarea MIPS Multi-ciclu, pași 1 - 4 – Sumar

- Cinci faze de execuție, implementate pe un număr variabil de pași (3-5 tați):
  - Obținerea instrucțiunii (Instruction Fetch)
  - Decodificarea instrucțiunii și citire din Blocul de Registre
  - Execuție, calculul adresei de memorie, sau terminare instrucțiune de ramificare
  - Acces la memorie sau terminarea instrucțiunii de tip R
  - Scrierea rezultatului în Blocul de Registre (Write-back)
- Toate operațiile din fiecare ciclu  $T_i$  sunt efectuate în paralel, nu secvențial!
  - De ex. **pe  $T_0 \rightarrow IR \leftarrow M[PC]$  și  $PC \leftarrow PC+4$  se execută simultan!**
- Între ciclurile  $T_1$  și  $T_2$  unitatea de control selectează pasul cu care se continuă conform tipului instrucțiunii.

## Proiectarea MIPS Multi-ciclu, pași 1 - 4 – Sumar

Pas / Ciclu	Action for R-type instructions	Action for ORI instruction	Action for memory reference instructions	Action for branches	Action for jumps
<b>T0: Instruction Fetch</b>	$IR \leftarrow M[PC]$ $PC \leftarrow PC + 4$				
<b>T1: Instruction decode / register Fetch</b>	$A \leftarrow RF[IR[25:21]]$ $B \leftarrow RF[IR[20:16]]$ $ALUOut \leftarrow PC + S\_Ext(IR[15:0]) \ll 2$				
<b>T2: Execution, address computation, branch / jump completion</b>	$ALUOut \leftarrow A \text{ op } B$	$ALUOut \leftarrow A$ OR $Z\_Ext(Imm16)$	$ALUOut \leftarrow A + S\_Ext(IR[15:0])$	If $(A == B)$ $PC \leftarrow ALUOut$	$PC \leftarrow PC[31:28] \parallel IR[25:0] \ll 2$
<b>T3: Memory access or R-type completion</b>	$RF[IR[15:11]] \leftarrow ALUOut$	$RF[IR[20:16]] \leftarrow ALUOut;$	LW: $MDR \leftarrow M[ALUOut]$ SW: $M[ALUOut] \leftarrow B$		
<b>T4: Memory read completion</b>			LW: $RF[IR[20:16]] \leftarrow MDR$		



# Proiectarea MIPS Multi-ciclu – Semnale de Control

T	lorD	Mem Read	Mem Write	IR Write	Reg Dst	Mem toReg	Reg Write	Ext Op	ALU SrcA	ALU SrcB	ALU Op	PC Src	PC WrCd	PC Wr	
<b>T0</b>	0	1	0	1	x	x	0	x	0	1	add	0	0	1	<b>IF</b>
<b>T1</b>	x	0	0	0	x	x	0	1	1	3	add	x	0	0	<b>ID</b>
<b>T2</b>	x	0	0	0	x	x	0	x	1	0	func	x	0	0	<b>Ex R-T</b>
<b>T3</b>	x	0	0	0	1	0	1	x	x	x	x	x	0	0	<b>Wb R-T</b>
<b>T2</b>	x	0	0	0	x	x	0	0	1	2	or	x	0	0	<b>Ex ORI</b>
<b>T3</b>	x	0	0	0	0	0	1	x	x	x	x	x	0	0	<b>Wb ORI</b>
<b>T2</b>	x	0	0	0	x	x	0	1	1	2	add	x	0	0	<b>Ex LW</b>
<b>T3</b>	1	1	0	0	x	x	0	x	x	x	x	x	0	0	<b>M LW</b>
<b>T4</b>	x	0	0	0	0	1	1	x	x	x	x	x	0	0	<b>Wb LW</b>
<b>T2</b>	x	0	0	0	x	x	0	1	1	2	add	x	0	0	<b>Ex SW</b>
<b>T3</b>	1	0	1	0	x	x	0	x	x	x	x	x	0	0	<b>M SW</b>
<b>T2</b>	x	0	0	0	x	x	0	x	x	x	sub	1	1	0	<b>Ex Beq</b>
<b>T2</b>	x	0	0	0	x	x	0	x	x	x	x	2	0	1	<b>Ex J</b>

Tabelul 1: Valorile Semnalelor de Control pe fiecare pas / ciclu de ceas

- Fazele de execuție: IF, ID, Ex – Execute, M – Memory, Wb – Write result
- Instrucțiuni: R - T – tip R, ORI, LW, SW, Beq , J
- ExtOp: 1/0 → 1 – aritmetic, 0 – operații logice



***...Proiectarea in detaliu pentru unitatea de control, în mai multe versiuni, în cursul 7***

# Proiectarea MIPS multi-ciclu - Concluzii

- Transformarea procesorului MIPS cu ciclu unic în MIPS multi-ciclu
  - Căile combinaționale lungi au fost secționare *echilibrat* prin introducerea de regiștri invizibili pentru programator
  - Componente de bază au fost refolosite (Memorie comună de date și instrucțiuni, ALU), în caz contrar se obținea un procesor de tip pipeline
- Prin refolosirea componentelor => necesitatea mai multor căi spre aceleași destinații
- Controlul comunicației prin căile de date s-a realizat prin folosirea de multiplexoare ⇔ *căi de date bazate pe multiplexoare*

# Probleme

1. Implementarea altor instrucțiuni. Vezi problemele din cursul 4 și cursul de rezolvat probleme!

# Bibliografie

1. D. A. Patterson, J. L. Hennessy, “Computer Organization and Design: The Hardware/Software Interface”, 5<sup>th</sup> edition, ed. Morgan–Kaufmann, 2013 si editii mai noi.
2. D. A. Patterson and J. L. Hennessy, “Computer Organization and Design: A Quantitative Approach”, 5<sup>th</sup> edition, ed. Morgan-Kaufmann, 2011.
3. MIPS32™ Architecture for Programmers, Volume I: “Introduction to the MIPS32™ Architecture”.
4. MIPS32™ Architecture for Programmers Volume II: “The MIPS32™ Instruction Set”.