
Probleme propuse pentru pregătirea examenului scris la PL.

I. Logică combinatională


- 1. Se dau funcțiile logice de mai jos. Convertiți-le pe fiecare în cealaltă formă canonică în mod explicit:
- a) $f(a,b,c) = \sum (1,2,6)$ b) $f(a,b,c,d) = \prod (1,3,4,10,11,12,14)$ 2. Fie funcția logică: $f = \sum (0,2,3,4) + \sum_X (5,7,9)$
 - a) Minimizați funcția f în formă canonică disjunctivă
 - b) Minimizați funcția f în formă canonică conjunctivă
 - c) Câte funcții distincte f există? Care sunt acestea?
- 3. Să se minimizeze folosind metoda Quine-McCluskey funcția $f = \sum (1, 2, 5, 7, 8, 11, 13, 15)$ și apoi să se implementeze funcția minimizată folosind doar porți logice SI-NU.
- 4. Folosind multiplexoare 8:1 și un număr minim de porți logice suplimentare să se proiecteze prin cascadare un multiplexor 16:1. Explicați pașii soluției.
- 5. Realizați un demultiplexor 1:8 folosind unul dintre decodificatoarele studiate. Explicați cum ați determinat soluția.
- 6. Implementați funcția $f = \sum_{i=1}^{n} (1, 2, 5, 7, 8, 11, 13, 15)$ folosind:
 - a) Multiplexor 16:1
 - b) Multiplexor 8:1 și minimul de circuite suplimentare
 - c) Multiplexor 4:1 și minimul de circuite suplimentare
- 7. Proiectați și explicați pașii soluției pentru a obține un comparator pentru 2 numere A și B pe 3 biți fiecare. Numerele sunt reprezentate în sistemul complement fată de 2. Iesirile comparatorului sunt F1 (A>B), F2 (A=B) și F3 (A<B).
- 8. Proiectați și explicați un circuit de tip scăzător pentru 2 numere, A & B reprezentate fără semn pe 2 biţi fiecare.
- 9. Proiectați un codificator prioritar 8:3 cu ieșirile reprezentate în complement față de 2. Desenați schema logică cu porți logice și explicați cum ați ajuns la soluție.
- 10. Pe o linie de comunicații seriala (pe 1 bit), un transmițător transmite cifre zecimale către un receptor. Considerând că fiecare cifră zecimală este codificată independent, arătați cum este codificat numărul 9874 în cazul utilizării pentru transmisie a următoarelor coduri:
 - a) BCD
 - b) Gray
 - c) 2 din 5
 - d) Hamming
- 11. Convertiti numărul (+57) și numărul (+26) în reprezentarea în complement fată de 2 pe suficient de mulți biți pentru a alinia numerele, apoi realizați pe reprezentarea obținută următoarele operații
 - a) (+26) + (-57)
 - b) (-26) + (+57)
 - c) (-26) + (-57)
 - d) (+26) + (+57)

II. Circuite logice secvențiale

- 1. Să se proiecteze folosind bistabile de tip JK un circuit logic secvențial care are o intrare de comandă SENS care determină următoarea funcționare a circuitului:
 - a) Dacă SENS=1 atunci la ieșirea circuitului se generează numerele de la 0 la 6, iar dacă
 - b) SENS=0 atunci la ieșirea circuitului se generează numerele de la 6 la 0.
 - c) Pentru oricare mod de funcționare de la a) sau b) există și o ieșire *M*, care este setată pe 1 atunci când la celelalte ieșiri este o valoare multiplu de 2.
- 2. Proiectați folosind bistabile D un numărător sincron reversibil a cărui buclă de numărare este următoarea $0 \leftrightarrow 1 \leftrightarrow 4 \leftrightarrow 6 \leftrightarrow 7 \leftrightarrow 9 \leftrightarrow 10 \leftrightarrow 0$. Explicați pașii soluției și implementați numărătorul cu autocorecție și autoinițializare.
- 3. Determinați graful de tranziții al circuitului de mai jos, prezentați mai întâi tabelul de tranziții:




4. Sintetizați sistemul secvențial sincron descris prin organigrama de mai jos folosind tehnica cu bistabile pentru implementarea registrului de stare. Explicați pașii soluției.



- 5. Proiectați un dispozitiv universal pe 4 biți care să aibă selectabil în orice moment al funcționării unul dintre următoarele regimuri de funcționare (nu uitați să explicați soluția în scris):
 - a) Reset
 - b) Încărcare paralelă
 - c) Numărare directă
 - d) Deplasare la stânga

- 6. Proiectați un numărător binar a cărui buclă de numărare conține numerele multiplu de 5 din intervalul 0 40. Explicați pașii soluției, nu desenați doar schema circuitului.
- 7. Proiectați un generator de numere pseudo-aleatoare pe 4 biți cu o secvență de lungime maximă 12 (adică primul număr generat se repetă abia după 12 impulsuri de clock). Explicați pașii soluției.
- 8. Proiectați cu bistabile D sistemul numeric din figură, cu următoarele proprietăți:
 - a. pentru MOD = 0, pe următorul ceas se realizează deplasarea datelor Serial In \rightarrow Q₃ \rightarrow Q₂ \rightarrow Q₁ \rightarrow Q₀.
 - b. pentru MOD = 1, se încarcă sincron în paralel codul de pe liniile de date D3-D2-D1-D0.



9. Implementați CLS-ul de la problema 4 folosind de data aceasta registrul de stări implementat cu numărător și generatorul stării următoare cu multiplexoare.