

LUCRAREA NR. 6

DOMENIUL SECVENȚIAL. PROCESE

1. Scopul lucrării

Lucrarea oferă o perspectivă detaliată asupra noțiunilor fundamentale referitoare la domeniul comportamental al descrierilor VHDL. Se prezintă noțiunea de proces, modul de execuție, de suspendare și de reactivare al unui proces, problemele legate de instrucțiunea **wait** și structurile echivalente ei, precum și *lista de sensibilitate* a unui proces. Se studiază rolul și importanța variabilelor în cadrul proceselor, cu exemple concludente și bogat comentate.

2. Considerații teoretice

2.1 Procese

Domeniul secvențial este strâns legat de stilul de descriere *comportamental*. Specificația comportamentală constă de fapt într-o listă de operații care trebuie efectuate pentru a se obține rezultatele dorite. *Procesul* constituie o modalitate formală de a realiza o listă de operații secvențiale în VHDL. Un proces are un format foarte bine structurat, chiar dacă el reprezintă comportamentul unei părți minore a proiectului.

Procesul este obiectul fundamental manipulat de către simulator, pentru care orice descriere VHDL se rezumă la un set de procese caracterizate de semnalele la care sunt sensibile și de operațiile secvențiale executate de către fiecare dintre ele.

Specificarea unui proces se va face întotdeauna utilizând cuvântul cheie **process**, după care urmează o zonă de declarații locale procesului și apoi cuvântul cheie **begin** (care arată momentul de început al secvenței de instrucțiuni care se va executa), iar în final, cuvintele cheie **end process** indică terminarea procesului. Sintaxa completă a unui proces este prezentată în continuare.

În partea declarativă a procesului nu se admite declararea oricăror obiecte. Cel mai important aspect este acela că în această zonă este interzisă

declararea semnalelor; în schimb, este permisă declararea variabilelor și a sub-programelor interne.

```
{etichetă:} process {listă_de_sensibilitate}
    ...
    ... Zona de declarații locale procesului
    ...
begin
    ...
    ... Instrucțiuni secvențiale
    ...
end process {etichetă};
```

Imediat înaintea cuvântului cheie **process**, se permite (opțional) cuvântul cheie **postponed**, pentru a arăta caracterul „amânat” al procesului. Același cuvânt cheie **postponed** poate să apară și la sfârșitul procesului, în instrucțiunea **end process** (aceasta, în scopuri de documentare).

```
{etichetă:} {postponed} process {listă_de_sensibilitate}
    ...
    ... Zona de declarații locale procesului
    ...
begin
    ...
    ... Instrucțiuni secvențiale
    ...
end {postponed} process {etichetă};
```

De vreme ce construcțiile VHDL reprezintă niște sisteme reale, conceptul de *terminare a procesului* este diferit de cel din limbajele de programare clasice. În VHDL procesul este conceput astfel încât după executarea ultimei instrucțiuni el va relua imediat execuția primei instrucțiuni din lista de instrucțiuni secvențiale. Prin urmare, *un proces nu se termină niciodată*. Figura 6.1 ilustrează aceste noțiuni într-o formă grafică.




Figura 6.1 Execuția unui proces în VHDL

Standardul VHDL afirmă că:

- Un proces nu poate conține decât instrucțiuni secvențiale;
- Orice instrucțiune concurrentă poate întotdeauna să fie tradusă în termenii unui proces (este „procesul său echivalent”);
- Un proces " trăiește " nedefinit (este „global”); durata sa de viață este cea a simulării. El nu se poate termina. Într-adevăr, o dată ajuns în punctul terminal (după executarea ultimei instrucțiuni, **end process**) el se execută din nou de la început (de la cuvântul cheie **begin**). Procesul este întotdeauna ciclic (iterativ). Dacă procesul posedă o instrucțiune **wait** fără nici o condiție, el se va executa o singură dată și apoi se va suspenda definitiv. Dacă procesul nu are nici o instrucțiune **wait**, atunci el se va executa în buclă infinită.

Vom vedea în continuare că un proces poate fi *suspendat* și apoi *reactivat* - astfel, comportarea lui devine mai apropiată de cea a sistemelor din lumea reală.

2.2 Suspendarea și reactivarea proceselor

În mod obișnuit, dispozitivele electronice operează în buclă infinită. După activarea lor, ele efectuează operațiile specifice pentru care au fost proiectate, după care revin la o stare de *așteptare a îndeplinirii condițiilor de activare*. După încheierea operațiilor curente, dispozitivele își suspendă funcționarea și își reiau activitatea atunci când condițiile specificate sunt din nou îndeplinite.




Figura 6.2 Modul de operare al instrucțiunii *wait*

Acest mod de funcționare a dispozitivelor este descris în VHDL de către instrucțiunea **wait**, care suspendă procesul atunci când toate operațiile prevăzute au fost efectuate și apoi îl reactivează când condițiile specificate sunt din nou îndeplinite. Reactivarea unui proces poate fi realizată prin

intermediul unei singure instrucțiuni de forma „așteaptă (*wait*) îndeplinirea condițiilor specifice”.

2.3 Instrucțiunea *wait*

Înainte ca un proces suspendat să poată fi reactivat, el trebuie să aștepte îndeplinirea condiției specifice. În această direcție, instrucțiunea **wait** acționează astfel:

- a) Stopează necondiționat (suspendă) execuția procesului;
- b) Evaluează condițiile care vor reactiva procesul.

Dacă procesul conține o instrucțiune **wait**, el va executa toate instrucțiunile, în ordine, până la întâlnirea instrucțiunii **wait**. Apoi, procesul va fi suspendat și se va aștepta îndeplinirea condiției specificate în cadrul instrucțiunii **wait**. În momentul în care condițiile respective sunt îndeplinite, procesul este reactivat și își execută toate instrucțiunile până când întâlnește din nou instrucțiunea **wait**.

De vreme ce în mediul industrial real există o mare varietate de condiții care pot declanșa reactivarea unui proces, limbajul VHDL oferă trei tipuri de instrucțiuni **wait**:

- **wait for** *expresie_de_tip_TIME*. În cadrul acestei instrucțiuni, se așteaptă scurgerea unui anumit interval de timp până la reactivarea procesului;
- **wait until** *condiție_de_tip_BOOLEAN*. În cadrul acestei instrucțiuni se așteaptă până la îndeplinirea unei anumite condiții de tip BOOLEAN (până când condiția respectivă devine adevărată, TRUE);
- **wait on** *listă_de_sensibilitate*. În cadrul acestei instrucțiuni se așteaptă până când unul dintre semnalele din cadrul listei de sensibilitate suferă o modificare a valorii sale.

Prin combinarea acestor condiții se poate forma o a patra construcție numită *condiție complexă*.

Sintaxa completă a instrucțiunii **wait** este prezentată mai jos:

```
wait {on listă_de_semnale}{until condiție_booleană}{for timp};
```




Figura 6.3 Execuția unui proces care conține mai multe instrucțiuni **wait**

Observație

Instrucțiunea **wait until condiție** suspendă procesul până când respectiva condiție DEVINE adevărată datorită unei MODIFICĂRI a oricărui semnal dintre cele care participă la formarea condiției. Trebuie subliniată diferența dintre termenii „devine” și „se modifică”: dacă un semnal rămâne neschimbat, instrucțiunea **wait until** nu va reactiva procesul, chiar dacă se îndeplinește condiția!

Toate cele patru cazuri sunt ilustrate în exemplele de mai jos:

```

signal SIG1, SIG2: BIT;
...
procl: process
begin
  ...
  wait on SIG1, SIG2;
end process procl;

```

După executarea tuturor instrucțiunilor, procesul va fi suspendat în momentul în care se ajunge la instrucțiunea **wait** și va fi reactivat atunci când unul dintre semnalele SIG1 sau SIG2 își va schimba valoarea.

```
wait until ENABLE = '1';
```

În acest exemplu instrucțiunea **wait** va reactiva procesul atunci când semnalul ENABLE își va modifica valoarea la '1'.

```
wait for 50 ns;
```

În acest exemplu, procesul va fi suspendat pe o durată de 50 de nanosecunde.

```
proc2: process
begin
    wait on SIG1, SIG2 until CLOCK = '1';
    ...
end process proc2;
```

Procesul proc2 este reactivat după o modificare a semnalului SIG1 sau după o modificare a semnalului SIG2, însă numai atunci când valoarea semnalului CLOCK va fi egală cu '1'.

2.4 Localizarea instrucțiunii *wait*

După executarea ultimei instrucțiuni a procesului (care este localizată imediat înaintea instrucțiunii **end process**), urmează să fie executată prima instrucțiune (localizată imediat după instrucțiunea **begin**). La prima vedere, acest mod de funcționare poate sugera ideea că nu contează unde este localizată instrucțiunea **wait**: la începutul sau la sfârșitul procesului. În realitate, de cele mai multe ori această presupunere nu este adevărată. De exemplu, dacă simulatorul întâlnește o instrucțiune **wait** chiar la începutul procesului, atunci procesul va fi suspendat imediat fără ca vreo instrucțiune să fie executată. Pe de altă parte, dacă instrucțiunea **wait** este localizată undeva pe la mijlocul secvenței de instrucțiuni a procesului, vor exista câteva instrucțiuni care vor fi executate înainte de suspendarea acestuia.

Instrucțiunea **wait** poate apărea oriunde în cadrul unui proces. De regulă, ea este plasată la începutul sau la sfârșitul secvenței de instrucțiuni. În plus, este permisă apariția mai multor instrucțiuni **wait** în cadrul unui proces.

```
process
begin
    wait on SIGA;
    Instrucțiunea1;
    Instrucțiunea2;
    Instrucțiunea3;
end process;
```

În acest caz, dacă instrucțiunea **wait** apare ca prima instrucțiune din proces, atunci procesul va fi suspendat imediat după lansarea lui în execuție.

```
process
begin
    Instrucțiunea1;
    Instrucțiunea2;
    Instrucțiunea3;
    wait on SIGB;
end process;
```

În acest caz, dacă instrucțiunea **wait** apare ca ultima instrucțiune din proces, atunci toate instrucțiunile vor fi executate o dată înainte de suspendarea procesului.

2.5 Lista de sensibilitate a unui proces

Instrucțiunea **wait on listă_de_sensibilitate** este probabil cea mai des folosită condiție pentru reactivarea proceselor; prin urmare, VHDL oferă o construcție numită *lista de sensibilitate a unui proces*. Această listă va fi specificată alături de cuvântul cheie **process** și este întru totul identică cu lista de sensibilitate din cadrul instrucțiunii **wait on listă_de_sensibilitate** care apare la sfârșitul procesului.

Observații

Datorită regulilor de execuție a proceselor (descrise anterior), o instrucțiune **wait on** plasată la începutul procesului NU este echivalentă cu un proces cu listă de sensibilitate, chiar dacă semnalele din lista de sensibilitate a procesului sunt aceleași cu cele care ar apărea în lista de sensibilitate a instrucțiunii **wait on**.

Un proces înzestrat cu listă de sensibilitate nu poate să conțină nici o altă instrucțiune **wait** explicită.

În exemplul de mai jos, procesul BISTABIL_D este sensibil la semnalele RST și CLK, ceea ce înseamnă că orice eveniment survenit pe oricare dintre aceste două semnale va provoca reactivarea procesului. Cele două procese de mai jos sunt echivalente:

```
-- Primul proces, cu listă de sensibilitate
BISTABIL_D: process (CLK, RST)
begin
    if RST = '1'
        then Q <= '0';
    elsif (CLK'EVENT) and (CLK = '1')
        then Q <= D;
    end if;
end process BISTABIL_D;
-- Procesul echivalent, exprimat fără listă de sensibilitate
BIST_D: process
begin
    if RST = '1'
        then Q <= '0';
    elsif (CLK'EVENT) and (CLK = '1')
        then Q <= D;
    end if;
    wait on CLK, RST;
end process BIST_D;
```

În general, cele mai multe procese descrise în VHDL posedă listă de sensibilitate.

La demararea simulării, procesul este executat o singură dată, deoarece o listă de sensibilitate este echivalentă cu o instrucțiune **wait** localizată la sfârșitul procesului, iar instrucțiunea **wait** oprește execuția procesului.

În continuare, procesul este suspendat până când oricare dintre semnalele din lista de sensibilitate își modifică valoarea. O astfel de modificare va declanșa reactivarea procesului, deci toate instrucțiunile din cadrul procesului, de la început până la sfârșit, vor fi executate în ordinea specificată.

Observație

„Toate instrucțiunile” înseamnă într-adevăr toate instrucțiunile din cadrul procesului, nu numai cele legate de semnalul care a reactivat procesul!

După executarea ultimei instrucțiuni, procesul va fi din nou suspendat.

Există o serie de restricții care trebuie cunoscute:

- Semnalele care fac parte din lista de sensibilitate a procesului trebuie să fie *statice*. Un semnal este static dacă numele său este cunoscut la compilarea unității de proiectare în care se găsește. De exemplu, semnalul TAB(I), unde TAB este un tablou și I este valoarea returnată de o funcție sau un parametru de procedură, nu este static;
- Instrucțiunea **wait** nu poate fi utilizată în interiorul unui proces decât dacă acesta nu are listă de sensibilitate după cuvântul cheie **process**. De asemenea, instrucțiunea **wait** nu poate fi utilizată în procedurile eventual apelate de procesul respectiv (aceasta, tot în cazul în care lista de sensibilitate nu este vidă). Această restricție este riguros verificată de către analizoare. Într-adevăr, o funcție trebuie să returneze *imediat* un rezultat (în sensul simulării). Orice altă variantă ar deschide calea unor efecte laterale deosebit de greu de controlat.

În practică se folosește deseori scrierea *fără* listă de sensibilitate, căci în acest mod se obține un câștig în privința generalității.

2.6 Procese pasive

În partea de specificare a unei entități nu sunt admise decât anumite instrucțiuni concurente. De fapt, nu sunt autorizate decât acele instrucțiuni al căror proces este *pasiv*.

Să ne imaginăm că avem un fișier sursă VHDL în care există o mulțime de procese. Să presupunem că la un moment dat sosesc stimuli de intrare. Aceste semnale se află pe lista de sensibilitate a anumitor procese, care vor fi declanșate. Procesele sunt activate; execuția lor modifică eventual anumite alte semnale (cele care se află în membrul stâng al instrucțiunilor de asignare). Aceste semnale modificate se află la rândul lor în lista de sensibilitate a altor procese, care sunt la rândul lor activate etc.

Se numesc *pasive* acele procese în care nici un semnal nu va apărea în membrul stâng al unei instrucțiuni de asignare. Aceste procese se numesc pasive nu pentru că nu se execută, ci pentru că execuția lor nu va antrena execuția altor procese. Instrucțiunea concurentă **assert** și, în anumite condiții (neutilizarea parametrilor de mod **out** sau **inout**) apelul concurent de proceduri, au procese echivalente pasive.

2.7 Procese amânate

Pentru asimilarea cunoștințelor expuse în această secțiune este indicată reluarea informațiilor din lucrarea nr. 3 referitoare la întârzierea „delta”.

În continuare vom lucra pe următorul exemplu:

```
S2 <= not S1; --Teoretic, S1 nu este niciodată egal cu S2
S1 <= '0', '1' after 10 ns;--Impunem o formă de undă pt. S1
-- Testăm totuși...
assert S2 = not S1 report "Comportare neașteptată!";
```

Instrucțiunea **assert** va genera mesajul său aparent neobișnuit la momentele indicate în figura 6.4.

Într-adevăr, verificarea condiției din instrucțiunea **assert** se efectuează la fiecare schimbare a valorii lui S1 sau a lui S2. În consecință, în acest caz precis, acest lucru se întâmplă în decursul anumitor întârzieri „delta”, care nu sunt, de fapt, decât niște etape tranzitorii de calcul ale simulatorului, care pot provoca alarme false.




Figura 6.4 Întârzierile „delta” provoacă alarme false

Pentru evitarea acestor situații au fost introduse *procesele amânate*. Un proces amânat nu este activat decât în momentul ultimei întârzieri „delta” a unui ciclu de simulare, adică chiar înainte ca simulatorul să facă să avanseze timpul de simulare curent (TIME).

Pe lângă procesul în sine, mai există încă trei instrucțiuni concurente care pot fi transformate în procese amânate:

- instrucțiunea concurentă **assert**;
- apelul concurent de procedură;
- asignarea concurentă de valori unui semnal.

Sintaxa este foarte simplă: nu trebuie decât să se adauge cuvântul cheie **postponed** imediat după etichetă (opțional).

```
P: postponed process ...
postponed assert ...
postponed PROCEDURA_MEA...
```

Prin urmare, următoarea linie de cod permite evitarea alarmelor false din schema precedentă:

```
postponed assert S2 = not S1 report „Acest mesaj nu va mai
apărea!”;
```

Există două restricții de care este necesar să ținem seama când utilizăm acest gen de procese:

- Un proces amânat nu poate să conțină instrucțiuni de asignare cu întârziere nulă. Dacă un asemenea proces ar conține o astfel de

instrucțiune, ar putea să genereze la rândul lui o nouă întârziere „delta”... chiar după ultima!

- Valoarea atributelor predefinite asupra semnalelor nu poate fi utilizată în cadrul acestor procese. În practică, ea creează numeroase și dificile probleme de definiție.

2.8 Semnale și variabile în procese

Scopul principal al descrierii comportamentale VHDL este acela de a descrie reacția ieșirilor la intrări. Atât intrările cât și ieșirile sunt semnale, astfel că reacțiile semnalelor de ieșire sunt date sub forma unor instrucțiuni de asignare de valori unor semnale. Semnalele și instrucțiunile de asignare apar în interiorul proceselor. Cu toate acestea, utilizarea semnalelor în procese este guvernată de trei restricții importante:

1. Semnalele nu pot fi declarate în interiorul proceselor;
2. Orice asignare a unei valori unui semnal are efect numai atunci când procesul se suspendă. Până în momentul suspendării, toate semnalele își păstrează valorile anterioare;
3. Numai ultima asignare a unei valori unui anumit semnal din cadrul procesului este luată în considerare. Așadar, nu are rost să asignăm mai mult decât o singură valoare unui semnal în cadrul procesului respectiv.

Dacă unui semnal îi este asignată o valoare într-un proces, iar semnalul respectiv se află pe lista de sensibilitate a acelui proces, atunci orice schimbare a valorii semnalului va provoca reactivarea procesului:

```
signal A, B, C, X, Y, Z: INTEGER;
process (A, B, C)
begin
    X <= A + 1;
    Y <= A * B;
    Z <= C - X;
    B <= Z * C;
    Y <= B;
end process;
```

Atunci când procesul va fi activat de o modificare a valorii semnalului C, aceasta va provoca o modificare a valorii semnalului B din interiorul procesului. Acest eveniment survenit pe semnalul B va provoca la rândul lui o nouă reactivare a procesului, deoarece semnalul B face parte din lista de sensibilitate a procesului.

La execuția acestui proces, asignările de semnale sunt efectuate secvențial, în ordine, însă cea de-a doua asignare ($Y \leq A * B;$) nu va fi executată niciodată deoarece se va activa numai *ultima asignare* a semnalului Y. Mai mult, în cea de-a treia asignare ($Z \leq C - X;$) va fi folosită numai valoarea anterioară a lui X, deoarece prima asignare ($X \leq A + 1;$) va avea efectiv loc numai la suspendarea procesului, adică după parcurgerea integrală și efectuarea tuturor instrucțiunilor din lista de instrucțiuni secvențiale.

Restricțiile impuse asupra semnalelor au un impact deosebit de puternic asupra aplicațiilor lor practice. Imposibilitatea de a declara semnale în cadrul proceselor nu constituie o problemă majoră, însă regulile de asignare de valori semnalelor au consecințe dintre cele mai serioase.

De vreme ce semnalele pot stoca numai ultima lor valoare asignată, ele nu pot fi utilizate pentru stocarea datelor temporare sau intermediare în interiorul proceselor.

Un alt inconvenient major îl constituie faptul că noile valori le sunt asignate semnalelor nu în cadrul execuției instrucțiunilor de asignare, ci doar după suspendarea procesului. Aceasta face ca analiza proiectului să devină destul de dificilă, așa cum se poate vedea din exemplul prezentat mai jos.

```
signal A, B, C, D, E: INTEGER;
process (C, D)
begin
    A <= 2;           -- Instrucțiunea 1
    B <= A + C;       -- Instrucțiunea 2
    A <= D + 1;       -- Instrucțiunea 3
    E <= A * 2;       -- Instrucțiunea 4
end process;
```

Să presupunem că, inițial, toate cele 5 semnale (A, B, C, D și E) au valoarea 1 ($A = 1, B = 1, C = 1, D = 1$ și $E = 1$). La un anumit moment de timp, valoarea semnalului D se modifică de la 1 la 2. Acest eveniment declanșează activarea procesului, pentru că semnalul D se află pe lista de sensibilitate a acestuia. Prin urmare, instrucțiunile din cadrul procesului vor fi executate secvențial, după cum urmează:

Instrucțiunea 1 ($A \leq 2;$): semnalul A este pregătit să ia valoarea 2, însă această asignare nu are deocamdată nici un efect asupra valorii

semnalului A. În continuare, semnalele își păstrează aceleași valori ca la activarea procesului ($A = 1, B = 1, C = 1, D = 2$ și $E = 1$).

Instrucțiunea 2 ($B \leq A + C$;): semnalul B este pregătit să ia valoarea ($A + C = 2$), însă această asignare nu are deocamdată nici un efect asupra valorii semnalului B. În continuare, semnalele își păstrează aceleași valori ca la activarea procesului ($A = 1, B = 1, C = 1, D = 2$ și $E = 1$).

Instrucțiunea 3 ($A \leq D + 1$;): semnalul A este pregătit să ia valoarea ($D + 1 = 3$). Această asignare va „suprascrie” (sau se mai poate spune că va înlocui) asignarea precedentă a semnalului A (cea din cadrul instrucțiunii 1), însă ea nu are deocamdată nici un efect asupra valorii semnalului A. În continuare, semnalele își păstrează aceleași valori ca la activarea procesului ($A = 1, B = 1, C = 1, D = 2$ și $E = 1$).

Instrucțiunea 4 ($E \leq A * 2$;): semnalul E este pregătit să ia valoarea ($A * 2 = 2$), însă această asignare nu are deocamdată nici un efect asupra valorii semnalului E. În continuare, semnalele își păstrează aceleași valori ca la activarea procesului ($A = 1, B = 1, C = 1, D = 2$ și $E = 1$).

Instrucțiunea 5 este „ascunsă”: este vorba despre o instrucțiune **wait on** C, D; (știm că prezența listei de sensibilitate este echivalentă cu o instrucțiune **wait on** plasată la sfârșitul procesului). În acest punct, procesul este suspendat și toate asignările de semnale, care până acum au fost doar „pregătite”, vor deveni efective. Prin urmare,

- semnalul A va căpăta valoarea 3 (pregătită în cadrul instrucțiunii 3);
- semnalul B va căpăta valoarea 2 (pregătită în cadrul instrucțiunii 2);
- semnalul E va căpăta valoarea 2 (pregătită în cadrul instrucțiunii 4).

Situația finală va fi deci: ($A = 3, B = 2, C = 1, D = 2$ și $E = 2$).

Deoarece nici A, nici B și nici E nu se află pe lista de sensibilitate a procesului, procesul rămâne suspendat până la o nouă activare a sa, care va fi dată de apariția unui eveniment pe semnalele C sau D (aceste evenimente pot fi provocate de către asignările de valori semnalelor C și D în cadrul altor procese).

De vreme ce semnalele nu pot fi declarate în interiorul proceselor și întrucât asignarea valorilor lor nu are loc decât după suspendarea procesului din care fac parte, a apărut necesitatea unui obiect care să poată fi declarat în interiorul unui proces și care să ofere posibilitatea stocării temporare a datelor. Un asemenea obiect există în VHDL și se numește *variabilă*.

În exemplul de mai jos, unuia dintre semnale i se asignează de mai multe ori noi valori. Cu toate acestea, respectivele asignări nu sunt vizibile

în exteriorul procesului. Această problemă poate fi rezolvată prin introducerea variabilelor:

```
entity E1 is
  port (A: in NATURAL := 1;
        B : inout NATURAL := 1);
end entity E1;
architecture ARH1 of E1 is
begin
P1: process (A)
  begin
    B <= A + 2;
    B <= B + 3;
    B <= B * 2;
    B <= B + 1; -- Numai această ultimă asignare are loc
end process P1;
end architecture ARH1;
-- Rezolvarea problemei prin introducerea de variabile
architecture ARH2 of E1 is
begin
P2: process (A)
  variable B_VAR: NATURAL;
  begin
    B_VAR := A + 2;
    B_VAR := B_VAR + 3;
    B_VAR := B_VAR * 2;
    B <= B_VAR + 1;
end process P2;
end architecture ARH2;
```

Variabilele sunt asemănătoare semnalelor, însă cu deosebirile expuse mai sus. Datorită acestor caracteristici, ele pot fi utilizate în anumite aplicații în care utilizarea semnalelor nu poate fi satisfăcătoare. De exemplu, ele pot fi utilizate pentru descrierea algoritmilor în interiorul proceselor.

Întrucât variabilele sunt limitate numai la procese, ele sunt declarate în interiorul proceselor (în zona de declarații a proceselor) și nu pot fi folosite în afara acestora. O declarație de variabilă seamănă cu declarația de semnal, cu singura diferență că se folosește cuvântul cheie **variable**, în locul cuvântului cheie **signal**.

Asignarea de valori unei variabile se face prin intermediul simbolului „:=”. Instrucțiunea de asignare de valori unei variabile modifică pe loc valoarea acelei variabile (instantaneu - nu mai are loc amânarea

executării sale efective până la suspendarea procesului) și fiecărei variabile i se pot asigna noi valori ori de câte ori este necesar.

O variabilă poate fi declarată ca având orice tip sau subtip posibil, atât constrâns cât și neconstrâns:

```
variable MEM is array (NATURAL range<>, NATURAL range<>) of
STD_LOGIC;
variable DELTA1, DELTA2: TIME;
variable RAM1: MEM (0 to 1023, 0 to 7);
```

Valoarea inițială a unei variabile poate fi dată de o expresie statică globală. Expresia trebuie să fie de același tip ca și variabila însăși:

```
variable COND: BOOLEAN := TRUE;
```

În exemplul de mai jos, se prezintă mai întâi variabile cu nume simple, apoi variabile cu nume parțiale (*slice names*) și în final variabile cu nume indexate.

```
variable X, Y: REAL;
variable A, B: BIT_VECTOR (0 to 7);
-- Variabile cu nume simple
X := 108.0;
A := B;
A := "11110000";
-- Variabile cu nume parțiale
A(3 to 6) := ('1', '1', '1', '1');
A(0 to 5) := B(2 to 7);
-- Variabile cu nume indexate
A(7) := '0';
B(0) := A(6);
```

Revenind la un exemplu anterior, să vedem modificările care apar în cazul introducerii variabilelor:

```
signal A, B, C, D, E: INTEGER;
process (C, D)
variable A_VAR, B_VAR, E_VAR: INTEGER := 0;
    begin
        A_VAR := 2;                -- Instrucțiunea 1
        B_VAR := A_VAR + C;        -- Instrucțiunea 2
```

```

A_VAR := D + 1;           -- Instrucțiunea 3
E_VAR := A_VAR * 2;       -- Instrucțiunea 4
A <= A_VAR;               -- Instrucțiunea 5
B <= B_VAR;               -- Instrucțiunea 6
E <= E_VAR;               -- Instrucțiunea 7
end process;
```

Să presupunem din nou că, inițial, toate cele 5 semnale (A, B, C, D și E) au valoarea 1 ($A = 1$, $B = 1$, $C = 1$, $D = 1$ și $E = 1$). La un anumit moment de timp, valoarea semnalului D se modifică de la 1 la 2. Acest eveniment declanșează activarea procesului, pentru că semnalul D se află pe lista de sensibilitate a acestuia. Prin urmare, instrucțiunile din cadrul procesului vor fi executate secvențial, după cum urmează:

Instrucțiunea 1 ($A_VAR := 2$;): variabila A_VAR ia valoarea 2. În continuare, semnalele își păstrează aceleași valori ca la activarea procesului ($A = 1$, $B = 1$, $C = 1$, $D = 2$ și $E = 1$; $A_VAR = 2$, $B_VAR = 0$ și $E_VAR = 0$).

Instrucțiunea 2 ($B_VAR := A_VAR + C$;): variabila B_VAR ia valoarea ($A_VAR + C = 3$). În continuare, semnalele își păstrează aceleași valori ca la activarea procesului ($A = 1$, $B = 1$, $C = 1$, $D = 2$ și $E = 1$; $A_VAR = 2$, $B_VAR = 3$ și $E_VAR = 0$).

Instrucțiunea 3 ($A_VAR := D + 1$;): variabila A_VAR ia valoarea ($D + 1 = 3$). Această asignare va „suprascrie” (sau se mai poate spune că va înlocui) valoarea precedentă a variabilei A (cea din cadrul instrucțiunii 1). În continuare, semnalele își păstrează aceleași valori ca la activarea procesului ($A = 1$, $B = 1$, $C = 1$, $D = 2$ și $E = 1$; $A_VAR = 3$, $B_VAR = 3$ și $E_VAR = 0$).

Instrucțiunea 4 ($E_VAR := A_VAR * 2$;): variabila E ia valoarea ($A_VAR * 2 = 6$). În continuare, semnalele își păstrează aceleași valori ca la activarea procesului ($A = 1$, $B = 1$, $C = 1$, $D = 2$ și $E = 1$; $A_VAR = 3$, $B_VAR = 3$ și $E_VAR = 6$).

Instrucțiunea 5 ($A <= A_VAR$;): semnalul A este pregătit să ia valoarea $A_VAR = 3$, însă această asignare nu are deocamdată nici un efect asupra valorii semnalului A. În continuare, semnalele își păstrează aceleași valori ca la activarea procesului ($A = 1$, $B = 1$, $C = 1$, $D = 2$ și $E = 1$; $A_VAR = 3$, $B_VAR = 3$ și $E_VAR = 6$).

Instrucțiunea 6 ($B <= B_VAR$;): semnalul B este pregătit să ia valoarea $B_VAR = 3$, însă această asignare nu are deocamdată nici un efect

asupra valorii semnalului B. În continuare, semnalele își păstrează aceleași valori ca la activarea procesului ($A = 1$, $B = 1$, $C = 1$, $D = 2$ și $E = 1$; $A_VAR = 3$, $B_VAR = 3$ și $E_VAR = 6$).

Instrucțiunea 7 ($E \leq E_VAR$): semnalul E este pregătit să ia valoarea $E_VAR = 6$, însă această asignare nu are deocamdată nici un efect asupra valorii semnalului E. În continuare, semnalele își păstrează aceleași valori ca la activarea procesului ($A = 1$, $B = 1$, $C = 1$, $D = 2$ și $E = 1$; $A_VAR = 3$, $B_VAR = 3$ și $E_VAR = 6$).

Instrucțiunea 8 este „ascunsă”: este vorba despre o instrucțiune **wait on** C, D; (știm că prezența listei de sensibilitate este echivalentă cu o instrucțiune **wait on** plasată la sfârșitul procesului). În acest punct, procesul este suspendat și toate asignările de semnale, care până acum au fost doar „pregătite”, vor deveni efective. Prin urmare:

- semnalul A va căpăta valoarea 3 (pregătită în cadrul instrucțiunii 5);
- semnalul B va căpăta valoarea 3 (pregătită în cadrul instrucțiunii 6);
- semnalul E va căpăta valoarea 6 (pregătită în cadrul instrucțiunii 7).

Situația finală va fi deci: ($A = 3$, $B = 3$, $C = 1$, $D = 2$ și $E = 6$).

Deoarece A, B și E nu se află pe lista de sensibilitate a procesului, procesul rămâne suspendat până la o nouă activare a sa, care va fi dată de apariția unui eveniment pe semnalele C sau D (aceste evenimente pot fi provocate de către asignările semnalelor C și D în cadrul altor procese).

În tabelul de mai jos este prezentată o comparație între semnale și variabile.

SEMNALE	VARIABLE
<i>Semnalul</i> are 3 trăsături caracteristice: <ul style="list-style-type: none"> - tip - valoare - timp 	<i>Variabila</i> are numai 2 trăsături: <ul style="list-style-type: none"> - tip - valoare

Există o legătură foarte strânsă între valoare și timp: fiecare semnal are o <i>istorie</i> a valorilor pe care le-a avut în timp, în decursul simulării.	Variabila nu păstrează decât valoarea sa curentă. Nu are <i>istorie</i> .
Atâta timp cât semnalele și variabilele sunt de același tip, ele pot fi asignate reciproc.	

3. Desfășurarea lucrării

- 3.1 Se vor testa cele 2 variante de descriere prin procese pentru BISTABIL_D.
- 3.2 Se vor verifica cele două variante de definire ale arhitecturii pentru entitatea E1. Se vor modifica valorile semnalelor și ale variabilelor și se vor evidenția diferențele.
- 3.3 Se va proiecta și simula sistemul numeric care comandă funcționarea unei firme luminoase care funcționează astfel:
 - a) firma rămâne aprinsă o perioadă de timp $T_A = 5$ secunde.
 - b) firma „pâlpâie” (sistemul de iluminare este aprins și, alternativ, stins de 5 ori) o perioadă $T_B = T_A$
 - c) procesul se reia de la a).
- 3.4 Se va proiecta un sistem logic secvențial care citește date de pe o linie serială și detectează apariția secvenței **0110** din șirul de intrare, afișând numărul de asemenea secvențe detectate. Atenție: în cazul apariției secvenței 0110110, sistemul va detecta secvența dată de 2 (două) ori.