

Limbajul VHDL

Partea 1 – Structura si elemente de baza

S.I. Ing. Vlad-Cristian Miclea

Universitatea Tehnica din Cluj-Napoca


Departamentul Calculatoare


CUPRINS

- 1) Generalitati
- 2) Obiective VHDL
 - Specificare si simulare
- 3) Structura unui program
 - Entitatea
 - Arhitectura
- 4) Tipuri de descriere
 - Descriere structural
 - Descriere comportamentala
 - Descriere flux-de-date
- 5) Obiecte in VHDL
 - Semnale
 - Variabile si constante
 - Tipuri de date si operatori
- 6) Concluzii

Saptamana trecuta

- ASIC
 - Procesoare
 - Microcontrollere
 - GPU
- FPGA
 - Field Programmable Gate Array
 - Circuite reconfigurabile
- Structura unui FPGA
 - CLB
 - LUT
 - Interconexiuni
- Generarea circuitului
 - Sintetizare
 - Translatare
 - Mapare
 - Plasare
 - Rutare






VHDL - INTRODUCERE

VHDL

- VHSIC - **V**ery **H**igh **S**peed **I**ntegrated **C**ircuit
- HDL - **H**ardware **D**escription **L**anguage
- Prima varianta - 1980; standard 1987; extins 1993; variantă 2004; acum **1076/2008**

Cum am putea descrie “**algoritmic**” circuite hardware?

- Descriere folosind diagrame bloc (exemplu sem 1)
 - Probleme la design-uri mari (ex. Conexiuni)
 - Anumite structuri – repetitive, pot fi descrise mai usor “algoritmic”
 - Exemplu: MUX (simplu if); counter (incrementare)
- Limbaje de programare
 - Permit doar executia secventiala a unor instructiuni
 - Can “se termina” executia lor, nu mai exista
 - De obicei se executa pe un circuit fizic/procesor
 - Avem nevoie de o descriere care sa “creeze” circuitul



INTRODUCERE VHDL

HDL: limbaj de descriere a sistemelor electronice hardware

- Contine:
 - structură de blocuri
 - relații
 - interconexiuni
- VHDL definit și integrat în instrumentele CAD (Computer-Aided Design)
- toate instrumentele CAE (Computer-Aided Engineering) - produse cu intrări / ieșiri
- Usor de interpretat si “citit” pentru a fi implementat pt circuite fizice

Atentie: INTOTDEAUNA TREBUIE PRIVIT CA UN LIMBAJ DE DESCRIERE HARDWARE, NU UN LIMBAJ DE PROGRAMARE!!!


- Limbaj de programare – instructiuni – cod masina – ruleaza pe un processor/circuit existent
- Limbaj de descriere – instructiuni – genereaza un nou circuit hardware!



DOMENII DE APLICARE

Obiective VHDL

- **Specificare** sisteme hardware
 - Descrierea functionalitatii/structurii
 - Pregatire pentru etapele de sintetizare + implementare
 - **Simulare** evoluție temporală a descrierilor
 - Instrumentele de simulare – tot structuri VHDL
 - Realizează simularea (“execuția”) codului VHDL în paralel
 - Codul nu descrie modul de proiectare sau de realizare a funcției, ci doar ce trebuie să facă aceasta
-



DOMENII DE APLICARE


Obiective VHDL (continuare)

- **Sinteza logică** în cadrul instrumentelor CAD care integrează VHDL (fază automatizată)
 - Descrierea proiectării unui system
 - Descrierea funcționării
 - Descrierea structurii exacte a fiecărei părți
 - Descrierea realizării finale - interconexiuni de componente logice elementare
- Pornește de la o **descriere VHDL sintetizabilă**
- Conduce la o **schemă logică clasică** (porți logice + bistabile)

STRUCTURA VHDL

Proiectare ierarhică

- model VHDL: pereche entitate + arhitectură





UNITĂȚI DE PROIECTARE

Unități de proiectare primare

- **entitate** (interfața sistemului)
- **specificație de pachet** (vedere externă a posibilităților puse la dispoziție)
- **configurație** (asociere componentă - model)

Unități de proiectare secundare

- **arhitectură** (descrierea sistemului)
 - **corp de pachet** (descrierea internă a funcționalităților)
-

UNITĂȚI DE PROIECTARE

Entitate


```
entity nume_entitate is  
    { generic (listă de parametri generici); }  
    { port (listă de porturi); }  
    { begin  
        listă de instrucțiuni concurente }  
end {nume_entitate};
```



UNITĂȚI DE PROIECTARE

Entitate

- **numele entității** - **unic** în biblioteca respectivă
 - **parametri generici** - pentru a **reutiliza** entitățile
 - **port** - informații pentru **semnale de interfață** (nume, mod, tip, valori inițiale)
 - **mod** - cuvinte rezervate - specifică **direcția** semnalelor
 - mod: **in, out, inout, buffer, linkage**
-



UNITĂȚI DE PROIECTARE

Exemple de entități

- Poartă logică de tip SI cu 2 intrări
entity and2 is
 port (a, b: **in** bit; y: **out** bit);
end and2;
 - Poartă logică de tip SI – numărul intrărilor specificat prin parametru generic
entity or is
 generic (input_no: natural := 2);
 port (input: **in** bit_vector (1 **to** input_no); y: **out** bit);
end or;
-

UNITĂȚI DE PROIECTARE

Exemple de entități

- Multiplexor 2:1

```
entity mux_2_1 is
```

```
    port (i0, i1, s: in bit; y: out bit);
```

```
end mux_2_1;
```

- Bistabil D sincron, cu intrări asincrone prezente

```
entity d_ff is
```

```
    port (d, clk, r, s: in std_logic; q, qn: out std_logic);
```


```
end d_ff;
```



UNITĂȚI DE PROIECTARE

Arhitectură

```
architecture nume_arhitectură of nume_entitate is  
    ... Zona de declarații (tipuri, semnale, constante,  
    funcții, proceduri, componente)  
begin  
    ... Instrucțiuni concurente  
end {nume_arhitectură};
```



UNITĂȚI DE PROIECTARE

Arhitectură

- tipuri de descriere:
 - **structurală** = interconectare de alte “cutii” negre
 - **comportamentală** = funcțională/algoritmica
 - **flux de date** = descriere de interconexiuni
 - **hibridă** = combinații între primele 3
 - la o entitate - mai multe arhitecturi posibile
 - Observație - entitatea și arhitectura trebuie să se găsească în aceeași bibliotecă
-



UNITĂȚI DE PROIECTARE


Arhitectură

- **nume_entitate** trebuie să corespundă cu numele dat entității
- arhitectura face parte din **domeniul concurrent** \Rightarrow **nu** se admit **declarații de variabile**
- funcționalitatea - descrisă de instrucțiuni concurente care se **execută asincron**

UNITĂȚI DE PROIECTARE

Exemple de arhitecturi

- Descrieri pentru circuitul din figură:



```
library IEEE;
```

```
use IEEE.std_logic_1164.all;
```

```
entity LogicF is
```

```
    port (A, B, C: in std_logic; Y: out std_logic);
```

```
end LogicF;
```



UNITĂȚI DE PROIECTARE

Exemple de arhitecturi

- Arhitectură **structurală**

architecture structural **of** LogicF **is**

signal notA, notB, andSign: std_logic;

begin

inv1: inverter **port map** (i => A, o => notA);

inv2: inverter **port map** (i => B, o => notB);

si1: and2 **port map** (i1 => notA, i2 => notB, y => andSign)

sau1: or2 **port map** (i1 => andSign, i2 => C, y => Y);

end structural;



UNITĂȚI DE PROIECTARE

Exemple de arhitecturi

- Arhitectură **comportamentală**
architecture behavioral of LogicF is
begin

```
    fcn: process (A,B,C)
```

```
        begin
```

```
            if (A = '0' and B = '0') then Y <= '1';
```


```
            elsif C = '1' then Y <= '1';
```

```
            else Y <= '0';
```

```
            end if;
```

```
        end process;
```

```
end behavioral;
```



UNITĂȚI DE PROIECTARE

Exemple de arhitecturi

- Arhitectură **flux de date**

architecture dataflow of LogicF is

begin


Y <= '1' when (A = '0' and B = '0') or (C = '1') else '0';


end dataflow;

UNITĂȚI DE PROIECTARE

Exemple de arhitecturi

- Arhitectură **mixtă (hibridă)** pentru înmulțire
 - calea de date - structural
 - controlul - comportamental





UNITĂȚI DE PROIECTARE


Exemple de arhitecturi

- Entitatea pentru înmulțire

entity inmultire **is**

port (clk, reset: **in** bit; deinmultit, inmultitor: **in** integer;
produs: **out** integer);

end entity inmultire;



UNITĂȚI DE PROIECTARE

Exemple de arhitecturi

■ Arhitectura mixtă pentru înmulțire

architecture mixta **of** inmultire **is**

signal produs_partial, produs_total: integer;

signal ctrl_unit_aritm, enable, bit_i, pl: bit;

begin

unit_aritmetica: **entity** work.unitate_aritmetica(behavior)

port map (intrare => deinmultit, intrare_pi => produs_total, suma => produs_partial, control_adunare => ctrl_unit_aritm);


rezultat: **entity** work.registru(behavior)

port map (d => produs_partial, q => produs_total, en => enable, reset => reset);

deplasare: **entity** work.registru_deplasare(behavior)

port map (d => inmultitor, q => bit_i, load => pl, clk => clk);

produs <= produs_total;



UNITĂȚI DE PROIECTARE

Exemple de arhitecturi

■ Arhitectura mixtă pentru înmulțire (continuare)

control: **process is**

-- declarații de variabile pentru secțiunea de control

begin

-- instrucțiuni secvențiale pentru asignarea de valori semnalelor de

-- control

wait on clk, reset;

end process control;

end architecture mixta;



UNITĂȚI DE PROIECTARE

Specificație de pachet

package nume_pachet **is**

definiții;

. . . -- conținutul pachetului;

declarații;


end nume_pachet;



UNITĂȚI DE PROIECTARE

Specificație de pachet

- ce exportă pachetul prin specificație:
 - obiecte (semnale, constante, fișiere, variabile partajate)
 - tipuri și subtipuri
 - subprograme (funcții și proceduri)
 - declarații de componente și alias-uri
 - specificații sau declarații de attribute
 - specificații de conectare
 - clauze **use**
- **utilizarea pachetului:**
- **use** biblioteca.nume_pachet.all



UNITĂȚI DE PROIECTARE

Exemplu de specificație de pachet

- tipuri și subtipuri, obiecte, subprograme

package tip is

subtype byte is std_logic_vector (7 **downto** 0);

-- creează un subtip pt. un vector de 8 biți

constant clear : byte := (**others** => '0');

-- constantă inițializată la 0

procedure reg8 (reset, clk : **in** std_logic; data_in : **in** byte;

Qout : **out** byte);

-- registru de memorare


end tip;



UNITĂȚI DE PROIECTARE

Corp de pachet

```
package body nume_pachet is  
{declarații interne}  
...      -- subprograme;  
end nume_pachet;
```



UNITĂȚI DE PROIECTARE

Corp de pachet

- este **unic**
- conține **algoritmii** (**strict secvențiali**) pentru subprograme
- face parte din **domeniul secvențial** - **nu se pot declara semnale**
- **declarații interne utilizate local** - nu sunt vizibile nici măcar din propria specificație
 - tipuri și subtipuri
 - constante, fișiere, alias-uri
 - subprograme



UNITĂȚI DE PROIECTARE

Exemplu de corp de pachet

- subprogramul reg8 din specificația pachetului tip **package body** tip is

```
procedure reg8 (reset, clk : in std_logic; data_in : in byte;  
                Qout : out byte) is
```

```
  begin
```

```
    if reset = '1' then Qout <= clear;
```

```
    elsif clk = '1' and clk'event then Qout <= data_in;
```


```
    end if;
```

```
  end reg8;
```

```
end tip;
```

OBIECTE IN VHDL

- Constante si variabile (mai putin utilizate)
- **Semnale** – specifice sistemelor hardware
 - Modelează informația care tranzitează între componente (legătură fizică prin fire)
 - Există tot timpul Pot modela intrari/iesiri sau informatii intermediare
 - Pilot (driver) de semnal:





SEMNALE

Comunicație

- procesul comunicării - implică **transmiterea informației**: sursă - destinație
 - **semnal** - purtător de informație
 - în general - semnal = fenomen fizic care se poate modifica în timp și/sau în spațiu, iar modificările se pot specifica prin instrucțiuni formale
 - semnale: electrice, mecanice, acustice, optice ...
-



SEMNALE

Clasificarea semnalelor (și în VHDL)


- **externe** - purtătoare de informație între dispozitive
 - reprezintă interfața
 - în VHDL se declară **numai în entitate**
 - **interne** - purtătoare de informație în interiorul dispozitivelor
 - nu sunt vizibile
 - în VHDL se declară **numai în arhitecturi**
-



SEMNALE

Semnale electrice

- rol esențial în orice dispozitiv electronic
 - permit **analizarea relațiilor temporale**
 - în VHDL semnalele conțin și informații prezente și informații viitoare (istoria - history)
 - linii de semnal:
 - singulare (de ex.: Clock) - o sigură valoare binară
 - multiple (magistrale) - combinație de valori binare (vectori de biți)
-



SEMNALE

Semnale în VHDL


- în VHDL semnalul = corespunde reprezentării hardware a conceptului de purtător de informație
 - **reprezentarea** = structură de date simplă sau complexă, funcție de tipul datelor purtate de semnal
 - **declarațiile** de semnal - în domeniul **concurrent** (entitate și arhitectură)
-



SEMNALE

Semnale în VHDL

- acces la valori trecute, prezente și viitoare - prin **pilot (driver)** de semnal
 - se memorează evenimentele care indică o **schimbare de valoare** la un moment de timp bine definit
 - pot fi **modificate numai valorile** (evenimentele) **viitoare**
-



SEMNALE

Semnale în VHDL

- operația de **atribuire a unei valori** se poate realiza:
 - prin conectare la un port de ieșire a unei componente
 - în domeniul concurent (corespunde descrierii flux de date)
 - în domeniul secvențial



SEMNALE


Declaraarea semnalelor

■ semnale externe

- **port** - canal de comunicare dinamică între o entitate (sau un bloc) și mediul înconjurător
- caracteristici:
 - **nume**
 - **mod** - sensul fluxului de informație
 - **tip**
 - eventual **valoare inițială**

■ semnale interne

- cuvânt cheie **signal**
- fara declaratie de mod



SEMNALE

Vizibilitatea semnalelor


- determinată de **locul declarației**
- **reguli:**
 - semnal declarat în pachet - văzut de unitățile de proiectare care utilizează pachetul
 - orice port - văzut în toate arhitecturile entității
 - semnal declarat în zona de declarații a arhitecturii - văzut numai în arhitectura respectivă
 - semnal declarat într-un bloc din arhitectură - văzut doar în acel bloc



SEMNALE

Asignarea semnalelor

- instrucțiunile de asignare de valori **modifică valoarea viitoare** (modifică piloții)
- simbolul asignării: **<=** (“primește”)
- **element de formă de undă** = o pereche valoare + **after** + întârziere
- valoare
 - tip compatibil cu semnalul
 - poate fi:
 - constantă
 - rezultatul unei expresii



SEMNALE

Asignarea semnalelor

■ întârzieri

- obligatoriu de tip **Time**
- apar obligatoriu în **ordine crescătoare**

■ Exemplu:

- $Y \leq X$ after 10 ns, '1' after 20 ns, '0' after 30 ns;

■ întârziere nulă (delta)

- nu există dispozitive fizice care nu au timpi de propagare a semnalelor electrice (întârzieri)
- întârziere delta - **reperezintă o cauzalitate** –
este o intarziere nula pt simulare



PARAMETRI GENERICI

Scop

- transmiterea unei **informații statice** unui bloc
 - blocuri generice = blocuri parametrizate
 - în interiorul blocurilor
 - văzuți ca și constante
 - manipulați ca și constante
 - pot fi utilizați în mod dinamic
-



PARAMETRI GENERICI

Blocuri generice

- entitate
 - se poate compila
 - se găsește în bibliotecă
 - perechea entitate/arhitectură nu se poate simula
 - bloc intern declarat cu instrucțiunea **block**
 - nu poate fi instanțiat din exteriorul arhitecturii în care se găsește și nici din interior
 - se poate instanția doar în momentul declarării
-



PARAMETRI GENERICI

Parametri declarați generici

- dimensiuni de obiecte complexe (vectori, magistrale ...)
 - iteratori pt. bucle **for**
 - parametri de temporizare:
 - întârzieri
 - timp de setup
 - timp de hold
 - timpi de comutare
-



PARAMETRI GENERICI

Sintaxa


```
generic (parametru1 {, alt_parametru} : tip_parametru  
    {:= valoare_implicită};  
    parametru2 {, alt_parametru} : tip_parametru  
    {:= valoare_implicită};  
    .....  
    parametruN {, alt_parametru} : tip_parametru  
    {:= valoare_implicită});
```



PARAMETRI GENERICI

Exemplu

```
POARTA_ȘI_NU: block
generic (nr_intrări: Natural := 3);
port (intrări: in Bit_Vector (1 to nr_intrări);
      ieșire: out Bit);
generic map (nr_intrări => 4); -- Instanțierea unei porți ȘI-NU cu 4 intrări
begin
--Zona de instrucțiuni din cadrul blocului
process (intrări)
  variable V: Bit := '1';
  begin
    for I in 1 to nr_intrări loop
      V:= V nand intrări(I);
    end loop;
    ieșire <= V;
  end process;
end POARTA_ȘI_NU;
```



CONSTANTE

Scop

- informație statică declarată în interiorul modelului → arhitectură
 - valoare de inițializare care nu mai poate fi modificată
 - tipul valorii de inițializare
 - identic cu cel din declarație
 - nu poate fi de tip acces sau fișier
 - declarare de constantă cu valoare amânată - în specificație de pachet
-



Concluzii

- Limbajul VHDL
 - Generalitati
 - Domenii de aplicare – specificare, simulare, sinteza
- Structura unui program VHDL
 - Structura ierarhica
 - Entitate
 - Arhitectura
 - Structurala vs comportamentala vs flux-de-date
- Obiecte in VHDL
- Semnale
- Parametrii generic, constante

Multumesc pt atentie!