
MEMORII SEMICONDUCTOARE


Memorii semiconductoare

- Se bazează pe celula de memorare definită ca un dispozitiv care înmagazinează (memorează) un bit de informaţie.
- O aranjare logică a celulelor de memorare duce la conceptul de circuit de memorie.
- Memorie NxM
- N cuvinte -> N semnale de selectie
- K=log₂N semnale de adresa



Arhitectura de memorie 1D


2D Memory Architecture



- Circuitele de memorie integrate cuprind:
 - matricea de celule
 - decodificatoare
 - circuite amplificatoare

circuite pentru controlul operaţiilor efectuate asupra celulelor

de memorare



Se împart în două mari categorii:


- Volatile
 - memorii cu citire-scriere (RAM Random-Access Memory):
 - statice (SRAM Static Random Access Memory)
 - dinamice (DRAM Dynamic Random Access Memory)
 - adresabile prin continut (CAM Content-Addressable Memory)

Nevolatile

- memorii doar cu citire (ROM Read-Only Memory) :
 - permanente (ROM Read-Only Memory)
 - programabile (PROM Programmable Read-Only Memory)
 - reprogramabile (REPROM REProgrammable Read-Only Memory)
 - » ştergere pe bază de raze X (UVEPROM Ultraviolet Erasable Programmable Read-Only Memory)
 - » ştergere electrică (EEPROM Electrically Erasable Programmable Read-Only Memory)


Memorii cu acces aleator (RAM)

- diagramele de timp specifică anumite intervale temporale strict necesare desfăşurării corecte a operaţiilor asupra celulelor de memorie (read and write cycle timings)
- ciclul de citire
- ciclul de scriere
- Select indică dacă celula de memorie a fost selectată sau nu
- Control indică dacă este o operație de citire sau scriere




https://binaryterms.com/internal-memory-in-computer-architecture.html

Ciclul de citire




Ciclul de scriere





Pentru circuitele DRAM

 semnalul de selecţie circuit CE (Chip Enable) este înlocuit de două semnale de permisiune pentru accesul la liniile matricii de celule (semnalul RAS - Row Access Strobe) şi respectiv la coloanele matricii (semnalul CAS - Coloumn Access Strobe), semnale ce sunt folosite si pentru logica de reîmprospătare a informaţiei



- Circuitele DRAM necesită un ciclu suplimentar de reîmprospătare
- Avantajul circuitelor DRAM este capacitatea mare de integrare in detrimentul timpului de acces marit.
- Circuitele SRAM prezinta un timp de acces mic insa capacitatea de integrare este redusa.






Un modul tipic de memorie


Organizat ca un tablou de circuite LSI, pentru a se obţine capacitatea dorită de memorare (exprimată în numar de biţi, număr calculat ca numărul de cuvinte de memorie înmulţit cu numărul de biţi ai unui cuvânt de memorie; se foloseşte tradiţional exprimarea capacităţii de memorare şi în număr de octeţi)

 Celulele de memorie conectate la aceeaşi linie de selecţie de adresă constituie un cuvânt de memorie. Lungimea cuvântului de memorie variază, dar de obicei este multiplu de octet (byte).



- Pe lânga adresare, este nevoie de scrierea/citirea informaţiei în/din memorie.
- Aceste trei elemente: celula de memorie, adresarea şi citirea/scrierea, determină configuraţia celulei de memorie.

Celula de memorie SRAM




Celula de memorie SRAM CMOS

Bistabil realizat cu tranzistoarele M_1 , M_2 , M_3 și M_4 . Se foloseste linia SELECT pentru selecție. Liniile DATA și ¬DATA sunt folosite pentru realizarea citirii și scrierii în celula de memorie.

Celula este citită prin emiterea de semnal ridicat pe intrarea SELECT care deschide tranzistoarele M₅ si M₆ fapt care permite citirea celulei de memorie.


Scrierea este realizată prin emiterea de semnal ridicat pe intrarea SELECT care deschide tranzistoarele M₅ si M₆ fapt care permite inscrierea celulei de memorie.




Data


Data

Celula de memorie DRAM MOS cu trei tranzistori



cu un tranzistor







Celula de memorie DRAM MOS cu un tranzistor

Ciclul de citire: după activarea liniei WS (selecţie cuvânt), sarcina de pe condensatorul C modifică potenţialul pe linia DATA, acesta fiind sesizat de un amplificator


Ciclul de scriere: în condiţiile activării liniei WS, condensatorul C se va încărca de la potenţialul liniei DATA, prin tranzistorul M₁

Operaţia de citire este distructivă, celula trebuie să fie reîncărcată după fiecare ciclu de citire. Aceasta implică timpi adiţionali şi circuite de amplificare suplimentare.





Organizarea circuitului integrat de memorie




Blocuri funcţionale:

- matricea de celule de memorie
- circuite de decodificare a adreselor pentru selectarea celulei
- un semnal de selecţie a circuitului integrat (chip select)
- amplificatoare pentru scriere
- amplificatoare pentru citire
- circuite tampon pentru ieşiri, de tip open-collector sau cu trei stări, pentru posibilitatea interconectării circuitelor
- pentru celulele MOS dinamice se prevede suplimentar circuitul de reîmprospatare

CAM Introducere


- dispozitive de cautare hardware; pe liniile de date se introduce cuvantul pentru care se face cautarea, memoria furnizand adresa locatiei care contine cuvantul respectiv
- constructie:
 - memorie RAM
 - circuite de comparare
- aplicabilitate:
 - echipamente pentru retele de calculatoare
 - cache procesoare
 - acceleratoare pentru baze de date
- clasificare:
 - binare (memoreaza si cauta starile '0' si '1')
 - ternare (memoreaza si cauta starile '0', '1' si 'X')

Arhitectura CAM



- 2ⁿ*m celule CAM
- Celula CAM contine circuite pentru memorarea si compararea informatiei
- Liniile search transmit celulelor CAM cuvantul care trebuie comparat
- Liniile match indica daca s-a gasit sau nu o corespondenta intre cuvantul transmis de liniile search si adresa de memorie corespunzatoare

Starea logica 1 a liniei match defineste gasirea unei corespondente intre cuvantul care trebuie comparat si locatia respectiva de memorie; lipsa acestei corespondente este reprezentata de starea logica 0




Codificatorul genereaza adresa locatiei de memorie pentru care sa gasit o corespondenta

Pentru liniile search si match se folosesc drivere si respectiv amplificatoare

Semnalul precharge seteaza toate liniile match in '1'

Semnalul activate permite transmiterea starii liniei la codificator




- Toate liniile match sunt preincarcate la valoarea logica 1prin activarea semnalului precharge
- 2. Driverele liniilor search transmit informatia care trebuie regasita

- 3. Celulele CAM pentru care exista corespondenta cu informatia aflata pe liniile search sau memoreaza starea X nu vor afecta starea logica a liniilor match; celulele CAM pentru care nu exista corespondenta cu informatia aflata pe liniile search vor comuta liniile match in '0'. Astfel, daca un singur bit al unui cuvant memorat este diferit de linia search, linia match va fi in '0'; liniile match sunt in '1' doar daca toti bitii cuvantului corespund liniilor search
- $\overline{\mathrm{SL}}_{\mathrm{m-1}}$ $\mathrm{SL}_{\mathrm{m-1}}$ $\overline{\mathrm{SL}}_{\mathbf{m-2}}$ $\mathrm{SL}_{\mathbf{m-2}}$ search line 4. Codificatorul ML_0 genereaza 00...0 ${
 m V}_{
 m DD}$ $_{ullet}$ adresa CAM cell locatiei de ML_1 00...1match ENCODER memorie address match line pentru care ${
 m V}_{
 m DD}$ $_{
 m f}$ informatia ML_2n_{-1} 11...1memorata search line corespunde precharge activate match line driver amplifier informatiei cautate


data

Celula de memorie CAM binară



- Compusa dintr-o celula de memorie si circuitele pentru comparare
- Daca DATA='0' si SL='0', M₁ si M₄ blocate, ML='1'
- Daca DATA='1' si SL='1', M₂ si M₃ blocate, ML='1'
- Daca DATA='0' si SL='1', M₃ si M₄ conduc, ML='0'
- Daca DATA='1' si SL='0', M₁ si M₂ conduc, ML='0'
- ML = DATA XNOR SL


Celula de memorie CAM ternară



 Celula de memorie contine starea suplimentara X care presupune ca informatia transmisa pe liniile DATA si DATA\ este '0' motiv pentru care M₁ si M₃ sunt blocate, linia ML fiind '1' indiferent de starea liniilor search


Memoria ROM realizată cu tranzistoare MOS

- matrice formată din linii şi coloane, ieşiri ale unor decodificatoare de adrese
- la fiecare intersecţie a unei linii cu o coloană, poate fi generată sau nu prin creştere epitaxială o poartă oxid după cum trebuie memorate valori logice '1' sau '0'



Memorii PROM

- Există două metode de bază pentru programarea celulelor:
- Fiecare celulă încorporează o legătură metalică (un fuzibil) la unul dintre electrozii săi. În timpul procesului de programare, această legătură poate sau nu să fie străpunsă, prin aplicarea unui impuls ridicat şi de o durată specificată. Linia străpunsă defineşte o stare, cea nestrapunsă o altă stare a celulei de memorare.




 Fiecare celulă din matrice posedă un electrod, nerealizat înaintea programării. În timpul programării, prin intermediul curentului de programare, se generează o migrare indusă în avalanşă, care realizează o cale conductivă către acel electrod, definindu-se astfel o stare pentru realizarea căii conductive, şi alta pentru nerealizarea ei.

Memorie PROM cu tranzistor bipolar

metal electrod emitor


Schema şi structura transversală a unei celule de memorie PROM realizată cu un tranzistor bipolar.



Baza tranzistorului este conectată la linia selectată prin adresare (linia matricii), colectorul la tensiunea de alimentare $V_{\rm CC}$, iar emitorul este conectat prin intermediul fuzibilului la linia de date (coloană a matricii). Rezistivitatea fuzibilului este controlată prin procesul de dopare, astfel ca la apariţia unui curent de emitor de 25mA, fuzibilul să fie străpuns, formându-se o insulă izolatoare care face imposibilă reconectarea.


Tranzistorul în conducție implementează informația '1', iar tranzistorul în stare blocată reprezintă bitul '0'

Memorie PROM realizată cu tranzistor MOS



- poarta este legată la linia de selecţie, drena la tensiunea liniei de date, iar sursa este legată către masă prin intermediul fuzibilului
- tranzistorul în conducţie implementează informaţia '1', iar tranzistorul în stare blocată reprezintă bitul '0'


Memorii REPROM



Un exemplu de realizare a celulei de memorie REPROM îl constituie dispozitivul MOS cu stocare de sarcină şi poartă flotantă (*floating-gate avalanche-junction MOS charge-storage device*).

Figura reprezintă simbolul dispozitivului cu canal de tip p, cu poartă flotantă, şi o secţiune transversală a acestui dispozitiv, ce constituie o celulă de memorie REPROM

Dacă din exterior se aplică (o perioadă limitată) un câmp de potențial ridicat negativ între electrozii drenei și sursei joncțiunea drenă-substrat va fi puternic polarizată și se va produce fenomenul de avalansă, electronii din substratul de bază fiind puternic accelerați înspre drena de tip **p**.



O parte din aceşti electroni vor străpunge stratul subţire de oxid ce desparte poarta de substrat, în poartă acumulându-se o sarcină negativă. La oprirea câmpului de polarizare, această sarcină stocată în poartă va rămâne acolo, din cauza stratului izolator. Se crează astfel un strat invers între sursă şi drenă, schimbânda-se astfel regimul de conductanţă între sursă şi drenă. Acumularea de sarcină în poartă semnifică din punct de vedere logic informaţia '0', iar absenţa sarcinii semnifică '1'.


Ștergerea informației se poate face în doua moduri. Memoria REPROM cu ștergerea pe bază de raze X, numită UVEPROM. Prin expunerea circuitului integrat la o sursa de ultraviolete (lucru posibil datorită existenței unei ferestre de cuart), se generează un fotocurent ce va descărca poarta flotantă de

aplică la acest electrod un potențial negativ, ce va avea ca efect

acumularea în poarta flotantă de goluri care se vor combina cu

electronii existenți, descărcând-o de sarcina negativă.







Probleme propuse

- Sa se proiecteze un bloc de memorie RAM static avand urmatorii parametri:
 - -capacitate: 16384*8
 - -structura: 8 biti
 - -adresa de inceput: C000H
 - -circuite de memorie: 2048*4
 - magistrala sistemului: 16 linii de adresa, 8
 linii de date, RD\, WR\
 - blocul de memorie incarca magistrala sistemului cu o sarcina HCT


- Bloc de memorie
 - capacitate: 16384*8
 - structura: 8 biti
 - circuite de memorie: 2048*4
- Pas 1
 - -Extindere dimensiune cuvant folosind conectare seriala a circuitelor de memorie






16k*8


- Pas 2:
 - Extindere adancime memorie folosind conectare paralela a circuitelor de memorie






 Folosindu-se 8 blocuri de memorie de 2048*8 se obtine un bloc de memorie de 16384*8

- Bloc de memorie:
 - -capacitate: 16384*8
 - –adresa de inceput: C000H
 - -magistrala sistemului: 16 linii de adresa, 8 linii de date, RD\, WR۱
- 16 linii de adresa (A0...A15)
 - poate adresa o memorie de pana la 65536*8 (64k*8)
- blocul de memorie: 16384*8 (16k*8)
 - foloseste 14 linii de adresa (A0...A13)
- adresa de inceput: C000H
 - selectia va fi decisa de A14 si A15 (DCD va fi activat cu 0 logic doar cand blocul este selectat)
 - C000H = 1100 0000 0000 0000 A14 A15



64k*8



Probleme propuse

- Sa se proiecteze un bloc de memorie RAM static avand urmatorii parametri:
 - -capacitate: 32768*16
 - -structura: 16 biti
 - -adresa de inceput: 8000H
 - -circuite de memorie: 4096*4
 - -magistrala sistemului: 16 linii de adresa, 16 linii de date, RD\, WR\
 - blocul de memorie incarca magistrala sistemului cu o sarcina HCT