

Laboratorul 3

Introducere în Arhitectura Zynq: Manipularea perifericelor folosind Sistemul de Procesare

1. Noțiuni generale legate de sistemele bazate pe Zynq si diferența față de alte sisteme de calcul

Sistemele de tipul System-on-Chip (SoC) reprezintă o inovație majoră în proiectarea sistemelor de calcul moderne, reunind într-un singur cip toate elementele necesare pentru realizarea unui sistem complet cum ar fi procesorul, memoria, interfețe de comunicare și metode de accelerare hardware precum logica programabilă. SoC-urile moderne reduc complexitatea hardware, dimensiunea cipului, costurile de producție ale sistemului și eficiența energetică prin eliminarea nevoii de a integra componente separate pe un cablaj (PCB). Un exemplu de SoC îl reprezintă cel prezent pe plăcile Zybo 7000 sau Zybo-Z20, care combina sinergic puterea de procesare a unui procesor cu flexibilitatea unui FPGA modern.

Un SoC modern include mai multe subsisteme esențiale:

- **Sistemul de procesare (PS)** – în cazul Zynq aceasta componentă este reprezentată de un procesor dual-core Cortex-A9 ARM care oferă performanță de procesare ridicată și suport pentru sisteme de operare complexe cum ar fi sistemul de operare Linux. Mai mult pentru eficientizare procesorul are cache-uri de nivel 1 și 2, o unitate de management a memoriei (MMU) și o unitate de control a snoop-ului (SCU) care ajută menținerea coerenței cache-ului între nuclee pentru a asigura o viteză de procesare cât mai mare. Această componentă, SCU, este importantă deoarece se asigură că toate nucleele din sistem au acces la aceeași versiune a datelor, iar atunci când un nucleu modifică o informație în cache, SCU trimite semnale către celălalt nucleu pentru a actualiza sau a invalida datele din cache-ul lor, un proces cunoscut sub numele de snooping. De asemenea, SCU gestionează și accesul la cache-ul de nivel 2 care este partajat între nuclee și se asigură că accesările la cache sunt corecte și coerente.
- **Logica Programabilă (PL)** – Sistemul Zynq are integrat un FPGA care permite implementarea unor componente/funcționalități personalizate cum ar fi drivere de motoare, interfețe de comunicare care nu se găsesc pe această placă sau acceleratoare hardware pentru procesarea paralelă a semnalelor/imaginilor sau pentru calcule complexe care ar putea rula încet sau ar încetini un procesor tradițional. De asemenea, logica programabilă poate fi utilizată și pentru a implementa procesoare soft cum ar fi MicroBlaze. Aceste procesoare mai pot fi folosite pentru taskuri mai puțin intensive cum ar fi filtrări de bază pe semnale înainte de a fi procesate pe ARM, sisteme de criptare care nu necesită resursele Cortexului A9, sisteme de control precum PID etc.
- **Interfețe de comunicare** – SoC-ul oferă o gamă variată de interfețe de comunicare între placă și alte dispozitive sau periferice. Printre acestea se numără USB, Ethernet, UART, I2C și SPI.

Integrarea componentelor de pe Zynq permite o comunicare rapidă între procesor și FPGA cu o latență scăzută, prin intermediul interfețelor de tip AXI (advanced eXtensible Interface). De asemenea, întrucât elementele Zynq sunt interconectate pe același cip spre deosebire de sisteme în care FPGA-ul și procesorul sunt conectate fizic prin fire sau interfețe, în dispozitivele Zynq de tip SoC eficiența energetică este mult mai bună, dimensiunea fizică a dispozitivelor este mai mică și costurile de producție sunt mai mici. Prezența PL-ului în Zynq oferă flexibilitatea de a personaliza hardware-ul pentru a îndeplini cerințe specifice, fără a compromite performanța sistemului. Spre deosebire de soluțiile în care există doar FPGA, cu un procesor este implementat în logica

programabila, cum ar fi Microblaze, sistemele bazate pe Zynq SoC beneficiază de performanța ridicată a unui procesor ARM dedicat care poate rezolva taskuri complexe cu algoritmi sofisticati în timp real și pe care se poate rula un sistem de operare complex precum Linux.

Mai mult în comparație cu sistemele care utilizează doar un procesor avansat, Zynq oferă avantajul suplimentar al logicii programabile care poate fi utilizat pentru taskuri de accelerare hardware care ar consuma multe resurse și ar dura mult timp dacă ar fi implementate doar în software. În Figura 3.1, preluată din [1], se poate observa schema bloc generală a unui sistem Zynq SoC cu componentele sale principale: PS, PL și interfețe de comunicare.




Figura 3.1. Diagrama bloc a unui system Zynq SoC [1]

Așadar plăcile bazate pe Zynq aduc o valoare considerabilă în dezvoltarea de sisteme embedded, oferind o serie de avantaje față de sistemele clasice bazate doar pe procesor sau doar pe FPGA cum ar fi: performanța superioară, flexibilitate, eficiența energetică și cost redus. Avantajele unui astfel de sistem de calcul cu o arhitectură SoC integrată care oferă o combinație de putere de procesare și logică programabilă permite crearea de aplicații inovative în domenii precum procesarea semnalelor/imaginilor, automatizări industriale și aplicații de inteligență artificială.

2. Crearea unei Aplicații care Manipulează Elemente de Intrare/Ieșire din PS

2.1 Proiectarea Hardware a Sistemului

Pentru realizarea acestei aplicații vom avea nevoie de o placă cu cipul Zync și mediile de dezvoltare Vivado 2024.1 și Vitis 2024.1. Creați un nou proiect și numiți-l GPIO_PS_Zynq. Proiectul trebuie să fie de tipul RTL Project precum se poate observa în Figura 3.2

Figura 3.2. Crearea unui nou proiect de tip RTL Project

Apăsați butonul **Next** si in următoarea fereastră selectați tabul **Boards** si selectați placa pentru care faceți proiectul, in mod similar cum ați făcut si in laboratorul 1 si cum a fost ilustrat in Figura 1.11. Apăsați apoi butoanele **Next** si apoi **Finish**. După ce ați creat proiectul, in noul proiect gol, dați click pe butonul **Create Block Design** din Flow navigator si in noua fereastră care apare puteți lasă numele implicit, design_1, așa cum se vede in Figura 3.3




Figura 3.3 Dați click pe opțiunea **Create Block Design** si in noua fereastră apăsați **OK**

Apăsați pe butonul „+”, care arata ca in Figura 3.4, in noua fereastră afișată pentru a adăuga componentele (IP-urile) de care avem nevoie. Cuvântul „IP” vin din engleza si se refera la „Intellectual Property”.




Figura 3.4 Adăugarea modulelor in Block designul gol creat

In noua fereastră care apare după apăsarea butonului „+”, in bara de căutarea (search) scrieți numele procesorului si anume „Zynq”, in momentul in care va apare aceasta componenta, ca in Figura 3.5, dați dublu click pe ea pentru a-l adăuga la designul vostru.




Figura 3.5 Adăugarea unei componente Zynq la Block Design

După adăugarea acestei componente, dați click pe opțiunea **Run Block Automation**, pentru a va asigura ca Zynq PS este configurat corect si ca toate conexiunile necesare sunt realizate automat, astfel încât sa puteți continua dezvoltarea designului fără a fi nevoie sa configurați manual fiecare componenta si interfața. Aceasta opțiune va apărea **fie cu verde in partea de sus** a proiectării hardware sau va trebui sa **dați click dreapta** sa o selectați. In Figura 3.6 apar ambele variante.




Figura 3.6. Opțiunea Run Block Automation va trebui selectata după adăugarea IP-ului

După apăsarea Run Block Automation va apărea o noua fereastră unde vor trebui setate opțiunile similar ca in Figura 3.7, iar apoi apăsați butonul OK. După acest pas veți observa ca designul nostru s-a schimbat si acum sunt puse interfețe externe precum DDR si FIXED_IO.




Figura 3.7 Configurația care trebuia făcută după apăsarea pe Run Block Automation

In continuare vom adaug un modul GPIO apăsând pe simbolul „+” din bara de opțiuni a diagramei prezentata in Figura 3.8.




Figura 3.8. Adăugați un nou IP apăsând pe simbolul in forma de “+”

În noua fereastră scrieți în bara de căutare GPIO (prescurtarea de la „general purpose input output”), și selectați componenta AXI GPIO și dați dublu click pe ea pentru a o importa în designul vostru. După ce ați importat componenta trebuie să o configurați. În Vivado, AXI GPIO are opțiunea **Enable Dual Channel** care permite activarea a două canale ce pot fi configurate fiecare în parte fie ca intrări sau ieșiri, fiecare configurație fiind independentă de cealaltă. În cazuri simple în care nu este nevoie de multiple seturi de GPIO, Dual Channel va fi dezactivat. În cazul în care se activează canalul dublu vom avea 2 seturi de pini care vor comunica pe aceeași interfață AXI, dar fiecare canal va avea proprii lui registre de control și de date. În funcție de configurația fiecărui canal, AXI GPIO va expune două seturi de adrese pentru registrele de date corespunzătoare fiecărui canal. În aplicația noastră dorim să utilizăm switchurile, butoanele și ledurile de pe placă. Așadar vom folosi un modul AXI GPIO dual Channel, care va avea un canal pentru întrerupătoare și unul pentru butoane, iar alt modul AXI GPIO cu un singur canal care va fi destinat operațiilor de afișare având ieșirea pe leduri. Dați dublu click pe componenta `axi_gpio_0` nou creată pentru a configura modulul și navigați la tabul IP Configuration. Setăți modulul ca și în Figura 3.9.




Figura 3.9. Setările AXI GPIO pentru modulul responsabil de întrerupătoare și butoane

În această configurație fiecare canal a fost marcat ca și canal de input, numărul de biți al fiecărui semnal GPIO și GPIO2 poartă numele de GPIO width și este 4 în fiecare caz întrucât pe plăcile Zybo avem 4 butoane și 4 întrerupătoare. De asemenea, după ce ați făcut setările din IP Configuration, navigați în tabul Board și din meniul de tip drop down de la fiecare interfață selectați la ce va fi

utilizata acea interfața. In cazul nostru GPIO va fi utilizat pentru a lucra cu butoanele si GPIO 2 cu întrerupătoarele (switch). In figura 3.10 sunt afișate configurațiile pentru cele doua canale.




Figura 3.10 Configurarea canalelor GPIO si GPIO2

Adăugați un al doilea modul AXI GPIO repetând procedura explicata anterior. Acest al doilea modul va fi folosit pentru afișarea pe leduri. Dați dublu click pe acest modul si configurați-l pentru a fi folosit cu cele 4 leduri de pe placa Zybo. In figura 3.11 aveți exemplul de configurare pentru al doilea modul AXI GPIO.




Figura 3.11. Configurarea celui de-al doilea modul AXI GPIO

După realizarea setărilor pentru cele doua module GPIO, apăsați din nou pe „**Run Connection Automation**”. Va apărea o fereastră noua in care asigurați-va ca ați bifat toate componentele introduse anterior ca si in Figura 3.12 si apoi apăsați butonul **OK**.




Figura 3.12 Bifați toate elementele când apare fereastra de configurare

Dați click dreapta pe fereastra cu Block designul si selectați opțiunea „**Validate Design**” pentru a va asigura ca nu aveți erori. Alternativ puteți apăsa pe butonul F6. In Figura 3.13 este prezentat designul final al diagramei bloc create.




Figura 3.13 Schema bloc finala pentru designul nostru

Este important de menționat faptul ca atunci când se utilizează switch-urile, butoanele și LED-urile în cadrul PS (Processing System) într-un sistem Zynq, acestea sunt deja conectate la perifericele GPIO prin interfața de AXI, conform designului hardware prezentat. În acest caz, nu mai este necesar să se specifice constrângeri XDC suplimentare pentru aceste periferice, deoarece Vivado știe deja să le conecteze automat la resursele PS corespunzătoare (cum ar fi GPIO din cadrul blocului AXI). Cu toate acestea dacă s-ar dori să se adauge periferice suplimentare care să fie conectate la pinii fizici ai FPGA-ului sau să existe o interacțiune cu alte componente care nu sunt incluse în PS, atunci acestea vor trebui definite într-un fișier de constrângeri XDC pentru a corela codul VHDL cu pinii respectivelor componente. Odată validat designul, navigați la tabul Sources și dați **click dreapta** pe designul creat și selectați opțiunea „**Create HDL Wrapper**”. Acest proces este vizibil în Figura 3.14.




Figura 3.14 Crearea invelitorii HDL pentru proiectarea creat.

Rolul unui HDL wrapper (invelitori) este de a transforma designul la un nivel abstract (de exemplu, blocuri IP, procesor Zynq) într-o descriere sintetizabilă care poate fi utilizată în procesul

de sinteză și implementare pe FPGA. După apăsarea pe acea opțiune, selectați butonul radio în care este scris mesajul „**Let Vivado manage wrapper and auto-update**” și apoi apăsați **Ok**.

După ce efectuați această operație, apăsați pe butonul **Generate Bitstream**, apoi în fereastra care apare apăsați butonul **Yes** și fereastra următoare apăsați **Ok**, pentru a genera fișierul *.bit. După finalizarea generării bitstreamului, va trebui să exportăm hardware-ul creat. Navigați la meniul principal și apăsați pe **File** și selectați opțiunea **Export Hardware** cum se vede și în Figura 3.15




Figura 3.15. Exportarea hardware-ului creat

În fereastra care va apărea apăsați butonul **Next** și apoi selectați butonul radio unde apare mesajul „**Include bitstream**” și apăsați **Next de 2 ori**, și apoi **Finish**. În cazul în care ați urmat pașii menționați mai sus în consola TCL va apărea mesajul că hardware-ul a fost salvat cu succes în locația indicată de dumneavoastră într-un fișier cu extensia *.xsa. Rețineți unde este salvat acest fișier întrucât va fi nevoie de el într-un pas ulterior. De asemenea, este recomandat să nu închideți mediul Vivado fiindcă în cazul în care ați făcut o eroare la generarea fișierului *.xsa sau dacă va mai trebui adăugat ceva să aveți totul la îndemână.

2.2 Crearea Platformei Suport în Vitis

Acum deschideți mediul de dezvoltare Vitis IDE. Acest lucru îl puteți realiza din Vivado din meniul principal selectând opțiunile **Tools->Launch Vitis IDE** sau dând dublu click pe icoana corespunzătoare Vitis 2024.1 IDE-ului.




Figura 3.16. Cele 2 modalități de a crea un proiect de tip platforma

În Vitis va trebui prima dată să cream un proiect de tip platformă. Pentru a realiza acest lucru navigați la meniul **File->New Component->Platform** sau din fereastra de **Welcome** din secțiunea **Embedded Development** selectați **Create Platform Component**.

În figura 3.16 sunt ilustrate cele 2 modalități de a crea un nou proiect de tip platformă. În Vitis, este necesar să cream o platformă înainte de a realiza un proiect propriu-zis, deoarece platforma servește ca fundație hardware și software pe care se va construi aplicația dumneavoastră. Aceasta va oferi un mediu predefinit care gestionează comunicarea între partea de procesare (PS - Processing System) și logica programabilă (PL - Programmable Logic), precum și accesul la resursele hardware și software disponibile. În fereastra nou apărută dați un nume platformei, și selectați spațiul de lucru iar apoi apăsați butonul **Next**. În fereastra nou apărută, selectați (dacă nu este deja selectat) butonul radio „Hardware Design” și la bara de căutare cu mesajul „Hardware Design (XSA) For implementation” navigați la locația unde ați salvat fișierul *.xsa din Vivado și selectați-l (dacă nu mai țineți minte unde este salvat puteți să consultați mesajul din consola TCL din Vivado). Opțiunile descrise anterior se pot observa în Figura 3.17. După ce ați selectat platforma *.xsa apăsați butonul **Next**.




Figura 3.17. Selectarea platformei *.xsa

În fereastra care a apărut, după generarea Device Tree-ului din fișierul *.xsa la opțiunea Operating System selectați „standalone” întrucât dorim să facem o aplicație de tipul bare metal. Fișierul *.xsa (Xilinx Support Archive) este fișierul generat de Vivado în cadrul procesului de proiectare hardware pentru platformele FPGA și SoC. Acest fișier conține o descriere completă a configurației hardware, care este utilizată pentru a integra designul hardware cu aplicațiile software dezvoltate în Vitis. Include toate modulele și perifericele definite în proiectul hardware, configurarea conexiunilor dintre ele și modul în care acestea sunt mapate în sistemul final spre exemplu blocuri de procesoare MicroBlaze sau ARM Cortex A9 în cazul Zynq, Periferice AXI (cum ar fi GPIO, UART, I2C, SPI), Componente PL etc.




Figura 3.18 Selectarea opțiunilor pentru sistemul de operare și procesorul platformei

La procesor selectați unul din procesoarele cortex a9 disponibile, de regula se selectează primul. In Figura 3.18 sunt ilustrate aceste selecții. Apăsați apoi pe butonul **Next** si apoi **Finish** pentru a crea platforma. Așteptați apoi ca platforma sa fie creata. Este important de reținut ca de regula crearea unei platforme in Vitis este un proces care consuma timp. In practica platforma se creează o singura data si apoi se lucrează ea si doar daca exista modificări semnificative se recreează o alta platforma. Odată creata platforma va apărea in partea stânga la secțiunea Vitis Components. Pentru a vedea ce conține platforma puteți naviga prin fișierele platformei create. Pentru a folosi platforma va trebui sa ii dam build, așadar dați click pe platforma creata si **din meniul Flow** selectați opțiunea **Build** pentru a face build la platforma. Daca buildul a fost realizat cu succes va apărea un mesaj in consola care sa ne spună acest lucru altfel vor apărea mesaje de eroare. In Figura 3.19 se poate observa ca Build-ul platformei noastre a fost realizat cu succes.




Figura 3.19. Operația de Build a platformei nou create este efectuată cu succes

2.3 Crearea Aplicației Embedded

Acum ca avem creata platforma putem crea aplicația pe baza platformei. Aplicația pe care o vom crea va fi bazată pe un exemplu de aplicație de tip „Hello World” pe care îl vom modifica. Așadar in Vitis IDE, navigați la meniul **File->New Component-> From Examples** sau din fereastra de Welcome, din secțiunea Embedded Development, dați click pe **Create Embedded Application** -> **Create Embedded Application From Example**. Cele 2 variante sunt ilustrate in Figura 3.20.




Figura 3.20. Doua variante de crearea aplicației embedded

Din panelul cu exemple care vor apărea, identificați aplicația **Hello World** si dați click pe aceasta. In noua fereastră dați click pe butonul **Create Application Component from Template**. Avantajul de a crea aplicația in acest fel este acela ca Vitis ne va include automat anumite librării standard fără a fi nevoie sa le mai căutăm sa le introducem noi.

Acest pas de crearea a aplicației este ilustrat in Figura 3.21.




Figura 3.21 Crearea unei aplicații dintr-un template “Hello World”

In fereastra noua care va apărea setați numele nou al aplicației (in loc de hello world) si apăsați butonul **Next**. In Figura 3.22 este prezentat acest pas.




Figura 3.22 Setarea numelui aplicației si a spațiului de lucru unde se afla si platforma create anterior

In următorul pas, la secțiunea **Hardware**, selectați, din lista de platforme existente, platforma pentru care se face aplicația actuala, adică platforma creata de noi in **secțiunea 2.2**. Acest pas este ilustrat in Figura 3.23. Atenție! Daca nu ați realizați operația de build la platforma dumneavoastră, acesta nu va apărea ca opțiune.




Figura 3.23 Selectarea platformei create anterior pe care vom construi aplicația embeded

După selectarea platformei apăsați butonul **Next**. Următoarea secțiune in configurarea aplicației este data de „Domain”. In Vitis, „Domain” se refera la mediul de execuție in care va rula aplicația dumneavoastră embeded. Acesta poate fi asociat cu tipul de procesor sau cu resursele hardware

alocate pentru executarea codului. Intr-o platforma embedded precum Zynq, care combina un sistem de procesare (PS) si logica programabila (PL) pot exista mai multe domenii potențiale:

1. Bare Metal – Aplicația dezvoltata va rula direct pe hardware, fără a avea un sistem de operare. Aceasta opțiune este frecvent utilizata in cazul in care avem nevoie de aplicații de timp real unde accesul direct la resursele hardware este esențial.
2. FreeRTOS – In acest scenariu este pus la dispoziție un sistem de operare simplu de timp real(RTOS), pe care va rula aplicația, care permite multitasking sau alte funcționalități utile in aplicațiile embedded cum ar fi gestionarea unor procese multiple.
3. Linux – Pe platforma Zynq sau alte sisteme embedded avansate se poate include un sistem de operare linux avansat care are si interfața grafica (ex: Ubuntu) pe care sa ruleze aplicațiile.

In cazul nostru, dorim sa facem o aplicație **Bare Metal** in care aplicația sa ruleze direct pe hardware. Așadar, la secțiunea Domain, asigurați-va ca aveți configurația prezentata in Figura 3.24.




Figura 3.24. Setarea domeniului pentru aplicația noastră

Apăsați apoi butonul **Next** si **Finish** pentru a va genera aplicația. După câteva momente aplicația va fi generata. In directorul **src** vom avea elementele prezente in Figura 3.25, iar in fișierul **helloworld.c** va fi codul standard pentru aplicația noastră Hello World. Acest cod, când rulează pe plăcuța, va printa la consola, prin intermediul protocolului UART mesajele „Hello World” si „Successfully ran Hello World application”.




Figura 3.25. Elementele Noii aplicații create

Acum ca avem aplicația creata putem sa o modificam. Putem sa redenumim fișierul principal **helloworld.c** in **Exemplu_GPIO.c** pentru a avea un nume mai reprezentativ. Acest lucru se realizează dând click dreapta pe fișierul **helloworld.c** si selectând opțiunea **Rename**. Introduceți apoi noul nume. Pe lângă fișierul principal pe care l-am redenumit **Exemplu_GPIO.c** mai întâlnim in directorul **src** si fișierele **lscript.ld**, **platform.c**, și **platform.h**. Aceste fișiere sunt parte din structura unei aplicații în Vitis și joacă roluri importante în configurarea și funcționarea proiectului. Fișierul **lscript.ld** are ca scop principal definirea unor secțiuni din memorie, cum ar

fi locația unde se va încărca și se va executa codul, unde vor fi plasate datele statice, cum vor fi inițializate variabilele globale etc. Acest script de linkare mai este important deoarece controlează unde și cum se încarcă secțiunile comune ale programului(.text,.data, .bss, stive, heap etc) in memoria flash sau RAM pentru a utiliza cat mai eficient resursele hardware. Fișierele platform.c și platform.h au rolul principal de a inițializa resursele hardware esențiale înainte ca aplicația să înceapă să ruleze (spre exemplu inițializarea UART-ului, configurarea clockuri-lor setarea și inițializarea perifericelor utilizate de aplicație etc.). Codul din aceste fișiere este adaptat platformei (procesorului și perifericelor), asigurându-se că hardware-ul este pregătit pentru execuția programului principal.

În continuare vom implementa programul nostru în C. Funcționalitatea programului va fi următoarea: de fiecare dată când se va apăsa pe unul din cele 4 butoane se va aprinde un LED diferit (butonul 1 aprinde LED-ul 1, butonul 2 aprinde LED-ul 2 s.a.), iar de fiecare dată când vom acționa un switch ne va printa la consolă switchul care are valoarea „1” logic, iar dacă sunt mai multe switchuri care sunt pe „1” logic se va transmite un mesaj care să informeze în legătura cu acest lucru. Codul corespunzător funcționalității de mai sus este prezentat în caseta de mai jos.

```
#include <stdio.h> //Include biblioteca standard pentru input/output
//Include definiții și funcții pentru inițializarea și curățarea
//platformei
#include "platform.h"
//Include funcții pentru gestionarea GPIO-urilor
#include <xgpio.h>
//Include adrese de bază și alte setări pentru periferice
#include "xparameters.h"
//Include funcția usleep pentru a întârzia execuția
#include "sleep.h"

int main()
{
    //Declară două structuri XGpio pentru pinii de intrare și ieșire
    XGpio input, output;
    int button_data = 0; //Variabilă pentru stocarea stării butoanelor
    int switch_data = 0; //Variabilă pentru stocarea stării switch-urilor

    // Inițializează pinii de intrare (GPIO0) cu adresa de bază
    //specificată în xparameters.h
    XGpio_Initialize(&input, XPAR_AXI_GPIO_0_BASEADDR);
    // Inițializează pinii de ieșire (GPIO1) cu adresa de bază specificată
    //în xparameters.h
    XGpio_Initialize(&output, XPAR_AXI_GPIO_1_BASEADDR);

    // Setează canalul 1 al primului GPIO ca intrare (tristate buffer
    //pentru citire)
    XGpio_SetDataDirection(&input, 1, 0xF);
    // Setează canalul 2 al primului GPIO ca intrare (tristate buffer
    //pentru citire)
    XGpio_SetDataDirection(&input, 2, 0xF);
```

```

// Setează unicul canal al GPIO-ului de ieşire (tristate buffer pentru
//scriere)
XGpio_SetDataDirection(&output, 1, 0x0);
init_platform();//Inițializează platforma hardware
//Afișează un mesaj la începutul execuției
print("Incepem procesarea \r\n");
// Buclează infinit pentru a citi și scrie date în continuu
while(1){
// Citește datele de la switch-uri de pe canalul 2 al GPIO-ului de
//intrare
    switch_data = XGpio_DiscreteRead(&input, 2);
// Citește datele de la butoane de pe canalul 1 al GPIO-ului de
//intrare
    button_data = XGpio_DiscreteRead(&input, 1);
//Scrie datele de la butoane pe canalul 1 al GPIO-ului de ieşire
//(LED-uri)
    XGpio_DiscreteWrite(&output, 1, button_data);
//Mai jos sunt condiții pentru a afișa mesajul corespunzător în
//funcție de switch-ul acționat
// Dacă niciun switch nu este apăsat, nu face nimic
    if(switch_data == 0b000000){}
//Dacă switch-ul 0 este apăsat afișează mesajul corespunzător
    else if(switch_data == 0b000001)
        print("switchul 0 a fost acționat \r\n");
//Dacă switch-ul 1 este apăsat afișează mesajul
    else if(switch_data == 0b000010)
        print("switchul 1 a fost acționat \r\n");
//Dacă switch-ul 2 este apăsat afișează mesajul și așa mai departe
    else if(switch_data == 0b000100)
        print("switchul 2 a fost acționat \r\n");
    else if(switch_data == 0b001000)
        print("switchul 3 a fost acționat \r\n");
//Dacă sunt mai multe switchuri apasate menționează acest lucru
    else
        print("mai multe switchuri au fost acționate \r\n");
//Întârzie execuția buclei pentru 200 de milisecunde
    usleep(200000); //delay
}
//Curăță resursele platformei hardware înainte de ieșirea din program
cleanup_platform();
//Returnează 0 pentru a indica execuția finalizată cu succes
return 0;
}

```

După ce ați implementat codul de mai sus, va trebui să îi facem build, apăsând pe butonul **Build** din secțiunea **Flow**. Dacă operația a fost finalizată cu succes, va apărea o bifa verde lângă butonul de Build ca și în Figura 3.26.

De asemenea, informația ca acest cod a fost compilat și procesul de build a fost realizat fără erori poate fi văzut și în consola asociată aplicației (și aceasta informație poate fi văzută în Figura 3.26).




Figura 3.26. Procesul de build al aplicației de mai sus a fost executat cu succes

Pentru a programa cipul există două variante: fie apăsând **Run** sau din meniul principal de la opțiunea **Vitis->Program Device**. Diferența cheie constă în faptul că atunci când executăm **Run** doar codul aplicației software este descărcat și rulează temporar în RAM-ul procesorului; resetarea dispozitivului îl va șterge. Când executăm Program Device se configurează hardware-ul FPGA și (opțional) se programează permanent bootloader-ul sau logica hardware, astfel încât să fie păstrat după resetare. De regulă, pentru debugging sau rulări rapide se folosește opțiunea Run.

Conectați plăcuța la calculator, și identificați portul COM pe care este conectat aceasta (cum a fost prezentat în laboratorul 1). După conectare apăsați butonul **Run** (vizibil și în figura 3.26). Deschideți aplicația de tip terminal preferată, pentru a putea vedea outputul programului. În cazul nostru se va deschide aplicația **HTerm**, se va selecta portul corespunzător plăcuței și se va configura plăcuța cu setările care sunt vizibile și în Figura 3.27.




Figura 3.27. Setările pentru comunicarea serială. Atenție la elementele încadrate în dreptunghiuri roșii.

În Figura 3.28 se observă starea întrerupătoarelor și rezultatul pe leduri al apăsării unui buton, și imaginea plăcuței împreună cu outputul în terminal.




Figura 3.28. Mai multe întrerupătoare au valoarea "1" logic și butonul 4 e apăsător ce face ca ledul 4 să fie activ.

Pentru a opri rularea aplicației din meniul din stânga selectați opțiunea debut care are o imagine cu un triunghi și o insectă, iar apoi în fereastra nou apărută apăsați pe pătratul roșu.

În Figura 3.29 este prezentată imaginea corespunzătoare opririi rulării programului.




Figura 3.29. Dați click pe icoana de debug indicată de pătratul numărul 1, apăsați butonul de stop indicat de pătratul numărul 2. După ce ați oprit aplicația pentru a reveni la spațiul de lucru apăsați poligonul indicat de pătratul cu numărul 3

2.4 Alte considerații legate de lucrul cu GPIO pe Zybo

Precum s-a putut observa și din aplicația prezentată în secțiunea anterioară, lucrul cu elemente de input și output au anumii pași care trebuie respectați. În această secțiune vom analiza pașii necesari lucrului cu intrările și ieșirile de pe Zybo.

În primul rând pentru a lucra cu perifericele plăcuței și cu funcțiile asociate acestor periferice trebuie inclusă librăria **xgpio.h**. Aceasta librărie este esențială pentru a interacționa cu pinii de pe platformă, oferind o interfață simplă pentru configurarea pinilor și abstractizând detaliile de nivel hardware.

În proiecte embedded, trebuie să se știe adresele de memorie unde sunt mapate perifericele, pentru a putea interacționa cu ele. Librăria **xparameters.h** definește atât adresele pentru perifericele folosite precum GPIO, UART, etc. cât și o listă de constante care definesc configurarea hardware specifică sistemului nostru, generate automat din Vivado în timpul procesului de proiectare hardware.

Declararea obiectelor de tip GPIO se face utilizând tipul **XGpio**. După declararea obiectelor de tip GPIO, acestea trebuie inițializate folosind funcția **XGpio_Initialize**. Funcția primește ca parametru o referință la variabila de tip XGpio și o inițializează la una din adresele de bază create în timpul procesului de proiectare și definită în fișierul **xparameters.h**.

După acest pas urmează configurarea registrului de direcție pentru variabila noastră (adică la ce fel de operații va fi folosită acea variabilă, scriere sau citire). Pentru a seta o variabilă ca intrare direcția va trebui setată pe „1” pentru a seta o variabilă ca ieșire direcția va trebui setată pe „0”. **Setarea biților de direcție este inversă ca și la AVR-uri.** Funcția predefinită care setează direcția pinilor pe Zynq este **XGpio_SetDataDirection**. Aceasta funcție primește ca intrare o referință la variabila XGpio la care dorim să facem setarea biților de direcție, numărul canalului la care se face acea setare (țineți minte că putem avea 2 canale fiecare putând fi configurat independent), și apoi setarea valorilor de „0” sau „1” pentru fiecare pin din acel canal în funcție de cum vrem să îi setăm. Spre exemplu noi am folosit valoarea 0xF (sau 0b1111 în binar) deoarece avem 4 întrerupătoare pe canalul 1, pinii de la fiecare întrerupător fiind o pini de intrare.

După efectuarea tuturor setărilor platforma se inițializează folosind funcția **init_platform**. Aceasta funcție asigură că toate resursele de bază ale platformei (comunicarea serială, cache, periferice etc.) sunt inițializate corect înainte de a începe execuția codului principal al aplicației. Fără această inițializare, aplicația poate să nu aibă acces la periferice corect configurate.

Pentru a citi datele de la un canal se folosește funcția **XGpio_DiscreteRead** care primește ca intrare o variabilă de tip XGpio și numărul canalului de pe care să citească. Funcția întoarce o valoare care reprezintă starea de pe toți pinii din acel canal. Pentru a lua o valoare individuală a

unui pin va trebui fie sa aplicam o masca binara sau sa comparăm cu valori binare incremental (aşa cum am făcut in exemplul de cod pentru întrerupătoare). In bucata de cod de mai jos verificam daca butonul 1 a fost apăsăat. **XGPIO_DiscreteRead** întoarce o valoare pe 32 de biţi, care are pe poziţiile 0,1,2 sau 3 valoarea ,1' in cazul in care un buton este apăsăat. Aşadar se observa ca din 32 de biţi doar 4 sunt folosiţi in acest caz, restul biţilor având valoarea 0. In cazul in care dorim sa vedem ca butonul 1 este apăsăat, va trebui sa avem o masca de forma 0x00000002, care face ca poziţiile 0,2 si 3 sa aibă valoarea ,0'. In cazul in care butonul e apăsăat operaţia logica „si” `button_data & mask` va avea un rezultat diferit de 0.

```
int mask = 0x00000002;
int button_data = XGpio_DiscreteRead(&input, 1);
if((button_data & mask) == mask) //facem ceva
```

Pentru a scrie valori pe un canal de ieşire, se foloseşte funcţia **XGpio_DiscreteWrite**. Aceasta funcţie primeşte ca parametrii, numele variabilei de tip XGpio pe care dorim sa facem scrierea, canalul pe care se efectuează scrierea si o valoare binara, in cazul nostru de la 0000 la 1111, pentru fiecare pin din acel canal, ,0' însemnând oprit si ,1' însemnând activ sau pornit.

Mai multe informaţii legate de GPIO-uri puteţi găsi in referinţa [2].

Proiectarea hardware din Vivado, platforma hardware din Vitis si aplicaţia embedded din Vitis se găsesc la linkul de git:

<https://github.com/mirceamp/StructuraSistemelorDeCalcul/tree/main/Lab3>

Exerciţii

1. Implementaţi tutorialul prezentat in aceasta lucrare de laborator si încercaţi sa înţelegeţi conceptele prezentate.
2. Modificaţi aplicaţia embedded din Vitis astfel încât daca se apăsa pe butonul 1 sa se aprindă ledurile 0 si 2 si restul ledurilor sa se stingă iar daca se apăsa pe butonul 2 se aprind ledurile 1 si 3.
3. Modificaţi aplicaţia embedded astfel încât daca întrerupătorul 1 are valoarea ,1' logic sa se aprindă pe rând ledurile având o pauza de o secunda între aprinderea fiecărui led. (Se aprinde ledul 0 apoi după o secunda se închide si se aprinde ledul 1 care va sta o secunda aprins si apoi se va închide si el urmând sa se aprindă ledul 2 s.a.)
4. Creaţi un meniu cu 6 opţiuni si afişaţi-l la consola. Folosiţi butoanele pentru a naviga printre opţiunile din meniu punând in fata opţiunii curente semnul „>”. Afişaţi numărul opţiunii curente(un număr de la 1 la 6) si pe leduri in binar.

Tema

Exerciţiile din lucrarea de laborator care nu le veţi încheia in timpul laboratorului sa vor finaliza acasă.

Bibliografie

[1] N. Aranzabal et al., 'Design of Digital Advanced Systems Based on Programmable System on Chip', Field - Programmable Gate Array. InTech, May 31, 2017. doi: 10.5772/66579.

[2] Crockett, L. H., Elliot, R. A., Enderwitz, M. A., & Stewart, R. W. (n.d.). *The Zynq book: Embedded processing with the ARM® Cortex®-A9 on the Xilinx® Zynq®-7000 all programmable SoC* (1st ed.). Department of Electronic and Electrical Engineering, University of Strathclyde