#### **AUTOMATE SINCRONE**

S.l. Ing. Vlad-Cristian Miclea

Universitatea Tehnica din Cluj-Napoca Departamentul Calculatoare

# CUPRINS

- 1) Introducere
- 2) Automate sincrone
  - Generalitati
- 3) Modalitati de implementare
  - Eficientizarea resurselor
  - Adresarea pe arc
  - Adresarea pe stare
- 4) Concluzii

#### PLAN CURS

- Partea 1 VHDL
  - 1. Limbajul VHDL 1
  - 2. Limbajul VHDL 2
  - 3. Limbajul VHDL 3
- Partea 2 Implementarea sistemelor numerice
  - 4. Microprogramare
  - 5. Partea 1 Unitate de comanda exemplu cuptor
  - 5. Partea 2 Unitate de executie exemplu cuptor
- Partea 3 Automate
  - 6. Automate finite
  - 7. Stari
  - 8. Automate sincrone
  - 9. Automate asincrone
  - 10. Identificarea automatelor
  - 11. Automate fara pierderi
  - 12. Automate liniare
- Partea 4 Probleme si discutii

## CONTEXT

#### Cursurile trecute

- Automate finite
  - Abstractizarea circuitelor secventiale
  - Reprezentari
  - Clasificarea automatelor (Moore, Mealy)
- Stari ale automatelor
  - Reducerea numarului de stari
    - Paull-Unger
    - Complet vs incomplete definite
  - Codificarea eficienta a starilor

## AUTOMATE SINCRONE

#### Introducere

- Automatele abstractizari ale oricarui circuit
- Sincrone toate schimbarile se intampla pe baza ceasului (CLK) – circuite secventiale clasice
- Nu permit intrari asincrone, nici tranzitii asincrone
- Exista mai multe modalitati de implementare
  - In functie de complexitatea circuitului
    - Trade-off intrari vs stari vs iesiri
  - Obiectiv: Reducerea numarului de resurse la implementarea automatului
    - Codificarea cat mai eficienta pentru nr de stari
    - Codificarea cat mai eficienta pentru nr de intrari/iesiri

#### **AUTOMATE SINCRONE**

#### Implementare cu memorii


- Memorii: ROM, RAM
  - Datele stocate la adresa curenta dau starea urmatoare
- Memoriile ROM:
  - Intrări = adrese n biţi
  - leşiri = date
  - Număr locații adresate 2<sup>n</sup>
  - Lungime cuvânt memorie m
  - Capacitate memorie  $-C = 2^n \times m$
  - Acces la date:
    - fixare adrese; generare CS; după trecerea timpului de acces la memorie datele apar pe liniile de date

#### METODE DE IMPLEMENTARE

- Adresare pe arc
- Adresare pe stare
  - a. cu adresă pereche
  - b. cu adresă presupusă
  - c. cu format variabil


- Memoria ROM va fi folosita pentru generarea urmatoarei stari
- Adresa contine starea curenta si intrarile
  - Identifica unic generarea urmatoarei stari
- Datele contin starea urmatoare si iesirile
- "Adresare pe arc" pt adresa se tine cont de valoarea varibilelor de intrare
- Varianta cea mai simplista

#### Schema bloc




- i = nr. intrări
- m = nr. de biţi pt. codificarea stării următoare S<sub>u</sub>
- p = nr. de ieşiri distincte
- n= i+m = nr. biţi de adresă
- l = m+p = lungimea cuvântului de memorie
- C = 2<sup>n</sup> x l = capacitateamemoriei
- Structură cuvânt de memorie
  - m biţi pentru codificarea stării următoare S<sub>u</sub>
  - p biţi pentru ieşiri i<sub>ieş</sub>

- Valabilă pentru automate de tip Mealy
  - starea următoare determinată de intrări şi de starea prezentă
- Pentru alte tipuri de automate
  - în organigramă translatarea ieşirilor la capetele arcelor:



# Exemplu

## 1. ADRESARE PE ARC



#### Exemplu

- Necesarul de memorie:
  - i = 4 intrări
  - m = 3 biţi pt. codificarea stării următoare
  - p = 4 ieşiri
  - n = i+m = 7 biţi de adrese
  - l = m+p = 7 biţi lungimea cuvântului de memorie
  - $\blacksquare$  C =  $2^n \times I$  = 896 biţi capacitatea memoriei

#### Observaţie

 nu este necesară codificarea adiacentă a stărilor (nu avem o implementare cu bistabile!)



#### Harta memoriei

Adresele şi informaţia care va fi înscrisă în memorie

	Stări			Δ	dres	e						Date	9			
		Q <sub>2</sub>	$Q_1$	$Q_0$	I <sub>4</sub>	I <sub>3</sub>	l <sub>2</sub>	l <sub>1</sub>	$Q_2^t$	$Q_1^t$	$Q_0^t$	Z <sub>4</sub>	<b>Z</b> <sub>3</sub>	Z <sub>2</sub>	Z <sub>1</sub>	
00	А	0	0	0	Х	Х	Х	0	0	0	0	0	0	0	0	00
01		0	0	0	Х	Х	Х	1	0	0	1	0	0	0	1	11
10	В	0	0	1	Х	Х	0	Х	1	0	1	0	0	1	0	52
12		0	0	1	Х	0	1	Х	0	1	1	1	0	0	0	38
16		0	0	1	Χ	1	1	Х	0	0	1	0	0	0	0	10
30	С	0	1	1	Х	Х	Х	Х	0	1	0	0	1	0	0	24
20	D	0	1	0	0	Х	Х	Х	0	0	1	0	0	0	0	10
28		0	1	0	1	Х	Х	Х	0	1	0	0	0	1	0	22
50	Е	1	0	1	Χ	Χ	Х	Х	1	1	1	1	0	0	1	79
70	F	1	1	1	Х	Х	Х	0	0	0	0	0	1	0	0	04
71		1	1	1	Х	Х	Х	1	0	1	1	0	0	0	0	30

Starea actuală

Intrări

Starea


leşiri

următoare

#### Harta memoriei

Dispunerea locaţiilor pentru stări

Adresă (hexa)	Conţinut (hexa)	Stare
00 – 0E (valori pare)	00	A
01 – 0F (valori impare)	11	A
10 – 11; 14 – 15; 18 – 19;	52	В
1C – 1D		
12 – 13; 1A – 1B	38	В
16 – 17; 1E – 1F	10	В
20 – 27	10	D
28 – 2F	22	D
30 – 3F	24	С
40 – 4F	-	-
50 – 5F	79	Е
60 – 6F	-	-
70 – 7E (valori pare)	04	F
71 – 7F (valori impare)	30	F



Memoria este complet ineficient ocupată!!!

#### Observatii

- Metoda ar fi eficienta daca am avea putine intrari, dar multe iesiri
  - Putine adrese, mai multi biti pt date
- Memoria este ineficient ocupată
- Problema 1: Starile nu sunt adiacente, deci ocupa o zona mare de memorie
- Problema 2: Exista prea multe adrese generate
  - Capacitatea memoriei creste in principal datorita numarului mare de adrese (exponentiala)
  - Adresele contin si intrarile, si starea curenta
  - Nu e necesar sa folosim intrarile ca adresa!
- Tratarea ambelor probleme reducerea numarului de adrese!


# Alternativa

#### 2. ADRESARE PE STARE

- Obiectiv sa reducem capacitatea memoriei
  - Practic, nu avem nevoie de toate intrarile deodata; Putem sa le selectam doar cand e nevoie de ele
  - Putem sa **codificam intrarile** si sa transmitem doar semnale de selectie (mutam intrarile din "adresa" in "date")
  - Putem sa nu tinem chair toate adresele urmatoare
- Exista mai multe moduri de a memora starea urmatoare si variabilele
  - La fiecare adresa tinem 2 posibilitati, in functie de intrari adresa pereche
  - La fiecare adresa tinem doar alternativa (adresa cea mai probabila - e implicita) – adresa presupusa
  - La fiecare adresa tinem sau starea urmatoare, sau iesirile adresa cu format variabil

a. Adresare pe stare cu adresă pereche


Schema bloc




- Sel = selecţie s biţi
- S<sub>ua</sub> = starea următoare pentru intrări adevărate m biţi
- S<sub>uf</sub> = starea următoare pentru intrări false m biţi
- i<sub>ieş</sub> = ieşiri p biţi
- $\blacksquare$  C= 2<sup>m</sup> x (s+2m+p) = capacitatea memoriei


#### a. Adresare pe stare cu adresă pereche

- Valabilă pentru automate de tip Moore
  - ieşirile depind doar de variabilele de stare
- Pentru alte tipuri de automate
  - în organigramă modificări pentru a obţine structuri doar de formele:






Exemplu



#### Exemplu

- Organigrama modificată
  - după A, pentru l<sub>1</sub>=1
    - se introduce starea A<sub>1</sub>
  - după B, pentru I<sub>2</sub>=0
    - se introduce B<sub>1</sub>
  - după B, pentru l<sub>2</sub>=1
    - se introduce B<sub>2</sub>
  - după  $B_2$ , pentru  $I_3 = 1$ 
    - se introduce B<sub>3</sub>



#### Exemplu

 Codificarea (arbitrară) a stărilor şi condiţiile de test pentru intrări

Α	0000	0
A1	0001	1
В	0010	2
В1	0011	3
B2	0100	4
D	0110	6
В3	0111	7
C	1001	9
Ε	0101	5
F	1000	8

	$S_1S_0$	
$I_1$	00	0
$I_2$	01	1
l <sub>3</sub>	10	2
$I_4$	11	3

#### a. Adresare pe stare cu adresă pereche


- Capacitatea memoriei: C= 2<sup>m</sup> x (s+2m+p) = 224 biţi
- Harta memoriei

				Z <sub>4</sub> ,Z <sub>3</sub> ,Z <sub>2</sub> ,Z <sub>1</sub>
Adresă	Sel	S <sub>ua</sub>	S <sub>uf</sub>	i <sub>ieş</sub>
stare	(cond. de test)			
prezentă				
0 (0000)	00 (I <sub>1</sub> )	1 (0001)	0 (0000)	0 (0000)
1 (0001)	XX	2 (0010)	2 (0010)	1 (0001)
2 (0010)	01 (I <sub>2</sub> )	4 (0100)	3 (0011)	0 (0000)
3 (0011)	XX	5 (0101)	5 (0101)	2 (0010)
4 (0100)	10 (I <sub>3</sub> )	7 (0111)	6 (0110)	0 (0000)
5 (0101)	11 (I <sub>4</sub> )	8 (1000)	5 (0101)	8 (1000)
6 (0110)	În funcție de dezvoltarea ulterioară			
7 (0111)	xx 9 (1001) 9 (1001) 5 (0			5 (0101)
8 (1000)	În funcție de dezvoltarea ulterioară			
9 (1001)	În funcție de dezvoltarea ulterioară			
	stare prezentă  0 (0000)  1 (0001)  2 (0010)  3 (0011)  4 (0100)  5 (0101)  6 (0110)  7 (0111)  8 (1000)	stare       (cond. de test)         prezentă       0 (0000)         0 (0000)       00 (I <sub>1</sub> )         1 (0001)       xx         2 (0010)       01 (I <sub>2</sub> )         3 (0011)       xx         4 (0100)       10 (I <sub>3</sub> )         5 (0101)       11 (I <sub>4</sub> )         6 (0110)       În f         7 (0111)       xx         8 (1000)       În f	stare prezentă       (cond. de test)         0 (0000)       00 (I <sub>1</sub> )       1 (0001)         1 (0001)       xx       2 (0010)         2 (0010)       01 (I <sub>2</sub> )       4 (0100)         3 (0011)       xx       5 (0101)         4 (0100)       10 (I <sub>3</sub> )       7 (0111)         5 (0101)       11 (I <sub>4</sub> )       8 (1000)         6 (0110)       În funcţie de dezv         7 (0111)       xx       9 (1001)         8 (1000)       În funcţie de dezv	$\begin{array}{c ccccccccccccccccccccccccccccccccccc$

Număr mai mic de locaţii de memorie, dar număr mai mare de biţi / locaţie

#### b. Adresare pe stare cu adresă presupusă


Schema bloc



- Sel = selecţie s biţi
- S<sub>ua</sub> = starea următoare pentru intrări adevărate m biţi
- i<sub>ieş</sub> = ieşiri p biţi
- $\blacksquare$  C= 2<sup>m</sup> x (s+m+p) = capacitatea memoriei


#### b. Adresare pe stare cu adresă presupusă

- Structurile admise în organigramă au o condiţie în plus:
  - codul pentru S<sub>uf</sub> = codul pentru S<sub>actuală</sub> +1
  - Una dintre ramuri, trebuie sa aiba adresa incrementata



## Exemplu

- Organigrama modificată în plus:
  - după A, pentru I<sub>1</sub>=0
    - se introduce starea A<sub>2</sub>
  - după E, pentru I<sub>4</sub>=0
    - se introduce E<sub>1</sub>



#### b. Adresare pe stare cu adresă presupusă

- Capacitatea memoriei: C= 2<sup>m</sup> x (s+m+p) =160 biţi
- Harta memoriei


 $Z_4$ , $Z_3$ , $Z_2$ , $Z_1$ 

Adresă stare prezentă         Sel (cond. de test)         Sua (cond. de test)         Iieș           A 0 (0000) 00 (I1) 2 (0010) 00 (0000)         00 (0000) 00 (0000)         00 (0000)         00 (0000)           A1 2 (0010) xx 3 (0011) 1 (0001)         01 (I2) 5 (0101) 00 (0000)         00000)           B1 4 (0100) xx 8 (1000) 2 (0010)         00000         00000)           B2 5 (0101) 10 (I3) 7 (0111) 00 (0000)         00000)         00000)           D 6 (0110) 10 xx 8 (1011) 10 (14) 11 (14		24/23/22/21				
prezentă         0 (0000)         00 (I <sub>1</sub> )         2 (0010)         0 (0000)           A2         1 (0001)         xx         0 (0000)         0 (0000)           A1         2 (0010)         xx         3 (0011)         1 (0001)           B         3 (0011)         01 (I <sub>2</sub> )         5 (0101)         0 (0000)           B1         4 (0100)         xx         8 (1000)         2 (0010)           B2         5 (0101)         10 (I <sub>3</sub> )         7 (0111)         0 (0000)           D         6 (0110)         În funcție de dezvoltarea ulterioară           B3         7 (0111)         xx         8 (1011)         5 (0101)           E         8 (1000)         11 (I <sub>4</sub> )         A (1010)         8 (1000)           E1         9 (1001)         xx         8 (1000)         0 (0000)		Adresă	Sel	S <sub>ua</sub>	i <sub>ieş</sub>	
$\begin{array}{c ccccccccccccccccccccccccccccccccccc$		stare	(cond. de test)			
A2         1 (0001)         xx         0 (0000)         0 (0000)           A1         2 (0010)         xx         3 (0011)         1 (0001)           B         3 (0011)         01 (I <sub>2</sub> )         5 (0101)         0 (0000)           B1         4 (0100)         xx         8 (1000)         2 (0010)           B2         5 (0101)         10 (I <sub>3</sub> )         7 (0111)         0 (0000)           D         6 (0110)         în funcție de dezvoltarea ulterioară           B3         7 (0111)         xx         B (1011)         5 (0101)           E         8 (1000)         11 (I <sub>4</sub> )         A (1010)         8 (1000)           E1         9 (1001)         xx         8 (1000)         0 (0000)		prezentă				
$\begin{array}{c ccccccccccccccccccccccccccccccccccc$	Α	0 (0000)	00 (I <sub>1</sub> )	2 (0010)	0 (0000)	
$\begin{array}{c ccccccccccccccccccccccccccccccccccc$	A2	1 (0001)	XX	0 (0000)	0 (0000)	
B1       4 (0100)       xx       8 (1000)       2 (0010)         B2       5 (0101)       10 (I <sub>3</sub> )       7 (0111)       0 (0000)         D       6 (0110)       În funcţie de dezvoltarea ulterioară         B3       7 (0111)       xx       B (1011)       5 (0101)         E       8 (1000)       11 (I <sub>4</sub> )       A (1010)       8 (1000)         E1       9 (1001)       xx       8 (1000)       0 (0000)	A1	2 (0010)	XX	3 (0011)	1 (0001)	
B2 $5 (0101)$ $10 (I_3)$ $7 (0111)$ $0 (0000)$ D $6 (0110)$ În funcţie de dezvoltarea ulterioară         B3 $7 (0111)$ $xx$ $B (1011)$ $5 (0101)$ E $8 (1000)$ $11 (I_4)$ $A (1010)$ $8 (1000)$ E1 $9 (1001)$ $xx$ $8 (1000)$ $0 (0000)$	В	3 (0011)	01 (l <sub>2</sub> )	5 (0101)	0 (0000)	
D       6 (0110)       În funcţie de dezvoltarea ulterioară         B3       7 (0111)       xx       B (1011)       5 (0101)         E       8 (1000)       11 (I <sub>4</sub> )       A (1010)       8 (1000)         E1       9 (1001)       xx       8 (1000)       0 (0000)	B1	4 (0100)	XX	8 (1000)	2 (0010)	
B3       7 (0111)       xx       B (1011)       5 (0101)         E       8 (1000)       11 (I <sub>4</sub> )       A (1010)       8 (1000)         E1       9 (1001)       xx       8 (1000)       0 (0000)	B2	5 (0101)	10 (I <sub>3</sub> )	7 (0111)	0 (0000)	
E       8 (1000)       11 (I <sub>4</sub> )       A (1010)       8 (1000)         E1       9 (1001)       xx       8 (1000)       0 (0000)	D	6 (0110)	În funcție de dezvoltarea ulterioară			
E1 9 (1001) xx 8 (1000) 0 (0000)	В3	7 (0111)	XX	B (1011)	5 (0101)	
	Е	8 (1000)	11 (I <sub>4</sub> )	A (1010)	8 (1000)	
F A (1010) În funcție de dezvoltarea ulterioară	E1	9 (1001)	xx 8 (1000) 0 (000		0 (0000)	
, , ,	F	A (1010)	în funcție de dezvoltarea ulterioară			
C B (1011) În funcție de dezvoltarea ulterioară	С	B (1011)	În funcție de dezvoltarea ulterioară			

Lipseşte coloana pentru S<sub>uf</sub>

#### c. Adresare pe stare cu format variabil

Schema bloc



- Sel = selecţie s biţi
- S<sub>ua</sub> = starea următoare pentru intrări adevărate m biţi
- i<sub>ieş</sub> = ieşiri
- $C = 2^m \times (s+m+1) = capacitatea memoriei$

#### c. Adresare pe stare cu format variabil


Avem 2 tipuri de cuvinte de memorie

0	leşiri	
1	Sel	S <sub>ua</sub>

- Primul bit al cuvântului de memorie stabileşte tipul
  - Nu mai putem avea iesiri, in stari unde sunt conditii


format 0 format 1

- Structurile admise în organigramă au condiţiile:
  - format 0 codul pentru S<sub>u</sub> = codul pentru S<sub>actuală</sub> +1
  - format 1 codul pentru S<sub>uf</sub> = codul pentru S<sub>actuală</sub> +1



#### Exemplu

- Organigrama modificată în plus:
  - după starea A<sub>2</sub>
    - se introduce intrarea l<sub>5</sub>
  - după starea E
    - se introduce l<sub>6</sub>
  - după ieşirea z<sub>4</sub>
    - se introduce E<sub>2</sub>
  - intrările I<sub>5</sub> și I<sub>6</sub>
    - iau doar valoarea 1



#### c. Adresare pe stare cu format variabil

- Capacitatea memoriei: C= 2<sup>m</sup> x (s+m+1) =128 biţi
- Codificarea intrărilor pe 3 biţi (3 linii de Sel la MUX)

	$S_2S_1S_0$
$I_1$	000
l <sub>2</sub>	001
l <sub>3</sub>	010
l <sub>4</sub>	011
l <sub>5</sub>	100
l <sub>6</sub>	101

#### c. Adresare pe stare cu format variabil

Harta memoriei

Stare	Adresă	Format	Sel	S <sub>ua</sub>
			Z <sub>4</sub> Z	<sub>3</sub> Z <sub>2</sub> Z <sub>1</sub>
А	0 (0000)	1	000 (I <sub>1</sub> )	0010
A2	1 (0001)	1	100 (I <sub>5</sub> )	0000
A1	2 (0010)	0	000	0001
В	3 (0011)	1	001 (I <sub>2</sub> )	1001
B1	4 (0100)	0	000	00010
Е	5 (0101)	0	000	1000
E2	6 (0110)	1	011 (I <sub>4</sub> )	1000
E1	7 (0111)	1	101 (I <sub>6</sub> )	0101
F	8 (1000)	?	?	Ş
B2	9 (1001)	1	010 (I <sub>3</sub> )	1011
D	OA (1010)	,	?	,
В3	OB (1011)	0	000	0101
С	OC (1100)	?	?	,

 Numărul biţilor pentru Sel + S<sub>ua</sub> = numărul biţilor pentru ieşiri

# Concluzii

- Automate sincrone
- Adresare pe arc
- Adresare pe stare
  - Pereche
  - Presupusa
  - Variabila
- Data viitoare automate asincrone