Sprawozdanie

Inżynieria Układów Programowalnych

Nazwa ćwiczenia	Dzielnik częstotliwości
Numer ćwiczenia	5
lmię	Mateusz
Nazwisko	Gabryel
Numer indeksu	181329
Kierunek	Elektronika i Telekomunikacja
Numer grupy dziekańskiej	3

Opis działania zadania:

Układ po zaprogramowaniu, służy jako dzielnik częstotliwości. Zaprojektowany dzielnik częstotliwości dzieli wejściową częstotliwość 100 MHz przez N, gdzie N stanowi sumę cyfr indeksu studenta zaliczającego ćwiczenie. W moim przypadku jest to 1+8+1+3+2+9 =24. W kodzie została umożliwiona łatwa zmiana wartości N poprzez constant. Układ posiada reset asynchroniczny, który jest realizowany za pomocą przycisku BTN3. Wciśnięcie tego przycisku skutkuje wyzerowaniem układu.

W przeprowadzonej symulacji oraz weryfikacji na płytce. Reset układu został wykonany dwa razy – na początku symulacji oraz weryfikacji i w jej trakcie. Drugi reset został wykonany w taki sposób, aby było widać jego działanie na wyjściu dzielnika. Symulacja oraz weryfikacja przedstawia wszystkie możliwe stany dzielnika.

Wynik weryfikacji na płytce jest przedstawiony na wyjściu układu, czyli diodzie świecącej LEDO.

Miganie diody LEDO z częstotliwością 1 Hz, zostało uzyskane poprzez ustawienie wartości N na wartość 100000000.

Opis pliku top.vhd:

```
-- Mateusz Gabryel 181329 EiT 3
                  library IEEE;
                  use IEEE.STD LOGIC 1164.ALL;
                  use IEEE.STD_LOGIC_SIGNED.ALL;
1.
                  use IEEE.STD LOGIC UNSIGNED.ALL;
                  use IEEE.STD LOGIC ARITH.ALL;
                  use STD.STANDARD.ALL;
              9 - ENTITY top IS
2.
             10
                   PORT ( clk_i : in STD_LOGIC;
             11
                             rst_i : in STD LOGIC;
                             led_o : out STD LOGIC
             13
                            );
             14 	☐ END top;
             15
             16 ARCHITECTURE Behavioral OF top IS
             17
                  -- N = 1+8+1+3+2+9 = 24
             19
                  constant N : integer := 24; -- dla symulacji
             20
                  --constant N : integer := 100000000; -- dla weryfikacji na płytce
3.
             21
             22
                  signal a : integer := 1: --licznik
             23
                  signal b : STD_LOGIC := '0'; --zegar po dzieleniu
             24
             25
                  BEGIN
             26 PROCESS (clk_i, rst_i,a ,b)
             28 □
                    if (rst_i = '1') then
             29 1
                          a <= 1;
4.
                          b <= '0';
             31
                     elsif (rising edge(clk_i)) then
             32
                          a \le a + 1;
             33 🗇
                          if (a=N) then
             34
                             b <= NOT b;
             35 :
                             a <= 1;
                         END if;
             37 🖨
                     END if;
             38
                  --przepisanie wynikow na diode led
5.
             39
                 led_o <= b;
             40
             41 \(\hat{\rightarrow}\) END PROCESS;
             42 @ END Behavioral;
```

- 1. Deklaracja użycia biblioteki IEEE oraz deklaracja użycia pakietów i ich składników.
- 2. Deklaracja przydziału portów:
 - clk i: zegar wejściowy
 - rst i: reset
 - led o: wyjście układu, dioda świecące
- **3.** Utworzenie stałej N służącej do ustawiania wartości, do której zliczanie impulsów ma się odbywać. Utworzenie sygnałów "a" oraz "b" potrzebnych do zrealizowania dzielnika częstotliwości.
- **4.** Utworzenie pętli odpowiadającej za "liczenie", gdy pojawia się narastające zbocze oraz resetowanie dzielnika gdy został wciśnięty reset. W pętli realizowane jest zanegowanie wartości sygnału "b" gdy wartość sygnału "a" będzie równe ustawionej wartości N.
- **5.** Przepisanie wyników z sygnału "b" na wyjście układu.

Do prawidłowego działania układu na płytce FPGA jest potrzebny plik constraint iup5.xdc:

W pliku tb.vhd została wykonana symulacja (na potrzeby symulacji musi zostać ustawiona wartość N = 24):

```
1 -- Mateusz Gabryel 181329 EiT 3
 2 | LIBRARY ieee;
3 USE ieee.STD LOGIC 1164.ALL;
5 - ENTITY tb IS
6 END tb;
8 ARCHITECTURE Behavioral OF tb IS
10 © COMPONENT top IS
    PORT ( clk_i : in STD LOGIC;
12
          rst_i : in STD_LOGIC;
13
              led o : out STD LOGIC
14
           );
15 A END COMPONENT top;
17 signal clk_i : STD_LOGIC := '0';
18 signal rst_i : STD_LOGIC := '0';
19 signal led_o : STD_LOGIC;
20 constant PERIOD : TIME := 10 ns;
21
22
    BEGIN
23 🖯 uut: top PORT MAP (
        clk_i => clk_i,
24
25
             rst_i => rst_i,
             led_o => led_o
26
27 🖨
28
29 clk i <= NOT clk i AFTER PERIOD/2; -- realizacja prostego zegara
30
31 🖯 tb: PROCESS
     BEGIN
32
         rst_i <= '1';
33
           wait for 100 ns;
35
           rst_i <= '0';
           wait for 800 ns;
rst_i <= '1';
37
           wait for 100 ns;
           rst_i <= '0';
40
            wait:
41 @ END PROCESS;
42 @ END Behavioral;
```

Wyniki symulacji:

