Sprawozdanie

Inżynieria Układów Programowalnych

Nazwa ćwiczenia	Licznik w kodzie Graya
Numer ćwiczenia	3
Imię	Mateusz
Nazwisko	Gabryel
Numer indeksu	181329
Kierunek	Elektronika i Telekomunikacja
Numer grupy dziekańskiej	3

Opis działania zadania:

Układ po zaprogramowaniu, służy jako trzybitowy licznik, który liczy w kodzie Graya. Zliczanie odbywa się, gdy pojawia się narastające zbocze zegara. Impulsy zegara realizowane są za pomocą przycisku BTNO wciskanego przez użytkownika. Układ posiada reset asynchroniczny, który jest realizowany za pomocą przycisku BTN3. Wciśnięcie tego przycisku skutkuje wyzerowaniem licznika.

W przeprowadzonej symulacji oraz weryfikacji na płytce. Reset licznika został wykonany dwa razy – na początku symulacji oraz weryfikacji i w jej trakcie. Drugi reset został wykonany w taki sposób, aby było widać jego działanie na wyjściu licznika. Symulacja oraz weryfikacja przedstawia wszystkie możliwe stany licznika.

Wyniki weryfikacji na płytce są przedstawione na wyjściach układu, czyli diodach świecących LED0, LED1 oraz LED2.

Opis pliku top.vhd:

```
-- Mateusz Gabryel 181329 EiT 3
                       library IEEE;
                       use IEEE.STD_LOGIC_1164.ALL;
1.
                       use IEEE.STD LOGIC SIGNED.ALL;
                       use IEEE.STD_LOGIC_UNSIGNED.ALL;
                       use IEEE.STD LOGIC ARITH.ALL;
                       use STD.STANDARD.ALL;
                  9 ENTITY top IS
                 10
                          PORT ( clk_i : in STD LOGIC;
                                 rst_i : in STD LOGIC;
                 11
2.
                                  led_o : out STD LOGIC VECTOR (2 downto 0)
                 12
                 13
                                  );
                 14 	☐ END top;
                 15
                 16 \stackrel{\cdot}{\ominus} ARCHITECTURE Behavioral OF top IS
                 18
                       signal a: STD_LOGIC_VECTOR (2 downto 0);
3.
                 19
                       signal b: STD_LOGIC_VECTOR (2 downto 0);
                 20
                 21
                 23 PROCESS (clk_i, rst_i,a,b)
                 25
                 26
                 27  if (rst i='1') then a<="000";
                 28
                          elsif(rising_edge(clk_i)) then
4.
                 29
                              a<=a+1;
                 30 @ END if;
                 31
                 32 --przepisujemy MSB
                 33
                      --kazdy kolejny bit realizowany jest za pomoca
                 34 🖨 --funkcji XOR
                 35
                 36
                      b(2)<=a(2);
5.
                  37
                      b(1) <= a(1) xor a(2);
                 38
                      b(0)<=a(1) xor a(0);
                       --przepisanie wynikow na diody led
                 41
                  42
                      led_o(2)<=b(2);
6.
                  43
                       led_o(1)<=b(1);
                       led_o(0)<=b(0);
                  46 🖨 END PROCESS;
                  47 A END Behavioral;
```

- 1. Deklaracja użycia biblioteki IEEE oraz deklaracja użycia pakietów i ich składników.
- 2. Deklaracja przydziału portów:
 - clk i: zegar
 - rst_i: reset
 - led o: wyjścia układu, diody świecące
- 3. Utworzenie sygnałów "a" oraz "b" potrzebnych do zrealizowania licznika w kodzie Graya.
- **4.** Utworzenie pętli odpowiadającej za liczenie, gdy pojawia się narastające zbocze oraz resetowanie licznika gdy został wciśnięty reset
- **5.** Zrealizowanie kodowania w kodzie Graya. Przepisywany jest MSB, a każdy kolejny bit otrzymywany jest za pomocą funkcji XOR.
- 6. Przepisanie wyników z punktu 5 na wyjścia układu.

Do prawidłowego działania układu na płytce FPGA jest potrzebny plik constraint iup3.xdc:

W pliku tb.vhd została wykonana symulacja poprzez podanie odpowiednich wartości słowa wejściowego:

```
-- Mateusz Gabryel 181329 EiT 3
1 1
     library IEEE;
    use IEEE.STD LOGIC 1164.ALL;
5 @ ENTITY tb IS
6 \(\hat{\text{D}}\) END tb;
8 ARCHITECTURE Behavioral OF tb IS
9
10 🖨 COMPONENT top IS
     PORT ( clk_i : in STD LOGIC;
11
              rst_i : in STD LOGIC;
13
              led_o : out STD LOGIC VECTOR (2 downto 0)
14
               );
15 @ END COMPONENT top;
16
17 signal clk_i : STD LOGIC :='0';
18 | signal rst i : STD LOGIC :='0';
19 signal led o : STD LOGIC VECTOR (2 downto 0);
20 constant PERIOD : TIME := 200ms;
21
   BEGIN
22
23 Uut: top PORT MAP (
24
        clk i => clk i,
25 !
           rst_i => rst_i,
26
            led_o => led_o
27 🖨
       );
28
29 clk_i <= not clk_i after PERIOD/2; -- realizacja prostego zegara
30
31 🖯 tb: PROCESS
32 | BEGIN
        rst_i <= 'l'; -- I reset na poczatku
33
            wait for 200ms;
           rst_i <= '0'; -- wylaczenie resetu
35
           wait for 400ms;
36
           rst i <= 'l'; -- II reset w trakcie
38
           wait for 200ms;
39
           rst_i <= '0'; -- wylaczenie resetu
40
41 \(\hat{\text{-}}\) END PROCESS;
42 @ END Behavioral;
```

Wyniki symulacji:

