Sprawozdanie

Inżynieria Układów Programowalnych

Nazwa ćwiczenia	Licznik w kodzie Johnsona
Numer ćwiczenia	4
Imię	Mateusz
Nazwisko	Gabryel
Numer indeksu	181329
Kierunek	Elektronika i Telekomunikacja
Numer grupy dziekańskiej	3

Opis działania zadania:

Układ po zaprogramowaniu, służy jako czterobitowy licznik, który liczy w kodzie Johnsona. Zliczanie odbywa się, gdy pojawia się narastające zbocze zegara. Impulsy zegara realizowane są za pomocą przycisku BTNO wciskanego przez użytkownika. Układ posiada reset asynchroniczny, który jest realizowany za pomocą przycisku BTN3. Wciśnięcie tego przycisku skutkuje wyzerowaniem licznika.

W przeprowadzonej symulacji oraz weryfikacji na płytce. Reset licznika został wykonany dwa razy – na początku symulacji oraz weryfikacji i w jej trakcie. Drugi reset został wykonany w taki sposób, aby było widać jego działanie na wyjściu licznika. Symulacja oraz weryfikacja przedstawia wszystkie możliwe stany licznika.

Wyniki weryfikacji na płytce są przedstawione na wyjściach układu, czyli diodach świecących LED0, LED1, LED2 oraz LED3.

Opis pliku top.vhd:

```
-- Mateusz Gabryel 181329 EiT 3
                     library IEEE:
                     use IEEE.STD LOGIC 1164.ALL;
                    use IEEE.STD LOGIC SIGNED.ALL;
1.
                    use IEEE.STD_LOGIC_UNSIGNED.ALL;
                    use IEEE.STD_LOGIC_ARITH.ALL;
                     use STD.STANDARD.ALL;
                9 🖨 ENTITY top IS
               10
                        PORT ( clk_i : in STD_LOGIC;
2.
               11
                               rst_i : in STD LOGIC;
                                led o : out STD LOGIC VECTOR (3 downto 0)
               12
               13
                                ):
               14 @ END top;
               16 \stackrel{\cdot}{\circleddash} ARCHITECTURE Behavioral OF top IS
3.
               18
                    signal a: STD LOGIC VECTOR (3 downto 0):="0000";
               19
               20
                    BEGIN
               21 PROCESS(clk_i,rst_i,a)
               23
               24 🖯 -- zanegovanie wartości MSB i przesuniecie go na miejsce L
               25
                    -- oraz przesuniecie wartości innych bitow
               26 A -- 0000 => 0001 lub 0011=>0111
               28 = if(rst_i='1') then a<="0000";
                       elsif (rising_edge(clk_i)) then
               30
                            a(1) \le a(0);
4.
                            a(2) <= a(1);
                            a(3) \le a(2);
               33
                            a(0) <= not a(3);
               34 - END if;
               35 @ END PROCESS;
               36
               37
                     -- przepisanie wynikow na diody led
5.
               38
               39
                    led_o(3)<=a(3);
               40
                    led_o(2)<=a(2);
               41
                     led_o(1)<=a(1);
                    led_o(0)<=a(0);
               44 🗀 END Behavioral;
```

- 1. Deklaracja użycia biblioteki IEEE oraz deklaracja użycia pakietów i ich składników.
- 2. Deklaracja przydziału portów:
 - clk i: zegar
 - rst i: reset
 - led o: wyjścia układu, diody świecące
- 3. Utworzenie sygnału "a" potrzebnego do zrealizowania licznika w kodzie Johnsona.
- **4.** Utworzenie pętli odpowiadającej za "liczenie", gdy pojawia się narastające zbocze oraz resetowanie licznika gdy został wciśnięty reset. W pętli realizowane jest zanegowanie wartości MSB i przesunięcie go na miejsce LSB oraz reszta bitów zostaje przesunięta, zgodnie z przykładem przedstawionym w kodzie w komentarzu.
- **5.** Przepisanie wyników z sygnału "a" na wyjścia układu.

Do prawidłowego działania układu na płytce FPGA jest potrzebny plik constraint iup4.xdc:

W pliku tb.vhd została wykonana symulacja:

```
-- Mateusz Gabryel 181329 EiT 3
 2 | library IEEE;
    use IEEE.STD_LOGIC_1164.ALL;
 5 ENTITY tb IS
 6 A END tb;
 8 ARCHITECTURE Behavioral OF tb IS
10 © COMPONENT top IS
     PORT ( clk_i : in STD LOGIC;
               rst_i : in STD_LOGIC;
led_o : out STD_LOGIC_VECTOR (3 downto 0)
12
15 END COMPONENT top;
16
17 signal clk_i : STD LOGIC :='0';
18 signal rst_i : STD_LOGIC :='0';
19 signal led_o : STD_LOGIC_VECTOR (3 downto 0);
20 constant PERIOD : TIME := 200ms;
21
22
     BEGIN
23 - uut: top PORT MAP (
        clk_i => clk_i,
24
25
             rst_i => rst_i,
            led_o => led_o
27 🖨
29 | clk_i <= not clk_i after PERIOD/2; -- realizacja prostego zegara
30
31 🗇 tb: PROCESS
         rst_i <= 'l'; -- I reset na poczatku
33
34
             wait for 200ms;
            rst_i <= '0'; -- wylaczenie resetu
            wait for 400ms;
rst_i <= '1'; -- II reset w trakcie</pre>
36
37
            wait for 200ms;
             rst i <= '0'; -- wylaczenie resetu
40
             wait:
41 @ END PROCESS;
42 @ END Behavioral;
```

Wyniki symulacji:

